JP4127877B2 - 半導体素子及び超電導素子並びにそれらの製造方法 - Google Patents
半導体素子及び超電導素子並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP4127877B2 JP4127877B2 JP17482997A JP17482997A JP4127877B2 JP 4127877 B2 JP4127877 B2 JP 4127877B2 JP 17482997 A JP17482997 A JP 17482997A JP 17482997 A JP17482997 A JP 17482997A JP 4127877 B2 JP4127877 B2 JP 4127877B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- clathrate compound
- alkaline earth
- silicon clathrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、配線又は電極用の配線材料、その製造方法、この配線材料を金属配線や電極として用いる半導体素子及び超電導素子に関し、より詳しくは、電気的に低抵抗なシリコンクラスレート化合物の所望の領域にエネルギーを与え、その領域を高抵抗なシリコン又は酸化シリコンに変換し、低抵抗な領域を配線として用いる配線材料、具体的にはＬＳＩ（大規模集積回路）のメタル配線やトンネル接合を用いた磁気センサー等の半導体素子や超電導素子の金属配線、電極として好適な配線材料、その製造方法、この配線材料を金属配線や電極として用いる半導体素子及び超電導素子に関する。
【０００２】
【従来の技術】
半導体装置の金属配線を形成するために現在主に用いられている配線用材料層は、Ａｌを主成分とする異種の金属からなるＡｌ合金膜である。その理由は、金属配線の信頼性を向上させるためである。このＡｌ合金膜の代表例として、ＡｌにＣｕ及びＳｉを添加したＡｌ−Ｓｉ−Ｃｕ膜がある。このようなＡｌ−Ｓｉ−Ｃｕ膜のパターニングに関する先行技術として、特開平５−３０４１５１号公報に記載されたものがある。
【０００３】
図７は、特開平５−３０４１５１号公報に記載のＡｌ−Ｓｉ−Ｃｕ膜を用いて配線を形成する工程の一部を示している。この工程では、まず、同図（ａ）に示すように、シリコン基板７１上にＣｕとＳｉを１％ずつ合むＡｌ−Ｓｉ−Ｃｕ膜７２をスパッタリング法で堆積させる。次に、Ａｌ−Ｓｉ−Ｃｕ膜７２上の全面に、有機膜であるレジスト膜７３を塗布し（同図（ｂ）参照）、Ａｌ−Ｓｉ−Ｃｕ膜７２のうち、配線を形成すべき部分上にのみレジスト膜７３を残すように、フォトリソグラフィー法でレジスト膜７３をパターニングする（同図（ｃ）参照）。その後、このレジスト膜７３をマスクにしてＡｌ−Ｓｉ−Ｃｕ膜７２をエッチングし（同図（ｄ）参照）、レジスト７３をアッシングで除去することにより配線を形成する（同図（ｅ）参照）。次に、上述の配線形成工程の後に層間絶縁膜７４を形成する（図８（ａ）参照）。
【０００４】
ところで、配線形成工程の後に層間絶縁膜７４を形成する工程を含む上記従来技術においては、多層配線を必要とする際の上部配線の加工では、下地配線による段差の影響が非常に大きくなる。この段差が大きい場合は、上部配線の加工は非常に困難になり、短絡や断線の発生原因となり、信頼性の低下につながる。
【０００５】
この問題を解決するために、上記従来技術では、図８に示す以下の方法を用いていた。図８（ａ）に示すように、配線層間絶縁膜７４（例えば、プラズマ化学的気相成長法（プラズマＣＶＤ法）によるシリコン酸化膜）を堆積し、その後、同図（ｂ）に示すように、エッチングバックを施して平坦化を行う。次に、同図（ｃ）に示すように、再度、層間絶縁膜７４を堆積する。
【０００６】
なお、一回のエッチングバックで平坦性が不足する場合には、ＳＯＧ塗布（同図（ｄ）参照）と、エッチングバッグ（同図（ｅ）参照）を複数回（通常３回以下）繰り返し、平坦化を行っていた。
【０００７】
しかし、この方法では、除去しきれないＳＯＧ（同図（ｆ）中の領域Ａ）からの水分が配線の信頼性を悪化させ、歩留まりが落ちるという間題点がある。また、コストがかかり過ぎるという問題点もある。
【０００８】
また、段差の影響を小さくする他の方法として、最近では、化学的機械研磨法を用いて表面凸凹を研磨する方法がある。この方法では、図９（ａ）に示すように、相当厚い層間絶縁膜７４を堆積した後（なお、この場合、配線間が非常に接近している領域では、その配線間に層間絶縁膜を埋め込むための製膜技術が必要となる。因みに、配線間の距離は通常のフォトリソグラフィー技術で決まる最小加工寸法程度である。）、同図（ｂ）に示すように、平坦化するまでに上記層間絶縁膜７４を研磨する。しかし、このような方法を用いても、コストがかかるという問題点は依然として残る。
【０００９】
一方、超電導回路を作製する際の超電導材料の加工においても、上記と同様にフォトリソグラフィー・エッチング工程が用いられる。例えば、酸化物超電導体薄膜をパターニングする方法として、特開平５−１８３２０７号公報に記載されたものがある。以下に図１０に基づきこの方法を説明する。
【００１０】
まず、ＳｒＴｉＯ3基板８１上に酸化物超電導体薄膜８２形成し、続いてフォトレジスト８３をマスクとし（同図（ａ）参照）、イオンビームエッチングなどのイオン粒子によるエッチングを行う（同図（ｂ）参照）。その際に、同図（ｃ）に示すように、ＳｒＴｉＯ3基板８１の表面に表面導電層８４が形成される。
【００１１】
また、Ｎｂの電極や配線のパターニングにおいても、前記のごとくフォトリソグラフィー・エッチング工程が用いられている。
【００１２】
さらに、電気的に高抵抗な領域、例えばＮｂをトンネル接合の電極に用いる際のトンネル障壁層の作製には、特開平５−２５１７６８号公報に記載されているように、Ｎｂを直接酸化して形成できるＮｂ2Ｏ5が用いられている。
【００１３】
【発明が解決しようとする課題】
上述のごとく、特開平５−３０４１５１号公報に記載の方法では、非常に複雑な工程を経なければ層間絶縁膜の平坦化は実現できず、また、その平坦性も十分ではない。さらに、コストがかかり歩留まりが落ちるという間題点も存在する。
【００１４】
また、化学的機械研磨法を用いて表面凸凹を研磨する方法によっても、コストがかかるという問題点が存在する。
【００１５】
また、超電導回路を作製する際に電極を形成する方法では、前述のようにＳｒＴｉＯ3基板８１の表面に表面導電層８４が形成されるが、この表面導電層８４は配線間にリーク電流を流すので、回路の動作不良を引き起こすという間題がある。このため、表面導電層８４に酸化処理を施し、より高抵抗化する必要がある。
【００１６】
さらに、Ｎｂの配線のパターニングにおいては、Ｎｂの表面は酸素などの不純物に対して活性であり、エッチング時に雰囲気中の不純物元素を取り込むので、１０-7Ｔｏｒｒにもおよぶ超高真空装置が必要である。
【００１７】
また、高抵抗が必要なトンネル接合の障壁層に使われるＮｂの酸化物にはＮｂ2Ｏ5以外に導電性を有する低級酸化物が形成され、トンネル特性を低下させる間題がある。
【００１８】
このように半導体素子の配線や超電導素子の配線、電極に用いられる従来の配線材料では、上記した種々の問題点を有しているのが現状である。
【００１９】
本発明は、このような現状に鑑みてなされたものであり、従来技術の諸欠点を解消できる配線材料、その製造方法、この配線材料を金属配線や電極として用いる半導体素子及び超電導素子を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の半導体素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して、該シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコン層と、該酸化シリコン層の領域以外の前記シリコンクラスレート化合物によって形成された配線パターンと、を有することを特徴とし、そのことにより上記目的が達成される。
好ましくは、前記Ａ ｘ Ｂ ｙ Ｓｉ ４６ は、Ｎａ ８ Ｓｉ ４６ 、Ｋ ８ Ｓｉ ４６ 、Ｒｂ ８ Ｓｉ ４６ 、Ｂａ ８ Ｓｉ ４６ 、Ｎａ ２ Ｂａ ６ Ｓｉ ４６ 、Ｋ ２ Ｂａ ６ Ｓｉ ４６ またはＲｂ ２ Ｂａ ６ Ｓｉ ４６ であり、前記Ａ ２４ Ｓｉ １３６ は、Ｎａ ２４ Ｓｉ １３６ またはＣｓ 24 Ｓｉ 136 である。
【００２１】
本発明の半導体素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積することによって形成された下部電極と、該下部電極の表面に形成された高抵抗体と、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記高抵抗体上に堆積することによって形成された上部電極とを有し、前記高抵抗体が、前記下部電極のシリコンクラスレート化合物表面に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とし、そのことにより上記目的が達成される。
【００２２】
また、本発明の超電導素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してパターニングすることによって形成された一対の電極と、前記一対の電極同士を接続するように前記シリコン基板上に設けられたブリッジ部とを有し、該ブリッジ部が、前記シリコン基板上の前記一対の電極間に堆積された前記シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする。
【００２３】
また、本発明の超電導素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積することによって形成された下部電極と、該下部電極の表面の一部領域に設けられたバリア層と、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記バリア層上に堆積してパターニングすることによって形成された上部電極とを有し、前記バリア層が、前記下部電極の前記シリコンクラスレート化合物表面の一部領域に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする。
【００２４】
また、本発明の超電導素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してリング状にパターニングすることによって形成された電極を有し、該電極の一部分が、前記シリコン基板上に堆積された前記シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする。
【００２５】
また、本発明の超電導素子は、チャネル領域を有するシリコン基板と、該チャネル領域上に設けられたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極の間に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを有し、前記ゲート絶縁膜が、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記チャネル領域上に堆積して、前記シリコンクラスレート化合物の一部領域に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコン膜であり、前記ソース電極およびドレイン電極が、前記エネルギーの付与が行われていない前記シリコンクラスレート化合物によって形成されていることを特徴とする。
好ましくは、前記Ａ ｘ Ｂ ｙ Ｓｉ ４６ は、Ｎａ ８ Ｓｉ ４６ 、Ｋ ８ Ｓｉ ４６ 、Ｒｂ ８ Ｓｉ ４６ 、Ｂａ ８ Ｓｉ ４６ 、Ｎａ ２ Ｂａ ６ Ｓｉ ４６ 、Ｋ ２ Ｂａ ６ Ｓｉ ４６ またはＲｂ ２ Ｂａ ６ Ｓｉ ４６ であり、前記Ａ ２４ Ｓｉ １３６ は、Ｎａ ２４ Ｓｉ １３６ またはＣｓ 24 Ｓｉ 136 である。
【００２６】
本発明の半導体素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積する工程と、該シリコンクラスレート化合物の一部の領域に、酸化性ガス雰囲気下でエネルギーを与えることにより該一部の領域を酸化シリコン膜に変換することによって、該酸化シリコン膜以外の前記シリコンクラスレート化合物の領域に配線パターンを形成する工程とを包含することを特徴とする。
好ましくは、前記酸化シリコン膜への変換を、加熱によって行うか、Ｘ線、電子線又はレーザービームを用いて行うか、イオンビーム又はブラズマを用いて行うか、これらの組み合わせによって行う。
【００２７】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して下部電極を形成する工程と、酸化性ガス雰囲気下で前記シリコンクラスレート化合物の表面にエネルギーを与えることによって該表面を酸化シリコン膜に変換することにより、高抵抗体を形成する工程と、前記高抵抗体上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を堆積して上部電極を形成する工程と、を包含することを特徴とする。
【００２８】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して、一対の電極のパターンおよび該一対の電極のパターン同士を接続するブリッジのパターンにパターニングする工程と、酸化性ガス雰囲気下で前記シリコンクラスレート化合物の前記ブリッジのパターンにエネルギーを与えることによって酸化シリコン膜に変換することにより、一対の電極と該一対の電極同士を接続するブリッジ部とを形成する工程と、を包含することを特徴とする。
【００２９】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して下部電極を形成する工程と、酸化性ガス雰囲気下で前記シリコンクラスレート化合物の一部領域にエネルギーを与えることによって該一部領域を酸化シリコン膜に変換することによりバリア層を形成する工程と、前記バリア層上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を堆積してパターニングすることにより上部電極を形成する工程と、を包含することを特徴とする。
【００３０】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してリング状にパターニングする工程と、酸化性ガス雰囲気下でリング状にパターニングされた前記シリコンクラスレート化合物の一部領域にエネルギーを与えることによって、該一部領域を酸化シリコン膜に変換する工程と、を包含することを特徴とする。
【００３１】
また、本発明の超電導素子の製造方法は、シリコン基板にチャネル層を形成する工程と、
該チャネル領域上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物の薄膜を形成する工程と、酸化性ガス雰囲気下で該シリコンクラスレート化合物の一部領域にエネルギーを与えることによって、該一部領域を酸化シリコン膜に変換してゲート絶縁膜を形成し、エネルギーが与えられていない前記シリコンクラスレート化合物の領域にソース電極およびドレイン電極を形成する工程と、前記酸化シリコン膜の一部領域上にゲート電極を形成する工程と、を包含することを特徴とする。
好ましくは、前記酸化シリコン膜への変換を、加熱によって行うか、Ｘ線、電子線又はレーザービームを用いて行うか、イオンビーム又はブラズマを用いて行うか、これらの組み合わせによって行う。
【００３２】
以下に本発明の作用を説明する。
【００３３】
まず、本発明をなすにあたって、本発明者等は以下のことを知見した。
【００３４】
シリコンクラスレート化合物ＡxＢyＳｉ46、Ａ24Ｓｉ136（Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、ｘ＋ｙ＝８）は、金属原子を内包するシリコン１２、１４、１６面体からなり、これらの多面体が相互に共有結合で３次元的なネットワークを形成している形態を持つ。そのうちアルカリ金属のみを内包するシリコンクラスレート化合物Ｎａ8Ｓｉ46、Ｋ8Ｓｉ46、Ｒb8Ｓｉ46、Ｂａ8Ｓｉ46、Ｎａ24Ｓｉ136、Ｃｓ24Ｓｉ136及びＡxＳｉ46、Ａ24Ｓｉ136は電気的に低抵抗であり配線材料として適している。また、アルカリ金属とバリウムとを内包するシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46、Ｋ2Ｂａ6Ｓｉ46、Ｒｂ2Ｂａ6Ｓｉ46は低抵抗である上に、低温で超電導体になるので超電導配線材料に適している。これらの物質は、熱で分解した後にアルカリ金属とアルカリ土類金属を取り除くことにより、高抵抗なシリコンもしくは酸化シリコンに変換することが可能である。
【００３５】
そこで、このような性質を持つシリコンクラスレート化合物を配線材料（電極を含む）として用いるべく、本発明をなした。
【００３６】
具体的には、シリコン基板上に製膜されたシリコンクラスレート化合物の一部の領域を、電気的に高抵抗な領域に変換し、低抵抗な領域を所望の半導体装置の配線として用いる構成をとる。なお、シリコンクラスレート化合物が超電導体である場合は、超電導配線として用いる。
【００３７】
上記構成によれば、シリコンクラスレート膜の一部の領域を、高抵抗な領域に変化させることにより、配線と層間絶縁膜を同時に形成することが可能になる。このため、表面段差を無くすことができる。加えて、配線加工の際に従来技術のようなフォトリソグラフィー・エッチング抜術が不要になるので、工程を簡略化することができる。よって、簡単な製造プロセスで安価に、しかも短絡や断線のおそれがなく、高信頼性の配線材料及びこれを金属配線や電極として用いる半導体素子や超電導素子を製造することができる。
【００３８】
また、シリコンクラスレート化合物の一部の領域を、高抵抗な領域に変換する方法は、シリコンクラスレート化合物に分解するのに適当なエネルギーを与えて化学的に変換させることにより達成できる。なお、シリコンクラスレート化合物が超電導体であり、超電導配線、例えば、トンネル接合の電極と絶縁層を形成する際にも同様に、適当なエネルギーを与えて化学的に変換させることで達成できる。
【００３９】
このような方法によれば、同じシリコンクラスレート化合物のうちエネルギーを与えた領域のみが高抵抗になり、エネルギーを与えていない領域は低抵抗な領域として残り、自己整合的に配線領域と層間絶縁膜領域を形成することができる。
【００４０】
よって、表面段差を無くすことができる。
【００４１】
上記のエネルギーを与える方法としては、加熱、Ｘ線、電子線、レーザービーム、プラズマ、イオンビームなどの、化学的な変換に必要なエネルギーを効率的に与えることが可能な方法、又はこれらを組み合わせた工程によって達成できる。
【００４２】
ここで、加熱やプラズマにおいては、シリコンクラスレート化合物膜の広い領域に、高抵抗な領域を均一に形成できる。また、Ｘ線、電子線、レーザービーム、イオンビームにおいては、シリコンクラスレート化合物の一部の領域に、密度の高いエネルギーを局所的に与えて、微細な配線加工ができる。
【００４３】
なお、上記の高抵抗な領域を構成する物質としては、シリコン膜又は酸化シリコン膜がよい。
【００４４】
このような物質であれば、配線となるシリコンクラスレート化合物と比べて十分高抵抗な膜（層間絶縁膜）を、複雑な工程、例えば、プラズマ化学的気相成長、ＳＯＧ塗布、エッチバッグ、化学的機械研磨法などを伴わずに形成できる。
【００４５】
ここで、高抵抗な領域を形成する工程は、酸化性ガス雰囲気下で行うとよい。即ち、酸化性ガス雰囲気下で行うと、均一で高抵抗な酸化シリコン膜が生成し、配線間の絶縁性が向上することができるからである。さらに、超電導素子を形成する際に、トンネル接合に対して良好な高抵抗体を形成することがより容易になる。
【００４６】
このようなシリコンクラスレート化合物を配線に用いる半導体素子や超電導素子によれば、シリコンクラスレート化合物はシリコン骨格を有するので、シリコン基板との界面における整合性が非常に良好であり、しかも直接シリコン基板上のシリコンクラスレート化合物に変成して微細加工を行える利点がある。
【００４７】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき具体的に説明する。
【００４８】
（実施形態１）
図１は本発明の実施形態１を示す。本実施形態１は、本発明をシリコンクラスレート化合物を分解して高抵抗体を作る例に適用した場合を示す。今少し具体的に説明すると、このシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を加熱・分解し、生成物から金属シリサイドを取り除くことにより高抵抗のシリコンを生成する製造方法に関する。
【００４９】
なお、ここでは第１１回フラーレン総合シンポジウム講演予稿集に記載の方法で作製したシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を用いている。このシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46は、加熱温度６００℃以上で加熱することで表面付近のナトリウム原子の飛散が始まる。そして、金属ナトリウムが除去された部分のシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の結晶構造は崩壊し、Ｎａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物が形成される。この金属シリサイドとシリコンの分解反応を起こすためには、基板の温度は５００℃以上必要であるが、均質で不純物の少ない金属シリサイドとシリコンに分解するためには６００℃以上が好ましい。
【００５０】
ここで、高純度のシリコンを得るためには、加熱はアルゴンガス等の不活性ガス中で行うのがよい。また、減圧下で加熱を行えば、加熱によって飛散する金属ナトリウムをより効率的に除去することができる。
【００５１】
分解して生成した金属シリサイドは水に可溶なため、選択的に基板から取り除けるが、好ましくは、不純物を減らすために蒸留水を用いるのがよく、さらには、蒸留水とアルコールとの混合液を用いて処理すれば乾燥が早くなる。また、弱酸、例えば希硫酸を用いれば金属シリサイドを分解して効率的に除去することができる。
【００５２】
上記高抵抗な領域を構成する物質を作製する方法において、本実施形態１では、シリコンクラスレート化合物を分解する際に、エネルギー線を用いてシリコンクラスレート化合物の一部に選択的にエネルギーを与えることで、微細なシリコンクラスレート化合物からなる電気配線パターンを作製する手法を採用している。以下に図１に基づきその製造プロセスを説明する。
【００５３】
ここで、前記エネルギー線としては、例えばＸ線、好ましくはシリコンクラスレート化合物内のシリコン原子間のシグマ結合を切断するのに有効な０．４ｎｍから１ｎｍの範囲の波長の軟Ｘ線を有するシンクロトロン放射を用いる。
【００５４】
マスクには、Ｘ線を用いる場合にはその吸収に優れているタングステンの吸収体と窒化シリコン膜のメンブレンからなる等倍Ｘ線マスクを用いるのが好ましい。
【００５５】
まず、シリコン基板１１上にレーザーアブレーション法により堆積したシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46１２に前記のごときマスク１３を通してＸ線を数分間照射する（図１（ａ）参照）。これにより照射部を選択的にＮａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物１４に分解することができる（図１（ｂ）参照）。
【００５６】
その後、上記のごとく水で処理することにより金属シリサイドを除去して絶縁層のシリコン膜１５を形成する。これにより、シリコン基板１１上に導電性シリコンクラスレート化合物１２と選択的に絶縁化された部分からなる微細配線パターニングが形成される（図１（ｃ）参照）。
【００５７】
なお、低温で超電導素子の部品として用いる場合は、分解して生成した金属シリサイドを除去する必要はない。
【００５８】
本実施形態１では、シリコンクラスレート化合物の分解にＸ線を用いており、シリコン基板１１を高温で処理する必要がなくプロセスの低温化が可能となるが、好ましくは、Ｘ線の照射工程において、シリコン基板１１を下部からのヒーター加熱等によりシリコンクラスレート化合物の分解温度よりも低く設定した温度に保つ手法を採用する。即ち、そのようにすれば、分解速度を高めることができ、その分、パターンの寸法精度をよくすることが可能であるからである。具体的には、３００〜４５０℃に加熱すると、Ｘ線の照射量を軽減できて高感度なパターニングが可能である。
【００５９】
また、本実施形態１において、マスク１３を通してＸ線を照射する代わりに、電子線描画法、ＸｅＣ１（３０８ｎｍ）のレーザー描画法、イオンビーム照射を用いることも可能である。シリコンクラスレート化合物のＳｉ−Ｓｉシグマ結合を切断するのに十分なエネルギーを与えれば、これらの手法によっても、シリコンクラスレート化合物の加工を行うことが可能である。
【００６０】
あるいは、シリコンクラスレート化合物上にレジストを塗布し、紫外光又はレーザービームを露光し、現像液で処理することによりレジストのパターニングを行い、活性ガス、例えば、ＣＦ4を用いてエッチングを行い、残存したＮａ、Ｂａ、Ｓｉからなる金属シリサイドを水で除去することにより、シリコンクラスレート化合物の配線のパターニングを行うことも可能である。
【００６１】
本実施例形態１では、シリコンクラスレート化合物として、Ｎａ2Ｂａ6Ｓｉ46を用いたが、同様に他のアルカリ金属又はアルカリ土類金属から構成されるＮａ8Ｓｉ46、Ｋ8Ｓｉ46、Ｒｂ8Ｓｉ46、Ｂａ8Ｓｉ46、Ｋ2Ｂａ6Ｓｉ46、Ｒｂ2Ｂａ6Ｓｉ46、Ｎａ24Ｓｉ136、Ｃｓ24Ｓｉ136等を用いることも可能である。
【００６２】
（実施形態２）
図２は本発明の実施形態２を示す。本実施形態２は、本発明をシリコンクラスレート化合物を分解して磁気センサーを作る例に適用した場合を示す。以下に図２に基づきその製造プロセスについて説明する。
【００６３】
まず、シリコン基板２１に堆積した下部電極となるシリコンクラスレート化合物２２の表面に高抵抗なシリコン２３を形成する。続いて、シリコン基板２１の上方から再度上部電極となるシリコンクラスレート化合物２４を堆積する。これにより、超電導体−高抵抗体−超電導体のトンネル接合を形成する。最後に、シリコン基板２１をダイシングして適当な大きさに成形することにより、トンネル接合を用いた磁気センサーを作製する。
【００６４】
ここで、上記シリコンクラスレート化合物２２としては、例えば、Ｎａ2Ｂａ6Ｓｉ46をシリコン基板２１上に５００ｎｍ堆積する。シリコンクラスレート化合物の堆積方法としては、第９回Ｃ60総合シンポジウム講演予稿集に記載のレーザーアブレーション法、第１１回フラーレン総合シンポジウム講演予稿集に記載の加熱法などがあるが、ここではレーザーアブレーション法を用いた。この方法が均一性に優れているからである。
【００６５】
また、シリコンクラスレート化合物２２の表面に形成される高抵抗なシリコン２３は、上記実施形態１の方法で作製した。
【００６６】
また、シリコンクラスレート化合物２２を分解してシリコン基板２１上に生成した金属シリサイドの除去は、プラズマやイオンビームを用いるエッチング法、機械研磨法或いは化学的機械研磨法等も考えられるが、ここでは、上記の溶液処理方法によって取り除いた。この溶液処理方法は、下地への損傷もなく、凹凸や段差のあるシリコン基板２１上に形成した場合でも問題なく取り除くことができるという利点を有するからである。
【００６７】
なお、本実施形態２において、超電導電極材料としては上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００６８】
（実施形態３）
本実施形態３はシリコンクラスレート化合物を酸素雰囲気下で分解して高抵抗な酸化シリコンを作る場合に本発明を適用した例を示す。
【００６９】
本実施形態３では、上記実施形態１で説明したシリコン基板を加熱する際に、このシリコン基板を６００℃に保ちながら、酸素を、例えば、２ｍｌ／ｍｉｎの流量で反応系内に流入し、分圧を２ｍＴｏｒｒに保つことにより、シリコンクラスレート化合物をＮａ、Ｂａ、Ｓｉからなる金属シリサイドと酸化シリコンに分解する。その後に金属シリサイドを弱酸、例えば、０．５Ｍｏｌの濃度の希硫酸で処理する。これにより、金属シリサイドを除去し、高抵抗な酸化シリコンを形成する。
【００７０】
本実施形態３では、シリコン膜の酸化剤として酸素を用いたが、他にＮ2Ｏ等の酸化性のガス或いはそれらを合むガスを用いることも可能である。
【００７１】
また、本実施形態３では、シリコンクラスレート化合物を分解する際に、シリコン膜を酸化させる手法を採用しているが、シリコン膜の酸化は、上記実施形態２を参照して、一度シリコン膜を形成した後に行うことも可能である。
【００７２】
このようにして、導電性のシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46膜を抵抗の高い酸化シリコン膜に変えることができ、この酸化シリコン層を高抵抗な領域として用いることで、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46膜を用いた配線或いは電極を形成することができる。酸化シリコン膜は、シリコン膜に比べ絶縁性に優れている。
【００７３】
本実施形態３では、シリコンクラスレート化合物として、上記のＮａ2Ｂａ6Ｓｉ46を用いたが、他にアルカリ金属或いはアルカリ土類金属から構成されるＮａ8Ｓｉ46、Ｋ8Ｓｉ46、Ｒｂ8Ｓｉ46、Ｂａ8Ｓｉ46、Ｋ2Ｂａ6Ｓｉ46、Ｒｂ2Ｂａ6Ｓｉ46、Ｎａ24Ｓｉ136、Ｃｓ24Ｓｉ136等を用いることも可能である。
【００７４】
なお、本実施形態３で形成した酸化シリコン膜は、他の実施形態で高抵抗な領域を形成する物質として用いられるシリコン膜の代わりに用いることも可能である。
【００７５】
（実施形態４）
図３は本発明の実施形態４を示す。本実施形態４は、本発明をブリッジ型ジョセフソン接合の製造方法に適用した例を示す。
【００７６】
ここで、ブリッジ型ジョセフソン接合とは、微小なブリッジで２つの超電導体の電極を接続したものをいい、電極を通じて電流を増やしていくと、ブリッジ部分の磁界が大きくなり、或る電流値において常電導状態になるが、電極部分は超電導状態が保たれているので、結果的に両電極間にジョセフソン接合が形成される。以下に図３に基づきその製造プロセスを説明する。
【００７７】
まず、上記実施形態１で説明した方法で、シリコン基板３１上にシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46からなる電極３２ａ及びそのそのブリッジ部分３２ｂを形成する（同図（ａ）参照）
次に、シリコン基板３１を３００℃に加熱しながら、シリコン基板３１の上方から電子線描画方法で電子線を照射し、又はＸｅＣ１（３０８ｎｍ）のエキシマレーザービームを照射し、この処理により、ブリッジ部分３２ｂをＮａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物３３に分解する（同図（ｂ）参照）。
【００７８】
なお、ブリッジ部分３２ｂにおいて、両電極３２ａ間の接続が実質的にコヒーレント長程度になれば良いので、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を１００％分解する必要はない。
【００７９】
続いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の表面を上記した濃度の希塩酸で処理し、これにより金属シリサイドを除去し、ブリッジ型ジョセフソン接合を作製する。
【００８０】
本実施形態４の製造方法によれば、従来困難な技術であったブリッジ部分の絶縁体化を、複雑な工程を経ずにエネルギーの直接照射のみで行うことが出来るので、歩留まり及び大幅なコストダウンが可能になる。
【００８１】
なお、本実施形態４では、超電導電極材料として上記のＮａ2Ｂａ6Ｓｉ46を用いたが、他にＫ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００８２】
（実施形態５）
図４は本発明の実施形態５を示す。本実施形態５は、本発明をトンネル型ジョセフソン接合の製造方法に適用した例を示す。
【００８３】
ここで、トンネル型ジョセフソン接合は、超電導体−絶縁体（半導体、金属）−超電導体の積層膜の構造を持つ。そして、別に設けた入力信号線に流す電流により接合部分の磁界が変化し、接合部分が可逆的に超電導状態と常電導状態に変化してスイッチング素子となる。以下に図４に基づきその製造プロセスを説明する。
【００８４】
まず、上記実施形態１で説明した方法でシリコン基板４１上にシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４２を堆積し、続いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４２上にバリア層としてのシリコン膜４３を選択的に形成する（同図（ａ）参照）。
【００８５】
次に、シリコン基板４１の上方から上部電極となるシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４４をレーザーアブレーション法により一様に堆積する（同図（ｂ）参照）。
【００８６】
続いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４４上にレジスト４５を塗付する（同図（ｃ）参照）。次に、フォトマスクを用いた露光・現像を行ってレジスト膜４５のパターニングを行う（同図（ｄ）参照）。続いて、活性ガス、例えば、ＣＦ4を用いてエッチング処理を行い（同図（ｅ）参照）、その後、２５０℃でアッシングしてレジスト膜４５を除去する。これにより、トンネル型ジョセフソン接合を作製する（同図（ｆ）参照）。
【００８７】
本実施形態５の製造方法によれば、従来の超電導材料では、均一でしかも電極との界面の整合性を取るのが困難なバリア層の形成が容易になる利点がある。
【００８８】
なお、超電導電極材料としては、上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００８９】
（実施形態６）
図５は本発明の実施形態６を示す。本実施形態６は、本発明を超電導量子干渉素子の製造方法に適用した例を示す。
【００９０】
ここで、超電導量子干渉素子は、リング内の磁束が量子化されており、微少な磁場の変化をリングを流れる電流変化として取り出すことが可能である。以下に図５に基づきその製造プロセスを説明する。
【００９１】
まず、上記実施形態３で説明した方法で、シリコン基板５１上にシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を堆積し、電極５２を形成する（同図（ａ）参照）。
【００９２】
次に、フォトマスクを用いた露光・現像を行い、ＲＦ（１３．５６ＭＨｚの高周波）を印加し、これにより生じた１００Ｗのパワーを有するアルゴンプラズマ又はＡｒ+のイオンビーム照射によって電極５２の露呈部分の表面をＮａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物に分解し、続いて、１Ｍｏｌの濃度の希塩酸で処理することにより、金属シリサイドを除去し、電極５２の一部分にシリコン膜５３を形成する（同図（ｂ）参照）。これにより超電導量子干渉素子を作製する。
【００９３】
本実施形態６の製造方法によれば、シリコン基板５１上に超電導素子を直接パターニングすることができるので、製造プロセスが簡単になるとともに、段差等の影響が少ないので、素子形成後の加工が容易になる利点がある。よって、製造コストの大幅な低減が可能になる。
【００９４】
なお、超電導電極材料としては、上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００９５】
（実施形態７）
図６は本発明の実施形態６を示す。本実施形態６は、本発明をジョセフソン電界効果トランジスタ素子の製造方法に適用した例を示す。
【００９６】
ここで、ジョセフソン電界効果トランジスタは、超電導−常電導−超電導近接効果接合の超電導電極をソース電極及びドレイン電極とし、常電導層をチャネル層とする半導体素子であり、チャネル層のキャリア濃度を制御するためのゲート電極及びゲート絶縁膜が設けられている。
【００９７】
このジョセフソン電界効果トランジスタ素子のスイッチング動作は、ゲート電極に電圧を印加し、電界効果によってチャネル層のキャリア密度を変化させることにより行われる。即ち、その結果、ソース電極とドレイン電極間に流れる超電導電流が制御される。ゲート電圧を変えることによって、半導体電界効果トランジスタ素子と同じく、電圧状態での抵抗値も同時に制御される。以下に図６に基づきその製造プロセスを説明する。
【００９８】
まず、シリコン基板６１上にｎ型チャネル層６２を形成する（同図（ａ）参照）。続いて、ｎ型チャネル層６２上に上記実施形態１で説明したレーザーアブレーション法を用いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46６３の薄膜を形成する（同図（ｂ）参照）。
【００９９】
次に、シリコン基板６１の上方から、酸素雰囲気下で４０ｋｅＶの電子線描画方法又はＸｅＣｌ（３０８ｎｍ）のエキシマレーザーで処理することにより、Ｎａ、Ｂａ、Ｓｉからなる金属シリサイドと酸化シリコンの混合物に分解する。続いて、１Ｍｏｌの濃度の希塩酸で金属シリサイドを除去する。これにより酸化シリコン膜のゲート絶縁膜６４を形成する（同図（ｃ）参照）。
【０１００】
次に、シリコン基板６１上からポリシリコン６５を堆積する（同図（ｄ）参照）。続いて、上記したレジスト塗布、露光・現像工程によってレジストパターン６６を形成する（同図（ｅ）参照）。次に、上記実施形態３で説明したエッチング方法により、ゲート電極６５ａを形成する。これによりジョセフソン電界効果トランジスタ素子を作製する（同図（ｆ）参照）。
【０１０１】
本実施形態７の製造方法によれば、シリコン基板上にソース電極及びドレイン電極としての超電導電極を直接パターニングすることが可能になる。このため、従来の超電導電極材料と比べて、チャネルとソース・ドレインとの界面の整合性を向上できる。即ち、同じシリコン化合物を用いているからである。
【０１０２】
なお、超電導電極材料としては、上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓi46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【０１０３】
【発明の効果】
以上の本発明によれば、シリコンクラスレート膜の一部の領域を、高抵抗な領域に変化させることにより、配線と層間絶縁膜を同時に形成することが可能になる。このため、表面段差を無くすことができる。この結果、上部配線の加工は非常に容易になり、短絡、断線、信頼性低下を防止することができる。加えて、配線加工の際に従来技術のようなフォトリソグラフィー・エッチング抜術が不要になるので、工程を簡略化することができる。よって、本発明によれば、簡単な製造プロセスで安価に、しかも短絡や断線のおそれがなく、高信頼性の配線材料及びこれを金属配線や電極として用いる半導体素子や超電導素子を製造することができる。
【０１０４】
加えて、シリコンクラスレート化合物の表面は化学的に安定なので加工雰囲気中のアミンや酸素などの不純物元素を取り込む心配はなく、配線形成の加工ばらつきが雰囲気に影響されることがなくなり、排気系を伴う大がかりな加工装置が不要となる利点もある。
【０１０５】
また、シリコンクラスレート化合物の一部の領域を、高抵抗な領域に変換する方法は、シリコンクラスレート化合物に分解するのに適当なエネルギーを与えて化学的に変換させることにより達成できる。なお、シリコンクラスレート化合物が超電導体であり、超電導配線、例えば、トンネル接合の電極と絶縁層を形成する際にも同様に、適当なエネルギーを与えて化学的に変換させることで達成できる。
【０１０６】
このような本発明方法によれば、同じシリコンクラスレート化合物のうちエネルギーを与えた領域のみが高抵抗になり、エネルギーを与えていない領域は低抵抗な領域として残り、自己整合的に配線領域と層間絶縁膜領域を形成することができる。即ち、同じシリコンクラスレート化合物のうちエネルギーを与えた領域のみが高抵抗になり、エネルギーを与えていない領域は低抵抗な領域として残り、自己整合的に配線領域と層間絶縁膜領域を形成することができるので、非常に複雑な工程を経ることになる層間絶縁膜を埋め込むための製膜抜術を駆使することが不要になる利点がある。
【０１０７】
上記のエネルギーを与える方法としては、加熱、Ｘ線、電子線、レーザービーム、プラズマ、イオンビームなどの、化学的な変換に必要なエネルギーを効率的に与えることが可能な方法、又はこれらを組み合わせた工程によって達成できる。
【０１０８】
ここで、加熱やプラズマにおいては、シリコンクラスレート化合物膜の広い領域に、高抵抗な領域を均一に形成できる。また、Ｘ線、電子線、レーザービーム、イオンビームにおいては、シリコンクラスレート化合物の一部の領域に、密度の高いエネルギーを局所的に与えて、微細な配線加工ができる。このため、フォトリソグラフィー・エッチングで懸案になっているレジストの化学的安定性ならびにドライエッチ耐性を考慮することが不要になる利点がある。
【０１０９】
なお、上記の高抵抗な領域を構成する物質としては、シリコン膜又は酸化シリコン膜がよい。
【０１１０】
このような物質であれば、配線となるシリコンクラスレート化合物と比べて十分高抵抗な膜（層間絶縁膜）を、複雑な工程、例えば、プラズマ化学的気相成長、ＳＯＧ塗布、エッチバッグ、化学的機械研磨法などを伴わずに形成できる。
【０１１１】
ここで、高抵抗な領域を形成する工程は、酸化性ガス雰囲気下で行うとよい。即ち、酸化性ガス雰囲気下で行うと、均一で高抵抗な酸化シリコン膜が生成し、配線間の絶縁性が向上することができるからである。この結果、ＬＳＩ回路における動作特性の信頼性が向上し、高集積化が可能になる。さらに、超電導素子を形成する際に、トンネル接合に対して良好な高抵抗体を形成することがより容易になる。この結果、トンネル接合を用いる超電導素子の劣化が防げ、その信頼性を大幅に向上できる。
【０１１２】
このようなシリコンクラスレート化合物を配線に用いる半導体素子や超電導素子によれば、シリコンクラスレート化合物はシリコン骨格を有するので、シリコン基板との界面における整合性が非常に良好であり、しかも直接シリコン基板上のシリコンクラスレート化合物に変成して微細加工を行うことができる。この結果、微細加工をするのにフォトリソグラフィーやエッチング等の複雑な工程を経る従来の超電導材料を用いる必要はなくなるので、超電導回路のより高度な高集積化が可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す、シリコンクラスレート化合物分解後に生成する金属シリサイドを除去する方法を示す工程図。
【図２】本発明の実施形態２を示す、シリコンクラスレート化合物を用いた磁気センサーの製造方法を示す断面図。
【図３】本発明の実施形態４を示す、ブリッジ型ジョセフソン接合の製造方法を示す工程図。
【図４】本発明の実施形態５を示す、トンネル型ジョセフソン接合の製造方法を示す工程図。
【図５】本発明の実施形態６を示す、超電導量子干渉素子の製造方法を示す工程図。
【図６】本発明の実施形態７を示す、ジョセフソン電界効果トランジスタ素子の製造方法を示す工程図。
【図７】Ａｌ−Ｓｉ−Ｃｕ膜を用いて配線を形成する従来方法を示す工程図。
【図８】図７に示す従来方法において、段差の影響を少なくするための方法を示す工程図。
【図９】段差の影響を少なくするための他の従来方法を示す工程図。
【図１０】従来の酸化物超電導体の配線形成を示す工程図。
【符号の説明】
１１ シリコン基板
１２ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46
１３ マスク
１４ 金属シリサイドとシリコンの混合物
１５ シリコン膜
２１ シリコン基板
２２ 下部電極のシリコンクラスレート化合物
２３ 高抵抗な領域を形成するシリコン
２４ 上部電極のシリコンクラスレート化合物
３１ シリコン基板
３２ａ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の電極
３２ｂ ブリッジ部分
３３ 金属シリサイドとシリコンの混合物
４１ シリコン基板
４２ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46
４３ シリコン膜
４４ 上部電極のシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46
４５ レジスト膜
５１ シリコン基板
５２ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の電極
５３ シリコン膜
６１ シリコン基板
６２ ｎ型チャネル層
６３ シリコンクラスレート化合物
６４ 酸化シリコン膜のゲート絶縁膜
６５ ポリシリコン
６６ レジスト膜
７１ シリコン基板
７２ Ａｌ−Ｓｉ−Ｃｕ膜
７３ レジスト膜
【発明の属する技術分野】
本発明は、配線又は電極用の配線材料、その製造方法、この配線材料を金属配線や電極として用いる半導体素子及び超電導素子に関し、より詳しくは、電気的に低抵抗なシリコンクラスレート化合物の所望の領域にエネルギーを与え、その領域を高抵抗なシリコン又は酸化シリコンに変換し、低抵抗な領域を配線として用いる配線材料、具体的にはＬＳＩ（大規模集積回路）のメタル配線やトンネル接合を用いた磁気センサー等の半導体素子や超電導素子の金属配線、電極として好適な配線材料、その製造方法、この配線材料を金属配線や電極として用いる半導体素子及び超電導素子に関する。
【０００２】
【従来の技術】
半導体装置の金属配線を形成するために現在主に用いられている配線用材料層は、Ａｌを主成分とする異種の金属からなるＡｌ合金膜である。その理由は、金属配線の信頼性を向上させるためである。このＡｌ合金膜の代表例として、ＡｌにＣｕ及びＳｉを添加したＡｌ−Ｓｉ−Ｃｕ膜がある。このようなＡｌ−Ｓｉ−Ｃｕ膜のパターニングに関する先行技術として、特開平５−３０４１５１号公報に記載されたものがある。
【０００３】
図７は、特開平５−３０４１５１号公報に記載のＡｌ−Ｓｉ−Ｃｕ膜を用いて配線を形成する工程の一部を示している。この工程では、まず、同図（ａ）に示すように、シリコン基板７１上にＣｕとＳｉを１％ずつ合むＡｌ−Ｓｉ−Ｃｕ膜７２をスパッタリング法で堆積させる。次に、Ａｌ−Ｓｉ−Ｃｕ膜７２上の全面に、有機膜であるレジスト膜７３を塗布し（同図（ｂ）参照）、Ａｌ−Ｓｉ−Ｃｕ膜７２のうち、配線を形成すべき部分上にのみレジスト膜７３を残すように、フォトリソグラフィー法でレジスト膜７３をパターニングする（同図（ｃ）参照）。その後、このレジスト膜７３をマスクにしてＡｌ−Ｓｉ−Ｃｕ膜７２をエッチングし（同図（ｄ）参照）、レジスト７３をアッシングで除去することにより配線を形成する（同図（ｅ）参照）。次に、上述の配線形成工程の後に層間絶縁膜７４を形成する（図８（ａ）参照）。
【０００４】
ところで、配線形成工程の後に層間絶縁膜７４を形成する工程を含む上記従来技術においては、多層配線を必要とする際の上部配線の加工では、下地配線による段差の影響が非常に大きくなる。この段差が大きい場合は、上部配線の加工は非常に困難になり、短絡や断線の発生原因となり、信頼性の低下につながる。
【０００５】
この問題を解決するために、上記従来技術では、図８に示す以下の方法を用いていた。図８（ａ）に示すように、配線層間絶縁膜７４（例えば、プラズマ化学的気相成長法（プラズマＣＶＤ法）によるシリコン酸化膜）を堆積し、その後、同図（ｂ）に示すように、エッチングバックを施して平坦化を行う。次に、同図（ｃ）に示すように、再度、層間絶縁膜７４を堆積する。
【０００６】
なお、一回のエッチングバックで平坦性が不足する場合には、ＳＯＧ塗布（同図（ｄ）参照）と、エッチングバッグ（同図（ｅ）参照）を複数回（通常３回以下）繰り返し、平坦化を行っていた。
【０００７】
しかし、この方法では、除去しきれないＳＯＧ（同図（ｆ）中の領域Ａ）からの水分が配線の信頼性を悪化させ、歩留まりが落ちるという間題点がある。また、コストがかかり過ぎるという問題点もある。
【０００８】
また、段差の影響を小さくする他の方法として、最近では、化学的機械研磨法を用いて表面凸凹を研磨する方法がある。この方法では、図９（ａ）に示すように、相当厚い層間絶縁膜７４を堆積した後（なお、この場合、配線間が非常に接近している領域では、その配線間に層間絶縁膜を埋め込むための製膜技術が必要となる。因みに、配線間の距離は通常のフォトリソグラフィー技術で決まる最小加工寸法程度である。）、同図（ｂ）に示すように、平坦化するまでに上記層間絶縁膜７４を研磨する。しかし、このような方法を用いても、コストがかかるという問題点は依然として残る。
【０００９】
一方、超電導回路を作製する際の超電導材料の加工においても、上記と同様にフォトリソグラフィー・エッチング工程が用いられる。例えば、酸化物超電導体薄膜をパターニングする方法として、特開平５−１８３２０７号公報に記載されたものがある。以下に図１０に基づきこの方法を説明する。
【００１０】
まず、ＳｒＴｉＯ3基板８１上に酸化物超電導体薄膜８２形成し、続いてフォトレジスト８３をマスクとし（同図（ａ）参照）、イオンビームエッチングなどのイオン粒子によるエッチングを行う（同図（ｂ）参照）。その際に、同図（ｃ）に示すように、ＳｒＴｉＯ3基板８１の表面に表面導電層８４が形成される。
【００１１】
また、Ｎｂの電極や配線のパターニングにおいても、前記のごとくフォトリソグラフィー・エッチング工程が用いられている。
【００１２】
さらに、電気的に高抵抗な領域、例えばＮｂをトンネル接合の電極に用いる際のトンネル障壁層の作製には、特開平５−２５１７６８号公報に記載されているように、Ｎｂを直接酸化して形成できるＮｂ2Ｏ5が用いられている。
【００１３】
【発明が解決しようとする課題】
上述のごとく、特開平５−３０４１５１号公報に記載の方法では、非常に複雑な工程を経なければ層間絶縁膜の平坦化は実現できず、また、その平坦性も十分ではない。さらに、コストがかかり歩留まりが落ちるという間題点も存在する。
【００１４】
また、化学的機械研磨法を用いて表面凸凹を研磨する方法によっても、コストがかかるという問題点が存在する。
【００１５】
また、超電導回路を作製する際に電極を形成する方法では、前述のようにＳｒＴｉＯ3基板８１の表面に表面導電層８４が形成されるが、この表面導電層８４は配線間にリーク電流を流すので、回路の動作不良を引き起こすという間題がある。このため、表面導電層８４に酸化処理を施し、より高抵抗化する必要がある。
【００１６】
さらに、Ｎｂの配線のパターニングにおいては、Ｎｂの表面は酸素などの不純物に対して活性であり、エッチング時に雰囲気中の不純物元素を取り込むので、１０-7Ｔｏｒｒにもおよぶ超高真空装置が必要である。
【００１７】
また、高抵抗が必要なトンネル接合の障壁層に使われるＮｂの酸化物にはＮｂ2Ｏ5以外に導電性を有する低級酸化物が形成され、トンネル特性を低下させる間題がある。
【００１８】
このように半導体素子の配線や超電導素子の配線、電極に用いられる従来の配線材料では、上記した種々の問題点を有しているのが現状である。
【００１９】
本発明は、このような現状に鑑みてなされたものであり、従来技術の諸欠点を解消できる配線材料、その製造方法、この配線材料を金属配線や電極として用いる半導体素子及び超電導素子を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の半導体素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して、該シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコン層と、該酸化シリコン層の領域以外の前記シリコンクラスレート化合物によって形成された配線パターンと、を有することを特徴とし、そのことにより上記目的が達成される。
好ましくは、前記Ａ ｘ Ｂ ｙ Ｓｉ ４６ は、Ｎａ ８ Ｓｉ ４６ 、Ｋ ８ Ｓｉ ４６ 、Ｒｂ ８ Ｓｉ ４６ 、Ｂａ ８ Ｓｉ ４６ 、Ｎａ ２ Ｂａ ６ Ｓｉ ４６ 、Ｋ ２ Ｂａ ６ Ｓｉ ４６ またはＲｂ ２ Ｂａ ６ Ｓｉ ４６ であり、前記Ａ ２４ Ｓｉ １３６ は、Ｎａ ２４ Ｓｉ １３６ またはＣｓ 24 Ｓｉ 136 である。
【００２１】
本発明の半導体素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積することによって形成された下部電極と、該下部電極の表面に形成された高抵抗体と、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記高抵抗体上に堆積することによって形成された上部電極とを有し、前記高抵抗体が、前記下部電極のシリコンクラスレート化合物表面に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とし、そのことにより上記目的が達成される。
【００２２】
また、本発明の超電導素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してパターニングすることによって形成された一対の電極と、前記一対の電極同士を接続するように前記シリコン基板上に設けられたブリッジ部とを有し、該ブリッジ部が、前記シリコン基板上の前記一対の電極間に堆積された前記シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする。
【００２３】
また、本発明の超電導素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積することによって形成された下部電極と、該下部電極の表面の一部領域に設けられたバリア層と、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記バリア層上に堆積してパターニングすることによって形成された上部電極とを有し、前記バリア層が、前記下部電極の前記シリコンクラスレート化合物表面の一部領域に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする。
【００２４】
また、本発明の超電導素子は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してリング状にパターニングすることによって形成された電極を有し、該電極の一部分が、前記シリコン基板上に堆積された前記シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする。
【００２５】
また、本発明の超電導素子は、チャネル領域を有するシリコン基板と、該チャネル領域上に設けられたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極の間に設けられたゲート絶縁膜と、該ゲート絶縁膜上に設けられたゲート電極とを有し、前記ゲート絶縁膜が、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記チャネル領域上に堆積して、前記シリコンクラスレート化合物の一部領域に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコン膜であり、前記ソース電極およびドレイン電極が、前記エネルギーの付与が行われていない前記シリコンクラスレート化合物によって形成されていることを特徴とする。
好ましくは、前記Ａ ｘ Ｂ ｙ Ｓｉ ４６ は、Ｎａ ８ Ｓｉ ４６ 、Ｋ ８ Ｓｉ ４６ 、Ｒｂ ８ Ｓｉ ４６ 、Ｂａ ８ Ｓｉ ４６ 、Ｎａ ２ Ｂａ ６ Ｓｉ ４６ 、Ｋ ２ Ｂａ ６ Ｓｉ ４６ またはＲｂ ２ Ｂａ ６ Ｓｉ ４６ であり、前記Ａ ２４ Ｓｉ １３６ は、Ｎａ ２４ Ｓｉ １３６ またはＣｓ 24 Ｓｉ 136 である。
【００２６】
本発明の半導体素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積する工程と、該シリコンクラスレート化合物の一部の領域に、酸化性ガス雰囲気下でエネルギーを与えることにより該一部の領域を酸化シリコン膜に変換することによって、該酸化シリコン膜以外の前記シリコンクラスレート化合物の領域に配線パターンを形成する工程とを包含することを特徴とする。
好ましくは、前記酸化シリコン膜への変換を、加熱によって行うか、Ｘ線、電子線又はレーザービームを用いて行うか、イオンビーム又はブラズマを用いて行うか、これらの組み合わせによって行う。
【００２７】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して下部電極を形成する工程と、酸化性ガス雰囲気下で前記シリコンクラスレート化合物の表面にエネルギーを与えることによって該表面を酸化シリコン膜に変換することにより、高抵抗体を形成する工程と、前記高抵抗体上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を堆積して上部電極を形成する工程と、を包含することを特徴とする。
【００２８】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して、一対の電極のパターンおよび該一対の電極のパターン同士を接続するブリッジのパターンにパターニングする工程と、酸化性ガス雰囲気下で前記シリコンクラスレート化合物の前記ブリッジのパターンにエネルギーを与えることによって酸化シリコン膜に変換することにより、一対の電極と該一対の電極同士を接続するブリッジ部とを形成する工程と、を包含することを特徴とする。
【００２９】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して下部電極を形成する工程と、酸化性ガス雰囲気下で前記シリコンクラスレート化合物の一部領域にエネルギーを与えることによって該一部領域を酸化シリコン膜に変換することによりバリア層を形成する工程と、前記バリア層上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を堆積してパターニングすることにより上部電極を形成する工程と、を包含することを特徴とする。
【００３０】
また、本発明の超電導素子の製造方法は、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してリング状にパターニングする工程と、酸化性ガス雰囲気下でリング状にパターニングされた前記シリコンクラスレート化合物の一部領域にエネルギーを与えることによって、該一部領域を酸化シリコン膜に変換する工程と、を包含することを特徴とする。
【００３１】
また、本発明の超電導素子の製造方法は、シリコン基板にチャネル層を形成する工程と、
該チャネル領域上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物の薄膜を形成する工程と、酸化性ガス雰囲気下で該シリコンクラスレート化合物の一部領域にエネルギーを与えることによって、該一部領域を酸化シリコン膜に変換してゲート絶縁膜を形成し、エネルギーが与えられていない前記シリコンクラスレート化合物の領域にソース電極およびドレイン電極を形成する工程と、前記酸化シリコン膜の一部領域上にゲート電極を形成する工程と、を包含することを特徴とする。
好ましくは、前記酸化シリコン膜への変換を、加熱によって行うか、Ｘ線、電子線又はレーザービームを用いて行うか、イオンビーム又はブラズマを用いて行うか、これらの組み合わせによって行う。
【００３２】
以下に本発明の作用を説明する。
【００３３】
まず、本発明をなすにあたって、本発明者等は以下のことを知見した。
【００３４】
シリコンクラスレート化合物ＡxＢyＳｉ46、Ａ24Ｓｉ136（Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、ｘ＋ｙ＝８）は、金属原子を内包するシリコン１２、１４、１６面体からなり、これらの多面体が相互に共有結合で３次元的なネットワークを形成している形態を持つ。そのうちアルカリ金属のみを内包するシリコンクラスレート化合物Ｎａ8Ｓｉ46、Ｋ8Ｓｉ46、Ｒb8Ｓｉ46、Ｂａ8Ｓｉ46、Ｎａ24Ｓｉ136、Ｃｓ24Ｓｉ136及びＡxＳｉ46、Ａ24Ｓｉ136は電気的に低抵抗であり配線材料として適している。また、アルカリ金属とバリウムとを内包するシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46、Ｋ2Ｂａ6Ｓｉ46、Ｒｂ2Ｂａ6Ｓｉ46は低抵抗である上に、低温で超電導体になるので超電導配線材料に適している。これらの物質は、熱で分解した後にアルカリ金属とアルカリ土類金属を取り除くことにより、高抵抗なシリコンもしくは酸化シリコンに変換することが可能である。
【００３５】
そこで、このような性質を持つシリコンクラスレート化合物を配線材料（電極を含む）として用いるべく、本発明をなした。
【００３６】
具体的には、シリコン基板上に製膜されたシリコンクラスレート化合物の一部の領域を、電気的に高抵抗な領域に変換し、低抵抗な領域を所望の半導体装置の配線として用いる構成をとる。なお、シリコンクラスレート化合物が超電導体である場合は、超電導配線として用いる。
【００３７】
上記構成によれば、シリコンクラスレート膜の一部の領域を、高抵抗な領域に変化させることにより、配線と層間絶縁膜を同時に形成することが可能になる。このため、表面段差を無くすことができる。加えて、配線加工の際に従来技術のようなフォトリソグラフィー・エッチング抜術が不要になるので、工程を簡略化することができる。よって、簡単な製造プロセスで安価に、しかも短絡や断線のおそれがなく、高信頼性の配線材料及びこれを金属配線や電極として用いる半導体素子や超電導素子を製造することができる。
【００３８】
また、シリコンクラスレート化合物の一部の領域を、高抵抗な領域に変換する方法は、シリコンクラスレート化合物に分解するのに適当なエネルギーを与えて化学的に変換させることにより達成できる。なお、シリコンクラスレート化合物が超電導体であり、超電導配線、例えば、トンネル接合の電極と絶縁層を形成する際にも同様に、適当なエネルギーを与えて化学的に変換させることで達成できる。
【００３９】
このような方法によれば、同じシリコンクラスレート化合物のうちエネルギーを与えた領域のみが高抵抗になり、エネルギーを与えていない領域は低抵抗な領域として残り、自己整合的に配線領域と層間絶縁膜領域を形成することができる。
【００４０】
よって、表面段差を無くすことができる。
【００４１】
上記のエネルギーを与える方法としては、加熱、Ｘ線、電子線、レーザービーム、プラズマ、イオンビームなどの、化学的な変換に必要なエネルギーを効率的に与えることが可能な方法、又はこれらを組み合わせた工程によって達成できる。
【００４２】
ここで、加熱やプラズマにおいては、シリコンクラスレート化合物膜の広い領域に、高抵抗な領域を均一に形成できる。また、Ｘ線、電子線、レーザービーム、イオンビームにおいては、シリコンクラスレート化合物の一部の領域に、密度の高いエネルギーを局所的に与えて、微細な配線加工ができる。
【００４３】
なお、上記の高抵抗な領域を構成する物質としては、シリコン膜又は酸化シリコン膜がよい。
【００４４】
このような物質であれば、配線となるシリコンクラスレート化合物と比べて十分高抵抗な膜（層間絶縁膜）を、複雑な工程、例えば、プラズマ化学的気相成長、ＳＯＧ塗布、エッチバッグ、化学的機械研磨法などを伴わずに形成できる。
【００４５】
ここで、高抵抗な領域を形成する工程は、酸化性ガス雰囲気下で行うとよい。即ち、酸化性ガス雰囲気下で行うと、均一で高抵抗な酸化シリコン膜が生成し、配線間の絶縁性が向上することができるからである。さらに、超電導素子を形成する際に、トンネル接合に対して良好な高抵抗体を形成することがより容易になる。
【００４６】
このようなシリコンクラスレート化合物を配線に用いる半導体素子や超電導素子によれば、シリコンクラスレート化合物はシリコン骨格を有するので、シリコン基板との界面における整合性が非常に良好であり、しかも直接シリコン基板上のシリコンクラスレート化合物に変成して微細加工を行える利点がある。
【００４７】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき具体的に説明する。
【００４８】
（実施形態１）
図１は本発明の実施形態１を示す。本実施形態１は、本発明をシリコンクラスレート化合物を分解して高抵抗体を作る例に適用した場合を示す。今少し具体的に説明すると、このシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を加熱・分解し、生成物から金属シリサイドを取り除くことにより高抵抗のシリコンを生成する製造方法に関する。
【００４９】
なお、ここでは第１１回フラーレン総合シンポジウム講演予稿集に記載の方法で作製したシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を用いている。このシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46は、加熱温度６００℃以上で加熱することで表面付近のナトリウム原子の飛散が始まる。そして、金属ナトリウムが除去された部分のシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の結晶構造は崩壊し、Ｎａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物が形成される。この金属シリサイドとシリコンの分解反応を起こすためには、基板の温度は５００℃以上必要であるが、均質で不純物の少ない金属シリサイドとシリコンに分解するためには６００℃以上が好ましい。
【００５０】
ここで、高純度のシリコンを得るためには、加熱はアルゴンガス等の不活性ガス中で行うのがよい。また、減圧下で加熱を行えば、加熱によって飛散する金属ナトリウムをより効率的に除去することができる。
【００５１】
分解して生成した金属シリサイドは水に可溶なため、選択的に基板から取り除けるが、好ましくは、不純物を減らすために蒸留水を用いるのがよく、さらには、蒸留水とアルコールとの混合液を用いて処理すれば乾燥が早くなる。また、弱酸、例えば希硫酸を用いれば金属シリサイドを分解して効率的に除去することができる。
【００５２】
上記高抵抗な領域を構成する物質を作製する方法において、本実施形態１では、シリコンクラスレート化合物を分解する際に、エネルギー線を用いてシリコンクラスレート化合物の一部に選択的にエネルギーを与えることで、微細なシリコンクラスレート化合物からなる電気配線パターンを作製する手法を採用している。以下に図１に基づきその製造プロセスを説明する。
【００５３】
ここで、前記エネルギー線としては、例えばＸ線、好ましくはシリコンクラスレート化合物内のシリコン原子間のシグマ結合を切断するのに有効な０．４ｎｍから１ｎｍの範囲の波長の軟Ｘ線を有するシンクロトロン放射を用いる。
【００５４】
マスクには、Ｘ線を用いる場合にはその吸収に優れているタングステンの吸収体と窒化シリコン膜のメンブレンからなる等倍Ｘ線マスクを用いるのが好ましい。
【００５５】
まず、シリコン基板１１上にレーザーアブレーション法により堆積したシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46１２に前記のごときマスク１３を通してＸ線を数分間照射する（図１（ａ）参照）。これにより照射部を選択的にＮａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物１４に分解することができる（図１（ｂ）参照）。
【００５６】
その後、上記のごとく水で処理することにより金属シリサイドを除去して絶縁層のシリコン膜１５を形成する。これにより、シリコン基板１１上に導電性シリコンクラスレート化合物１２と選択的に絶縁化された部分からなる微細配線パターニングが形成される（図１（ｃ）参照）。
【００５７】
なお、低温で超電導素子の部品として用いる場合は、分解して生成した金属シリサイドを除去する必要はない。
【００５８】
本実施形態１では、シリコンクラスレート化合物の分解にＸ線を用いており、シリコン基板１１を高温で処理する必要がなくプロセスの低温化が可能となるが、好ましくは、Ｘ線の照射工程において、シリコン基板１１を下部からのヒーター加熱等によりシリコンクラスレート化合物の分解温度よりも低く設定した温度に保つ手法を採用する。即ち、そのようにすれば、分解速度を高めることができ、その分、パターンの寸法精度をよくすることが可能であるからである。具体的には、３００〜４５０℃に加熱すると、Ｘ線の照射量を軽減できて高感度なパターニングが可能である。
【００５９】
また、本実施形態１において、マスク１３を通してＸ線を照射する代わりに、電子線描画法、ＸｅＣ１（３０８ｎｍ）のレーザー描画法、イオンビーム照射を用いることも可能である。シリコンクラスレート化合物のＳｉ−Ｓｉシグマ結合を切断するのに十分なエネルギーを与えれば、これらの手法によっても、シリコンクラスレート化合物の加工を行うことが可能である。
【００６０】
あるいは、シリコンクラスレート化合物上にレジストを塗布し、紫外光又はレーザービームを露光し、現像液で処理することによりレジストのパターニングを行い、活性ガス、例えば、ＣＦ4を用いてエッチングを行い、残存したＮａ、Ｂａ、Ｓｉからなる金属シリサイドを水で除去することにより、シリコンクラスレート化合物の配線のパターニングを行うことも可能である。
【００６１】
本実施例形態１では、シリコンクラスレート化合物として、Ｎａ2Ｂａ6Ｓｉ46を用いたが、同様に他のアルカリ金属又はアルカリ土類金属から構成されるＮａ8Ｓｉ46、Ｋ8Ｓｉ46、Ｒｂ8Ｓｉ46、Ｂａ8Ｓｉ46、Ｋ2Ｂａ6Ｓｉ46、Ｒｂ2Ｂａ6Ｓｉ46、Ｎａ24Ｓｉ136、Ｃｓ24Ｓｉ136等を用いることも可能である。
【００６２】
（実施形態２）
図２は本発明の実施形態２を示す。本実施形態２は、本発明をシリコンクラスレート化合物を分解して磁気センサーを作る例に適用した場合を示す。以下に図２に基づきその製造プロセスについて説明する。
【００６３】
まず、シリコン基板２１に堆積した下部電極となるシリコンクラスレート化合物２２の表面に高抵抗なシリコン２３を形成する。続いて、シリコン基板２１の上方から再度上部電極となるシリコンクラスレート化合物２４を堆積する。これにより、超電導体−高抵抗体−超電導体のトンネル接合を形成する。最後に、シリコン基板２１をダイシングして適当な大きさに成形することにより、トンネル接合を用いた磁気センサーを作製する。
【００６４】
ここで、上記シリコンクラスレート化合物２２としては、例えば、Ｎａ2Ｂａ6Ｓｉ46をシリコン基板２１上に５００ｎｍ堆積する。シリコンクラスレート化合物の堆積方法としては、第９回Ｃ60総合シンポジウム講演予稿集に記載のレーザーアブレーション法、第１１回フラーレン総合シンポジウム講演予稿集に記載の加熱法などがあるが、ここではレーザーアブレーション法を用いた。この方法が均一性に優れているからである。
【００６５】
また、シリコンクラスレート化合物２２の表面に形成される高抵抗なシリコン２３は、上記実施形態１の方法で作製した。
【００６６】
また、シリコンクラスレート化合物２２を分解してシリコン基板２１上に生成した金属シリサイドの除去は、プラズマやイオンビームを用いるエッチング法、機械研磨法或いは化学的機械研磨法等も考えられるが、ここでは、上記の溶液処理方法によって取り除いた。この溶液処理方法は、下地への損傷もなく、凹凸や段差のあるシリコン基板２１上に形成した場合でも問題なく取り除くことができるという利点を有するからである。
【００６７】
なお、本実施形態２において、超電導電極材料としては上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００６８】
（実施形態３）
本実施形態３はシリコンクラスレート化合物を酸素雰囲気下で分解して高抵抗な酸化シリコンを作る場合に本発明を適用した例を示す。
【００６９】
本実施形態３では、上記実施形態１で説明したシリコン基板を加熱する際に、このシリコン基板を６００℃に保ちながら、酸素を、例えば、２ｍｌ／ｍｉｎの流量で反応系内に流入し、分圧を２ｍＴｏｒｒに保つことにより、シリコンクラスレート化合物をＮａ、Ｂａ、Ｓｉからなる金属シリサイドと酸化シリコンに分解する。その後に金属シリサイドを弱酸、例えば、０．５Ｍｏｌの濃度の希硫酸で処理する。これにより、金属シリサイドを除去し、高抵抗な酸化シリコンを形成する。
【００７０】
本実施形態３では、シリコン膜の酸化剤として酸素を用いたが、他にＮ2Ｏ等の酸化性のガス或いはそれらを合むガスを用いることも可能である。
【００７１】
また、本実施形態３では、シリコンクラスレート化合物を分解する際に、シリコン膜を酸化させる手法を採用しているが、シリコン膜の酸化は、上記実施形態２を参照して、一度シリコン膜を形成した後に行うことも可能である。
【００７２】
このようにして、導電性のシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46膜を抵抗の高い酸化シリコン膜に変えることができ、この酸化シリコン層を高抵抗な領域として用いることで、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46膜を用いた配線或いは電極を形成することができる。酸化シリコン膜は、シリコン膜に比べ絶縁性に優れている。
【００７３】
本実施形態３では、シリコンクラスレート化合物として、上記のＮａ2Ｂａ6Ｓｉ46を用いたが、他にアルカリ金属或いはアルカリ土類金属から構成されるＮａ8Ｓｉ46、Ｋ8Ｓｉ46、Ｒｂ8Ｓｉ46、Ｂａ8Ｓｉ46、Ｋ2Ｂａ6Ｓｉ46、Ｒｂ2Ｂａ6Ｓｉ46、Ｎａ24Ｓｉ136、Ｃｓ24Ｓｉ136等を用いることも可能である。
【００７４】
なお、本実施形態３で形成した酸化シリコン膜は、他の実施形態で高抵抗な領域を形成する物質として用いられるシリコン膜の代わりに用いることも可能である。
【００７５】
（実施形態４）
図３は本発明の実施形態４を示す。本実施形態４は、本発明をブリッジ型ジョセフソン接合の製造方法に適用した例を示す。
【００７６】
ここで、ブリッジ型ジョセフソン接合とは、微小なブリッジで２つの超電導体の電極を接続したものをいい、電極を通じて電流を増やしていくと、ブリッジ部分の磁界が大きくなり、或る電流値において常電導状態になるが、電極部分は超電導状態が保たれているので、結果的に両電極間にジョセフソン接合が形成される。以下に図３に基づきその製造プロセスを説明する。
【００７７】
まず、上記実施形態１で説明した方法で、シリコン基板３１上にシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46からなる電極３２ａ及びそのそのブリッジ部分３２ｂを形成する（同図（ａ）参照）
次に、シリコン基板３１を３００℃に加熱しながら、シリコン基板３１の上方から電子線描画方法で電子線を照射し、又はＸｅＣ１（３０８ｎｍ）のエキシマレーザービームを照射し、この処理により、ブリッジ部分３２ｂをＮａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物３３に分解する（同図（ｂ）参照）。
【００７８】
なお、ブリッジ部分３２ｂにおいて、両電極３２ａ間の接続が実質的にコヒーレント長程度になれば良いので、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を１００％分解する必要はない。
【００７９】
続いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の表面を上記した濃度の希塩酸で処理し、これにより金属シリサイドを除去し、ブリッジ型ジョセフソン接合を作製する。
【００８０】
本実施形態４の製造方法によれば、従来困難な技術であったブリッジ部分の絶縁体化を、複雑な工程を経ずにエネルギーの直接照射のみで行うことが出来るので、歩留まり及び大幅なコストダウンが可能になる。
【００８１】
なお、本実施形態４では、超電導電極材料として上記のＮａ2Ｂａ6Ｓｉ46を用いたが、他にＫ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００８２】
（実施形態５）
図４は本発明の実施形態５を示す。本実施形態５は、本発明をトンネル型ジョセフソン接合の製造方法に適用した例を示す。
【００８３】
ここで、トンネル型ジョセフソン接合は、超電導体−絶縁体（半導体、金属）−超電導体の積層膜の構造を持つ。そして、別に設けた入力信号線に流す電流により接合部分の磁界が変化し、接合部分が可逆的に超電導状態と常電導状態に変化してスイッチング素子となる。以下に図４に基づきその製造プロセスを説明する。
【００８４】
まず、上記実施形態１で説明した方法でシリコン基板４１上にシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４２を堆積し、続いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４２上にバリア層としてのシリコン膜４３を選択的に形成する（同図（ａ）参照）。
【００８５】
次に、シリコン基板４１の上方から上部電極となるシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４４をレーザーアブレーション法により一様に堆積する（同図（ｂ）参照）。
【００８６】
続いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46４４上にレジスト４５を塗付する（同図（ｃ）参照）。次に、フォトマスクを用いた露光・現像を行ってレジスト膜４５のパターニングを行う（同図（ｄ）参照）。続いて、活性ガス、例えば、ＣＦ4を用いてエッチング処理を行い（同図（ｅ）参照）、その後、２５０℃でアッシングしてレジスト膜４５を除去する。これにより、トンネル型ジョセフソン接合を作製する（同図（ｆ）参照）。
【００８７】
本実施形態５の製造方法によれば、従来の超電導材料では、均一でしかも電極との界面の整合性を取るのが困難なバリア層の形成が容易になる利点がある。
【００８８】
なお、超電導電極材料としては、上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００８９】
（実施形態６）
図５は本発明の実施形態６を示す。本実施形態６は、本発明を超電導量子干渉素子の製造方法に適用した例を示す。
【００９０】
ここで、超電導量子干渉素子は、リング内の磁束が量子化されており、微少な磁場の変化をリングを流れる電流変化として取り出すことが可能である。以下に図５に基づきその製造プロセスを説明する。
【００９１】
まず、上記実施形態３で説明した方法で、シリコン基板５１上にシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46を堆積し、電極５２を形成する（同図（ａ）参照）。
【００９２】
次に、フォトマスクを用いた露光・現像を行い、ＲＦ（１３．５６ＭＨｚの高周波）を印加し、これにより生じた１００Ｗのパワーを有するアルゴンプラズマ又はＡｒ+のイオンビーム照射によって電極５２の露呈部分の表面をＮａ、Ｂａ、Ｓｉからなる金属シリサイドとシリコンの混合物に分解し、続いて、１Ｍｏｌの濃度の希塩酸で処理することにより、金属シリサイドを除去し、電極５２の一部分にシリコン膜５３を形成する（同図（ｂ）参照）。これにより超電導量子干渉素子を作製する。
【００９３】
本実施形態６の製造方法によれば、シリコン基板５１上に超電導素子を直接パターニングすることができるので、製造プロセスが簡単になるとともに、段差等の影響が少ないので、素子形成後の加工が容易になる利点がある。よって、製造コストの大幅な低減が可能になる。
【００９４】
なお、超電導電極材料としては、上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓｉ46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【００９５】
（実施形態７）
図６は本発明の実施形態６を示す。本実施形態６は、本発明をジョセフソン電界効果トランジスタ素子の製造方法に適用した例を示す。
【００９６】
ここで、ジョセフソン電界効果トランジスタは、超電導−常電導−超電導近接効果接合の超電導電極をソース電極及びドレイン電極とし、常電導層をチャネル層とする半導体素子であり、チャネル層のキャリア濃度を制御するためのゲート電極及びゲート絶縁膜が設けられている。
【００９７】
このジョセフソン電界効果トランジスタ素子のスイッチング動作は、ゲート電極に電圧を印加し、電界効果によってチャネル層のキャリア密度を変化させることにより行われる。即ち、その結果、ソース電極とドレイン電極間に流れる超電導電流が制御される。ゲート電圧を変えることによって、半導体電界効果トランジスタ素子と同じく、電圧状態での抵抗値も同時に制御される。以下に図６に基づきその製造プロセスを説明する。
【００９８】
まず、シリコン基板６１上にｎ型チャネル層６２を形成する（同図（ａ）参照）。続いて、ｎ型チャネル層６２上に上記実施形態１で説明したレーザーアブレーション法を用いて、シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46６３の薄膜を形成する（同図（ｂ）参照）。
【００９９】
次に、シリコン基板６１の上方から、酸素雰囲気下で４０ｋｅＶの電子線描画方法又はＸｅＣｌ（３０８ｎｍ）のエキシマレーザーで処理することにより、Ｎａ、Ｂａ、Ｓｉからなる金属シリサイドと酸化シリコンの混合物に分解する。続いて、１Ｍｏｌの濃度の希塩酸で金属シリサイドを除去する。これにより酸化シリコン膜のゲート絶縁膜６４を形成する（同図（ｃ）参照）。
【０１００】
次に、シリコン基板６１上からポリシリコン６５を堆積する（同図（ｄ）参照）。続いて、上記したレジスト塗布、露光・現像工程によってレジストパターン６６を形成する（同図（ｅ）参照）。次に、上記実施形態３で説明したエッチング方法により、ゲート電極６５ａを形成する。これによりジョセフソン電界効果トランジスタ素子を作製する（同図（ｆ）参照）。
【０１０１】
本実施形態７の製造方法によれば、シリコン基板上にソース電極及びドレイン電極としての超電導電極を直接パターニングすることが可能になる。このため、従来の超電導電極材料と比べて、チャネルとソース・ドレインとの界面の整合性を向上できる。即ち、同じシリコン化合物を用いているからである。
【０１０２】
なお、超電導電極材料としては、上記のＮａ2Ｂａ6Ｓｉ46以外に、Ｋ2Ｂａ6Ｓi46やＲｂ2Ｂａ6Ｓｉ46を用いることも可能である。
【０１０３】
【発明の効果】
以上の本発明によれば、シリコンクラスレート膜の一部の領域を、高抵抗な領域に変化させることにより、配線と層間絶縁膜を同時に形成することが可能になる。このため、表面段差を無くすことができる。この結果、上部配線の加工は非常に容易になり、短絡、断線、信頼性低下を防止することができる。加えて、配線加工の際に従来技術のようなフォトリソグラフィー・エッチング抜術が不要になるので、工程を簡略化することができる。よって、本発明によれば、簡単な製造プロセスで安価に、しかも短絡や断線のおそれがなく、高信頼性の配線材料及びこれを金属配線や電極として用いる半導体素子や超電導素子を製造することができる。
【０１０４】
加えて、シリコンクラスレート化合物の表面は化学的に安定なので加工雰囲気中のアミンや酸素などの不純物元素を取り込む心配はなく、配線形成の加工ばらつきが雰囲気に影響されることがなくなり、排気系を伴う大がかりな加工装置が不要となる利点もある。
【０１０５】
また、シリコンクラスレート化合物の一部の領域を、高抵抗な領域に変換する方法は、シリコンクラスレート化合物に分解するのに適当なエネルギーを与えて化学的に変換させることにより達成できる。なお、シリコンクラスレート化合物が超電導体であり、超電導配線、例えば、トンネル接合の電極と絶縁層を形成する際にも同様に、適当なエネルギーを与えて化学的に変換させることで達成できる。
【０１０６】
このような本発明方法によれば、同じシリコンクラスレート化合物のうちエネルギーを与えた領域のみが高抵抗になり、エネルギーを与えていない領域は低抵抗な領域として残り、自己整合的に配線領域と層間絶縁膜領域を形成することができる。即ち、同じシリコンクラスレート化合物のうちエネルギーを与えた領域のみが高抵抗になり、エネルギーを与えていない領域は低抵抗な領域として残り、自己整合的に配線領域と層間絶縁膜領域を形成することができるので、非常に複雑な工程を経ることになる層間絶縁膜を埋め込むための製膜抜術を駆使することが不要になる利点がある。
【０１０７】
上記のエネルギーを与える方法としては、加熱、Ｘ線、電子線、レーザービーム、プラズマ、イオンビームなどの、化学的な変換に必要なエネルギーを効率的に与えることが可能な方法、又はこれらを組み合わせた工程によって達成できる。
【０１０８】
ここで、加熱やプラズマにおいては、シリコンクラスレート化合物膜の広い領域に、高抵抗な領域を均一に形成できる。また、Ｘ線、電子線、レーザービーム、イオンビームにおいては、シリコンクラスレート化合物の一部の領域に、密度の高いエネルギーを局所的に与えて、微細な配線加工ができる。このため、フォトリソグラフィー・エッチングで懸案になっているレジストの化学的安定性ならびにドライエッチ耐性を考慮することが不要になる利点がある。
【０１０９】
なお、上記の高抵抗な領域を構成する物質としては、シリコン膜又は酸化シリコン膜がよい。
【０１１０】
このような物質であれば、配線となるシリコンクラスレート化合物と比べて十分高抵抗な膜（層間絶縁膜）を、複雑な工程、例えば、プラズマ化学的気相成長、ＳＯＧ塗布、エッチバッグ、化学的機械研磨法などを伴わずに形成できる。
【０１１１】
ここで、高抵抗な領域を形成する工程は、酸化性ガス雰囲気下で行うとよい。即ち、酸化性ガス雰囲気下で行うと、均一で高抵抗な酸化シリコン膜が生成し、配線間の絶縁性が向上することができるからである。この結果、ＬＳＩ回路における動作特性の信頼性が向上し、高集積化が可能になる。さらに、超電導素子を形成する際に、トンネル接合に対して良好な高抵抗体を形成することがより容易になる。この結果、トンネル接合を用いる超電導素子の劣化が防げ、その信頼性を大幅に向上できる。
【０１１２】
このようなシリコンクラスレート化合物を配線に用いる半導体素子や超電導素子によれば、シリコンクラスレート化合物はシリコン骨格を有するので、シリコン基板との界面における整合性が非常に良好であり、しかも直接シリコン基板上のシリコンクラスレート化合物に変成して微細加工を行うことができる。この結果、微細加工をするのにフォトリソグラフィーやエッチング等の複雑な工程を経る従来の超電導材料を用いる必要はなくなるので、超電導回路のより高度な高集積化が可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す、シリコンクラスレート化合物分解後に生成する金属シリサイドを除去する方法を示す工程図。
【図２】本発明の実施形態２を示す、シリコンクラスレート化合物を用いた磁気センサーの製造方法を示す断面図。
【図３】本発明の実施形態４を示す、ブリッジ型ジョセフソン接合の製造方法を示す工程図。
【図４】本発明の実施形態５を示す、トンネル型ジョセフソン接合の製造方法を示す工程図。
【図５】本発明の実施形態６を示す、超電導量子干渉素子の製造方法を示す工程図。
【図６】本発明の実施形態７を示す、ジョセフソン電界効果トランジスタ素子の製造方法を示す工程図。
【図７】Ａｌ−Ｓｉ−Ｃｕ膜を用いて配線を形成する従来方法を示す工程図。
【図８】図７に示す従来方法において、段差の影響を少なくするための方法を示す工程図。
【図９】段差の影響を少なくするための他の従来方法を示す工程図。
【図１０】従来の酸化物超電導体の配線形成を示す工程図。
【符号の説明】
１１ シリコン基板
１２ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46
１３ マスク
１４ 金属シリサイドとシリコンの混合物
１５ シリコン膜
２１ シリコン基板
２２ 下部電極のシリコンクラスレート化合物
２３ 高抵抗な領域を形成するシリコン
２４ 上部電極のシリコンクラスレート化合物
３１ シリコン基板
３２ａ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の電極
３２ｂ ブリッジ部分
３３ 金属シリサイドとシリコンの混合物
４１ シリコン基板
４２ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46
４３ シリコン膜
４４ 上部電極のシリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46
４５ レジスト膜
５１ シリコン基板
５２ シリコンクラスレート化合物Ｎａ2Ｂａ6Ｓｉ46の電極
５３ シリコン膜
６１ シリコン基板
６２ ｎ型チャネル層
６３ シリコンクラスレート化合物
６４ 酸化シリコン膜のゲート絶縁膜
６５ ポリシリコン
６６ レジスト膜
７１ シリコン基板
７２ Ａｌ−Ｓｉ−Ｃｕ膜
７３ レジスト膜
Claims (16)
- Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して、該シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコン層と、
該酸化シリコン層の領域以外の前記シリコンクラスレート化合物によって形成された配線パターンと、
を有することを特徴とする半導体素子。 - 前記Ａ ｘ Ｂ ｙ Ｓｉ ４６ は、Ｎａ ８ Ｓｉ ４６ 、Ｋ ８ Ｓｉ ４６ 、Ｒｂ ８ Ｓｉ ４６ 、Ｂａ ８ Ｓｉ ４６ 、Ｎａ ２ Ｂａ ６ Ｓｉ ４６ 、Ｋ ２ Ｂａ ６ Ｓｉ ４６ またはＲｂ ２ Ｂａ ６ Ｓｉ ４６ であり、前記Ａ ２４ Ｓｉ １３６ は、Ｎａ ２４ Ｓｉ １３６ またはＣｓ 24 Ｓｉ 136 である、請求項１記載の半導体素子。
- Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積することによって形成された下部電極と、
該下部電極の表面に形成された高抵抗体と、
Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記高抵抗体上に堆積することによって形成された上部電極とを有し、
前記高抵抗体が、前記下部電極のシリコンクラスレート化合物表面に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする超電導素子。 - Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してパターニングすることによって形成された一対の電極と、
前記一対の電極同士を接続するように前記シリコン基板上に設けられたブリッジ部とを有し、
該ブリッジ部が、前記シリコン基板上の前記一対の電極間に堆積された前記シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする超電導素子。 - Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積することによって形成された下部電極と、
該下部電極の表面の一部領域に設けられたバリア層と、
Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記バリア層上に堆積してパターニングすることによって形成された上部電極とを有し、
前記バリア層が、前記下部電極の前記シリコンクラスレート化合物表面の一部領域に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする超電導素子。 - Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してリング状にパターニングすることによって形成された電極を有し、
該電極の一部分が、前記シリコン基板上に堆積された前記シリコンクラスレート化合物に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコンであることを特徴とする超電導素子。 - チャネル領域を有するシリコン基板と、
該チャネル領域上に設けられたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極の間に設けられたゲート絶縁膜と、
該ゲート絶縁膜上に設けられたゲート電極とを有し、
前記ゲート絶縁膜が、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を前記チャネル領域上に堆積して、前記シリコンクラスレート化合物の一部領域に対する酸化性ガス雰囲気下でのエネルギーの付与によって形成された酸化シリコン膜であり、
前記ソース電極およびドレイン電極が、前記エネルギーの付与が行われていない前記シリコンクラスレート化合物によって形成されていることを特徴とする超電導素子。 - 前記Ａ ｘ Ｂ ｙ Ｓｉ ４６ は、Ｎａ ８ Ｓｉ ４６ 、Ｋ ８ Ｓｉ ４６ 、Ｒｂ ８ Ｓｉ ４６ 、Ｂａ ８ Ｓｉ ４６ 、Ｎａ ２ Ｂａ ６ Ｓｉ ４６ 、Ｋ ２ Ｂａ ６ Ｓｉ ４６ またはＲｂ ２ Ｂａ ６ Ｓｉ ４６ であり、前記Ａ ２４ Ｓｉ １３６ は、Ｎａ ２４ Ｓｉ １３６ またはＣｓ 24 Ｓｉ 136 である、請求項３〜７のいずれかに記載の超電導素子。
- Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積する工程と、
該シリコンクラスレート化合物の一部の領域に、酸化性ガス雰囲気下でエネルギーを与えることにより該一部の領域を酸化シリコン膜に変換することによって、該酸化シリコン膜以外の前記シリコンクラスレート化合物の領域に配線パターンを形成する工程と
を包含することを特徴とする半導体素子の製造方法。 - 前記酸化シリコン膜への変換を、加熱によって行うか、Ｘ線、電子線又はレーザービームを用いて行うか、イオンビーム又はブラズマを用いて行うか、これらの組み合わせによって行う、請求項９記載の半導体素子の製造方法。
- Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して下部電極を形成する工程と、
酸化性ガス雰囲気下で前記シリコンクラスレート化合物の表面にエネルギーを与えることによって該表面を酸化シリコン膜に変換することにより、高抵抗体を形成する工程と、
前記高抵抗体上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を堆積して上部電極を形成する工程と、
を包含することを特徴とする超電導素子の製造方法。 - Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して、一対の電極のパターンおよび該一対の電極のパターン同士を接続するブリッジのパターンにパターニングする工程と、
酸化性ガス雰囲気下で前記シリコンクラスレート化合物の前記ブリッジのパターンにエネルギーを与えることによって酸化シリコン膜に変換することにより、一対の電極と該一対の電極同士を接続するブリッジ部とを形成する工程と、
を包含することを特徴とする超電導素子の製造方法。 - Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積して下部電極を形成する工程と、
酸化性ガス雰囲気下で前記シリコンクラスレート化合物の一部領域にエネルギーを与えることによって該一部領域を酸化シリコン膜に変換することによりバリア層を形成する工程と、
前記バリア層上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物を堆積してパターニングすることにより上部電極を形成する工程と、
を包含することを特徴とする超電導素子の製造方法。 - Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物をシリコン基板上に堆積してリング状にパターニングする工程と、
酸化性ガス雰囲気下でリング状にパターニングされた前記シリコンクラスレート化合物の一部領域にエネルギーを与えることによって、該一部領域を酸化シリコン膜に変換する工程と、
を包含することを特徴とする超電導素子の製造方法。 - シリコン基板にチャネル層を形成する工程と、
該チャネル領域上に、Ａ ｘ Ｂ ｙ Ｓｉ ４６ またはＡ ２４ Ｓｉ １３６ （Ａ：アルカリ金属、Ｂ：アルカリ土類金属、ｘとｙは０以上８以下の値、また、ｘ＋ｙ＝８）であるシリコンクラスレート化合物の薄膜を形成する工程と、
酸化性ガス雰囲気下で該シリコンクラスレート化合物の一部領域にエネルギーを与えることによって、該一部領域を酸化シリコン膜に変換してゲート絶縁膜を形成し、エネルギーが与えられていない前記シリコンクラスレート化合物の領域にソース電極およびドレイン電極を形成する工程と、
前記酸化シリコン膜の一部領域上にゲート電極を形成する工程と、
を包含することを特徴とする超電導素子の製造方法。 - 前記酸化シリコン膜への変換を、加熱によって行うか、Ｘ線、電子線又はレーザービームを用いて行うか、イオンビーム又はブラズマを用いて行うか、これらの組み合わせによって行う、請求項１１〜１５のいずれかに記載の超電導素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17482997A JP4127877B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体素子及び超電導素子並びにそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17482997A JP4127877B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体素子及び超電導素子並びにそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126825A JPH1126825A (ja) | 1999-01-29 |
| JP4127877B2 true JP4127877B2 (ja) | 2008-07-30 |
Family
ID=15985397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17482997A Expired - Fee Related JP4127877B2 (ja) | 1997-06-30 | 1997-06-30 | 半導体素子及び超電導素子並びにそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127877B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1074512B1 (en) * | 1999-08-03 | 2017-02-15 | IHI Corporation | Clathrate compounds, manufacture thereof, and thermoelectric materials, thermoelectric modules, semiconductor materials and hard materials based thereon |
| JP7025383B2 (ja) * | 2019-08-27 | 2022-02-24 | 株式会社豊田自動織機 | シリコンクラスレートｉｉの製造方法 |
-
1997
- 1997-06-30 JP JP17482997A patent/JP4127877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126825A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7212002B2 (ja) | 超伝導集積回路の製作のためのシステムおよび方法 | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| JPH033389B2 (ja) | ||
| JPH04246871A (ja) | ジョセフソン集積回路の製造方法 | |
| JPS5831734B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH04209556A (ja) | 局部相互接続形成方法 | |
| EP0113522B1 (en) | The manufacture of semiconductor devices | |
| JPH09116015A (ja) | 接触ホール埋立方法 | |
| JP4127877B2 (ja) | 半導体素子及び超電導素子並びにそれらの製造方法 | |
| JP2664757B2 (ja) | 半導体装置の製造方法 | |
| JP3431653B2 (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JPH0770502B2 (ja) | 半導体装置の製造方法 | |
| JPS62131588A (ja) | 超伝導トランジスタの製法 | |
| KR20040008632A (ko) | 탄소나노튜브를 이용한 반도체 소자의 금속배선 형성방법 | |
| JPH0897398A (ja) | 量子効果装置及びその製造方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS6160588B2 (ja) | ||
| JPH0722606A (ja) | 半導体装置の製造方法 | |
| JP2535581B2 (ja) | 炭素膜作製方法 | |
| JP3431857B2 (ja) | 半導体装置の作製方法 | |
| JP2004014918A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPH05315660A (ja) | 半導体集積回路素子の製造方法 | |
| JPS62219960A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |