JPH05315660A - 半導体集積回路素子の製造方法 - Google Patents
半導体集積回路素子の製造方法Info
- Publication number
- JPH05315660A JPH05315660A JP3125532A JP12553291A JPH05315660A JP H05315660 A JPH05315660 A JP H05315660A JP 3125532 A JP3125532 A JP 3125532A JP 12553291 A JP12553291 A JP 12553291A JP H05315660 A JPH05315660 A JP H05315660A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 信頼性の向上した、かつ工程の簡略化された
半導体集積回路素子の製造方法を得る。 【構成】 超伝導薄膜１の一部を常伝導化して半導体集
積回路素子を製造する。
半導体集積回路素子の製造方法を得る。 【構成】 超伝導薄膜１の一部を常伝導化して半導体集
積回路素子を製造する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子の製
造方法に関し、さらに詳しくは工程が簡略化され、かつ
信頼性の向上した半導体集積回路素子の製造方法に関す
る。
造方法に関し、さらに詳しくは工程が簡略化され、かつ
信頼性の向上した半導体集積回路素子の製造方法に関す
る。
【０００２】
【従来の技術】従来行なわれている半導体集積回路素子
の製造方法としては、図２に２層メタル配線工程の概略
を示すものが代表的なそれとして知られている。すなわ
ち、この方法は、通常のトランジスタ（図示せず）を形
成後、メタル１１をスパッタにより成膜し、フォトリソ
グラフィによりレジストパターンを形成し、メタル１１
をエッチングした後、レジストをアッシングし（図２
(a) ）、その後、層間絶縁膜１２をＣＶＤにより成膜
し、さらにＳＯＧ３を塗布する（図２(b) ）。次いで、
プラズマエッチャーにより全面をエッチバックし（図２
(c) ）、層間絶縁膜１４をＣＶＤにより成膜し（図２
(d) ）、第二メタル１５をスパッタにて成膜し、メタル
１１と同様にパターニングする、という工程からなるも
のである。
の製造方法としては、図２に２層メタル配線工程の概略
を示すものが代表的なそれとして知られている。すなわ
ち、この方法は、通常のトランジスタ（図示せず）を形
成後、メタル１１をスパッタにより成膜し、フォトリソ
グラフィによりレジストパターンを形成し、メタル１１
をエッチングした後、レジストをアッシングし（図２
(a) ）、その後、層間絶縁膜１２をＣＶＤにより成膜
し、さらにＳＯＧ３を塗布する（図２(b) ）。次いで、
プラズマエッチャーにより全面をエッチバックし（図２
(c) ）、層間絶縁膜１４をＣＶＤにより成膜し（図２
(d) ）、第二メタル１５をスパッタにて成膜し、メタル
１１と同様にパターニングする、という工程からなるも
のである。
【０００３】前記配線材料としてはポリＳｉ、及びＡｌ
が一般的に使用され、Ｔｉ、Ｗ、Ｍｏ及びそれらの化合
物も使用される。また超伝導薄膜の使用も考慮されてき
ている。
が一般的に使用され、Ｔｉ、Ｗ、Ｍｏ及びそれらの化合
物も使用される。また超伝導薄膜の使用も考慮されてき
ている。
【０００４】しかしながら、前記従来の方法によって
は、ＳＯＧと層間絶縁膜とのエッチングレートの差によ
って完全な平坦性を得ることは困難である。また、ＳＯ
Ｇが完全に焼成されず化学的に不安定な状態で残った場
合、クラックの発生等により信頼性の劣化をもたらすこ
とがしばしばある。
は、ＳＯＧと層間絶縁膜とのエッチングレートの差によ
って完全な平坦性を得ることは困難である。また、ＳＯ
Ｇが完全に焼成されず化学的に不安定な状態で残った場
合、クラックの発生等により信頼性の劣化をもたらすこ
とがしばしばある。
【０００５】本発明は前記の諸問題を解決するものであ
り、その第一の目的は表面が平坦で、多層配線が容易
な、信頼性の向上した半導体集積回路素子の製造方法を
提供することにある。本発明の第二の目的は工程が簡略
化されかつスピード改善され、さらに微細化の推進され
た半導体集積回路素子の製造方法を提供することにあ
る。
り、その第一の目的は表面が平坦で、多層配線が容易
な、信頼性の向上した半導体集積回路素子の製造方法を
提供することにある。本発明の第二の目的は工程が簡略
化されかつスピード改善され、さらに微細化の推進され
た半導体集積回路素子の製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の前記課題は下記
手段により達成される。すなわち、本発明の半導体集積
回路素子の製造方法は、超伝導膜を配線材料として用い
る半導体集積回路素子の製造方法において、該起伝導薄
膜の一部を常伝導化することを特徴とする。
手段により達成される。すなわち、本発明の半導体集積
回路素子の製造方法は、超伝導膜を配線材料として用い
る半導体集積回路素子の製造方法において、該起伝導薄
膜の一部を常伝導化することを特徴とする。
【０００７】以下に本発明を詳細に説明する。本発明で
使用される薄膜超伝導体としては、ＹＢａ2 Ｃｕ
3 Ｏ7 、（Ｌａ0.9Ｓｒ0.07）2 ＣｕＯ4 、Ｂｉ2 Ｓｒ
ＣａＣｕ2 Ｏ8 、ＴｌＢａＣａＣｕＯ、ＮｂＮ、Ｎｂ3
Ｇｅ等が使用される。
使用される薄膜超伝導体としては、ＹＢａ2 Ｃｕ
3 Ｏ7 、（Ｌａ0.9Ｓｒ0.07）2 ＣｕＯ4 、Ｂｉ2 Ｓｒ
ＣａＣｕ2 Ｏ8 、ＴｌＢａＣａＣｕＯ、ＮｂＮ、Ｎｂ3
Ｇｅ等が使用される。
【０００８】図１に本発明による半導体集積回路素子の
製造工程例の概略を示す。たとえば、Ｂｉ：Ｓｒ：Ｃ
ａ：Ｃｕ：Ｏ＝ 1.4：1.0 ：1.0 ：1.5 の組成のターゲ
ットを用い、Ａｒ／２０％Ｏ2 雰囲気中、ガス圧 2.7Ｐ
ａでスパッタすることにより超伝導体形成薄膜１を形成
する（図１(a) ）。
製造工程例の概略を示す。たとえば、Ｂｉ：Ｓｒ：Ｃ
ａ：Ｃｕ：Ｏ＝ 1.4：1.0 ：1.0 ：1.5 の組成のターゲ
ットを用い、Ａｒ／２０％Ｏ2 雰囲気中、ガス圧 2.7Ｐ
ａでスパッタすることにより超伝導体形成薄膜１を形成
する（図１(a) ）。
【０００９】前記薄膜を、たとえば、８００〜９００°
ＣのＯ2 雰囲気下で熱処理（アニール）することによ
り、超伝導体とすることができる。
ＣのＯ2 雰囲気下で熱処理（アニール）することによ
り、超伝導体とすることができる。
【００１０】前記薄膜上に、たとえば、ＣＯ2 レーザ
ー、ＹＡＧレーザー、Ｎｄレーザー、Ａｒレーザー、エ
キシマレーザー等の集光ビームを部分的に照射し、アニ
ールすることにより、１’以外の部分を常伝導化する
（図１(b) ）。この作業により、Ｔｃ以下に冷却した際
２１’の部分のみに電流が流れることとなる。前記作業
は目的に応じ、電子ビーム照射によるアニール又はイオ
ンビーム照射によるアニール又は組成変化によってもよ
い。また、フォトリソグラフィー技術により薄膜１’の
部分をフォトレジストでカバーし、その他の部分にイオ
ン注入を行ない、前記薄膜１の組成比を変化させて常伝
導化することも可能である。さらにまた前記スパッタ直
後の薄膜にＯ2 雰囲気中で集光ビームを照射し、照射部
のみを超伝導化することにより配線パターンを形成して
もよい。
ー、ＹＡＧレーザー、Ｎｄレーザー、Ａｒレーザー、エ
キシマレーザー等の集光ビームを部分的に照射し、アニ
ールすることにより、１’以外の部分を常伝導化する
（図１(b) ）。この作業により、Ｔｃ以下に冷却した際
２１’の部分のみに電流が流れることとなる。前記作業
は目的に応じ、電子ビーム照射によるアニール又はイオ
ンビーム照射によるアニール又は組成変化によってもよ
い。また、フォトリソグラフィー技術により薄膜１’の
部分をフォトレジストでカバーし、その他の部分にイオ
ン注入を行ない、前記薄膜１の組成比を変化させて常伝
導化することも可能である。さらにまた前記スパッタ直
後の薄膜にＯ2 雰囲気中で集光ビームを照射し、照射部
のみを超伝導化することにより配線パターンを形成して
もよい。
【００１１】前記パターン形成（図１(b) ）後、層間絶
縁膜２を形成する（図１(c) ）。さらにその上に、前記
と同様に超伝導体形成薄膜３’を形成し、その一部３を
常伝導化する（図１(d) ）。
縁膜２を形成する（図１(c) ）。さらにその上に、前記
と同様に超伝導体形成薄膜３’を形成し、その一部３を
常伝導化する（図１(d) ）。
【発明の効果】本発明の半導体集積回路素子の製造方法
によれば、配線パターンをエッチングすることなく形成
するため、該素子表面の平坦化がもたらされ、多層配線
が可能となる。さらに、配線を超伝導体により構成する
ため工程の簡略化及び高速化が可能であり、かつエレク
トロマイグレーションやストレスマイグレーションのな
い信頼性の向上した半導体集積回路素子が得られる。ま
た、超伝導薄膜の一部を常伝導化するのに光を用いた熱
処理を行なう場合には、前記効果に加え、フォトレジス
ト工程が不要となり工程のさらなる簡略化が得られる。
前記光に代え電子ビームを用いた場合には前記効果に加
え薄膜の微細化が得られる。さらに前記電子ビームに代
えイオンビームを用いた場合には、前記効果に加え処理
時間の短縮化が得られる。
によれば、配線パターンをエッチングすることなく形成
するため、該素子表面の平坦化がもたらされ、多層配線
が可能となる。さらに、配線を超伝導体により構成する
ため工程の簡略化及び高速化が可能であり、かつエレク
トロマイグレーションやストレスマイグレーションのな
い信頼性の向上した半導体集積回路素子が得られる。ま
た、超伝導薄膜の一部を常伝導化するのに光を用いた熱
処理を行なう場合には、前記効果に加え、フォトレジス
ト工程が不要となり工程のさらなる簡略化が得られる。
前記光に代え電子ビームを用いた場合には前記効果に加
え薄膜の微細化が得られる。さらに前記電子ビームに代
えイオンビームを用いた場合には、前記効果に加え処理
時間の短縮化が得られる。
【図１】本発明の工程の一例の概略を示す半導体集積回
路素子の部分断面図。
路素子の部分断面図。
【図２】従来の半導体集積回路素子の製造工程例の概略
を示す素子の部分断面図。
を示す素子の部分断面図。
１ 超伝導体形成薄膜 １’ 超伝導体形成薄膜 ２ 層間絶縁膜 ３ 超伝導体形成薄膜 ３’ 超伝導体形成薄膜 11 メタル 12 層間絶縁膜 13 ＳＯＧ 14 層間絶縁膜 15 第二メタル
Claims (4)
- 【請求項１】 超伝導薄膜を配線材料として用いる半導
体集積回路素子の製造方法において、該超伝導薄膜の一
部を常伝導化することを特徴とする半導体集積回路素子
の製造方法。 - 【請求項２】 前記常伝導化を光を使用する熱処理によ
り行なう請求項１記載の半導体集積回路素子の製造方
法。 - 【請求項３】 前記常伝導化を電子ビームを使用する熱
処理により行なう請求項１記載の半導体集積回路素子の
製造方法。 - 【請求項４】 前記常伝導化をイオンビームを使用する
熱処理又は組成変化により行なう請求項１記載の半導体
集積回路素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125532A JPH05315660A (ja) | 1991-04-25 | 1991-04-25 | 半導体集積回路素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3125532A JPH05315660A (ja) | 1991-04-25 | 1991-04-25 | 半導体集積回路素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315660A true JPH05315660A (ja) | 1993-11-26 |
Family
ID=14912521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3125532A Pending JPH05315660A (ja) | 1991-04-25 | 1991-04-25 | 半導体集積回路素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912503A (en) * | 1997-01-02 | 1999-06-15 | Trw Inc. | Planar in-line resistors for superconductor circuits |
| US6854834B2 (en) * | 1997-03-12 | 2005-02-15 | Seiko Epson Corporation | Ink cartridge for ink-jet recorder and method of manufacturing same |
-
1991
- 1991-04-25 JP JP3125532A patent/JPH05315660A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912503A (en) * | 1997-01-02 | 1999-06-15 | Trw Inc. | Planar in-line resistors for superconductor circuits |
| US6854834B2 (en) * | 1997-03-12 | 2005-02-15 | Seiko Epson Corporation | Ink cartridge for ink-jet recorder and method of manufacturing same |
| US6929359B2 (en) | 1997-03-12 | 2005-08-16 | Seiko Epson Corporation | Ink cartridge for ink-jet recorder and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381595A (en) | Process for preparing multilayer interconnection | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JP4810074B2 (ja) | 超電導デバイス用多層配線の製造方法 | |
| EP0613177A2 (en) | Method for fabricating tungsten local interconnections in high density CMOS circuits | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| JPH05315660A (ja) | 半導体集積回路素子の製造方法 | |
| JPH05304320A (ja) | 超伝導薄膜トランジスタ及びその作製方法 | |
| US5212150A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| JP2548313B2 (ja) | 半導体装置の製造方法 | |
| JP4127877B2 (ja) | 半導体素子及び超電導素子並びにそれらの製造方法 | |
| JPS6120377A (ja) | 超電導回路 | |
| JPH01208842A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000114263A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3048752B2 (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPS58162064A (ja) | 半導体装置の製造方法 | |
| JPH0722606A (ja) | 半導体装置の製造方法 | |
| KR0124646B1 (ko) | 반도체 장치의 금속막 제조방법 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JP2002151517A (ja) | 半導体デバイスの製造方法及び半導体デバイス | |
| JPH03156959A (ja) | 半導体装置の製造方法 | |
| JP2002124711A (ja) | ジョセフソン素子のバリア層評価方法 | |
| JPH0324066B2 (ja) |