JP2002124711A

JP2002124711A - ジョセフソン素子のバリア層評価方法

Info

Publication number: JP2002124711A
Application number: JP2000313327A
Authority: JP
Inventors: Yoshiyasu Ishimaru; 喜康石丸; Osami Horibe; 修身堀辺; Yoshinobu Taruya; 良信樽谷; Keiichi Tanabe; 圭一田辺
Original assignee: International Superconductivity Technology Center; Fujitsu Ltd; Hitachi Ltd
Current assignee: International Superconductivity Technology Center; Fujitsu Ltd; Hitachi Ltd
Priority date: 2000-10-13
Filing date: 2000-10-13
Publication date: 2002-04-26

Abstract

(57)【要約】【課題】ＩＥＪ法によって作製される酸化物超電導体
ジョセフソン素子の特性の均一化を可能とするジョセフ
ソン素子のバリア層評価方法を提供する。【解決手段】ランプエッジ型ジョセフソン素子又は積
層型ジョセフソン素子を作製する際に、超電導体膜２１
を有する検査用基板２０を用意し、この検査用基板２０
を素子形成用基板の近傍に配置して、これらの基板に同
時にアモルファス層形成工程及びアニール工程を実施し
て、バリア層２２を形成する。そして、検査用基板２２
のバリア層の結晶性をＲＨＥＥＤ又はＬＥＥＤによって
調べ、その結果によって素子作製用基板のバリア層の結
晶性を評価する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＥＪ（Interfac
e Engineered Junction ）法によって作製される酸化物
超電導体ジョセフソン素子のバリア層評価方法に関す
る。

【０００２】

【従来の技術】従来から、酸化物超電導体を用いたジョ
セフソン素子として、種々の構造のものが作製されてい
る。これらの多くはＭｇＯ，ＳｒＴｉＯ₃又はＬＳＡＴ
（ＬａＳｒＡｌＴａＯ_x）などの酸化物単結晶基板の上
に酸化物超電導体薄膜を堆積して形成され、ランプエッ
ジ接合又は積層接合などのジョセフソン効果を示す接合
（ジョセフソン接合）を実現している。

【０００３】ランプエッジ接合及び積層接合では、２つ
の超電導体薄膜の間に極めて薄いバリア層（トンネル障
壁層）を形成する。図１４は従来のランプエッジ型ジョ
セフソン素子の作製方法を示す断面図である。この種の
ジョセフソン素子では、基板５０上に下部超電導体膜５
１及び絶縁膜５２を形成し、これらを斜め方向からエッ
チング（イオンミリング）して傾斜面を形成している。
そして、この傾斜面の上にバリア層５３として絶縁膜又
は常電導膜（金属膜）を形成し、このバリア層５３を挟
んで下部超電導体膜５１の反対側に上部超電導体膜５４
を形成している。

【０００４】上記の方法では、バリア層５３として極め
て薄い絶縁膜又は金属膜を成膜する必要があり、超電導
電流密度等の特性のばらつきの原因となっている。絶縁
膜や金属膜を成膜することなくバリア層を形成する方法
としてＩＥＪ（Interface Engineered Junction ）法が
知られている（Appl. Phys. Lett．71（1997) 2526）。
図１５は、ＩＥＪ法によるジョセフソン素子の作製方法
を示す断面図である。なお、図１５において、図１４と
同一物には同一符号を付して、その詳しい説明は省略す
る。

【０００５】ＩＥＪ法では、下部超電導体膜５１をイオ
ンミリングして傾斜面を形成した後、イオン照射処理
（イオンミリング処理）又はＥＣＲプラズマ処理を施し
て傾斜面にダメージを与える。ダメージが与えられた部
分はアモルファス状態になり、その後のアニール処理で
再結晶化してバリア層５５となる。このようにして、バ
リア層５５を形成した後、上部超電導体膜５４を形成す
ることにより、ジョセフソン素子が完成する。

【０００６】

【発明が解決しようとする課題】本願発明者は、上述し
た従来技術には以下に示す問題点があると考えている。
図１５に示すジョセフソン素子は、図１４に示すジョセ
フソン素子に比べれば特性の均一性はよいものの、未だ
十分とはいえない。特に、製造ロット間での特性のばら
つきをより一層小さくする必要がある。

【０００７】従来は、アニール処理時の条件や、上部超
電導体膜形成時の基板温度を厳密に制御してバリア層の
再現性を確保しようとしているが、それだけでは満足で
きる結果は得られていない。以上から、本発明の目的
は、ＩＥＪ法によって作製される酸化物超電導体ジョセ
フソン素子の特性の均一化を可能とするジョセフソン素
子のバリア層評価方法を提供することである。

【０００８】

【課題を解決するための手段】上記した課題は、超電導
体膜を有する基板を用意し、前記超電導体膜にダメージ
を与えて表面にアモルファス層を形成し、その後アニー
ル処理を施し前記アモルファス層を再結晶化してバリア
層を形成し、該バリア層の結晶性をＲＨＥＥＤ（反射高
速電子線回折）又はＬＥＥＤ（低速電子線回折）によっ
て調べ、その結果によってジョセフソン素子のバリア層
の結晶性を評価することを特徴とするジョセフソン素子
のバリア層評価方法により解決する。

【０００９】例えば、ランプエッジ型ジョセフソン素子
又は積層型ジョセフソン素子を作製する際に、超電導体
膜を有する検査用基板を用意し、この検査用基板を素子
形成用基板の近傍に配置して、これらの基板に同時にア
モルファス層形成工程及びアニール工程を実施して、バ
リア層を形成する。そして、検査用基板のバリア層の結
晶性をＲＨＥＥＤ（Reflective High Energy Electron
Diffraction ：反射高速電子線回折）又はＬＥＥＤ（Lo
w Energy Electron Diffraction ：低速電子線回折）に
よって調べ、その結果によって素子作製用基板のバリア
層の結晶性を評価する。

【００１０】従来は、アニール処理時の条件や上部超電
導体膜形成時の基板温度を厳密に制御してバリア層の再
現性を確保しようとしていたが、ジョセフソン素子の特
性のばらつきを十分に小さくすることはできない。本願
発明者らは、ＩＥＪ法では、酸化物超電導体膜の組成、
イオン照射処理又はＥＣＲプラズマ処理時の条件、アニ
ール条件、及び上部超電導体膜形成時の基板温度等によ
りバリア層の結晶性が大きく変化するとの観点から、バ
リア層の結晶性を直接的に調べる必要があると考えた。
そして、種々実験検討を行った結果、酸化物超電導体ジ
ョセフソン素子のバリア層の結晶性の評価には、ＲＨＥ
ＥＤ又はＬＥＥＤが最適であるとの知見を得た。

【００１１】しかし、ランプエッジ型ジョセフソン素子
では、バリア層は極めて微細であるため、ジョセフソン
素子のバリア層の結晶性を直接ＲＨＥＥＤ又はＬＥＥＤ
によって調べることは困難である。そこで、本発明にお
いては、上記したように超電導体膜を有する検査用基板
を用意しておき、この検査用基板を素子作製用基板の近
傍に配置しアモルファス層形成工程及びアニール工程を
実施して、バリア層を形成する。そして、この検査用基
板の上のバリア層の結晶性をＲＨＥＥＤ又はＬＥＥＤで
調べ、その結果を基にジョセフソン素子のバリア層の結
晶性を評価する。

【００１２】これにより、ジョセフソン素子のバリア層
の結晶性をより正確に評価することが可能になり、特性
の均一化を図ることができる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。（第１の実施の形態）以下、本発明の第１の実施の形態
について説明する。本実施の形態では、超電導体膜を有
する検査用基板を用意し、ジョセフソン素子作製用基板
（以下、単に「素子作製用基板」という）とともにアモ
ルファス層形成処理（イオン照射処理又はＥＣＲプラズ
マ処理等）及びアニール処理を施してバリア層を形成
し、そのバリア層の構造をＲＨＥＥＤによって調べ、そ
の結果を素子作製工程にフィードバックすることによっ
て、バリア層の再現性を確保し、ジョセフソン素子の特
性の均一化を図るものである。

【００１４】まず、ジョセフソン素子の作製方法につい
て説明する。図１，図２はランプエッジ型ジョセフソン
素子の作製方法を示す断面図である。図１（ａ）に示す
ように、素子作製用基板であるＬＳＡＴ基板１０の上
に、レーザーアブレーション法によってｃ軸配向のＹＢ
ＣＯ（ＹＢａ₂Ｃｕ₃Ｏ_7-x）からなる下部超電導体膜
１１を約２００ｎｍの厚さに形成する。このとき、例え
ば成膜時の雰囲気は酸素雰囲気とし、圧力は約４００mT
orr 、基板温度は約７８０℃とする。

【００１５】次に、下部超電導体膜１１の上に、レーザ
ーアブレーション法によってＬＳＡＴからなる層間絶縁
膜膜１２を約５００ｎｍの厚さに形成する。このとき、
例えば成膜時の雰囲気は酸素雰囲気とし、圧力は約１０
０mTorr 、基板温度は約７８０℃とする。次に、図１
（ｂ）に示すように、フォトレジスト法により層間絶縁
膜１２の上に所定のパターンでフォトレジスト膜１３を
形成する。そして、このフォトレジスト膜１３をマスク
にして斜め方向からＡｒイオンを照射し、層間絶縁膜１
２及び下部超電導体膜１１をイオンミリング（エッチン
グ）して傾斜面を形成する。その後、アッシングにより
フォトレジスト膜１３を除去する。

【００１６】次に、図１（ｃ）に示すように、下部超電
導体膜１１の傾斜面にアモルファス層１１ａを形成す
る。すなわち、素子作製用基板１０に対し、ＥＣＲプラ
ズマ処理を施して、下部超電導体膜１１の傾斜面にダメ
ージを与える。これにより、下部超電導体膜１１の傾斜
面の結晶性が破壊されて、アモルファス層１１ａが形成
される。なお、ＥＣＲプラズマ処理に替えて、イオンを
照射するイオン照射処理を行ってもよい。また、傾斜面
に与えるダメージの大きさは、イオン照射の場合は加速
電圧、ＥＣＲプラズマ処理の場合は酸素とＡｒとの比率
を変化させることにより調整することができる。

【００１７】次に、素子作製用基板１０をアニール処理
してアモルファス層１１ａを再結晶化し、図２（ａ）に
示すようにバリア層１４を形成する。このときのアニー
ル温度は、例えば６５０〜７００℃の温度範囲内で適宜
設定する。次に、図２（ｂ）に示すように、素子作製用
基板１０の上側全面に、レーザーアブレーション法によ
ってｃ軸配向のＹＢＣＯからなる上部超電導体膜１５を
約２００ｎｍの厚さに形成する。

【００１８】次いで、図２（ｃ）に示すように、フォト
リソグラフィにより上部超電導体膜１５を所定の形状に
パターニングする。このようにして、ランプエッジ型酸
化物超電導体ジョセフソン素子が形成される。次に、検
査用基板の製造方法について、図３の断面図を参照して
説明する。まず、図３に示すように、ＬＳＡＴ基板２０
の上に、レーザーアブレーション法によってａ軸配向の
ＹＢＣＯからなる超電導体膜（検査用超電導体膜）２１
を約２００ｎｍの厚さに形成する。このとき、例えば成
膜時の雰囲気は酸素雰囲気とし、圧力は約２００mTorr
、基板温度は約５８０℃とする。このような条件で成
膜することによって、ａ軸配向ＹＢＣＯ膜が得られるこ
とがＸ線回折パターンで確認されている。また、このＹ
ＢＣＯからなる超電導体膜膜２１のＲＨＥＥＤパターン
を調べたところ、図６に示すようにａ軸配向に特有な３
倍周期パターンであった。

【００１９】本実施の形態では、上述のようにして形成
した検査用基板２０を、図１（ｃ），図２（ａ）に示す
工程で素子作製用基板１０の近傍に配置し、同時にＥＣ
Ｒプラズマ処理（又は、イオン照射処理）して表面にア
モルファス層を形成した後、更に素子作製用基板１０と
同時にアニール処理を施して、超電導体膜２１の表面に
バリア層（検査用バリア層）を形成する。例えば図４の
模式図に示すように、同一のホルダ３０に素子作製用基
板１０と検査用基板２０とを相互に近接して配置し、Ｅ
ＣＲプラズマ処理及びアニール処理を施して、検査用基
板２０の上にもバリア層を形成する。

【００２０】その後、検査用基板２０のバリア層の結晶
性をＲＨＥＥＤによって調べ、その結果から素子作製用
基板１０上のバリア層の結晶性を評価する。図５はＲＨ
ＥＥＤによる結晶性の検査方法を示す模式図である。Ｒ
ＨＥＥＤでは、真空中で電子源３１から放出された２０
ｋｅＶ程度の高速電子を、超電導体膜２１の表面のバリ
ア層２２に浅い角度で照射し、スクリーン３２に投影さ
れた回折パターンによってバリア層２２の表面の結晶性
を調べる。

【００２１】例えば、検査用基板２０の上に、上記の条
件でＹＢＣＯからなる超電導体膜２１を形成し、この超
電導体膜２１に高速電子線を照射してＲＨＥＥＤパター
ンを調べると、図６に示すようなａ軸配向に特有の３倍
周期パターンが観測される。また、この超電導体膜２１
にイオン照射処理又はＥＣＲプラズマ処理を施してダメ
ージを与えた後、ＲＨＥＥＤパターンを調べると、アモ
ルファスに固有のハローパターンが観測される。

【００２２】本願発明者らの実験では、ＹＢＣＯ膜の表
面に７００Ｖの電圧で加速したＡｒイオンを照射してア
モルファス層を形成し、その後７００℃の温度でアニー
ルしたときは、図８に示すような、ａ軸配向に特有な３
倍周期パターンが復活した。またＹＢＣＯ膜の表面に５
００Ｖの電圧で加速したＡｒイオンを照射してアモルフ
ァス層を形成し、その後６６０℃の温度でアニールした
ときは、ａ軸配向に特有の３倍周期パターンは現れず、
図７に示すようなパターンが現れた。この図７に示すよ
うなパターンを示す層は、アモルファス層が改質してで
きた層であり、ジョセフソン素子のＩＥＪバリア層とし
て機能することが判明している。従って、このようなパ
ターンが現れるような条件でＥＣＲプラズマ処理（又
は、イオン照射処理）及びアニール処理時の条件を決め
ればよい。

【００２３】本実施の形態では、上述したように、素子
作製用基板１０の近傍に、ａ軸配向のＹＢＣＯ超電導体
膜を有する検査用基板２０を配置して、ＥＣＲプラズマ
処理（又は、イオン照射処理）及びアニール処理を施
し、その後、検査用基板のバリア層の構造をＲＨＥＥＤ
によって調べ、その結果により検査用基板のバリア層を
評価する。従って、本実施の形態では、バリア層の結晶
性をより正確に評価することが可能であり、その結果を
ジョセフソン素子の作製工程にフィードバックすること
によって、超電導電流密度等の特性のばらつきが少ない
ジョセフソン素子の作製が可能になる。

【００２４】以下、検査用基板２０に形成する超電導体
膜２１をａ軸配向とした理由について説明する。Ｃｕ酸
化物を含む超電導体膜ではＣｕＯ₂面の層状構造が重要
である。素子作製用基板１０に形成する下部超電導体膜
１１のバリア層１４では、図９（ａ）に示すようにＣｕ
Ｏ₂面に交差する。仮に、検査用基板２０の超電導体膜
２１をｃ軸配向とすると、超電導体膜２１の表面のバリ
ア層がＣｕＯ₂面と平行になり、ジョセフソン素子のバ
リア層１４と異なった構造となる。しかし、ａ軸配向の
超電導体膜では、図９（ｂ）に示すように、バリア層２
２がＣｕＯ₂面に対し交差した構造となり、ジョセフソ
ン素子のバリア層１４と略同一の構造となる。従って、
検査用基板２０の超電導体膜２１は、ａ軸配向であるこ
とが好ましい。

【００２５】上記の実施の形態ではＲＨＥＥＤによる回
折パターンによりバリア層の結晶性を評価する場合につ
いて説明したが、ＬＥＥＤ（低速電子線回折）による回
折パターンによってバリア層の結晶性を評価してもよ
い。図１０はＬＥＥＤ法による結晶性の検査方法を示す
模式図である。ＬＥＥＤ法では、真空中で、電子源３５
から放出された数１０〜数１００ｅＶのエネルギーの電
子をバリア層に対し垂直方向から照射し、スクリーン３
６に投影されたパターンによってバリア層の表面の原子
の配列を調べる。

【００２６】（第２の実施の形態）以下、本発明の第２
の実施の形態について説明する。本実施の形態は、本発
明を積層型ジョセフソン素子の作製方法に適用した例を
示している。まず、積層型ジョセフソン素子の作製方法
について説明する。図１１〜図１３は積層型ジョセフソ
ン素子の作製方法を示す断面図である。

【００２７】図１１（ａ）に示すように、素子作製用基
板であるＬＳＡＴ基板４０の上に、レーザーアブレーシ
ョン法によってｃ軸配向のＹＢＣＯからなる下部超電導
体膜４１を約２００ｎｍの厚さに形成する。このとき、
例えば成膜時の雰囲気は酸素雰囲気とし、圧力は約４０
０mTorr 、基板温度は約７００℃とする。次に、図１１
（ｂ）に示すように、下部超電導体膜４１の表面にアモ
ルファス層４１ａを形成する。すなわち、素子作製用基
板４０に対しＥＣＲプラズマ処理（又は、イオン照射処
理）を施して、下部超電導体膜４１の表面にダメージを
与える。これにより、下部超電導体膜４１の表面の結晶
性が破壊されて、アモルファス層４１ａが形成される。

【００２８】次に、所定の温度でアニールしてアモルフ
ァス層４１ａを再結晶化し、図１１（ｃ）に示すように
バリア層４２を形成する。このときのアニール温度は、
例えば６５０〜７００℃の範囲内で適宜設定する。次
に、図１２（ａ）に示すように、素子作製用基板４０の
上側全面に、レーザーアブレーション法によってｃ軸配
向のＹＢＣＯからなる上部超電導体膜４３を約１００ｎ
ｍの厚さに形成する。

【００２９】その後、図１２（ｂ）に示すように、上部
超電導体膜４３の上にフォトレジスト膜４４を選択的に
形成する。そして、Ａｒイオンによって下部超電導体膜
４１の途中までイオンミリングして、メサ構造を作製す
る。その後、レジスト４４を除去する。次に、図１２
（ｃ）に示すように、レーザーアブレーション法によっ
て素子作製用基板４０の上側全面にＬＳＡＴからなる層
間絶縁膜４５を約３００ｎｍの厚さに形成する。その
後、フォトリソグラフィによって、図１３（ａ）に示す
ように層間絶縁膜４５に上部超電導体膜４３に到達する
コンタクトホール４５ａを形成する。

【００３０】次いで、スパッタ法又は蒸着法によって素
子作製用基板４０の上側全面にＡｕ（金）を約１５０ｎ
ｍの厚さに形成した後、パターニングして、図１３
（ｂ）に示すようにＡｕ電極４６を形成する。これによ
り、積層型酸化物高温超電導体ジョセフソン素子が完成
する。本実施の形態では、図３に示す検査用基板２０
を、図１１（ａ），（ｂ）に示す工程で素子作製用基板
４０の近傍に配置し、同時にＥＣＲプラズマ処理（又
は、イオン照射処理）して表面にアモルファス層を形成
した後、更にアニール処理して、超電導体膜２１の表面
にバリア層を形成する。

【００３１】その後、第１の実施の形態と同様に、ＲＨ
ＥＥＤ又はＬＥＥＤによって検査用基板のバリア層の結
晶性を調べ、その結果から素子作製用基板４０上のバリ
ア層４２の結晶性を評価する。本実施の形態において
も、第１の実施の形態と同様の効果が得られる。なお、
上記の第２の実施の形態では，検査用基板の上にバリア
層を形成し、該バリア層の結晶性をＲＨＥＥＤ又はＬＥ
ＥＤによって調べる場合について説明したが、素子作製
用基板４０の上のバリア層４２の結晶性をＲＨＥＥＤ又
はＬＥＥＤにより調べて、ジョセフソン素子のバリア層
の結晶性を評価してもよい。

【００３２】また、上記の第１及び第２の実施の形態で
は超電導体膜がいずれもＹＢＣＯにより形成されている
場合について説明したが、本発明はこれに限定されるも
のではない。例えば、超電導体膜をＮＢＣＯ（ＮｄＢａ
ＣｕＯ_7-x）又はその他の酸化物超電導体材料で形成し
た場合にも、本発明を適用することができる。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
超電導体膜を有する基板を用意し、この超電導体膜にダ
メージを与えて表面にアモルファス層を形成し、その後
アニール処理を施しアモルファス層を再結晶化してバリ
ア層を形成し、該バリア層の結晶性をＲＨＥＥＤ又はＬ
ＥＥＤによって調べ、その結果によってジョセフソン素
子のバリア層の結晶性を評価する。このように本発明に
おいては、バリア層の結晶性を直接的に調べるので、単
にアニール処理時の条件や上部超電導体膜形成時の基板
温度を管理していた従来方法に比べ、バリア層の結晶性
をより正確に評価することができる。これにより、超電
導電流密度等の特性が均一なジョセフソン素子の作製が
可能になる。

【図面の簡単な説明】

【図１】図１はランプエッジ型ジョセフソン素子の作製
方法を示す断面図（その１）である。

【図２】図２はランプエッジ型ジョセフソン素子の作製
方法を示す断面図（その２）である。

【図３】図３は検査用基板の製造方法を示す断面図であ
る。

【図４】図４は素子作製用基板の近傍に配置された検査
用基板を示す模式図である。

【図５】図５はＲＨＥＥＤによる結晶性の検査方法を示
す模式図である。

【図６】図６はａ軸配向に特有の３倍周期パターンを示
す図である。

【図７】図７はジョセフソン素子に適したバリア層のＲ
ＨＥＥＤパターンを示す図である。

【図８】図８は高温のアニールで復活したａ軸配向に特
有な３倍周期パターンを示す図である。

【図９】図９（ａ）は素子作製用基板のｃ軸配向した下
部超電導体膜のＣｕＯ₂面を示す模式図、図９（ｂ）は
検査用基板のａ軸配向した超電導体膜のＣｕＯ₂面を示
す模式図である。

【図１０】図１０はＬＥＥＤ法による結晶性の検査方法
を示す模式図である。

【図１１】図１１は積層型ジョセフソン素子の作製方法
を示す断面図（その１）である。

【図１２】図１２は積層型ジョセフソン素子の作製方法
を示す断面図（その２）である。

【図１３】図１３は積層型ジョセフソン素子の作製方法
を示す断面図（その３）である。

【図１４】図１４は従来のランプエッジ型ジョセフソン
素子の作製方法を示す断面図である。

【図１５】図１５はＩＥＪ法によるジョセフソン素子の
作製方法を示す断面図である。

【符号の説明】

１０，４０…ＬＳＡＴ基板（素子作製用基板）、１１，４１，５１…下部超電導体膜、１１ａ，４１ａ…アモルファス層、１２，４５，５２…層間絶縁膜、１３，４４…フォトレジスト膜、１４，４２，５３…バリア層、１５，４３，５４，５５…上部超電導体膜、２０…ＬＳＡＴ基板（検査用基板）、２１…超電導体膜（検査用超電導体膜）、２２…バリア層（検査用バリア層）、３１，３５…電子源、３２，３６…スクリーン、４６…Ａｕ電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者石丸喜康東京都江東区東雲一丁目14番３号財団法人国際超電導産業技術研究センター超電導工学研究所内 (72)発明者堀辺修身東京都江東区東雲一丁目14番３号財団法人国際超電導産業技術研究センター超電導工学研究所内 (72)発明者樽谷良信東京都江東区東雲一丁目14番３号財団法人国際超電導産業技術研究センター超電導工学研究所内 (72)発明者田辺圭一東京都江東区東雲一丁目14番３号財団法人国際超電導産業技術研究センター超電導工学研究所内Ｆターム(参考） 2G001 AA03 BA14 BA18 CA03 JA12 KA08 MA05 RA03 RA04 4M113 AA06 AA16 AA25 AA37 AD36 AD67 AD68 BA04 BA29 BB07 BC04 BC08 CA34

Claims

【特許請求の範囲】

【請求項１】超電導体膜を有する基板を用意し、前記
超電導体膜にダメージを与えて表面にアモルファス層を
形成し、その後アニール処理を施し前記アモルファス層
を再結晶化してバリア層を形成し、該バリア層の結晶性
をＲＨＥＥＤ（反射高速電子線回折）又はＬＥＥＤ（低
速電子線回折）によって調べ、その結果によってジョセ
フソン素子のバリア層の結晶性を評価することを特徴と
するジョセフソン素子のバリア層評価方法。
【請求項２】素子作製用基板上に下部超電導体膜を形
成する工程と、前記下部超電導体膜の上に層間絶縁膜を
形成する工程と、前記下部超電導体膜及び前記層間絶縁
膜に傾斜面を形成する工程と、前記下部超電導体膜の傾
斜面にダメージを与えてアモルファス層を形成するアモ
ルファス層形成工程と、前記アモルファス層をアニール
し再結晶化してバリア層を形成するアニール工程と、前
記バリア層の上に上部超電導体膜を形成する工程とを経
て作製されるランプエッジ型ジョセフソン素子のバリア
層評価方法において、検査用超電導体膜を用意し、前記アモルファス形成工程
で前記検査用超電導体膜にダメージを与えて前記検査用
超電導体膜の表面にアモルファス層を形成し、前記アニール工程で前記検査用超電導体膜の表面のアモ
ルファス層を再結晶化して検査用バリア層を形成した
後、前記検査用バリア層の結晶性をＲＨＥＥＤ（反射高速電
子線回折）又はＬＥＥＤ（低速電子線回折）によって調
べ、その結果によって前記ランプエッジ型ジョセフソン
素子のバリア層の結晶性を評価することを特徴とするジ
ョセフソン素子のバリア層評価方法。
【請求項３】素子作製用基板上に下部超電導体膜を形
成する工程と、前記下部超電導体膜の表面にダメージを
与えてアモルファス層を形成するアモルファス層形成工
程と、前記アモルファス層をアニールし再結晶化してバ
リア層を形成するアニール工程と、前記バリア層の上に
上部超電導体膜を形成する工程と、前記上部超電導体
膜、前記バリア層及び前記下部超電導体膜をエッチング
してメサ構造を作製する工程と、前記基板の上側全面に
層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタ
クトホールを形成し、前記上部超電導体膜に電気的に接
続する電極を形成する工程とを経て作製される積層型ジ
ョセフソン素子のバリア層評価方法において、検査用超電導体膜を用意し、前記アモルファス形成工程
で前記検査用超電導体膜にダメージを与えて前記検査用
超電導体膜の表面にアモルファス層を形成し、前記アニール工程で前記検査用超電導体膜の表面のアモ
ルファス層を再結晶化して検査用バリア層を形成した
後、前記検査用バリア層の結晶性をＲＨＥＥＤ（反射高速電
子線回折）又はＬＥＥＤ（低速電子線回折）によって調
べ、その結果によって前記積層型ジョセフソン素子のバ
リア層の結晶性を評価することを特徴とするジョセフソ
ン素子のバリア層評価方法。
【請求項４】前記検査用超電導体膜は、前記素子作製
用基板と異なる検査用基板の上に作製し、該検査用基板
を前記素子作製用基板の近傍に配置して前記アモルファ
ス工程及び前記バリア層形成工程を実施することを特徴
とする請求項２又は３に記載のジョセフソン素子のバリ
ア層評価方法。
【請求項５】前記検査用超電導体膜がａ軸配向した酸
化物超電導体からなることを特徴とする請求項２又は３
に記載のジョセフソン素子のバリア層評価方法。