JP4121988B2 - マイクロ波モジュール - Google Patents

マイクロ波モジュール Download PDF

Info

Publication number
JP4121988B2
JP4121988B2 JP2004248867A JP2004248867A JP4121988B2 JP 4121988 B2 JP4121988 B2 JP 4121988B2 JP 2004248867 A JP2004248867 A JP 2004248867A JP 2004248867 A JP2004248867 A JP 2004248867A JP 4121988 B2 JP4121988 B2 JP 4121988B2
Authority
JP
Japan
Prior art keywords
connection
mmic
signal
connection means
phase shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004248867A
Other languages
English (en)
Other versions
JP2006066719A (ja
Inventor
和広 西田
寛 池松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004248867A priority Critical patent/JP4121988B2/ja
Publication of JP2006066719A publication Critical patent/JP2006066719A/ja
Application granted granted Critical
Publication of JP4121988B2 publication Critical patent/JP4121988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

この発明は、マイクロ波モジュールに関するものである。
マイクロ波帯の通信システムに用いられるマイクロ波モジュールについては、様々な技術が提案されている。そのひとつとして、特許文献１に開示されている高周波回路用パッケージがある。これは、高周波半導体素子が実装されたパッケージベースと、パッケージベース上に配設されたパッケージ蓋体と、パッケージ蓋体の内側に配設された電磁波吸収体とからなる高周波回路用パッケージにおいて、パッケージベースおよび高周波半導体素子に形成された高周波伝送線路と電磁波吸収体との距離を設定したことにより、空洞共振、アイソレーション特性の劣化を抑制し、かつ伝送特性に優れた高周波パッケージを得ている。
また、セラミックパッケージ等からなる基体に、高性能のＭＭＩＣ（Monolithic Microwave Integrated Circuit)等の半導体素子が組み込まれたマイクロ波モジュールがある。これは、例えば以下のような構成を有するものである。セラミック多層パッケージ（基体）の実装面である上側表面に、信号入力端子、移相器ＭＭＩＣ、移相器制御ＬＳＩ、増幅器ＭＭＩＣ、信号出力端子が実装されている。通常、増幅器ＭＭＩＣの下側には、増幅器ＭＭＩＣの熱を拡散する目的で、ヒートスプレッダが設けられている。信号入力端子−移相器ＭＭＩＣ、移相器ＭＭＩＣ−増幅器ＭＭＩＣ、増幅器ＭＭＩＣ−信号出力端子のそれぞれは、Ａｕワイヤ等を用いたワイヤボンディング方式によって接続されている。移相器制御ＬＳＩには制御端子が備えられており、以上の、セラミック多層パッケージ上に実装されている構成要素を取り囲むようにフィードスルーの壁が設けられている。信号入力端子、信号出力端子、制御端子の一部は、壁の外側に突出している。
特開２００３−６０１０１号公報
デバイスの小型化が進められる中、上述のような従来のマイクロ波モジュールにおける増幅器ＭＭＩＣが、小型であってかつ非常に利得が大きいものである場合には、増幅器ＭＭＩＣの入力端子側のワイヤと出力端子側のワイヤとの間の空間アイソレーションが小さいと、ワイヤから電波が飛びやすくなるため、ワイヤ間の電磁的な結合が起こりやすく、その結果増幅器ＭＭＩＣが発振するおそれがある。その場合、所望の周波数以外で大きな利得を持つようになり、不要な電波の発信の原因となるおそれがある。また、その発信された周波数でエネルギー消費されるために、実際増幅したい周波数での利得が下がってしまう。さらに、その時に大きな電流が流れることも多く、周辺回路が破壊するおそれがあるという課題があった。
この発明は、上記のような課題を解決するためになされたものであり、入出力信号を正常に通過させることができ、電磁的な結合や不要な電波の発信のおそれが少ないＲＦモジュールを得ることを目的とする。
この発明に係るマイクロ波モジュールは、凹状の部分および該凹状の部分の周囲に形成された凸状の部分を有し、該凸状の部分の所定の層にグラウンドが形成された多層パッケージと、多層パッケージの凸状の部分に形成された信号入力端子と、信号入力端子に、第一の接続手段をもって電気的に接続された移相器ＭＭＩＣと、移相器ＭＭＩＣに第二の接続手段をもって電気的に接続され、入力された信号を増幅する増幅器ＭＭＩＣと、多層パッケージの凸状の部分に形成されるとともに、増幅器ＭＭＩＣに、第三の接続手段をもって電気的に接続された信号出力端子と、多層パッケージの凹状の部分に設けられ、移相器ＭＭＩＣおよび増幅器ＭＭＩＣを載せたヒートスプレッダとを備え、第二の接続手段およびヒートスプレッダ間の距離を、第一の接続手段および多層パッケージのグラウンド間の距離や、第三の接続手段および多層パッケージのグラウンド間の距離よりも短く設定したものである。
この発明によれば、移相器ＭＭＩＣおよび増幅器ＭＭＩＣを、一枚のヒートスプレッダ上に載せるようにマイクロ波モジュールを構成したので、移相器ＭＭＩＣおよび増幅器ＭＭＩＣ間の電気的接続（第二の接続手段）部分に対するＧＮＤ（グラウンド）は移相器ＭＭＩＣおよび増幅器ＭＭＩＣの裏面と接するヒートスプレッダの上側表面となる。従来のマイクロ波モジュールでは、移相器ＭＭＩＣおよび増幅器ＭＭＩＣの電気的接続部分に対するＧＮＤは、多層セラミックパッケージの適当な層（通常は電気的接続部分から最も近い最上層）に取っているため、接続にワイヤを用いた場合、ワイヤとＧＮＤとの距離が従来のマイクロ波モジュールと比較して短くなり、ワイヤから電波が飛びにくくなる。
これに対し、第一および第三の接続手段部分に対するＧＮＤは、セラミック多層パッケージにおける、第一および第三の接続手段から近い適当な層にとってあるため、第二の接続手段部分におけるワイヤと比較して、ＧＮＤからの距離が遠い分、ワイヤから電波が飛びやすい。これらの比較的電波が飛びやすいワイヤは、今回の発明のマイクロ波モジュールでは第一および第三の接続手段部分のワイヤのみであるため、従来のマイクロ波モジュールと比較して、電波が飛びやすいワイヤ同士の距離が長くなり、空間アイソレーションが大きくなる。また、その電波が飛びやすいワイヤ（第一および第三の接続手段におけるワイヤ）間に損失が大きい移相器ＭＭＩＣが入るため、従来のマイクロ波モジュールと比較して、ワイヤ間の利得が下がる。以上のことにより、ワイヤ間で起こる電磁的な結合が抑えられ、入出力信号を正常に通過させることが可能なＲＦモジュールを得ることができる。
また、ワイヤを従来よりも少なく使用するか、あるいはワイヤを用いないで構成することもできるので、ワイヤに起因する電磁的な結合や、増幅器ＭＭＩＣの発振を抑制することが可能なＲＦモジュールを得ることが出来る。
以下、この発明の実施の様々な形態について説明する。
実施の形態１．
図１は、この発明の実施の形態１による、マイクロ波モジュール（以下、ＲＦモジュールともいう。）１０の概略的な構成図であり、図１（ａ）はＲＦモジュール１０の平面図、図１（ｂ）は図１（ａ）をＸ１−Ｘ１線に沿って切断し、矢印の方向に見たときの断面図である。ここでは、信号入力端子が設けられている側を入力側、信号出力端子が設けられている側を出力側と称する。
図において、セラミック多層パッケージ１１の実装面である上側表面Ａは、後述するＭＭＩＣ等を収納する凹状の部分（キャビティ）Ａ１と、その周囲の凸状の部分Ａ２とで構成されている。凹状の部分Ａ１に、ヒートスプレッダ１３が敷かれてあり、このヒートスプレッダ１３上に移相器ＭＭＩＣ１５、および増幅器ＭＭＩＣ１７、また、移相器ＭＭＩＣ１５と増幅器ＭＭＩＣ１７との間にストレート線路アルミナ基板（接続用基板；以下、ストレート基板ともいう。）１９が、並置されている。移相器ＭＭＩＣ１５や増幅器ＭＭＩＣ１７の材料として、たとえばＧａＡｓ化合物の半導体を使用する。
また、凸状の部分Ａ２に、信号入力端子２１と、信号出力端子２３とが設けられており、信号入力端子２１は、移相器ＭＭＩＣ１５と、後述するワイヤＷ１ａおよびＷ１ｂ（第一の接続手段）によって接続されており、信号出力端子２３は、増幅器ＭＭＩＣ１７と、後述するワイヤＷ４ａおよびＷ４ｂ（第三の接続手段）によって接続されている。移相器制御ＬＳＩ２５は、移相器ＭＭＩＣ１５付近の凸状の部分Ａ２上に配置されている。
次に、ワイヤＷ１ａおよびＷ１ｂによる、第一の接続手段について説明する。信号入力端子２１は、移相器ＭＭＩＣ１５上の、入力側に設けられたパッドのうち、中央のパッド１５ａ１と、ワイヤＷ１ａにより接続されている。信号入力端子２１の両側に配置されたパッド２１ａは接地用のパッドであり、パッド１５ａ１の両側のパッド１５ａ２のそれぞれと、ワイヤＷ１ｂにより接続されている。パッド２１ａの下側のセラミック多層パッケージ１１には、図示しないスルーホールが設けられており、セラミック多層パッケージ１１のうちの、実装面Ａに近い適当な層にＧＮＤを取っている。
次に、ストレート基板１９およびワイヤＷ２ａ、Ｗ２ｂ、Ｗ３ａ、Ｗ３ｂによる第二の接続手段について説明する。まず、ストレート基板１９の構成について説明する。ストレート基板１９は、中心を走るライン状のシグナルパターン１９ａと、シグナルパターン１９ａの両側に一定の間隔をもって設けられたグラウンドパターン１９ｂとで構成される、いわゆるＧＳＧ（Ground Signal Ground）構造となっている。ここでいうＧＳＧ構造とは、信号（Signal）線路等の、信号伝達部の両側に、一定の間隔をおいてグラウンド（Ground）線路等の接地部を並置した構造のことである。ここでは、グラウンドパターン１９ｂは、ストレート基板１９の四隅にパッドとして形成されている。
シグナルパターン１９ａは、その入力側の端部がワイヤＷ２ａにより移相器ＭＭＩＣ１５上のパッド１５ｂ１と接続されている。また、入力側の二つのグラウンドパターン１９ｂは、同様にパッド１５ｂ２のそれぞれと接続されている。一方、シグナルパターン１９ａの出力側の端部は、ワイヤＷ３ａにより、増幅器ＭＭＩＣ１７上のパッド１７ａ１と接続されており、出力側の二つのグラウンドパターン１９ｂは、同様にパッド１７ａ２のそれぞれと接続されている。
第二の接続手段部分に対するＧＮＤは各ＭＭＩＣ１５および１７の裏面と接触するヒートスプレッダ１３の上側の面であり、ワイヤＷ２ａおよびＷ３ａのＧＮＤからの距離が短いため、電波が飛びにくい。
次に、ワイヤＷ４ａおよびＷ４ｂによる、第三の接続手段について説明する。増幅器ＭＭＩＣ１７上の出力側の中央のパッド（シグナルパターン）１７ｂ１は、ワイヤＷ４ａにより信号出力端子２３と接続されている。信号出力端子２３の両側に配置されたパッド２３ａは接地用のパッドであり、パッド１７ｂ１の両側のパッド１７ｂ２のそれぞれと、ワイヤＷ４ｂにより接続されている。パッド２３ａの下側のセラミック多層パッケージ１１には図示しないスルーホールが設けられており、セラミック多層パッケージ１１のうちの、実装面Ａに近い適当な層にＧＮＤを取っている。
図１からも理解できるように、信号入力端子２１−移相器ＭＭＩＣ１５の第一の接続手段（ワイヤＷ１ａおよびＷ１ｂ）による接続、移相器ＭＭＩＣ１５−増幅器ＭＭＩＣ１７の第二の接続手段（ストレート基板１９およびワイヤＷ２ａ、Ｗ２ｂ、Ｗ３ａ、Ｗ３ｂ）による接続、増幅器ＭＭＩＣ１７−信号出力端子２３の第三の接続手段（ワイヤＷ４ａおよびＷ４ｂ）による接続は、それぞれがＧＳＧ構造となっている。
また、移相器制御ＬＳＩ２５には制御端子２７が設けられており、以上の半導体素子を取り囲むようにフィードスルーの壁２９が設けられている。
次に動作について説明する。
ＲＦモジュール１０において、図示しない信号分配・合成回路より入力された入力信号は、これら信号分配・合成回路と接続されている信号入力端子２１を通り、ワイヤＷ１ａおよびＷ１ｂを介して移相器ＭＭＩＣ１５に送られる。ここで移相器制御ＬＳＩ２５により通過位相の制御を行った後、ストレート基板１９およびワイヤＷ２ａ、Ｗ２ｂ、Ｗ３ａ、Ｗ３ｂを介して増幅器ＭＭＩＣ１７に送られる。この増幅器ＭＭＩＣ１７により増幅された入力信号はワイヤＷ４ａおよびＷ４ｂを介して信号出力端子２３に送られ、この信号出力端子２３に接続された図示しない素子アンテナによって送信される。
このとき、信号出力端子２３に対するＧＮＤ面→ヒートスプレッダ１３→増幅器ＭＭＩＣ１７の裏面ＧＮＤ→ヒートスプレッダ１３→ストレート基板１９の裏面ＧＮＤ→ヒートスプレッダ１３→移相器ＭＭＩＣ１５の裏面ＧＮＤ→ヒートスプレッダ１３→信号入力端子２１に対するＧＮＤ面（増幅器ＭＭＩＣ１７の裏面ＧＮＤが接触している面）の順に、ＧＮＤ帰還電流が伝搬する。
以上のように、この実施の形態１のＲＦモジュール１０によれば、一枚のヒートスプレッダ１３上に、移相器ＭＭＩＣ１５、増幅器ＭＭＩＣ１７、およびこれらを電気的に接続するストレート基板１９を実装するようにしたので、第二の接続手段に対するＧＮＤは移相器ＭＭＩＣ１５および増幅器ＭＭＩＣ１７の裏面と接するヒートスプレッダ１３の上側表面となり、多層セラミックパッケージ１１の最上層にＧＮＤ取っている従来のＲＦモジュールと比較してＧＮＤからワイヤまでの距離が短いため、ワイヤから電波が飛びにくくなる。
これに対し、第一および第三の接続手段部分に対するＧＮＤは、セラミック多層パッケージにおける、第一および第三の接続手段から近い適当な層にとってあるため、第二の接続手段部分におけるワイヤと比較して、ＧＮＤからの距離が遠い分、ワイヤから電波が飛びやすい。これらの比較的電波が飛びやすいワイヤは、今回の発明のマイクロ波モジュールでは第一および第三の接続手段部分のワイヤのみであるため、従来のマイクロ波モジュールと比較して、電波が飛びやすいワイヤ同士の距離が長くなり、空間アイソレーションが大きくなる。また、その電波が飛びやすいワイヤ（第一および第三の接続手段におけるワイヤ）間に損失が大きい移相器ＭＭＩＣが入るため、従来のマイクロ波モジュールと比較して、ワイヤ間の利得が下がる。以上のことにより、ワイヤ間で起こる電磁的な結合が押さえられ、ＲＦモジュール１０の入出力信号を正常に通過させることができる。
また、電気的接続の手段にいわゆるＧＳＧ（Ground Signal Ground）構造を採用しているので、ワイヤから電波が飛びにくくなり、電磁的な結合をさらに抑えることが可能なＲＦモジュールを得ることができる。
また、移相器ＭＭＩＣ１５および増幅器ＭＭＩＣ１７の電気的接続（第二の接続手段）は、ストレート基板１９を用いたＧＳＧ構造を採用しているので、ワイヤでの反射が小さくなり、入力信号が伝達する経路がスムーズになる。
図２は、実施の形態１の比較例の説明図であり、増幅器ＭＭＩＣ１７のみをヒートスプレッダ１３ａ上に実装した場合のＲＦモジュール１０ａの構成を示してある。図２（ａ）はＲＦモジュール１０ａの平面図、図２（ｂ）は図２（ａ）をＸ２−Ｘ２線に沿って切断し、矢印の方向に見たときの断面図である。ＲＦモジュール１０と同様の構成要素については同一の符号を付して示してある。
ＲＦモジュール１０ａにおいて、実装面Ａは、凹状の部分（キャビティ）Ａ１と、その周囲の凸状の部分Ａ２とからなるが、ここでは凹状の部分Ａ１が、増幅器ＭＭＩＣ１７と、その下側に設けられたヒートスプレッダ１３ａのみが格納してある深い開口部Ａ１−１と、これに隣接する移相器ＭＭＩＣ１５およびストレート基板１９を、ヒートスプレッダを介さず直接実装してある浅い開口部Ａ１−２とからなる。その他の部分は、実施の形態１と同様であるため、詳細な説明を省略する。
この場合、ヒートスプレッダ１３ａは増幅器ＭＭＩＣ１７の熱を拡散するという本来の役割は果たすが、増幅器ＭＭＩＣ１７のみを載せてあるため、第二の接続部分におけるワイヤＷ３ａ部分に対するＧＮＤはセラミック多層パッケージ１１の実装面Ａから近い適当な層に取られており、ＲＦモジュール１０の場合と比較して、ワイヤＷ３ａのＧＮＤからの距離が長くなるため、ワイヤＷ３ａの電波が飛びやすくなる。したがって、電波が飛びやすいワイヤ同士（Ｗ３ａ，Ｗ４ａ）の距離が短いため、電磁的な結合が起こりやすくなり、増幅器ＭＭＩＣ１７が発振するおそれが生じる。よって、ＲＦモジュール１０のように、同一のヒートスプレッダ１３上に移相器ＭＭＩＣ１５、増幅器ＭＭＩＣ１７、および接続用基板１９を載置する構成のものが、より信頼性の高いＲＦモジュールであるといえることがわかる。
実施の形態２．
図３、図４、図５は、この発明の実施の形態２によるＲＦモジュール３０の概略的な構成図であり、図３（ａ）はＲＦモジュール３０の平面図、図３（ｂ）は図３（ａ）をＸ３−Ｘ３線に沿って切断し、矢印の方向に見たときの断面図である。図４は、ＲＦモジュール３０において、移相器ＭＭＩＣ１５と増幅器ＭＭＩＣ１７との、後述する接続用基板による第二の接続手段の周辺を示す図であり、図３の点線で囲まれた部分を拡大して示してある。図５は、接続用基板として用いるコプレーナ基板の導体パターンの例を示す平面図である。図１と同じ構成要素には同一の符号を付して示してある。
図において、ＲＦモジュール３０は、移相器ＭＭＩＣ１５および増幅器ＭＭＩＣ１７をヒートスプレッダ１３ｂ上に載せてある。第二の接続手段として、移相器ＭＭＩＣ１５および増幅器ＭＭＩＣ１７間の接続にコプレーナ線路アルミナ基板（接続用基板；以下、コプレーナ基板ともいう。）３１を用いて、フリップチップ方式により接続してある。これは、ＧＳＧ構造を有するコプレーナ基板３１を、導体パターンが形成されている面を下側に向けて、例えばＡｕ等からなるバンプ３３を介し、移相器ＭＭＩＣ１５と増幅器ＭＭＩＣ１７とを接続するものである。
次に、第二の接続手段であるコプレーナ基板３１およびバンプ３３について説明する。コプレーナ基板３１は、中心を走るシグナルパターン３１ａと、このシグナルパターン３１ａから一定の間隔を持ってその両側に対称的に設けられたグラウンドパターン３１ｂとからなる導体パターンと、各導体パターンの間隙に設けられた、これらを絶縁する非導電部分３１ｃとで構成されている。また、シグナルパターン３１ａの、移相器ＭＭＩＣ１５と接続する側には、バンプ３３との接続用のパッド３１ｄ１が設けられ、増幅器ＭＭＩＣ１７と接続する側には、同様にパッド３１ｄ２が設けられている。また、グラウンドパターン３１ｂの四隅には、接地用のパッド３１ｄ３が設けられている。
図３〜図５からもわかるように、移相器ＭＭＩＣ１５上の出力側の中央のパッド１５ｂ１は、バンプ３３を介してコプレーナ基板３１上のパッド３１ｄ１と接続されている。また、増幅器１９上の入力側の中央のパッド１９ａ１は、バンプ３３を介してコプレーナ基板３１上のパッド３１ｄ２と接続されている。また、パッド１５ｂ１の両側のパッド１５ｂ２は、接地用のパッドであり、バンプ３３を介してコプレーナ基板３１の入力側のパッド３１ｄ３と接続されている。同様に、パッド１９ａ１の両側のパッド１９ａ２は接地用のパッドであり、バンプ３３を介してコプレーナ基板３１の出力側のパッド３１ｄ３と接続されている。ＲＦモジュール１０と同様にＲＦモジュール３０も、第二の接続手段がＧＳＧ構造である。
以上のように、実施の形態２のＲＦモジュール３０によれば、移相器ＭＭＩＣ１５と、この移相器ＭＭＩＣ１５に第二の接続手段であるコプレーナ基板３１およびバンプ３３により、フリップチップ方式で接続された増幅器ＭＭＩＣ１７とを、同一のヒートスプレッダ１３ｂ上に載せてある。また、第二の接続手段がＧＳＧ構造となっている。このため、実施の形態１と同様の効果が得られる。また、移相器ＭＭＩＣ１５と増幅器ＭＭＩＣ１７との接続を、バンプ３３を介してコプレーナ基板３１により行っている。したがって、第二の接続手段においてはワイヤが不要になり、ワイヤに起因する電磁的な結合や、増幅器ＭＭＩＣ１７の発振を低減させることができる。また、ヒートスプレッダ１３上に直接載せるデバイスが移相器ＭＭＩＣ１５および増幅器ＭＭＩＣ１７になるので、セラミック多層パッケージ１１の反りや、接続部分の応力等に起因する実装時のクラックの発生を避けることができる。このため、ＲＦモジュール３０の信頼性をさらに向上させることができる。
実施の形態３．
図６、図７、図８は、この発明の実施の形態３によるＲＦモジュール４０の概略的な構成図であり、図６（ａ）はＲＦモジュール４０の平面図、図６（ｂ）は図６（ａ）をＸ４−Ｘ４線に沿って切断し、矢印の方向に見たときの断面図である。図７は後述する出力側接続用基板４３の、接続面（パッドが設けられている面）側における平面図である。図８は第三の接続手段の周辺を示す図であり、図６の点線で囲まれた部分を拡大して示してある。図１と同じ構成要素には同一の符号を付して示してある。
図において、ＲＦモジュール４０は、実施の形態２のＲＦモジュール３０と同様に、移相器ＭＭＩＣ１５と増幅器ＭＭＩＣ１７との接続を、ＧＳＧ構造を有するコプレーナ基板３１を用いて行っている（第二の接続手段）。さらに、信号入力端子２１と移相器ＭＭＩＣ１５とを、バンプ４５を介して入力側コプレーナ基板（入力側接続用基板）４１および出力側コプレーナ基板（出力側接続用基板）４３により接続してある。具体的には、入力側接続用基板４１は、Ａｕ等からなるバンプ４５を介して信号入力端子２１と接続されており、また、バンプ４５を介して、移相器ＭＭＩＣ１５と接続されている（第一の接続手段）。また、出力側接続用基板４３は、バンプ４５を介して増幅器ＭＭＩＣ１７と接続されており、バンプ４５を介して信号出力端子２３と接続されている（第三の接続手段）。
次に、図７を用いて第三の接続手段（出力側コプレーナ基板４３、バンプ４５）について説明をする。出力側コプレーナ基板４３は、中心を走るシグナルパターン４９ａと、このシグナルパターン４９ａから一定の間隔を持ってその両側に対称的に設けられたグラウンドパターン４９ｂとこれら各導体パターンの間隙に設けられた、これらを絶縁する非導電部分４９ｃとで構成されている。また、シグナルパターン４９ａの、増幅器ＭＭＩＣ１７と接続する側には、バンプ４５との接続用のパッド４３ａが設けられ、出力側の端部には、同様にパッド４３ｂが設けられている。また、グラウンドパターン４９ｂの増幅器ＭＭＩＣ１７と接続する側には、接地用のパッド４３ｃが設けられており、出力側には同様に接地用のパッド４３ｄが設けられている。
また、グラウンドパターン４９ｂが設けられている領域内の出力側コプレーナ基板４３に、導通のためのスルーホール４７が複数形成されている。
この出力側コプレーナ基板４３は、上述の導体パターン面がセラミック多層パッケージ１１の実装面Ａと対向するように下側に向いて、フリップチップ方式により接続されている。このとき、パッド１７ａ１−パッド４３ａ、パッド１７ｂ１−パッド４３ｂ、パッド４３ｂ−信号出力端子２３、パッド４３ｄ−パッド２３ａのそれぞれが対向し、バンプ４５を介して接続されている。パッド２３ａの下側のセラミック多層パッケージ１１には、図示しないスルーホールが設けられており、セラミック多層パッケージ１１のうちの、実装面Ａに近い適当な層に第三の接続手段に対するＧＮＤを取っている。
第一の接続手段（入力側コプレーナ基板４１とバンプ４５）においても、信号入力端子２１−移相器ＭＭＩＣ１５の中央のパッド１５ａ１、信号入力端子２１の両側に設けられた接地用のパッド２１ａ−パッド１５ａ１の両側のパッド１５ａ２のそれぞれが対向し、バンプ４５を介して接続されている。パッド２３ａの下側のセラミック多層パッケージ１１には、図示しないスルーホールが設けられており、第三の接続手段と同様に、セラミック多層パッケージ１１のうちの、実装面Ａに近い適当な層にＧＮＤを取っている。入力側コプレーナ基板４１の構成は出力側コプレーナ基板４３の構成を反転させた構成となっており、同様の機能を有する。
また、ＲＦモジュール４０は、第一〜第三の接続手段のそれぞれがＧＳＧ構造である。
以上のように、この発明の実施の形態３のＲＦモジュール４０によれば、移相器ＭＭＩＣ１５と、この移相器ＭＭＩＣ１５に第二の接続手段であるコプレーナ基板３１およびバンプ３３により、フリップチップ方式で接続された増幅器ＭＭＩＣ１７とを、同一のヒートスプレッダ１３ｃ上に載せてある。また、第一〜第三の接続手段のそれぞれがＧＳＧ構造となっている。このため、実施の形態１および２と同様の効果が得られる。また、第一の接続手段として、入力側コプレーナ基板４１およびバンプ４５を用いて、フリップチップ方式により信号入力端子２１および移相器ＭＭＩＣ１５に接続してある。さらに、第三の接続手段として、出力側コプレーナ基板４３およびバンプ４５を用いて、フリップチップ方式により信号出力端子２３および増幅器ＭＭＩＣ１７に接続してある。したがって、ＲＦモジュール４０においては、ワイヤを使用せずに各デバイス間を接続しているため、ワイヤに起因する電磁的な結合・不要な電波の発振・多重反射等のおそれを低減させることができる。
実施の形態１のＲＦモジュールの構成を示す図である。 実施の形態１の比較例の構成を示す図である。 実施の形態２のＲＦモジュールの構成を示す図である。 実施の形態２のＲＦモジュールにおける、第二の接続手段の周辺部分における断面図である。 実施の形態２におけるコプレーナ基板の平面図である。 実施の形態３のＲＦモジュールの構成を示す図である。 実施の形態３における出力側コプレーナ基板の平面図である。 実施の形態３のＲＦモジュールにおける、出力側コプレーナ基板の周辺部分における断面図である。
符号の説明
１０，１０ａ，３０，４０ ＲＦモジュール（マイクロ波モジュール）、１１ セラミック多層パッケージ（基体）、１３，１３ａ，１３ｂ，１３ｃ ヒートスプレッダ、１５ 移相器ＭＭＩＣ、１５ａ１，１５ａ２，１５ｂ１，１５ｂ２ パッド、１７ 増幅器ＭＭＩＣ、１７ａ１，１７ａ２，１７ｂ１，１７ｂ２ パッド、１９ ストレート基板（ストレート線路アルミナ基板；ＭＭＩＣ接続用基板）、１９ａ シグナルパターン、１９ｂ グラウンドパターン、２１ 信号入力端子、２１ａ 接地用パッド、２３ 信号出力端子、２３ａ 接地用パッド、２５ 移相器制御ＬＳＩ、２７ 制御端子、２９ 壁、３１ コプレーナ基板（コプレーナ線路アルミナ基板；ＭＭＩＣ接続用基板）、３１ａ シグナルパターン、３１ｂ グラウンドパターン、３１ｃ 非導電部分、３１ｄ１，３１ｄ２，３１ｄ３，３１ｄ４ パッド、３３，４５ バンプ、４１ 入力側コプレーナ基板（入力側接続用基板）、４１ａ，４１ｂ，４３ 出力側コプレーナ基板（出力側接続用基板）、４３ａ，４３ｂ，４３ｃ，４３ｄ パッド、４７ スルーホール、４９ａ シグナルパターン、４９ｂ グラウンドパターン、４９ｃ 非導電部分、Ａ 実装面、Ａ１ 凹状の部分、Ａ１−１ 深い開口部、Ａ１−２ 浅い開口部、Ａ２ 凸状の部分、Ｗ１ａ，Ｗ１ｂ，Ｗ２ａ，Ｗ２ｂ，Ｗ３ａ，Ｗ３ｂ，Ｗ４ａ，Ｗ４ｂ ワイヤ。

Claims (5)

  1. 凹状の部分および該凹状の部分の周囲に形成された凸状の部分を有し、該凸状の部分の所定の層にグラウンドが形成された多層パッケージと、
    上記多層パッケージの凸状の部分に形成された信号入力端子と、
    上記信号入力端子に、第一の接続手段をもって電気的に接続された移相器ＭＭＩＣと、
    上記移相器ＭＭＩＣに第二の接続手段をもって電気的に接続され、入力された信号を増幅する増幅器ＭＭＩＣと、
    上記多層パッケージの凸状の部分に形成されるとともに、上記増幅器ＭＭＩＣに、第三の接続手段をもって電気的に接続された信号出力端子と、
    上記多層パッケージの凹状の部分に設けられ、上記移相器ＭＭＩＣおよび上記増幅器ＭＭＩＣを載せたヒートスプレッダとを備え、
    上記第二の接続手段および上記ヒートスプレッダ間の距離を、上記第一の接続手段および上記多層パッケージのグラウンド間の距離や、上記第三の接続手段および上記多層パッケージのグラウンド間の距離よりも短く設定したことを特徴とするマイクロ波モジュール。
  2. 第一の接続手段、第二の接続手段、および第三の接続手段は、中心を走るライン状の信号接続部と、該信号接続部の両側に、一定の間隔をもって設けられたグラウンド接続部とで構成されるＧＳＧ構造であることを特徴とする請求項１記載のマイクロ波モジュール。
  3. 第二の接続手段は、移相器ＭＭＩＣおよび増幅器ＭＭＩＣの間のヒートスプレッダ上に載置されたＭＭＩＣ接続用基板であって、中心を走るライン状のシグナルパターンと、該シグナルパターンの両側に、一定の間隔をもって設けられたグラウンドパターンとで構成された接続用パターンが形成されたＭＭＩＣ接続用基板を介したワイヤボンディングによる接続であることを特徴とする請求項２記載のマイクロ波モジュール。
  4. 第二の接続手段は、中心を走るライン状のシグナルパターンと、該シグナルパターンの両側に、一定の間隔をもって設けられたグラウンドパターンとで構成された接続用パターンが形成されたＭＭＩＣ接続用基板に、バンプを介したフリップチップ方式による接続であることを特徴とする請求項２記載のマイクロ波モジュール。
  5. 第一の接続手段は、中心を走るライン状のシグナルパターンと、該シグナルパターンの両側に、一定の間隔をもって設けられたグラウンドパターンとで構成された接続用パターンが形成された入力側接続用基板に、バンプを介したフリップチップ方式による接続であり、第三の接続手段は、上記接続用パターンが形成された出力側接続用基板に、バンプを介したフリップチップ方式による接続であることを特徴とする請求項４記載のマイクロ波モジュール。
JP2004248867A 2004-08-27 2004-08-27 マイクロ波モジュール Expired - Fee Related JP4121988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004248867A JP4121988B2 (ja) 2004-08-27 2004-08-27 マイクロ波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248867A JP4121988B2 (ja) 2004-08-27 2004-08-27 マイクロ波モジュール

Publications (2)

Publication Number Publication Date
JP2006066719A JP2006066719A (ja) 2006-03-09
JP4121988B2 true JP4121988B2 (ja) 2008-07-23

Family

ID=36112905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248867A Expired - Fee Related JP4121988B2 (ja) 2004-08-27 2004-08-27 マイクロ波モジュール

Country Status (1)

Country Link
JP (1) JP4121988B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5987222B2 (ja) * 2011-09-30 2016-09-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP6206798B2 (ja) * 2013-08-23 2017-10-04 住友電工デバイス・イノベーション株式会社 半導体装置
JP7474349B2 (ja) 2020-04-03 2024-04-24 ウルフスピード インコーポレイテッド Ｒｆ増幅器パッケージ
JP7171952B1 (ja) * 2022-02-16 2022-11-15 株式会社フジクラ 無線通信モジュールの出力調整方法、無線通信モジュールの製造方法および無線通信モジュールの出力調整装置

Also Published As

Publication number Publication date
JP2006066719A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
US7304859B2 (en) Chip carrier and fabrication method
JP3581086B2 (ja) 半導体装置
US20030080836A1 (en) High frequency circuit module
TWI556358B (zh) 半導體裝置及包含其之通訊系統
JP2954177B2 (ja) 交換手段を備える半導体装置
JP2011124913A (ja) 信号変換器及び高周波回路モジュール
JP7056727B2 (ja) 高周波モジュール及び通信装置
US20030057537A1 (en) Semiconductor device
KR102242617B1 (ko) 반도체 장치
JP4121988B2 (ja) マイクロ波モジュール
WO2011013508A1 (ja) 電子部品
WO2023112577A1 (ja) 高周波モジュール及び通信装置
JP4498292B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JPH11195730A (ja) 半導体装置
JP2022092960A (ja) 高周波モジュール
JP2003179181A (ja) 樹脂製配線基板
WO2021033418A1 (ja) 高周波モジュール
JP3881156B2 (ja) １８０度分配器
JP4183173B2 (ja) 振動子搭載用基板及び発振子
JP2008263360A (ja) 高周波基板装置
JP3580173B2 (ja) 高周波無線用フリップチップ実装体
JP2005340713A (ja) マルチチップモジュール
JP2012182174A (ja) 電子回路、及び、電子回路の製造方法
JP2002050733A (ja) 高周波用パッケージ、配線ボードおよび高周波モジュール
US8368486B2 (en) Duplexer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4121988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees