JP2954177B2 - 交換手段を備える半導体装置 - Google Patents

交換手段を備える半導体装置

Info

Publication number
JP2954177B2
JP2954177B2 JP10180360A JP18036098A JP2954177B2 JP 2954177 B2 JP2954177 B2 JP 2954177B2 JP 10180360 A JP10180360 A JP 10180360A JP 18036098 A JP18036098 A JP 18036098A JP 2954177 B2 JP2954177 B2 JP 2954177B2
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
substrate
parts
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10180360A
Other languages
English (en)
Other versions
JPH11154726A (ja
Inventor
ハーベ・ホーエン
ミッシェル・マーティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU TEE MIKUROEREKUTORONIKUSU SA
Original Assignee
ESU TEE MIKUROEREKUTORONIKUSU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU TEE MIKUROEREKUTORONIKUSU SA filed Critical ESU TEE MIKUROEREKUTORONIKUSU SA
Publication of JPH11154726A publication Critical patent/JPH11154726A/ja
Application granted granted Critical
Publication of JP2954177B2 publication Critical patent/JP2954177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロエレクト
ロニクスに関し、より具体的には集積回路および接続基
板を備える半導体装置に関する。
【０００２】
【従来の技術】従来、基板とチップの間に接点を設けて
基板をチップに接続することが行われている。この場
合、対向するチップの表面および基板の表面の間に基板
をチップに接続するための接続ボールまたは接点が設け
られ、マトリクスの形で分布する。基板は、前記接続ボ
ールに接続される外部接続手段を有する。
【０００３】
【発明が解決しようとする課題】しかし、接続されたチ
ップおよび基板において信号交換手段を実現しようとす
ると、通常ガルヴァニック(galvanic)リンクを必要と
し、そのためにチップに保護回路を集積化する必要があ
った。従って、本発明の目的は、ガルヴァニック・リン
クを有することなく、信号交換をすることができるよう
にすることである。
【０００４】
【課題を解決するための手段】本発明による半導体装置
は、２つの部分を含む少なくとも１つの交換手段を備え
る。２つの部分は、互いに隔てられて対面するよう配置
され、一方向または双方向において、それら２つの部分
の間で信号を交換することができる。前記２つの部分の
うち一方は、前記チップに集積化されて前記集積回路の
１つの構成要素を構成する。前記２つの部分のうちの他
方は、前記基板に設けられて前記接続手段に接続され
る。
【０００５】本発明によると、前記交換手段は、接点を
有しない領域に置かれるのが有利である。
【０００６】本発明の好ましい実施形態によると、前記
交換手段の２つの部分は、共面(coplanar)巻きを有する
インダクター(inductor：インダクター、コイル）を備
え、該インダクターは、互いに隔てられて対面し、磁気
誘導により結合されるよう配置される。
【０００７】本発明によると、電気絶縁体が、前記イン
ダクターの間に配置されるのが好ましい。
【０００８】１つの実施形態によると、基板に設けられ
るインダクターは、チップに隣接する基板の面上にスク
リーン印刷される。
【０００９】本発明の好ましい実施形態によると、メタ
ライゼーションの最後のレベルとともに、チップに集積
化されたインダクターが、最後の絶縁層の背面に生成さ
れる。
【００１０】本発明によると、基板の外部接続手段は、
チップとは反対側の面上にマトリクスの形で分布する外
部接続パッドまたはボールを含む。
【００１１】本発明によると、基板は、チップを封止す
るためパッケージの壁の一部を構成するのが好ましい。
【００１２】本発明は、制限されることのない例によっ
て説明され、図によって例示される半導体装置を検討す
ることにより、より明確に理解することができよう。
【００１３】
【発明の実施の形態】図１は、半導体装置１を示したも
のであり、集積回路を形成し、パッケージ３に封止され
たチップ２を備える。パッケージ３は、ホルダー４およ
び蓋５から構成される。
【００１４】ホルダー４の底部６は、多数の接続線７を
集積化する基板を構成する。接続線７は、壁６の外面９
上に整列された外部接続ボール（接続パッド）８を、チ
ップ２の正面１３からパッケージ３の壁６の内面１２を
隔てるスペース１１に置かれている接続ボール（接点）
１０に接続する。これらのボール１０は、チップ２の集
積回路に接続されている。
【００１５】外部接続ボール８および内部接続ボール１
０は、マトリクスの形で分布している。しかし、パッケ
ージ３の壁６の各側面に横たわる対応領域１４および１
５にはボールが存在せず、壁６における内部接続も存在
しない。
【００１６】外部ボール８の密度は、たとえばプリント
回路のトラックにパッケージを接続するのを簡単にする
よう、ボール１０の密度より大きい。
【００１７】ボールを有しない領域１３において、半導
体装置１は２つの部分から構成される信号交換手段を備
える。２つの部分のうちの一方は、共面巻きを有するイ
ンダクター１５から成り、これはチップ２に集積化され
てチップ２の集積回路の１つの構成要素を構成する。２
つの部分のうちの他方は、共面巻きを有するインダクタ
ー１６から成り、これはパッケージ３の壁６の内面１１
にスクリーン印刷により生成され、接続線７ａおよび７
ｂを介してボール８の外部マトリクスの２つのボール８
ａおよび８ｂに接続される終端を有する。
【００１８】チップ２に集積化されたインダクター１５
は、構成要素すなわちこの層のメタライゼーション(met
allization)の最後の層に生成されるのが好ましく、よ
ってシリコンから最も離れた位置にある。さらにインダ
クター１５は、絶縁体１７の前面層で覆われる。
【００１９】こうして、インダクター１５および１６は
磁気誘導により結合され、無線周波トランスを形成し、
接続ボール８ａおよび８ｂを介してチップ２の集積回路
およびパッケージ３の外側との間で、一方向または双方
向に信号を交換することができるようにする。
【００２０】制限的でない例示的な実施形態では、チッ
プ２に集積化されたインダクター１５は、径が１００ミ
クロンおよび１ミリメートルの間、厚さが０．４および
２ミクロンの間、巻数が４および２５の間、巻きの間の
距離が０．４および２ミクロンの間であることができ
る。
【００２１】パッケージ３の内部の壁６にスクリーン印
刷されたインダクター１６は、径が１および３ミリメー
トルの間、厚さが１０および１００ミクロンの間、巻数
が４および２５の間、巻きの間の距離が１および１０ミ
クロンの間であることができる。
【００２２】チップ２の絶縁層１７は、およそ１ミクロ
ンの厚さを有することができる。チップ２の正面１２を
パッケージ３の壁６の内面１１から隔てるスペースは、
およそ１００ミクロンであることができる。
【００２３】本発明によれば、インダクター１５および
１６により形成される信号交換手段１４は、いかなるガ
ルヴァニック・リンクをも有することなく、よってチッ
プに通常集積化される保護回路の少なくともいくつかを
不要にすることができる。さらに、非常に高いレートの
データの入力および（または）出力を可能にする。
【００２４】ある特定の利用分野において、信号交換手
段１４は、無線周波数の信号の入力／出力のために使用
することができ、アンテナの入力回路を構成することが
できる。特に、電話機の分野において使用することが有
利である。
【００２５】
【発明の効果】本発明によれば、ガルヴァニック・リン
クを有することなく信号交換を行うことができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の断面図。
【図２】図１の半導体装置の中央部分の拡大図。
【図３】図１の正面図。
【符号の説明】
１ 半導体装置 ２ チップ ３ パッケージ ６ 基板 ７ 接続手段 ８、１０ ボール １４ 交換手段 １５、１６ インダクター １７ 絶縁層
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00 H01L 23/12

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路を形成するチップおよび接続基板
    を備え、前記チップの表面および前記基板の表面の間に
    マトリクスの形で分布する接点が設けられれ、前記基板
    が前記接点に接続される外部接続手段を有する半導体装
    置において、 前記半導体装置は、互いに隔たり対面して配置され、互
    いの間で一方向または双方向に信号を交換することがで
    きる２つの部分を有する少なくとも１つの交換手段を備
    え、前記２つの部分の一方はチップに集積化されて前記
    集積回路の１つの構成要素を構成し、前記２つの部分の
    他方は前記基板に設けられていることを特徴とする半導
    体装置。
  2. 【請求項２】前記交換手段が、接点を有しない領域に置
    かれている請求項１に記載の半導体装置。
  3. 【請求項３】前記交換手段の前記２つの部分が、共面巻
    きを有するインダクターを備え、該インダクターが、互
    いに隔たり対面して、磁気誘導により結合されるよう配
    置される請求項１または請求項２に記載の半導体装置。
  4. 【請求項４】前記インダクターの間に配置された電気絶
    縁体を備える請求項３に記載の半導体装置。
  5. 【請求項５】前記基板に設けられたインダクターが、チ
    ップに隣接する基板の面上にスクリーン印刷される請求
    項３または請求項４に記載の半導体装置。
  6. 【請求項６】前記チップに集積化されたインダクター
    が、メタライゼーションの最後のレベルとともに、最後
    の絶縁層の背面に生成される請求項４から請求項７のい
    ずれかに記載の半導体装置。
  7. 【請求項７】前記基板の接続手段が、チップとは反対側
    の面上にマトリクスの形で分布する外部接続パッドを備
    える請求項１から請求項６のいずれかに記載の半導体装
    置。
  8. 【請求項８】前記基板が、チップを封止するためパッケ
    ージの壁の一部を構成する請求項１から請求項７のいず
    れかに記載の半導体装置。
JP10180360A 1997-06-27 1998-06-26 交換手段を備える半導体装置 Expired - Fee Related JP2954177B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9708147A FR2765399B1 (fr) 1997-06-27 1997-06-27 Dispositif semi-conducteur a moyen d'echanges a distance
FR9708147 1997-06-27

Publications (2)

Publication Number Publication Date
JPH11154726A JPH11154726A (ja) 1999-06-08
JP2954177B2 true JP2954177B2 (ja) 1999-09-27

Family

ID=9508581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10180360A Expired - Fee Related JP2954177B2 (ja) 1997-06-27 1998-06-26 交換手段を備える半導体装置

Country Status (5)

Country Link
US (1) US6081030A (ja)
EP (1) EP0887861B1 (ja)
JP (1) JP2954177B2 (ja)
DE (1) DE69832008D1 (ja)
FR (1) FR2765399B1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
EP1112592A1 (en) 1999-07-10 2001-07-04 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
US6221727B1 (en) * 1999-08-30 2001-04-24 Chartered Semiconductor Manufacturing Ltd. Method to trap air at the silicon substrate for improving the quality factor of RF inductors in CMOS technology
US6612852B1 (en) 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
US6362972B1 (en) 2000-04-13 2002-03-26 Molex Incorporated Contactless interconnection system
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6744114B2 (en) * 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
WO2004047174A1 (ja) * 2002-11-21 2004-06-03 Fujitsu Limited 高q値インダクタンスを有する半導体集積回路装置
US6906598B2 (en) * 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
US6972965B2 (en) * 2003-02-04 2005-12-06 Intel Corporation Method for integrated high Q inductors in FCGBA packages
US7425760B1 (en) 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
WO2007029384A1 (ja) * 2005-09-06 2007-03-15 Nec Corporation 半導体装置
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
JP4937957B2 (ja) * 2008-03-31 2012-05-23 新光電気工業株式会社 配線基板及びその実装構造
US8237269B2 (en) * 2008-08-01 2012-08-07 Qualcomm Incorporated High Q transformer disposed at least partly in a non-semiconductor substrate
US8058934B2 (en) 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation
US8350639B2 (en) * 2009-08-26 2013-01-08 Qualcomm Incorporated Transformer signal coupling for flip-chip integration
US20110316139A1 (en) * 2010-06-23 2011-12-29 Broadcom Corporation Package for a wireless enabled integrated circuit
US8901945B2 (en) 2011-02-23 2014-12-02 Broadcom Corporation Test board for use with devices having wirelessly enabled functional blocks and method of using same
US8928139B2 (en) 2011-09-30 2015-01-06 Broadcom Corporation Device having wirelessly enabled functional blocks
US10490621B1 (en) * 2018-07-30 2019-11-26 Qualcomm Incorporated Close proximity tunable inductive elements

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893156A (en) * 1973-06-29 1975-07-01 Ibm Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
JPS5690551A (en) * 1979-12-24 1981-07-22 Mitsubishi Electric Corp Inductor device for integrated circuit
FR2641102B1 (ja) * 1988-12-27 1991-02-22 Ebauchesfabrik Eta Ag
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
JP3063422B2 (ja) * 1992-10-05 2000-07-12 富士電機株式会社 磁気誘導素子用コイル
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
FR2727227B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH08250913A (ja) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Ｍｍｉｃパッケージ組立
EP0827632B1 (en) * 1995-05-22 2002-01-09 Hitachi Chemical Co., Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5726502A (en) * 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
US5777383A (en) * 1996-05-09 1998-07-07 Lsi Logic Corporation Semiconductor chip package with interconnect layers and routing and testing methods
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US5721451A (en) * 1996-12-02 1998-02-24 Motorola, Inc. Integrated circuit assembly adhesive and method thereof

Also Published As

Publication number Publication date
JPH11154726A (ja) 1999-06-08
FR2765399B1 (fr) 2001-12-07
US6081030A (en) 2000-06-27
EP0887861A1 (fr) 1998-12-30
EP0887861B1 (fr) 2005-10-26
DE69832008D1 (de) 2005-12-01
FR2765399A1 (fr) 1998-12-31

Similar Documents

Publication Publication Date Title
JP2954177B2 (ja) 交換手段を備える半導体装置
US4891687A (en) Multi-layer molded plastic IC package
US4835120A (en) Method of making a multilayer molded plastic IC package
US4996629A (en) Circuit board with self-supporting connection between sides
US6856007B2 (en) High-frequency chip packages
US6326696B1 (en) Electronic package with interconnected chips
US6246114B1 (en) Semiconductor device and resin film
US5060052A (en) TAB bonded semiconductor device having off-chip power and ground distribution
JP3051011B2 (ja) パワ−モジュ−ル
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
TW573345B (en) Single package containing multiple integrated circuit devices
JPH0214794B2 (ja)
US6368894B1 (en) Multi-chip semiconductor module and manufacturing process thereof
JP2818746B2 (ja) 集積回路の冷却方法
US6621162B1 (en) High frequency circuit apparatus
KR20060026434A (ko) 마이크로 전자 칩 어셈블리, 패키지 시스템 및 소형화패키지 시스템 제조 방법
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
US6320136B1 (en) Layered printed-circuit-board and module using the same
JPH09326450A (ja) 半導体装置およびその製造方法
JP3912445B2 (ja) 半導体装置
JP2002057238A (ja) 集積回路パッケージ
JP2000031331A (ja) 電力増幅器
JP2000188359A (ja) 半導体パッケージ
JP3394479B2 (ja) 半導体装置
JPS629222B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees