JP4119763B2 - 干渉抑制装置及び干渉抑制システム - Google Patents
干渉抑制装置及び干渉抑制システム Download PDFInfo
- Publication number
- JP4119763B2 JP4119763B2 JP2003027316A JP2003027316A JP4119763B2 JP 4119763 B2 JP4119763 B2 JP 4119763B2 JP 2003027316 A JP2003027316 A JP 2003027316A JP 2003027316 A JP2003027316 A JP 2003027316A JP 4119763 B2 JP4119763 B2 JP 4119763B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fourier transform
- unit
- time frame
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信の技術分野に関し、特に、直交周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）された信号（以下、「ＯＦＤＭ信号」と称す。）を良好に受信するための干渉抑制装置及び干渉抑制システムに関する。
【０００２】
【従来の技術】
移動体通信環境では、送信機から無線送信された信号は、地面や建物その他の障害物により反射され、複数の伝搬経路を通じて受信機に到達する。従って、そのようなマルチパス伝搬環境であっても、信号を良好に受信できるようシステムを構築する必要がある。マルチキャリア伝送方式はこのような趣旨に沿う技術であり、とりわけ直交周波数分割多重（ＯＦＤＭ）方式は当該技術分野で特に有望視されている。
【０００３】
ＯＦＤＭ方式で伝送される信号は、一連のＯＦＤＭシンボル系列より成り、各ＯＦＤＭシンボルは、ガードインターバル（ＧＩ）とそれ以降の有効シンボル区間を含む。ＯＦＤＭ方式は、原理的には、受信信号に含まれる複数のパス（マルチパス）どうしの間の遅延量が、ガードインターバルの範疇にあるならば、受信信号を高品質に復元することを可能にする。しかしながら、受信信号中にガードインターバルを超えて遅れて到来するパスが存在すると、シンボル間干渉に起因して、受信信号の品質が急激に劣化してしまう。従って、ガードインターバルが、総てのパスに関する遅延量を包含するように設定されるならば、そのような不都合は生じないかもしれない。しかしながら、ガードインターバルを過度に長くすることは、伝送容量を大きくし、周波数を有効に利用する等の観点から好ましいことではない。
【０００４】
この点に関し、非特許文献１及び２に開示されているように、マルチパス干渉キャンセラ（ＭＰＩＣ）を用いて、ガードインターバルを超えて遅れて到来するパスによる干渉を低減させる技術がある。しかしながら、このような手法は、復調後の各サブキャリアの信号を仮判定し、チャネル推定結果を加味することで、歪みの少ない信号（レプリカ）を推定し、それを用いて再度フーリエ変換及び復調処理等を行うことを要する。従って、干渉を低減させるための演算負担が大きく、回路規模や消費電力等も大きくなってしまうという問題点がある。
【０００５】
【非特許文献１】
上杉、「ＯＦＤＭ用マルチパス干渉キャンセラの基本性能」、２００２年電子情報通信総合大会、Ｂ−５−１８２
【０００６】
【非特許文献２】
須山、鈴木、府川、「ガードインターバルを超える遅延プロファイルのマルチパス環境に対するＯＦＤＭ受信方式」、２００２年電子情報通信総合大会、Ｂ−５−１６９
【０００７】
【発明が解決しようとする課題】
本願の課題は、ＯＦＤＭ方式に対応した受信装置に用いて好適な干渉抑制装置及び干渉抑制システムを提供することである。
【０００８】
本願の別の課題は、ＯＦＤＭ信号を受信する受信装置における、干渉を低減させるための演算負担を従来よりも軽減することの可能な干渉抑制装置及び干渉抑制システムを提供することである。
【０００９】
【課題を解決するための手段】
本発明によれば、
ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記フーリエ変換を行うための第１の時間枠及び第２の時間枠を設定するタイミング設定手段と、
前記第１の時間枠にてフーリエ変換を行う第１フーリエ変換手段と、
前記第１の時間枠とは別に設定される前記第２の時間枠にてフーリエ変換を行う第２フーリエ変換手段と、
前記第１及び第２フーリエ変換手段からそれぞれ出力される信号を、前記ＯＦＤＭ信号のサブキャリア毎に加算することで、出力信号を形成する加算手段
を有することを特徴とする干渉抑制装置
が、提供される。
【００１０】
【発明の実施の形態】
［第１実施例］
図１は、本願第１実施例による干渉抑制装置を含む受信装置のブロック図を示す。受信装置１００は、無線信号を受信するアンテナ部１０２と、このアンテナ部１０２に接続された無線部１０４を有する。無線部１０４では、帯域制限処理及び周波数変換等のフロントエンドとしての処理が行われる。受信装置１００は、無線部１０４からのアナログ信号をディジタル信号に変換するアナログディジタル変換部１０６を有する。受信装置１００は、アナログディジタル変換部１０６の出力に接続されるタイミング部１０８を有し、これは、ＯＦＤＭ信号に含まれるパスに関するタイミングの判定等を行う。受信装置１００は、アナログディジタル変換部１０６の出力に接続される高速フーリエ変換部１１０を有し、これは、タイミング部１０８からのタイミング情報を利用して、高速フーリエ変換を行う。受信装置１００は、フーリエ変換部１１０の出力に接続され、更なる復調処理を行う復調部１１２を有する。主に、フーリエ変換部１１０及びタイミング部１０８は、本願第１実施例による干渉抑制装置１１４を形成する。
【００１１】
タイミング部１０８は、アナログディジタル変換部１０６の出力信号を利用して相関計算を行う相関部１１６を有する。タイミング部１０８は、相関計算部１１６の出力に接続されるタイミング判定部１１８を有する。タイミング判定部１１８は、相関計算の結果に基づいて、受信信号に含まれる複数のパスのタイミングや遅延量を判定する。タイミング部１０８は、タイミング判定部１１８に接続された第１及び第２のＦＦＴ窓設定部１２０，１２２を有する。第１及び第２のＦＦＴ窓設定部１２０，１２２は、タイミング判定部１１８で判定された様々なパスに関するタイミングを利用して、高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ）を行うための時間枠又は窓（ｗｉｎｄｏｗ）を設定する。本実施例では、２つの時間枠にわたってフーリエ変換が行われるので、それらを設定するために２つのＦＦＴ窓設定部が用意されている。
【００１２】
フーリエ変換部１１０は、アナログディジタル変換部１０６の出力に接続される直列並列変換部１２４を有し、これは、アナログディジタル変換部１９６からの直列の信号系列を、サブキャリア数に関連する複数の並列の信号系列に変換する。フーリエ変換部１１０は、直列並列変換部１２４の並列出力に接続される第１高速フーリエ変換部１２６を有し、これは、並列出力に対して第１のＦＦＴ窓設定部１２０にて設定された第１の時間枠で高速フーリエ変換を行う。フーリエ変換部１１０は、直列並列変換部１２４の並列出力に接続される第２高速フーリエ変換部１２８を有し、これは、並列出力に対して第２のＦＦＴ窓設定部１２２にて設定された第２の時間枠で高速フーリエ変換を行う。
【００１３】
フーリエ変換部１１０は、第１及び第２高速フーリエ変換部１２６，１２８からの出力をサブキャリア毎に加算する複数の加算部１３０を有する。第２高速フーリエ変換部１２８と加算部１３０との間には、各加算部１３０毎に位相調整部１３２が設けられている。位相調整部１３２で調整される位相は、第１及び第２の時間枠の間の時間差Ｔ０に基づいて設定される。位相調整部１３２にて位相を調整することで、異なる時間枠でそれぞれ高速フーリエ変換された信号が、加算部１３０にて各成分毎に同相で加算されるようにすることが可能になる。なお、各位相調整部１３２では、サブキャリア毎に設定された位相が使用される。ｉ番目のサブキャリアに対して調整される位相φｉは、
φｉ＝２πｆｉＴ０
により計算され、ここで、ｆｉはサブキャリアの周波数であり、Ｔ０は第１及び第２の時間枠の間の時間差を示す。なお、本実施例では位相調整部１３２を第２高速フーリエ変換部１２８の出力に接続しているが、第１高速フーリエ変換部１２６の側に設けることも可能である。また、位相調整部を双方の出力に設けて位相を調整することも可能である。受信信号が位相変調されている場合には、第１及び第２のＦＦＴ処理の開始時点のずれに応じた移相量（例えば、ガードインターバルＧＩの長さに相当する移相量）を、各周波数に対応する信号のそれぞれについて補償する必要もある。いずれにせよ、各高速フーリエ変換部からの出力を、加算部１３０にてサブキャリア毎に同相で加算することができればよい。フーリエ変換部１１０は、各加算部１３０の出力に接続される並列直列変換器１３４を有し、これは、並列の信号系列を直列の信号系列に変換し、それを後段の復調部１１２に与える。
【００１４】
以下、図１及び図２を参照しながら、本実施例における動作を説明する。図２は、ＯＦＤＭ信号とフーリエ変換の時間枠との関係を示す図である。説明を簡単にするため、先ず、ＯＦＤＭ信号中に２つのパス２０２，２０４が存在し、それらの間の時間差がガードインターバルの範疇に収まっているものとする。図中２つのパス２０２，２０４が別々に描かれているが、実際にはＯＦＤＭ信号中に混在している。
【００１５】
先ず、タイミング判定部１１８は、相関計算により受信信号中に２つのパスが含まれていることを判定し、それらのタイミングに関する情報を見出す。この情報に基づいて、第１ＦＦＴ窓設定部１２０では、先行するパス２０２のＯＦＤＭシンボルに対するガードインターバルＴｇの終了時点から、一定期間にわたる第１の時間枠Ｗ１を設定する。この一定期間は、ＯＦＤＭシンボルの有効シンボル区間である１／ｆ０の期間に等しく、ここで、ｆ０はサブキャリアどうしの間隔を表す周波数である。第１高速フーリエ変換部１２６では、この第１の時間枠Ｗ１のタイミングで高速フーリエ変換が行われる。目下の例では受信信号に、先行するパス２０２と、遅延しているパス２０４が含まれている。先行するパス２０２に関しては、有効シンボル区間と第１の時間枠Ｗ１とが一致している。遅延しているパス２０４に関しては、有効シンボル区間と第１の時間枠Ｗ１とは一致していない。しかし、第１の時間枠Ｗ１に含まれるパス２０４のガードインターバルの部分は、後続の有効シンボル区間の末尾部分の複製である。従って、第１の時間枠Ｗ１の範囲内には、同一のシンボルに関する信号のみが存在することとなる。従って、第１高速フーリエ変換部１２６は、シンボル間干渉を生じることなく計算を行い、出力信号を加算部１３０に与えることができる。
【００１６】
一方、第２ＦＦＴ窓設定部１２２では、タイミング判定部１１８からの情報に基づいて、遅延しているパス２０４のＯＦＤＭシンボルの先頭から、一定期間にわたる第２の時間枠Ｗ２を設定する。このような時間枠を利用しても受信信号を復調することが可能である。この一定期間も、ＯＦＤＭ有効シンボル区間である１／ｆ０の期間に等しい。第２高速フーリエ変換部１２８では、この第２の時間枠Ｗ２のタイミングで高速フーリエ変換が行われる。２つのパス２０２，２０４に関し、有効シンボル区間と第２の時間枠Ｗ１は一致していないが、シンボル間干渉を生じることなく高速フーリエ変換の計算を行うことが可能である。上述したように、ＯＦＤＭシンボルのガードインターバルの部分には、後続の有効シンボル区間の末尾部分が複製されているためである。従って、第２高速フーリエ変換部１２８も、シンボル間干渉に影響されずに、出力信号を加算部１３０に与えることができる。
【００１７】
以後、加算部１３０及び位相調整部１３２により、各高速フーリエ変換部１２６，１２８からの出力が同相で合成され、並列直列変換部１３４により変換された直列の信号系列が、後段の復調部１１２に与えられる。
【００１８】
次に、受信信号に含まれるパス２０２，２０６の内、遅延しているパス２０６の遅延量がガードインターバルＴｇを超えていることを想定する。この場合に、第１ＦＦＴ窓設定部１２０で設定される第１の時間枠Ｗ１は、上記の場合と同様に、先行するパスのガードインターバルの終了時点から一定期間（１／ｆ０）に等しく設定される。従って、先行するパス２０２に関しては、第１の時間枠Ｗ１と有効シンボル区間とが一致している。しかしながら、遅延しているパス２０６に対しては、第１の時間枠Ｗ１内に、隣接するシンボルの信号が含まれている。このため、第１高速フーリエ変換部１２６の出力に、シンボル間干渉の影響ＮＡが導入されることとなる。
【００１９】
第２ＦＦＴ窓設定部１２２で設定される第２の時間枠Ｗ２’は、遅延しているパス２０６のＯＦＤＭシンボルの先頭から一定期間（１／ｆ０）に等しく設定される。遅延しているパス２０６に関しては、第２の時間枠Ｗ２’の範囲内に、同一のシンボルに関する信号のみが含まれている。しかしながら、先行するパス２０２に対しては、第２の時間枠Ｗ２’内に隣接するシンボルの信号が含まれている。このため、第２高速フーリエ変換部１２８の出力には、シンボル間干渉の影響ＮＢが導入される。
【００２０】
加算部１３０は、シンボル間干渉の影響を受けた信号どうしを加算することとなる。この加算部１３０で加算された加算信号には、第１及び第２の時間枠Ｗ１，Ｗ２’の共通する区間で算出された同一シンボルの信号成分Ｓと、シンボル間干渉によるノイズ成分Ｎが含まれる。同一シンボルの信号成分Ｓに関しては、加算部１３０等により同相で加算され、加算される前よりも大きな振幅（理想的には２倍）にすることが可能である。ノイズ成分Ｎに関しては、第１の時間枠Ｗ１によるＦＦＴ計算で導入されたシンボル間干渉成分ＮＡと、第２の時間枠Ｗ２’によるＦＦＴ計算で導入されたシンボル間干渉成分ＮＢとが加算される。これらのシンボル間干渉成分ＮＡ，ＮＢは、何らの相関性も有しないので、各シンボル間干渉成分は、互いに無関係な振幅及び位相を有する。両者を加算した後に、たとえノイズ成分の振幅が増加したとしても、その増加する比率は、信号成分Ｓの振幅が増加する比率ほど大きなものではない。したがって、加算部１３０からの加算出力は、加算する前の信号よりも良好な信号品質を有し、例えば良好な信号雑音比Ｓ／Ｎや信号干渉比Ｓ／（Ｓ＋Ｉ）等を有する。
【００２１】
本実施例による効果は、上記のようにガードインターバルを超えて遅れて到来するパスが受信信号に含まれている場合に顕著であるが、遅延量がガードインターバルの範疇に収まる場合にも有利な効果を奏する。上述したように、第１の時間枠Ｗ１及び第２の時間枠Ｗ２は、時間的にずれている。このため、第１の時間枠Ｗ１でのＦＦＴ計算でのみ導入される熱雑音成分ＮＣと、第２の時間枠Ｗ２でのＦＦＴ計算でのみ導入される熱雑音成分ＮＤも、互いに相関性はなく、独立した振幅及び位相を有する。加算部１３０にてこれら熱雑音成分ＮＤとＮＣを加算した場合も、加算後の熱雑音成分に関する振幅は、加算する前の各振幅の絶対値を加算したものより小さくなる。従って、本実施例によれば、異なる時間枠でフーリエ変換された信号を同相加算することで、シンボル間干渉や熱雑音その他の雑音成分を抑制することが可能になる。
【００２２】
［第２実施例］
図３は、本願第２実施例による干渉抑制装置を含む受信装置のブロック図を示す。受信装置３００は、無線信号を受信するアンテナ部３０２と、このアンテナ部３０２に接続された無線部３０４を有する。無線部３０４では、帯域制限処理及び周波数変換等のフロントエンドとしての処理が行われる。受信装置３００は、無線部３０４からのアナログ信号をディジタル信号に変換するアナログディジタル変換部３０６を有する。受信装置３００は、アナログディジタル変換部３０６の出力に接続されるタイミング部３０８を有し、ＯＦＤＭ信号に含まれるパスに関するタイミングの判定等を行う。受信装置３００は、アナログディジタル変換部３０６の出力に接続され、受信信号を補償する受信信号補償部３１２を有する。受信装置１００は、受信信号補償部３１２の出力信号に接続されるフーリエ変換部３１０を有し、これは、タイミング部３０８からのタイミング情報を利用して、高速フーリエ変換を行う。受信信号補償部３１２は、本願第２実施例による干渉抑制装置に相当する。
【００２３】
受信信号補償部３１２は、加算部３１４を有し、この加算部３１４の出力は、後段のフーリエ変換部３１０に接続される。加算部３１４は、４つの入力を有し、その内の１つは、主信号乗算器３１６の出力に接続される。第１乗算器３１６は、アナログディジタル変換部３０６の出力に、所定の重み係数ｗ０を乗算し、それを出力する。受信信号補償部３１２は、直列に接続された第１遅延部３１８、第２遅延部３２０及び第３遅延部３２２を有し、第１遅延部３１８の入力は、アナログディジタル変換部３０６の出力に接続される。第１遅延部３１８は、入力された信号を所定の第１期間Ｔ１だけ遅延させ、第２遅延部３２０は所定の第２期間Ｔ２だけ、第３遅延部３２２は所定の第３期間Ｔ３だけ遅延させる。
【００２４】
受信信号補償部３１２は、第１遅延部３１８の出力に接続された第１乗算器３２４を有し、これは、入力された信号に所定の重み係数ｗ１を乗算し、それを加算部３１４の第２の入力に与える。受信信号補償部３１２は、第２遅延部３２０の出力に接続された第２乗算器３２６を有し、これは、入力された信号に所定の重み係数ｗ２を乗算し、それを加算部３１４の第３の入力に与える。受信信号補償部３１２は、第３遅延部３２２の出力に接続された第３乗算器３２８を有し、これは、入力された信号に所定の重み係数ｗ３を乗算し、それを加算部３１４の第４の入力に与える。
【００２５】
図４は、ＯＦＤＭ信号に含まれる２つのパスの間の関係を示す図である。説明の便宜上、受信信号に２つのパス４０２と４０４が含まれており、遅延しているパス４０４は、ガードインターバルＧＩを超えて遅れて到来しているものとする。受信装置３００で行われる高速フーリエ変換は、所定の時間枠Ｗ１にて行われ、これは、先行するパス４０２のＯＦＤＭシンボルのガードインターバルＧＩの終了時点から、有効シンボル区間に相当する一定期間（１／ｆ０）であるように、タイミング部３０８にて設定される。
【００２６】
所定の時間枠Ｗ１は、先行するパス４０２に対しては有効シンボル区間に一致する。しかしながら、所定の時間枠Ｗ１は、遅延しているパス４０４に対しては、隣接するシンボルの信号Ｉを包含している。高速フーリエ変換部３３０におけるＦＦＴ計算では、この信号Ｉに起因して、シンボル間干渉が生じてしまう。
【００２７】
ところで、ＯＦＤＭシンボルでは、ガードインターバルに続く有効シンボル区間の末尾部分を複製したものが、そのガードインターバルを形成している。従って、遅延しているパス４０４の中のシンボル間干渉を生じさせる信号Ｉは、信号Ｉを含むＯＦＤＭシンボルのガードインターバルにも含まれている。これは、信号Ｂとして図示されている。更に、先行するパス４０２の中にも、信号Ｉと同じものが存在する。１つは、信号Ｉに対して、パス間の遅延量Ｔ１だけ先行した時点の信号Ａであり、もう１つは、そのＯＦＤＭシンボルのガードインターバルに含まれている信号Ｃである。信号Ｉと信号Ａとの間の遅延量は、上述したように、パス間の遅延量Ｔ１である。信号Ｉと信号Ｂとの間の遅延量は、有効シンボル区間（１／ｆ０）に等しく、この区間とパス間の遅延量Ｔ１との差分をＴ２とする（Ｔ２＝１／ｆ０−Ｔ１）。更に、信号Ｉと信号Ｃとの間の遅延量は、有効シンボル区間（１／ｆ０）とパス間の遅延量（Ｔ１）との和に等しい。なお、信号Ｂと信号Ｃとの間の遅延量Ｔ３は、信号Ｉと信号Ａとの間の遅延量Ｔ１に等しい。このように、シンボル間干渉の原因となる信号Ｉと同一の信号は、受信信号を所定の期間だけ遅延させることで得られる。従って、受信信号を適切に遅延させ、重み付けして加算すれば、シンボル間干渉を低減させることが可能になる。
【００２８】
図３を参照するに、先ず、第１遅延部３１８では、パス間の遅延量Ｔ１だけ遅延させる。従って、第１遅延部３１８及び第１乗算部３２４は、先行するパス４０２の信号Ａを利用して、干渉を抑制しようとする信号経路に相当する。第２遅延部３２０では、更にＴ２の期間だけ遅延させる。上述したように、パス間の遅延量Ｔ１とＴ２を加算すると、有効シンボル区間（１／ｆ０）に等しくなる。従って、第２遅延部３２０及び第２乗算部３２６は、遅延しているパス４０４の信号Ｂを利用して、干渉を抑制しようとする信号経路に相当する。第３遅延部３２２では、更にＴ３の期間だけ遅延させる。第３遅延部３２２及び第２乗算部３２８は、先行するパス４０２の信号Ｃを利用して、干渉を抑制しようとする信号経路に相当する。
【００２９】
なお、図３に示す実施例では、シンボル間干渉の原因となる信号Ｉと同一の信号Ａ，Ｂ，Ｃに関する信号経路の総てを加算部３１４に入力するよう図示されているが、このことは本発明に必須ではなく、それらの一部を利用することも可能である。
【００３０】
ところで、図４で想定した高速フーリエ変換のための時間枠Ｗ１は、先行するパスの有効シンボル区間に適合するよう設定していた。しかしながら、これとは異なる時間枠を用いて高速フーリエ変換を行うことも可能である。例えば、図２で説明したように、時間枠は、遅延しているパスの先頭から一定期間とすることも可能である。
【００３１】
図５は、そのような時間枠Ｗ２’を採用した場合のＯＦＤＭ信号に含まれる２つのパス５０２，５０４の間の関係を示す図である。この場合には、先行するパス５０２のガードインターバル内の信号Ｉが、シンボル間干渉の原因となる。図４で説明したのと同様に、この信号Ｉと同一の信号が、他の部分にも存在する。信号Ｉは、ガードインターバル内の信号であるため、そのガードインターバルに続く有効シンボル区間の末尾部分に、信号Ｉと同一の信号Ｂが存在する。更に、遅延しているパス５０４の中にも、信号Ｉと同じものが存在する。１つは、信号Ｉに対して、パス間の遅延量Ｔ１だけ遅延した時点の信号Ａであり、もう１つは、その有効シンボル区間の末尾部分に含まれている信号Ｃである。信号Ｉと信号Ａとの間の遅延量は、パス間の遅延量Ｔ１である。信号Ｉと信号Ｂとの間の遅延量は、有効シンボル区間（１／ｆ０）に等しく、この区間とパス間の遅延量Ｔ１との差分をＴ２とする（Ｔ２＝１／ｆ０−Ｔ１）。更に、信号Ｉと信号Ｃとの間の遅延量は、有効シンボル区間（１／ｆ０）とパス間の遅延量（Ｔ１）との和に等しい。なお、信号Ｂと信号Ｃとの間の遅延量Ｔ３は、信号Ｉと信号Ａとの間の遅延量Ｔ１に等しい。このように、シンボル間干渉の原因となる信号Ｉと同一の信号は、受信信号を所定の期間だけ遅延させることで得られる。従って、図４で説明したのと同様にこの場合も、受信信号を適切に遅延させ、重み付けして加算すれば、シンボル間干渉を低減させることが可能になる。
【００３２】
図６は、受信信号補償部の変形例を示す。受信信号補償部６１２は、加算部６１４を有し、この加算部６１４の出力は、後段のフーリエ変換部に接続される。加算部６１４は、４つの入力を有し、その内の１つは、主信号乗算器６１６の出力に接続される。第１乗算器６１６は、アナログディジタル変換部の出力に、所定の重み係数ｗ０を乗算し、それを出力する。受信信号補償部６１２は、直列に接続された第１遅延部６１８、第２遅延部６２０及び第３遅延部６２２を有し、第１遅延部６１８の入力は、アナログディジタル変換部の出力に接続される。第１遅延部６１８は、入力された信号を所定の第１期間だけ遅延させ、第２遅延部６２０は所定の第２期間だけ、第３遅延部６２２は所定の第３期間だけ遅延させる。
【００３３】
受信信号補償部６１２は、第１遅延部６１８の出力に接続された第１乗算器６２４を有し、これは、入力された信号に所定の重み係数ｗ１を乗算し、それを加算部６１４の第２の入力に与える。受信信号補償部６１２は、第２遅延部６２０の出力に接続された第２乗算器６２６を有し、これは、入力された信号に所定の重み係数ｗ２を乗算し、それを加算部６１４の第３の入力に与える。受信信号補償部６１２は、第３遅延部６２２の出力に接続された第３乗算器６２８を有し、これは、入力された信号に所定の重み係数ｗ３を乗算し、それを加算部６１４の第４の入力に与える。
【００３４】
更に、第１遅延部６１８の出力と第１乗算器６２４との間には第１スイッチ部６３０が設けられている。同様に、第２遅延部６２０の出力と第２乗算器６２６との間には第２スイッチ部６３２が、第３遅延部６２２の出力と第３乗算器６２８との間には第３スイッチ部６３４が設けられている。受信信号補償部６１２は、タイミング部からのタイミング情報を利用して、第１ないし第３スイッチ部６３０ないし６３４の開閉を制御する制御部６３６を有する。
【００３５】
図４及び図５で説明したように、シンボル間干渉を生じさせる信号Ｉは、一定の期間内でのみ生じる。その一定の期間Ｔｉは、パス間の遅延差Ｔ１からガードインターバルＴｇを減算することによって得られる（Ｔｉ＝Ｔ１−Ｔｇ）。従って、加算部６１４にて、信号Ａ，Ｂ，Ｃに関する信号経路の信号を加算する際に、その一定の期間（Ｔｉ）に合わせてスイッチ部の開閉を制御することが、干渉の抑制に有利である。例えば、干渉を生じさせる信号Ｉと同一内容の信号Ａが得られる場合にのみスイッチ部６３０を閉じて、符号を反転する重み係数ｗ１を乗じて加算部６１４に入力することが可能である。
【００３６】
なお、本実施例では加算部３１４，６１４の後に高速フーリエ変換が行われるよう図示されているが、加算する前に高速フーリエ変換を行うことも可能である。例えば、各乗算部と加算部の間にそれぞれ高速フーリエ変換部を挿入することが可能である。また、各遅延部の出力と対応する乗算部との間に高速フーリエ変換部を設けることも可能である。
【００３７】
［第３実施例］
図７は、本願第３実施例による干渉抑制装置を含む受信装置のブロック図を示す。概して、本実施例は上記の第１及び第２実施例を結合させたものである。受信装置７００は、無線信号を受信するアンテナ部７０２と、このアンテナ部７０２に接続された無線部７０４を有する。無線部７０４では、帯域制限処理及び周波数変換等のフロントエンドとしての処理が行われる。受信装置７００は、無線部７０４からのアナログ信号をディジタル信号に変換するアナログディジタル変換部７０６を有する。受信装置７００は、アナログディジタル変換部７０６の出力に接続されるタイミング部７０８を有し、これは、図１のタイミング部１０８に示すようなものであり、ＯＦＤＭ信号に含まれるパスに関するタイミングの判定等を行う。受信装置７００は、アナログディジタル変換部７０６の出力に接続される受信信号補償部７１０を有し、これは、タイミング部７０８からのタイミング情報を利用して受信信号を補償する。受信装置７００は、受信信号補償部７１０の出力に接続され、タイミング部７０８からのタイミング情報を利用して、高速フーリエ変換を行うフーリエ変換部７１２を有する。受信装置７００は、フーリエ変換部７１２の出力に接続され、復調処理を行う復調部７１４を有する。
【００３８】
受信信号補償部７１０は、ディジタルアナログ変換部７０６の出力に接続され、タイミング部７０８からのタイミング情報を利用して、受信信号の補償を行う第１補償部７１６を有する。同様に、受信信号補償部７１０は、ディジタルアナログ変換部７０６の出力に接続され、タイミング部７０８からのタイミング情報を利用して、受信信号の補償を行う第２補償部７１８を有する。第１及び第２補償部７１６，７１８の構成は、図３又は図６に示されるような受信信号補償部３１２，６１２と同様である。
【００３９】
高速フーリエ変換部７１２は、第１補償部７１６の出力に接続され、タイミング部７０８からのタイミング情報を利用して、高速フーリエ変換を行う第１高速フーリエ変換部７２０を有する。同様に、高速フーリエ変換部７１２は、第２補償部７１８の出力に接続され、タイミング部７０８からのタイミング情報を利用して、高速フーリエ変換を行う第２高速フーリエ変換部７２２を有する。第１及び第２高速フーリエ変換部７２０，７２２からの各出力は、加算部７２４にて同相で加算され、復調部７１４に与えられる。
【００４０】
本実施例では、第１高速フーリエ変換部７２０が、受信信号中の先頭パスのＯＦＤＭシンボルの有効シンボル区間に合わせて、高速フーリエ変換を行うように、タイミング部７０８が第１高速フーリエ変換部７２０にタイミング情報を与える。このようなフーリエ変換の時間枠に対しては、図４で説明したような位置関係にある信号Ｉ，Ａ，Ｂ，Ｃが、シンボル間干渉を生じさせる。図３又は図６に示されるような受信信号補償部である第１補償部７１２は、そのような信号を抑制するよう形成されるものである。同様に、タイミング部７０８は、第２高速フーリエ変換部７２０が、受信信号中の最も遅延しているパスのＯＦＤＭシンボルの先頭から一定期間（有効シンボル区間）の間に高速フーリエ変換を行うように、第１高速フーリエ変換部７２２にタイミング情報を与える。このようなフーリエ変換の時間枠に対しては、図５で説明したような位置関係にある信号Ｉが、シンボル間干渉を生じさせる。図３又は図６に示されるような受信信号補償部である第２補償部７１８は、そのような信号を抑制するよう形成されるものである。
【００４１】
本実施例によれば、受信信号補償部７１０にて干渉を生じさせる信号部分Ｉが抑制された後に、高速フーリエ変換部７１２にて異なるＦＦＴ窓で計算されたフーリエ変換出力が同相で加算されるので、いっそう効果的に干渉の抑制された信号を復調部７１４に与えることが可能になる。
【００４２】
以上のように、本願実施例によれば、簡易な手法で干渉を抑制することが可能になり、そのための演算負担も少なくて済む。従って、従来懸念されていたような回路規模や電力消費の増大に関する問題を軽減させることが可能になる。本願実施例によれば、受信信号中にガードインターバルを超えて遅れて到来するパスが含まれていたとしても、効果的にシンボル間干渉を抑制することが可能になる。このことは、本願実施例によれば、現在設定されているガードインターバルを短くしたとしても、それを超えて遅れて到来するパスによる干渉を抑制し得ることを意味する。
【００４３】
例えば、第２実施例によれば、パス間の遅延量が、設定されているガードインターバルの長さＴｇの２以内であれば（遅延量が２Ｔｇの場合は、信号Ｉの部分がガードインターバルＴｇの長さに等しくなる。）、シンボル間干渉を抑制することが可能である。従来の手法では、ガードインターバル長がＴｇである場合に、パス間の遅延がＴｇ以内であればシンボル間干渉が充分に抑制されていた。本実施例によれば、ガードインターバル長をＴｇ／２にしたとしても、パス間の遅延がその２倍以内（Ｔｇ／２×２＝Ｔｇ以内）であればシンボル間干渉を抑制することができる。すなわち、Ｔｇ以内のパスの遅延を許容するようにシステムを設計する際に、本願実施例によれば、ガードインターバルを従来の１／２にすることが可能になる。これにより、例えば伝送速度を向上させることが可能になる。
【００４４】
上記の各実施例で説明したパスの数は、簡単のため２つであることを想定していたが、このことは本発明に必須ではなく、受信信号に２以上のパスが含まれる場合に本発明を適用することが可能である。その場合には、例えば第１の時間枠Ｗ１は、最も先行するパスの有効シンボル区間に適合するように設定される。また、第２の時間枠Ｗ２は、最も遅く到来するパスの先頭から始まるよう設定される。更に、第１及び第３実施例では、高速フーリエ変換部は２つであったが、更に多くのフーリエ変換部を用意して、様々な時間枠でＦＦＴ計算を算出し、それらを同相で加算することも可能である。
【００４５】
以下、本発明が教示する手段を列挙する。
【００４６】
（付記１） ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記フーリエ変換を行うための第１の時間枠及び第２の時間枠を設定するタイミング設定手段と、
前記第１の時間枠にてフーリエ変換を行う第１フーリエ変換手段と、
前記第１の時間枠とは別に設定される前記第２の時間枠にてフーリエ変換を行う第２フーリエ変換手段と、
前記第１及び第２フーリエ変換手段からそれぞれ出力される信号を、前記ＯＦＤＭ信号のサブキャリア毎に加算することで、出力信号を形成する加算手段
を有することを特徴とする干渉抑制装置。
【００４７】
（付記２） 前記第１の時間枠が、前記ＯＦＤＭ信号に含まれる第１及び第２のパスの間で先行する方の第１のパスにおけるガードインターバルの終了時点以降の一定期間に等しく設定され、
前記第２の時間枠が、前記第２のパスにおけるガードインターバルの開始時点以降の一定期間に等しく設定されることを特徴とする付記１記載の干渉抑制装置。
【００４８】
（付記３） ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記ＯＦＤＭ信号を所定の第１期間だけ遅延させる遅延手段と、
前記遅延手段の出力信号に重み因子を乗算する乗算手段と、
前記ＯＦＤＭ信号と前記乗算手段の出力信号とを加算し、前記フーリエ変換のための信号を出力する加算手段
を有することを特徴とする干渉抑制装置。
【００４９】
（付記４） 前記所定の第１期間が、前記ＯＦＤＭ信号に含まれる第１のパス及び第２のパスの間の遅延量に等しく設定されることを特徴とする付記３記載の干渉抑制装置。
【００５０】
（付記５） 前記所定の第１期間が、ＯＦＤＭシンボルのガードインターバルの終了時点以降の有効シンボル区間に等しく設定されることを特徴とする付記３記載の干渉抑制装置。
【００５１】
（付記６） 前記所定の第１期間が、前記ＯＦＤＭ信号に含まれる第１のパス及び第２のパスの間の遅延量と、ＯＦＤＭシンボルのガードインターバルの終了時点以降の有効シンボル区間との和に等しく設定されることを特徴とする付記３記載の干渉抑制装置。
【００５２】
（付記７） 更に、前記遅延手段を経由する信号経路の前記加算手段への接続を制御する制御手段を有することを特徴とする付記３記載の干渉抑制装置。
【００５３】
（付記８） 前記制御手段が、所定の第２期間内に得られる前記乗算手段からの出力信号が、前記加算手段の出力信号に寄与するように、前記接続を制御するよう形成されることを特徴とする付記７記載の干渉抑制装置。
【００５４】
（付記９） 前記所定の第２期間が、前記ＯＦＤＭ信号に含まれる第１のパス及び第２のパスの間の遅延量と、ガードインターバルとの差分に等しく設定されることを特徴とする付記８記載の干渉抑制装置。
【００５５】
（付記１０） 付記１記載の干渉抑制装置より成る第１手段と、付記３記載の干渉抑制装置より成る第２手段とを有する干渉抑制システムであって、
前記第１手段の出力信号が、前記第２手段に入力されるよう形成されることを特徴とする干渉抑制システム。
【００５６】
（付記１１） 各サブキャリア信号内にガードインターバルを含む、直交周波数分割多重された信号を受信する受信機において、
受信信号から直接波又は遅延波のうち少なくとも２波について基準タイミングを抽出するタイミング抽出手段と、
前記基準タイミングに基いて、前記２波のうち早い方については前記ガードインターバルを含まずにフーリエ変換処理を行い、前記２波のうち遅い方については、前記ガードインターバルの少なくとも一部を含んでフーリエ変換処理を行うフーリエ変換処理手段と、
を備えたことを特徴とする受信機。
【００５７】
（付記１２） 各サブキャリア信号の各シンボル間に後続シンボルの後部と同様の信号を挿入したガードインターバルを含む、直交周波数分割多重された信号を受信する受信機において、
受信信号のうち第１波と、その遅延波であって前記ガードインターバルの時間以上遅延した第２波についてそれぞれフーリエ変換処理を行うフーリエ変換処理手段と、
各フーリエ変換された信号を加算する加算手段と、
を備え、前記第２波についてのフーリエ変換の開始タイミングをガードインターバル内としたことを特徴とする受信機。
【００５８】
【発明の効果】
以上のように本発明によれば、ＯＦＤＭ信号のガードインターバルを短く設定することが可能になる。また、ＯＦＤＭ信号を受信する受信装置における、干渉を低減させるための演算負担が、従来よりも軽減される。
【００５９】
【図面の簡単な説明】
【図１】図１は、本願第１実施例による干渉抑制装置を含む受信装置のブロック図を示す。
【図２】図２は、ＯＦＤＭ信号中のパスとフーリエ変換の時間枠との関係を示す図である。
【図３】図３は、本願第２実施例による干渉抑制装置を含む受信装置のブロック図を示す。
【図４】図４は、ＯＦＤＭ信号に含まれる２つのパスの間の関係を示す図である。
【図５】図５は、ＯＦＤＭ信号に含まれる２つのパスの間の関係を示す図である。
【図６】図６は、受信信号補償部の変形例のブロック図を示す。
【図７】図７は、本願第３実施例による干渉抑制装置を含む受信装置のブロック図を示す。
【符号の説明】
１００ 受信装置
１０２ アンテナ
１０４ 無線部
１０６ アナログディジタル変換部
１０８ タイミング部
１１０ フーリエ変換部
１１２ 復調部
１１４ 干渉抑制装置
１１６ 相関計算部
１１８ タイミング判定部
１２０ 第１ＦＦＴ窓設定部
１２２ 第２ＦＦＴ窓設定部
１２４ 直列並列変換部
１２６ 第１高速フーリエ変換部
１２８ 第２高速フーリエ変換部
１３０ 加算部
１３２ 位相調整部
１３４ 並列直列変換部
２０２，２０４，２０６ パス
３００ 受信装置
３０２ アンテナ
３０４ 無線部
３０６ アナログディジタル変換部
３０８ タイミング部
３１０ フーリエ変換部
３１２ 受信信号補償部
３１４ 加算部
３１６，３２４，３２６，３２８ 乗算部
３１８，３２０，３２２ 遅延部
４０２，４０４ パス
５０２，５０４ パス
６１２ 受信信号調整部
６１４ 加算部
６１６，６２４，６２６，６２８ 乗算部
６１８，６２０，６２２ 遅延部
６３０，６３２，６３４ スイッチ部
６３６ 制御部
７００ 受信装置
７０２ アンテナ
７０４ 無線部
７０６ アナログディジタル変換部
７０８ タイミング部
７１０ 受信信号補償部
７１２ フーリエ変換部
７１４ 復調部
７１６ 第１補償部
７１８ 第２補償部
７２０ 第１高速フーリエ変換部
７２２ 第２高速フーリエ変換部
７２４ 加算部
【発明の属する技術分野】
本発明は、移動体通信の技術分野に関し、特に、直交周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）された信号（以下、「ＯＦＤＭ信号」と称す。）を良好に受信するための干渉抑制装置及び干渉抑制システムに関する。
【０００２】
【従来の技術】
移動体通信環境では、送信機から無線送信された信号は、地面や建物その他の障害物により反射され、複数の伝搬経路を通じて受信機に到達する。従って、そのようなマルチパス伝搬環境であっても、信号を良好に受信できるようシステムを構築する必要がある。マルチキャリア伝送方式はこのような趣旨に沿う技術であり、とりわけ直交周波数分割多重（ＯＦＤＭ）方式は当該技術分野で特に有望視されている。
【０００３】
ＯＦＤＭ方式で伝送される信号は、一連のＯＦＤＭシンボル系列より成り、各ＯＦＤＭシンボルは、ガードインターバル（ＧＩ）とそれ以降の有効シンボル区間を含む。ＯＦＤＭ方式は、原理的には、受信信号に含まれる複数のパス（マルチパス）どうしの間の遅延量が、ガードインターバルの範疇にあるならば、受信信号を高品質に復元することを可能にする。しかしながら、受信信号中にガードインターバルを超えて遅れて到来するパスが存在すると、シンボル間干渉に起因して、受信信号の品質が急激に劣化してしまう。従って、ガードインターバルが、総てのパスに関する遅延量を包含するように設定されるならば、そのような不都合は生じないかもしれない。しかしながら、ガードインターバルを過度に長くすることは、伝送容量を大きくし、周波数を有効に利用する等の観点から好ましいことではない。
【０００４】
この点に関し、非特許文献１及び２に開示されているように、マルチパス干渉キャンセラ（ＭＰＩＣ）を用いて、ガードインターバルを超えて遅れて到来するパスによる干渉を低減させる技術がある。しかしながら、このような手法は、復調後の各サブキャリアの信号を仮判定し、チャネル推定結果を加味することで、歪みの少ない信号（レプリカ）を推定し、それを用いて再度フーリエ変換及び復調処理等を行うことを要する。従って、干渉を低減させるための演算負担が大きく、回路規模や消費電力等も大きくなってしまうという問題点がある。
【０００５】
【非特許文献１】
上杉、「ＯＦＤＭ用マルチパス干渉キャンセラの基本性能」、２００２年電子情報通信総合大会、Ｂ−５−１８２
【０００６】
【非特許文献２】
須山、鈴木、府川、「ガードインターバルを超える遅延プロファイルのマルチパス環境に対するＯＦＤＭ受信方式」、２００２年電子情報通信総合大会、Ｂ−５−１６９
【０００７】
【発明が解決しようとする課題】
本願の課題は、ＯＦＤＭ方式に対応した受信装置に用いて好適な干渉抑制装置及び干渉抑制システムを提供することである。
【０００８】
本願の別の課題は、ＯＦＤＭ信号を受信する受信装置における、干渉を低減させるための演算負担を従来よりも軽減することの可能な干渉抑制装置及び干渉抑制システムを提供することである。
【０００９】
【課題を解決するための手段】
本発明によれば、
ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記フーリエ変換を行うための第１の時間枠及び第２の時間枠を設定するタイミング設定手段と、
前記第１の時間枠にてフーリエ変換を行う第１フーリエ変換手段と、
前記第１の時間枠とは別に設定される前記第２の時間枠にてフーリエ変換を行う第２フーリエ変換手段と、
前記第１及び第２フーリエ変換手段からそれぞれ出力される信号を、前記ＯＦＤＭ信号のサブキャリア毎に加算することで、出力信号を形成する加算手段
を有することを特徴とする干渉抑制装置
が、提供される。
【００１０】
【発明の実施の形態】
［第１実施例］
図１は、本願第１実施例による干渉抑制装置を含む受信装置のブロック図を示す。受信装置１００は、無線信号を受信するアンテナ部１０２と、このアンテナ部１０２に接続された無線部１０４を有する。無線部１０４では、帯域制限処理及び周波数変換等のフロントエンドとしての処理が行われる。受信装置１００は、無線部１０４からのアナログ信号をディジタル信号に変換するアナログディジタル変換部１０６を有する。受信装置１００は、アナログディジタル変換部１０６の出力に接続されるタイミング部１０８を有し、これは、ＯＦＤＭ信号に含まれるパスに関するタイミングの判定等を行う。受信装置１００は、アナログディジタル変換部１０６の出力に接続される高速フーリエ変換部１１０を有し、これは、タイミング部１０８からのタイミング情報を利用して、高速フーリエ変換を行う。受信装置１００は、フーリエ変換部１１０の出力に接続され、更なる復調処理を行う復調部１１２を有する。主に、フーリエ変換部１１０及びタイミング部１０８は、本願第１実施例による干渉抑制装置１１４を形成する。
【００１１】
タイミング部１０８は、アナログディジタル変換部１０６の出力信号を利用して相関計算を行う相関部１１６を有する。タイミング部１０８は、相関計算部１１６の出力に接続されるタイミング判定部１１８を有する。タイミング判定部１１８は、相関計算の結果に基づいて、受信信号に含まれる複数のパスのタイミングや遅延量を判定する。タイミング部１０８は、タイミング判定部１１８に接続された第１及び第２のＦＦＴ窓設定部１２０，１２２を有する。第１及び第２のＦＦＴ窓設定部１２０，１２２は、タイミング判定部１１８で判定された様々なパスに関するタイミングを利用して、高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ）を行うための時間枠又は窓（ｗｉｎｄｏｗ）を設定する。本実施例では、２つの時間枠にわたってフーリエ変換が行われるので、それらを設定するために２つのＦＦＴ窓設定部が用意されている。
【００１２】
フーリエ変換部１１０は、アナログディジタル変換部１０６の出力に接続される直列並列変換部１２４を有し、これは、アナログディジタル変換部１９６からの直列の信号系列を、サブキャリア数に関連する複数の並列の信号系列に変換する。フーリエ変換部１１０は、直列並列変換部１２４の並列出力に接続される第１高速フーリエ変換部１２６を有し、これは、並列出力に対して第１のＦＦＴ窓設定部１２０にて設定された第１の時間枠で高速フーリエ変換を行う。フーリエ変換部１１０は、直列並列変換部１２４の並列出力に接続される第２高速フーリエ変換部１２８を有し、これは、並列出力に対して第２のＦＦＴ窓設定部１２２にて設定された第２の時間枠で高速フーリエ変換を行う。
【００１３】
フーリエ変換部１１０は、第１及び第２高速フーリエ変換部１２６，１２８からの出力をサブキャリア毎に加算する複数の加算部１３０を有する。第２高速フーリエ変換部１２８と加算部１３０との間には、各加算部１３０毎に位相調整部１３２が設けられている。位相調整部１３２で調整される位相は、第１及び第２の時間枠の間の時間差Ｔ０に基づいて設定される。位相調整部１３２にて位相を調整することで、異なる時間枠でそれぞれ高速フーリエ変換された信号が、加算部１３０にて各成分毎に同相で加算されるようにすることが可能になる。なお、各位相調整部１３２では、サブキャリア毎に設定された位相が使用される。ｉ番目のサブキャリアに対して調整される位相φｉは、
φｉ＝２πｆｉＴ０
により計算され、ここで、ｆｉはサブキャリアの周波数であり、Ｔ０は第１及び第２の時間枠の間の時間差を示す。なお、本実施例では位相調整部１３２を第２高速フーリエ変換部１２８の出力に接続しているが、第１高速フーリエ変換部１２６の側に設けることも可能である。また、位相調整部を双方の出力に設けて位相を調整することも可能である。受信信号が位相変調されている場合には、第１及び第２のＦＦＴ処理の開始時点のずれに応じた移相量（例えば、ガードインターバルＧＩの長さに相当する移相量）を、各周波数に対応する信号のそれぞれについて補償する必要もある。いずれにせよ、各高速フーリエ変換部からの出力を、加算部１３０にてサブキャリア毎に同相で加算することができればよい。フーリエ変換部１１０は、各加算部１３０の出力に接続される並列直列変換器１３４を有し、これは、並列の信号系列を直列の信号系列に変換し、それを後段の復調部１１２に与える。
【００１４】
以下、図１及び図２を参照しながら、本実施例における動作を説明する。図２は、ＯＦＤＭ信号とフーリエ変換の時間枠との関係を示す図である。説明を簡単にするため、先ず、ＯＦＤＭ信号中に２つのパス２０２，２０４が存在し、それらの間の時間差がガードインターバルの範疇に収まっているものとする。図中２つのパス２０２，２０４が別々に描かれているが、実際にはＯＦＤＭ信号中に混在している。
【００１５】
先ず、タイミング判定部１１８は、相関計算により受信信号中に２つのパスが含まれていることを判定し、それらのタイミングに関する情報を見出す。この情報に基づいて、第１ＦＦＴ窓設定部１２０では、先行するパス２０２のＯＦＤＭシンボルに対するガードインターバルＴｇの終了時点から、一定期間にわたる第１の時間枠Ｗ１を設定する。この一定期間は、ＯＦＤＭシンボルの有効シンボル区間である１／ｆ０の期間に等しく、ここで、ｆ０はサブキャリアどうしの間隔を表す周波数である。第１高速フーリエ変換部１２６では、この第１の時間枠Ｗ１のタイミングで高速フーリエ変換が行われる。目下の例では受信信号に、先行するパス２０２と、遅延しているパス２０４が含まれている。先行するパス２０２に関しては、有効シンボル区間と第１の時間枠Ｗ１とが一致している。遅延しているパス２０４に関しては、有効シンボル区間と第１の時間枠Ｗ１とは一致していない。しかし、第１の時間枠Ｗ１に含まれるパス２０４のガードインターバルの部分は、後続の有効シンボル区間の末尾部分の複製である。従って、第１の時間枠Ｗ１の範囲内には、同一のシンボルに関する信号のみが存在することとなる。従って、第１高速フーリエ変換部１２６は、シンボル間干渉を生じることなく計算を行い、出力信号を加算部１３０に与えることができる。
【００１６】
一方、第２ＦＦＴ窓設定部１２２では、タイミング判定部１１８からの情報に基づいて、遅延しているパス２０４のＯＦＤＭシンボルの先頭から、一定期間にわたる第２の時間枠Ｗ２を設定する。このような時間枠を利用しても受信信号を復調することが可能である。この一定期間も、ＯＦＤＭ有効シンボル区間である１／ｆ０の期間に等しい。第２高速フーリエ変換部１２８では、この第２の時間枠Ｗ２のタイミングで高速フーリエ変換が行われる。２つのパス２０２，２０４に関し、有効シンボル区間と第２の時間枠Ｗ１は一致していないが、シンボル間干渉を生じることなく高速フーリエ変換の計算を行うことが可能である。上述したように、ＯＦＤＭシンボルのガードインターバルの部分には、後続の有効シンボル区間の末尾部分が複製されているためである。従って、第２高速フーリエ変換部１２８も、シンボル間干渉に影響されずに、出力信号を加算部１３０に与えることができる。
【００１７】
以後、加算部１３０及び位相調整部１３２により、各高速フーリエ変換部１２６，１２８からの出力が同相で合成され、並列直列変換部１３４により変換された直列の信号系列が、後段の復調部１１２に与えられる。
【００１８】
次に、受信信号に含まれるパス２０２，２０６の内、遅延しているパス２０６の遅延量がガードインターバルＴｇを超えていることを想定する。この場合に、第１ＦＦＴ窓設定部１２０で設定される第１の時間枠Ｗ１は、上記の場合と同様に、先行するパスのガードインターバルの終了時点から一定期間（１／ｆ０）に等しく設定される。従って、先行するパス２０２に関しては、第１の時間枠Ｗ１と有効シンボル区間とが一致している。しかしながら、遅延しているパス２０６に対しては、第１の時間枠Ｗ１内に、隣接するシンボルの信号が含まれている。このため、第１高速フーリエ変換部１２６の出力に、シンボル間干渉の影響ＮＡが導入されることとなる。
【００１９】
第２ＦＦＴ窓設定部１２２で設定される第２の時間枠Ｗ２’は、遅延しているパス２０６のＯＦＤＭシンボルの先頭から一定期間（１／ｆ０）に等しく設定される。遅延しているパス２０６に関しては、第２の時間枠Ｗ２’の範囲内に、同一のシンボルに関する信号のみが含まれている。しかしながら、先行するパス２０２に対しては、第２の時間枠Ｗ２’内に隣接するシンボルの信号が含まれている。このため、第２高速フーリエ変換部１２８の出力には、シンボル間干渉の影響ＮＢが導入される。
【００２０】
加算部１３０は、シンボル間干渉の影響を受けた信号どうしを加算することとなる。この加算部１３０で加算された加算信号には、第１及び第２の時間枠Ｗ１，Ｗ２’の共通する区間で算出された同一シンボルの信号成分Ｓと、シンボル間干渉によるノイズ成分Ｎが含まれる。同一シンボルの信号成分Ｓに関しては、加算部１３０等により同相で加算され、加算される前よりも大きな振幅（理想的には２倍）にすることが可能である。ノイズ成分Ｎに関しては、第１の時間枠Ｗ１によるＦＦＴ計算で導入されたシンボル間干渉成分ＮＡと、第２の時間枠Ｗ２’によるＦＦＴ計算で導入されたシンボル間干渉成分ＮＢとが加算される。これらのシンボル間干渉成分ＮＡ，ＮＢは、何らの相関性も有しないので、各シンボル間干渉成分は、互いに無関係な振幅及び位相を有する。両者を加算した後に、たとえノイズ成分の振幅が増加したとしても、その増加する比率は、信号成分Ｓの振幅が増加する比率ほど大きなものではない。したがって、加算部１３０からの加算出力は、加算する前の信号よりも良好な信号品質を有し、例えば良好な信号雑音比Ｓ／Ｎや信号干渉比Ｓ／（Ｓ＋Ｉ）等を有する。
【００２１】
本実施例による効果は、上記のようにガードインターバルを超えて遅れて到来するパスが受信信号に含まれている場合に顕著であるが、遅延量がガードインターバルの範疇に収まる場合にも有利な効果を奏する。上述したように、第１の時間枠Ｗ１及び第２の時間枠Ｗ２は、時間的にずれている。このため、第１の時間枠Ｗ１でのＦＦＴ計算でのみ導入される熱雑音成分ＮＣと、第２の時間枠Ｗ２でのＦＦＴ計算でのみ導入される熱雑音成分ＮＤも、互いに相関性はなく、独立した振幅及び位相を有する。加算部１３０にてこれら熱雑音成分ＮＤとＮＣを加算した場合も、加算後の熱雑音成分に関する振幅は、加算する前の各振幅の絶対値を加算したものより小さくなる。従って、本実施例によれば、異なる時間枠でフーリエ変換された信号を同相加算することで、シンボル間干渉や熱雑音その他の雑音成分を抑制することが可能になる。
【００２２】
［第２実施例］
図３は、本願第２実施例による干渉抑制装置を含む受信装置のブロック図を示す。受信装置３００は、無線信号を受信するアンテナ部３０２と、このアンテナ部３０２に接続された無線部３０４を有する。無線部３０４では、帯域制限処理及び周波数変換等のフロントエンドとしての処理が行われる。受信装置３００は、無線部３０４からのアナログ信号をディジタル信号に変換するアナログディジタル変換部３０６を有する。受信装置３００は、アナログディジタル変換部３０６の出力に接続されるタイミング部３０８を有し、ＯＦＤＭ信号に含まれるパスに関するタイミングの判定等を行う。受信装置３００は、アナログディジタル変換部３０６の出力に接続され、受信信号を補償する受信信号補償部３１２を有する。受信装置１００は、受信信号補償部３１２の出力信号に接続されるフーリエ変換部３１０を有し、これは、タイミング部３０８からのタイミング情報を利用して、高速フーリエ変換を行う。受信信号補償部３１２は、本願第２実施例による干渉抑制装置に相当する。
【００２３】
受信信号補償部３１２は、加算部３１４を有し、この加算部３１４の出力は、後段のフーリエ変換部３１０に接続される。加算部３１４は、４つの入力を有し、その内の１つは、主信号乗算器３１６の出力に接続される。第１乗算器３１６は、アナログディジタル変換部３０６の出力に、所定の重み係数ｗ０を乗算し、それを出力する。受信信号補償部３１２は、直列に接続された第１遅延部３１８、第２遅延部３２０及び第３遅延部３２２を有し、第１遅延部３１８の入力は、アナログディジタル変換部３０６の出力に接続される。第１遅延部３１８は、入力された信号を所定の第１期間Ｔ１だけ遅延させ、第２遅延部３２０は所定の第２期間Ｔ２だけ、第３遅延部３２２は所定の第３期間Ｔ３だけ遅延させる。
【００２４】
受信信号補償部３１２は、第１遅延部３１８の出力に接続された第１乗算器３２４を有し、これは、入力された信号に所定の重み係数ｗ１を乗算し、それを加算部３１４の第２の入力に与える。受信信号補償部３１２は、第２遅延部３２０の出力に接続された第２乗算器３２６を有し、これは、入力された信号に所定の重み係数ｗ２を乗算し、それを加算部３１４の第３の入力に与える。受信信号補償部３１２は、第３遅延部３２２の出力に接続された第３乗算器３２８を有し、これは、入力された信号に所定の重み係数ｗ３を乗算し、それを加算部３１４の第４の入力に与える。
【００２５】
図４は、ＯＦＤＭ信号に含まれる２つのパスの間の関係を示す図である。説明の便宜上、受信信号に２つのパス４０２と４０４が含まれており、遅延しているパス４０４は、ガードインターバルＧＩを超えて遅れて到来しているものとする。受信装置３００で行われる高速フーリエ変換は、所定の時間枠Ｗ１にて行われ、これは、先行するパス４０２のＯＦＤＭシンボルのガードインターバルＧＩの終了時点から、有効シンボル区間に相当する一定期間（１／ｆ０）であるように、タイミング部３０８にて設定される。
【００２６】
所定の時間枠Ｗ１は、先行するパス４０２に対しては有効シンボル区間に一致する。しかしながら、所定の時間枠Ｗ１は、遅延しているパス４０４に対しては、隣接するシンボルの信号Ｉを包含している。高速フーリエ変換部３３０におけるＦＦＴ計算では、この信号Ｉに起因して、シンボル間干渉が生じてしまう。
【００２７】
ところで、ＯＦＤＭシンボルでは、ガードインターバルに続く有効シンボル区間の末尾部分を複製したものが、そのガードインターバルを形成している。従って、遅延しているパス４０４の中のシンボル間干渉を生じさせる信号Ｉは、信号Ｉを含むＯＦＤＭシンボルのガードインターバルにも含まれている。これは、信号Ｂとして図示されている。更に、先行するパス４０２の中にも、信号Ｉと同じものが存在する。１つは、信号Ｉに対して、パス間の遅延量Ｔ１だけ先行した時点の信号Ａであり、もう１つは、そのＯＦＤＭシンボルのガードインターバルに含まれている信号Ｃである。信号Ｉと信号Ａとの間の遅延量は、上述したように、パス間の遅延量Ｔ１である。信号Ｉと信号Ｂとの間の遅延量は、有効シンボル区間（１／ｆ０）に等しく、この区間とパス間の遅延量Ｔ１との差分をＴ２とする（Ｔ２＝１／ｆ０−Ｔ１）。更に、信号Ｉと信号Ｃとの間の遅延量は、有効シンボル区間（１／ｆ０）とパス間の遅延量（Ｔ１）との和に等しい。なお、信号Ｂと信号Ｃとの間の遅延量Ｔ３は、信号Ｉと信号Ａとの間の遅延量Ｔ１に等しい。このように、シンボル間干渉の原因となる信号Ｉと同一の信号は、受信信号を所定の期間だけ遅延させることで得られる。従って、受信信号を適切に遅延させ、重み付けして加算すれば、シンボル間干渉を低減させることが可能になる。
【００２８】
図３を参照するに、先ず、第１遅延部３１８では、パス間の遅延量Ｔ１だけ遅延させる。従って、第１遅延部３１８及び第１乗算部３２４は、先行するパス４０２の信号Ａを利用して、干渉を抑制しようとする信号経路に相当する。第２遅延部３２０では、更にＴ２の期間だけ遅延させる。上述したように、パス間の遅延量Ｔ１とＴ２を加算すると、有効シンボル区間（１／ｆ０）に等しくなる。従って、第２遅延部３２０及び第２乗算部３２６は、遅延しているパス４０４の信号Ｂを利用して、干渉を抑制しようとする信号経路に相当する。第３遅延部３２２では、更にＴ３の期間だけ遅延させる。第３遅延部３２２及び第２乗算部３２８は、先行するパス４０２の信号Ｃを利用して、干渉を抑制しようとする信号経路に相当する。
【００２９】
なお、図３に示す実施例では、シンボル間干渉の原因となる信号Ｉと同一の信号Ａ，Ｂ，Ｃに関する信号経路の総てを加算部３１４に入力するよう図示されているが、このことは本発明に必須ではなく、それらの一部を利用することも可能である。
【００３０】
ところで、図４で想定した高速フーリエ変換のための時間枠Ｗ１は、先行するパスの有効シンボル区間に適合するよう設定していた。しかしながら、これとは異なる時間枠を用いて高速フーリエ変換を行うことも可能である。例えば、図２で説明したように、時間枠は、遅延しているパスの先頭から一定期間とすることも可能である。
【００３１】
図５は、そのような時間枠Ｗ２’を採用した場合のＯＦＤＭ信号に含まれる２つのパス５０２，５０４の間の関係を示す図である。この場合には、先行するパス５０２のガードインターバル内の信号Ｉが、シンボル間干渉の原因となる。図４で説明したのと同様に、この信号Ｉと同一の信号が、他の部分にも存在する。信号Ｉは、ガードインターバル内の信号であるため、そのガードインターバルに続く有効シンボル区間の末尾部分に、信号Ｉと同一の信号Ｂが存在する。更に、遅延しているパス５０４の中にも、信号Ｉと同じものが存在する。１つは、信号Ｉに対して、パス間の遅延量Ｔ１だけ遅延した時点の信号Ａであり、もう１つは、その有効シンボル区間の末尾部分に含まれている信号Ｃである。信号Ｉと信号Ａとの間の遅延量は、パス間の遅延量Ｔ１である。信号Ｉと信号Ｂとの間の遅延量は、有効シンボル区間（１／ｆ０）に等しく、この区間とパス間の遅延量Ｔ１との差分をＴ２とする（Ｔ２＝１／ｆ０−Ｔ１）。更に、信号Ｉと信号Ｃとの間の遅延量は、有効シンボル区間（１／ｆ０）とパス間の遅延量（Ｔ１）との和に等しい。なお、信号Ｂと信号Ｃとの間の遅延量Ｔ３は、信号Ｉと信号Ａとの間の遅延量Ｔ１に等しい。このように、シンボル間干渉の原因となる信号Ｉと同一の信号は、受信信号を所定の期間だけ遅延させることで得られる。従って、図４で説明したのと同様にこの場合も、受信信号を適切に遅延させ、重み付けして加算すれば、シンボル間干渉を低減させることが可能になる。
【００３２】
図６は、受信信号補償部の変形例を示す。受信信号補償部６１２は、加算部６１４を有し、この加算部６１４の出力は、後段のフーリエ変換部に接続される。加算部６１４は、４つの入力を有し、その内の１つは、主信号乗算器６１６の出力に接続される。第１乗算器６１６は、アナログディジタル変換部の出力に、所定の重み係数ｗ０を乗算し、それを出力する。受信信号補償部６１２は、直列に接続された第１遅延部６１８、第２遅延部６２０及び第３遅延部６２２を有し、第１遅延部６１８の入力は、アナログディジタル変換部の出力に接続される。第１遅延部６１８は、入力された信号を所定の第１期間だけ遅延させ、第２遅延部６２０は所定の第２期間だけ、第３遅延部６２２は所定の第３期間だけ遅延させる。
【００３３】
受信信号補償部６１２は、第１遅延部６１８の出力に接続された第１乗算器６２４を有し、これは、入力された信号に所定の重み係数ｗ１を乗算し、それを加算部６１４の第２の入力に与える。受信信号補償部６１２は、第２遅延部６２０の出力に接続された第２乗算器６２６を有し、これは、入力された信号に所定の重み係数ｗ２を乗算し、それを加算部６１４の第３の入力に与える。受信信号補償部６１２は、第３遅延部６２２の出力に接続された第３乗算器６２８を有し、これは、入力された信号に所定の重み係数ｗ３を乗算し、それを加算部６１４の第４の入力に与える。
【００３４】
更に、第１遅延部６１８の出力と第１乗算器６２４との間には第１スイッチ部６３０が設けられている。同様に、第２遅延部６２０の出力と第２乗算器６２６との間には第２スイッチ部６３２が、第３遅延部６２２の出力と第３乗算器６２８との間には第３スイッチ部６３４が設けられている。受信信号補償部６１２は、タイミング部からのタイミング情報を利用して、第１ないし第３スイッチ部６３０ないし６３４の開閉を制御する制御部６３６を有する。
【００３５】
図４及び図５で説明したように、シンボル間干渉を生じさせる信号Ｉは、一定の期間内でのみ生じる。その一定の期間Ｔｉは、パス間の遅延差Ｔ１からガードインターバルＴｇを減算することによって得られる（Ｔｉ＝Ｔ１−Ｔｇ）。従って、加算部６１４にて、信号Ａ，Ｂ，Ｃに関する信号経路の信号を加算する際に、その一定の期間（Ｔｉ）に合わせてスイッチ部の開閉を制御することが、干渉の抑制に有利である。例えば、干渉を生じさせる信号Ｉと同一内容の信号Ａが得られる場合にのみスイッチ部６３０を閉じて、符号を反転する重み係数ｗ１を乗じて加算部６１４に入力することが可能である。
【００３６】
なお、本実施例では加算部３１４，６１４の後に高速フーリエ変換が行われるよう図示されているが、加算する前に高速フーリエ変換を行うことも可能である。例えば、各乗算部と加算部の間にそれぞれ高速フーリエ変換部を挿入することが可能である。また、各遅延部の出力と対応する乗算部との間に高速フーリエ変換部を設けることも可能である。
【００３７】
［第３実施例］
図７は、本願第３実施例による干渉抑制装置を含む受信装置のブロック図を示す。概して、本実施例は上記の第１及び第２実施例を結合させたものである。受信装置７００は、無線信号を受信するアンテナ部７０２と、このアンテナ部７０２に接続された無線部７０４を有する。無線部７０４では、帯域制限処理及び周波数変換等のフロントエンドとしての処理が行われる。受信装置７００は、無線部７０４からのアナログ信号をディジタル信号に変換するアナログディジタル変換部７０６を有する。受信装置７００は、アナログディジタル変換部７０６の出力に接続されるタイミング部７０８を有し、これは、図１のタイミング部１０８に示すようなものであり、ＯＦＤＭ信号に含まれるパスに関するタイミングの判定等を行う。受信装置７００は、アナログディジタル変換部７０６の出力に接続される受信信号補償部７１０を有し、これは、タイミング部７０８からのタイミング情報を利用して受信信号を補償する。受信装置７００は、受信信号補償部７１０の出力に接続され、タイミング部７０８からのタイミング情報を利用して、高速フーリエ変換を行うフーリエ変換部７１２を有する。受信装置７００は、フーリエ変換部７１２の出力に接続され、復調処理を行う復調部７１４を有する。
【００３８】
受信信号補償部７１０は、ディジタルアナログ変換部７０６の出力に接続され、タイミング部７０８からのタイミング情報を利用して、受信信号の補償を行う第１補償部７１６を有する。同様に、受信信号補償部７１０は、ディジタルアナログ変換部７０６の出力に接続され、タイミング部７０８からのタイミング情報を利用して、受信信号の補償を行う第２補償部７１８を有する。第１及び第２補償部７１６，７１８の構成は、図３又は図６に示されるような受信信号補償部３１２，６１２と同様である。
【００３９】
高速フーリエ変換部７１２は、第１補償部７１６の出力に接続され、タイミング部７０８からのタイミング情報を利用して、高速フーリエ変換を行う第１高速フーリエ変換部７２０を有する。同様に、高速フーリエ変換部７１２は、第２補償部７１８の出力に接続され、タイミング部７０８からのタイミング情報を利用して、高速フーリエ変換を行う第２高速フーリエ変換部７２２を有する。第１及び第２高速フーリエ変換部７２０，７２２からの各出力は、加算部７２４にて同相で加算され、復調部７１４に与えられる。
【００４０】
本実施例では、第１高速フーリエ変換部７２０が、受信信号中の先頭パスのＯＦＤＭシンボルの有効シンボル区間に合わせて、高速フーリエ変換を行うように、タイミング部７０８が第１高速フーリエ変換部７２０にタイミング情報を与える。このようなフーリエ変換の時間枠に対しては、図４で説明したような位置関係にある信号Ｉ，Ａ，Ｂ，Ｃが、シンボル間干渉を生じさせる。図３又は図６に示されるような受信信号補償部である第１補償部７１２は、そのような信号を抑制するよう形成されるものである。同様に、タイミング部７０８は、第２高速フーリエ変換部７２０が、受信信号中の最も遅延しているパスのＯＦＤＭシンボルの先頭から一定期間（有効シンボル区間）の間に高速フーリエ変換を行うように、第１高速フーリエ変換部７２２にタイミング情報を与える。このようなフーリエ変換の時間枠に対しては、図５で説明したような位置関係にある信号Ｉが、シンボル間干渉を生じさせる。図３又は図６に示されるような受信信号補償部である第２補償部７１８は、そのような信号を抑制するよう形成されるものである。
【００４１】
本実施例によれば、受信信号補償部７１０にて干渉を生じさせる信号部分Ｉが抑制された後に、高速フーリエ変換部７１２にて異なるＦＦＴ窓で計算されたフーリエ変換出力が同相で加算されるので、いっそう効果的に干渉の抑制された信号を復調部７１４に与えることが可能になる。
【００４２】
以上のように、本願実施例によれば、簡易な手法で干渉を抑制することが可能になり、そのための演算負担も少なくて済む。従って、従来懸念されていたような回路規模や電力消費の増大に関する問題を軽減させることが可能になる。本願実施例によれば、受信信号中にガードインターバルを超えて遅れて到来するパスが含まれていたとしても、効果的にシンボル間干渉を抑制することが可能になる。このことは、本願実施例によれば、現在設定されているガードインターバルを短くしたとしても、それを超えて遅れて到来するパスによる干渉を抑制し得ることを意味する。
【００４３】
例えば、第２実施例によれば、パス間の遅延量が、設定されているガードインターバルの長さＴｇの２以内であれば（遅延量が２Ｔｇの場合は、信号Ｉの部分がガードインターバルＴｇの長さに等しくなる。）、シンボル間干渉を抑制することが可能である。従来の手法では、ガードインターバル長がＴｇである場合に、パス間の遅延がＴｇ以内であればシンボル間干渉が充分に抑制されていた。本実施例によれば、ガードインターバル長をＴｇ／２にしたとしても、パス間の遅延がその２倍以内（Ｔｇ／２×２＝Ｔｇ以内）であればシンボル間干渉を抑制することができる。すなわち、Ｔｇ以内のパスの遅延を許容するようにシステムを設計する際に、本願実施例によれば、ガードインターバルを従来の１／２にすることが可能になる。これにより、例えば伝送速度を向上させることが可能になる。
【００４４】
上記の各実施例で説明したパスの数は、簡単のため２つであることを想定していたが、このことは本発明に必須ではなく、受信信号に２以上のパスが含まれる場合に本発明を適用することが可能である。その場合には、例えば第１の時間枠Ｗ１は、最も先行するパスの有効シンボル区間に適合するように設定される。また、第２の時間枠Ｗ２は、最も遅く到来するパスの先頭から始まるよう設定される。更に、第１及び第３実施例では、高速フーリエ変換部は２つであったが、更に多くのフーリエ変換部を用意して、様々な時間枠でＦＦＴ計算を算出し、それらを同相で加算することも可能である。
【００４５】
以下、本発明が教示する手段を列挙する。
【００４６】
（付記１） ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記フーリエ変換を行うための第１の時間枠及び第２の時間枠を設定するタイミング設定手段と、
前記第１の時間枠にてフーリエ変換を行う第１フーリエ変換手段と、
前記第１の時間枠とは別に設定される前記第２の時間枠にてフーリエ変換を行う第２フーリエ変換手段と、
前記第１及び第２フーリエ変換手段からそれぞれ出力される信号を、前記ＯＦＤＭ信号のサブキャリア毎に加算することで、出力信号を形成する加算手段
を有することを特徴とする干渉抑制装置。
【００４７】
（付記２） 前記第１の時間枠が、前記ＯＦＤＭ信号に含まれる第１及び第２のパスの間で先行する方の第１のパスにおけるガードインターバルの終了時点以降の一定期間に等しく設定され、
前記第２の時間枠が、前記第２のパスにおけるガードインターバルの開始時点以降の一定期間に等しく設定されることを特徴とする付記１記載の干渉抑制装置。
【００４８】
（付記３） ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記ＯＦＤＭ信号を所定の第１期間だけ遅延させる遅延手段と、
前記遅延手段の出力信号に重み因子を乗算する乗算手段と、
前記ＯＦＤＭ信号と前記乗算手段の出力信号とを加算し、前記フーリエ変換のための信号を出力する加算手段
を有することを特徴とする干渉抑制装置。
【００４９】
（付記４） 前記所定の第１期間が、前記ＯＦＤＭ信号に含まれる第１のパス及び第２のパスの間の遅延量に等しく設定されることを特徴とする付記３記載の干渉抑制装置。
【００５０】
（付記５） 前記所定の第１期間が、ＯＦＤＭシンボルのガードインターバルの終了時点以降の有効シンボル区間に等しく設定されることを特徴とする付記３記載の干渉抑制装置。
【００５１】
（付記６） 前記所定の第１期間が、前記ＯＦＤＭ信号に含まれる第１のパス及び第２のパスの間の遅延量と、ＯＦＤＭシンボルのガードインターバルの終了時点以降の有効シンボル区間との和に等しく設定されることを特徴とする付記３記載の干渉抑制装置。
【００５２】
（付記７） 更に、前記遅延手段を経由する信号経路の前記加算手段への接続を制御する制御手段を有することを特徴とする付記３記載の干渉抑制装置。
【００５３】
（付記８） 前記制御手段が、所定の第２期間内に得られる前記乗算手段からの出力信号が、前記加算手段の出力信号に寄与するように、前記接続を制御するよう形成されることを特徴とする付記７記載の干渉抑制装置。
【００５４】
（付記９） 前記所定の第２期間が、前記ＯＦＤＭ信号に含まれる第１のパス及び第２のパスの間の遅延量と、ガードインターバルとの差分に等しく設定されることを特徴とする付記８記載の干渉抑制装置。
【００５５】
（付記１０） 付記１記載の干渉抑制装置より成る第１手段と、付記３記載の干渉抑制装置より成る第２手段とを有する干渉抑制システムであって、
前記第１手段の出力信号が、前記第２手段に入力されるよう形成されることを特徴とする干渉抑制システム。
【００５６】
（付記１１） 各サブキャリア信号内にガードインターバルを含む、直交周波数分割多重された信号を受信する受信機において、
受信信号から直接波又は遅延波のうち少なくとも２波について基準タイミングを抽出するタイミング抽出手段と、
前記基準タイミングに基いて、前記２波のうち早い方については前記ガードインターバルを含まずにフーリエ変換処理を行い、前記２波のうち遅い方については、前記ガードインターバルの少なくとも一部を含んでフーリエ変換処理を行うフーリエ変換処理手段と、
を備えたことを特徴とする受信機。
【００５７】
（付記１２） 各サブキャリア信号の各シンボル間に後続シンボルの後部と同様の信号を挿入したガードインターバルを含む、直交周波数分割多重された信号を受信する受信機において、
受信信号のうち第１波と、その遅延波であって前記ガードインターバルの時間以上遅延した第２波についてそれぞれフーリエ変換処理を行うフーリエ変換処理手段と、
各フーリエ変換された信号を加算する加算手段と、
を備え、前記第２波についてのフーリエ変換の開始タイミングをガードインターバル内としたことを特徴とする受信機。
【００５８】
【発明の効果】
以上のように本発明によれば、ＯＦＤＭ信号のガードインターバルを短く設定することが可能になる。また、ＯＦＤＭ信号を受信する受信装置における、干渉を低減させるための演算負担が、従来よりも軽減される。
【００５９】
【図面の簡単な説明】
【図１】図１は、本願第１実施例による干渉抑制装置を含む受信装置のブロック図を示す。
【図２】図２は、ＯＦＤＭ信号中のパスとフーリエ変換の時間枠との関係を示す図である。
【図３】図３は、本願第２実施例による干渉抑制装置を含む受信装置のブロック図を示す。
【図４】図４は、ＯＦＤＭ信号に含まれる２つのパスの間の関係を示す図である。
【図５】図５は、ＯＦＤＭ信号に含まれる２つのパスの間の関係を示す図である。
【図６】図６は、受信信号補償部の変形例のブロック図を示す。
【図７】図７は、本願第３実施例による干渉抑制装置を含む受信装置のブロック図を示す。
【符号の説明】
１００ 受信装置
１０２ アンテナ
１０４ 無線部
１０６ アナログディジタル変換部
１０８ タイミング部
１１０ フーリエ変換部
１１２ 復調部
１１４ 干渉抑制装置
１１６ 相関計算部
１１８ タイミング判定部
１２０ 第１ＦＦＴ窓設定部
１２２ 第２ＦＦＴ窓設定部
１２４ 直列並列変換部
１２６ 第１高速フーリエ変換部
１２８ 第２高速フーリエ変換部
１３０ 加算部
１３２ 位相調整部
１３４ 並列直列変換部
２０２，２０４，２０６ パス
３００ 受信装置
３０２ アンテナ
３０４ 無線部
３０６ アナログディジタル変換部
３０８ タイミング部
３１０ フーリエ変換部
３１２ 受信信号補償部
３１４ 加算部
３１６，３２４，３２６，３２８ 乗算部
３１８，３２０，３２２ 遅延部
４０２，４０４ パス
５０２，５０４ パス
６１２ 受信信号調整部
６１４ 加算部
６１６，６２４，６２６，６２８ 乗算部
６１８，６２０，６２２ 遅延部
６３０，６３２，６３４ スイッチ部
６３６ 制御部
７００ 受信装置
７０２ アンテナ
７０４ 無線部
７０６ アナログディジタル変換部
７０８ タイミング部
７１０ 受信信号補償部
７１２ フーリエ変換部
７１４ 復調部
７１６ 第１補償部
７１８ 第２補償部
７２０ 第１高速フーリエ変換部
７２２ 第２高速フーリエ変換部
７２４ 加算部
Claims (4)
- ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記フーリエ変換を行うための第１の時間枠及び第２の時間枠を設定するタイミング設定手段と、
前記第１の時間枠にてフーリエ変換を行う第１フーリエ変換手段と、
前記第１の時間枠とは別に設定される前記第２の時間枠にてフーリエ変換を行う第２フーリエ変換手段と、
前記第１及び第２フーリエ変換手段からそれぞれ出力される信号を、前記ＯＦＤＭ信号のサブキャリア毎に加算することで、出力信号を形成する加算手段
を有し、
前記第１の時間枠が、前記ＯＦＤＭ信号に含まれる第１及び第２のパスの間で先行する方の第１のパスにおけるガードインターバルの終了時点以降の一定期間に等しく設定され、
前記第２の時間枠が、前記第２のパスにおけるガードインターバルの開始時点以降の一定期間に等しく設定されることを特徴とする干渉抑制装置。 - 前記ＯＦＤＭ信号を所定の第１期間だけ遅延させる遅延手段と、
前記遅延手段の出力信号に重み因子を乗算する乗算手段と、
前記ＯＦＤＭ信号と前記乗算手段の出力信号とを加算し、前記フーリエ変換のための信号を出力する加算手段と、
前記遅延手段を経由する信号経路の前記加算手段への接続を制御する制御手段
を有することを特徴とする請求項１に記載の干渉抑制装置。 - ＯＦＤＭ信号のフーリエ変換を行う受信装置に使用される干渉抑制装置であって、
前記ＯＦＤＭ信号を所定の第１期間だけ遅延させる遅延手段と、
前記遅延手段の出力信号に重み因子を乗算する乗算手段と、
前記ＯＦＤＭ信号と前記乗算手段の出力信号とを加算し、前記フーリエ変換のための信号を出力する加算手段と、
前記遅延手段を経由する信号経路の前記加算手段への接続を制御する制御手段と
を有することを特徴とする干渉抑制装置。 - 各サブキャリア信号の各シンボル間に後続シンボルの後部と同様の信号を挿入したガードインターバルを含む、直交周波数分割多重された信号を受信する受信機において、
受信信号のうち第１波と、その遅延波であって前記ガードインターバルの時間以上遅延した第２波についてそれぞれフーリエ変換処理を行うフーリエ変換処理手段と、
各フーリエ変換された信号を加算する加算手段と、
を備え、
前記第２波についてのフーリエ変換の開始タイミングをガードインターバル内としたことを特徴とする受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003027316A JP4119763B2 (ja) | 2003-02-04 | 2003-02-04 | 干渉抑制装置及び干渉抑制システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003027316A JP4119763B2 (ja) | 2003-02-04 | 2003-02-04 | 干渉抑制装置及び干渉抑制システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241916A JP2004241916A (ja) | 2004-08-26 |
| JP4119763B2 true JP4119763B2 (ja) | 2008-07-16 |
Family
ID=32955089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003027316A Expired - Fee Related JP4119763B2 (ja) | 2003-02-04 | 2003-02-04 | 干渉抑制装置及び干渉抑制システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4119763B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2349051C2 (ru) | 2004-11-16 | 2009-03-10 | Самсунг Электроникс Ко., Лтд. | Устройство и способ обработки цифрового сигнала в системе беспроводной связи ofdma |
| JP4440303B2 (ja) | 2005-03-02 | 2010-03-24 | 三菱電機株式会社 | 受信装置 |
| JP5182699B2 (ja) * | 2008-08-22 | 2013-04-17 | 日本電気株式会社 | 受信装置、無線信号の受信方法および無線通信システムならびにプログラム |
| JP5390456B2 (ja) * | 2010-03-31 | 2014-01-15 | 富士通テン株式会社 | 受信装置および受信方法 |
| WO2012046393A1 (ja) * | 2010-10-05 | 2012-04-12 | パナソニック株式会社 | Ｏｆｄｍ受信装置、ｏｆｄｍ受信回路、ｏｆｄｍ受信方法、及びｏｆｄｍ受信プログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879147A (ja) * | 1994-09-07 | 1996-03-22 | Nippon Telegr & Teleph Corp <Ntt> | ダイバーシティ方式 |
| JPH1070517A (ja) * | 1996-08-26 | 1998-03-10 | Pioneer Electron Corp | ディジタル放送用受信機 |
| JP3567734B2 (ja) * | 1998-04-28 | 2004-09-22 | 株式会社豊田中央研究所 | アダプティブ受信装置 |
| JP4452350B2 (ja) * | 1998-09-17 | 2010-04-21 | パナソニック株式会社 | デジタルテレビジョン放送受信装置および送受信システム |
| JP3022523B1 (ja) * | 1998-11-09 | 2000-03-21 | 株式会社次世代デジタルテレビジョン放送システム研究所 | Ｏｆｄｍ方式受信装置 |
| JP3667549B2 (ja) * | 1999-03-29 | 2005-07-06 | 日本電気株式会社 | ダイバーシティ受信装置 |
| JP2001345780A (ja) * | 2000-06-06 | 2001-12-14 | Sony Corp | 最大比合成ダイバーシティを用いたｏｆｄｍ受信装置 |
| JP2003318857A (ja) * | 2002-04-25 | 2003-11-07 | Mitsubishi Electric Corp | デジタル放送受信機 |
-
2003
- 2003-02-04 JP JP2003027316A patent/JP4119763B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004241916A (ja) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4298320B2 (ja) | Ｏｆｄｍ伝送方式における受信装置 | |
| US6115426A (en) | Adaptive communication apparatus | |
| JP4121407B2 (ja) | Ｏｆｄｍシンボルを復調する受信機 | |
| US6421401B1 (en) | Method and apparatus for achieving and maintaining symbol synchronization particularly in an OFDM system | |
| US8861572B2 (en) | Method and arrangement of delay spread compensation | |
| JP2001094524A (ja) | 通信システム、送信装置、受信装置、送信方法、受信方法、および、情報記録媒体 | |
| JP4311132B2 (ja) | Ｏｆｄｍ伝送方式における受信装置 | |
| JP4374764B2 (ja) | アダプティブ受信機 | |
| JPH11346206A (ja) | デジタル放送受信機 | |
| JP4361546B2 (ja) | Ｏｆｄｍ受信装置 | |
| JP2002374223A (ja) | Ｏｆｄｍ通信システムおよびｏｆｄｍ通信方法 | |
| CN101133580A (zh) | 接收装置 | |
| US20090296845A1 (en) | Method and apparatus for multicarrier communications | |
| JP4340679B2 (ja) | 等化器 | |
| JP4119763B2 (ja) | 干渉抑制装置及び干渉抑制システム | |
| JP2015523748A (ja) | 受信機によって受信されたシンボル上の周波数シフトを補正するための方法、デバイス、及びコンピュータプログラム | |
| KR100849799B1 (ko) | 시간 영역 및 주파수 영역 등화방식을 공용하는 직교주파수 분할 다중 수신기 및 시간 영역 등화기 | |
| JP2000269926A (ja) | Ｏｆｄｍ復調装置 | |
| JP2001308820A (ja) | 直交周波数分割多重信号受信装置 | |
| JP2001308760A (ja) | 受信装置 | |
| JP3567734B2 (ja) | アダプティブ受信装置 | |
| JP4503657B2 (ja) | ダイバーシチ受信装置 | |
| JP3507657B2 (ja) | 直交周波数分割多重方式の復調器 | |
| JP5647871B2 (ja) | Ｏｆｄｍ信号再送信装置 | |
| JP2012023670A (ja) | Ｏｆｄｍ伝送方式における受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |