JP4104523B2 - 映像信号発生装置 - Google Patents

Description

本発明は固体撮像素子に対する信号処理を行う内視鏡用ビデオプロセッサ等の映像信号処理装置を検査或いは調整するための映像信号発生装置に関する。

例えば内視鏡装置においては、例えば電荷結合素子（ＣＣＤと略記）等の固体撮像素子を搭載し、体腔内等に挿入される挿入部を備え、内視鏡検査を行う電子内視鏡或いは光学式内視鏡に装着され、固体撮像素子を搭載したテレビカメラ（これらを電子式内視鏡と総称する）が広く採用される。
この場合、ＣＣＤを搭載したＴＶカメラや電子内視鏡は、ＣＣＤを駆動する駆動系と共に、駆動されたＣＣＤから出力される出力信号に対する（モニタで表示する）標準の映像信号生成の信号処理を行う信号処理系とを備えた映像信号処理装置としての内視鏡用ビデオプロセッサ（或いはカメラコントロールユニットともいう。以下では（内視鏡用）ビデオプロセッサの表記を用いる）に接続される。そして、このビデオプロセッサで標準の映像信号生成の処理が行われ、モニタにはＣＣＤで撮像された内視鏡画像が表示される。

このビデオプロセッサの検査工程には、各基板ごとに調整、及び検査を行う基板検査工程、そして、さらにそれらを組み合わせた状態、つまりシステム全体で検査を行う本体検査工程の２つの検査工程がある。

この場合検査内容は以下のようである。
基板の検査（調整）は、
（１）ＣＣＤを駆動する為のパルス発生部の調整、
（２）ＣＤＳパルスの位相調整、
（３）ＣＣＤから得られた映像信号のゲイン調整、
（４）その他レベル調整、
といった流れで行われる。

ＣＣＤ駆動パルスの調整においては、その位相やパルス幅、振幅により画質が大きく左右される為、これらを厳しく管理する必要がある。また、ＣＤＳパルスの調整も同様にその位相の管理が非常に重要である。

図２４に示すようにＣＣＤから出力されるＣＣＤ出力信号としての映像信号（ＣＣＤｏｕｔ）に対して２重相関サンプリング（ＣＤＳと略記）を行う２つのＣＤＳパルス１（ＳＨＰ）、ＣＣＣＤＳパルス２（ＳＨＰ）の出力タイミングを調整する必要がある。

なお、図２４ではＣＣＤから出力される映像信号（ＣＣＤｏｕｔ）として簡単化のため、実線で示すようにリセット部等の波形を角張った歪みの少ない波形で示しているが、従来例では実際には２点鎖線で示すように丸まった歪みの大きな波形となり、リセット部、フィードスルー部、データ部の境界部分は明確にならない。
また、基板の検査では、白、カラーバー、グレースケールといった各種のチャートを撮像し、画質の検査を行っている。

上記（１）〜（４）の調整、検査を行う時、従来は図２５に示すように実際にＣＣＤ８１を搭載した基板８２と、内視鏡（スコープ）で用いられているスコープケーブル８３と、レンズ、絞り、ＮＤフィルタを有するユニット８４とを備えた検査用治具（ヘッド治具）８５を用いて行っていた。そして、このスコープケーブル８３の端部のコネクタ８６を検査及び調整しようとするビデオプロセッサに接続してそのビデオプロセッサを検査及び調整する。

しかし、内視鏡用ビデオプロセッサは複数種類のＣＣＤに対応している為、基板検査でヘッド治具８５を用いる場合、当然同じ数のヘッド治具が必要となってしまう。
つまり、図２６に示すように複数種類のＣＣＤ８１ａ、８１ｂ、８１ｃ、…に対応している（内視鏡用）ビデオプロセッサ６を検査する場合には、光源８８で白チャート８９を照明した状態に設定し、ヘッド治具８５ａ、８５ｂ、８５ｃ、…を順次ビデオプロセッサ６に接続して調整を行う。

この場合、ヘッド治具８５ａ等をビデオプロセッサ６に接続する場合に接続用多芯ケーブル９０を介して接続する。また、調整のためにビデオプロセッサ６の患者基板６Ａにおける各部の波形をオシロスコープ９１により観測する。

この場合、ＣＣＤ８１ａ等はサンプル毎にバラツキがある為、ヘッド治具８５ａ等に搭載してあるＣＣＤ８１ａが破損してしまった場合、他のＣＣＤに交換したとしても、以前と同じ調整ができるとは限らない。
また、１個のＣＣＤ８５ａ等を基準にしてビデオプロセッサ６の（患者基板６Ａ）を調整を行う必要がある為、検査のラインは１ラインしか設けることができないという問題点があった。

さらに、複数種のヘッド治具を用いて検査する場合、検査毎にビデオプロセッサ−ヘッド治具間のコネクタを接続しなおす必要があり、特に本体検査では検査毎に撮像するチャートを交換する等、多くの工数を必要としていた。

つまり、図２７に示すようにヘッド治具８５ａをビデオプロセッサ９２に接続して上記基板の検査（１）を行う。この場合、検査（１）に対応したチャート８９ａを用いる。また、ビデオプロセッサ９２の出力信号をモニタ９３に接続して表示したり、計測器９４ａ、９４ｂ等で計測する。

ヘッド治具８５ａでの検査（１）の検査が終了したら、ヘッド治具８５ｂに接続し直して同様に基板の検査（２）を行う。この場合にも、検査（２）に対応したチャート８９ｂを用いる。

このようにして複数種類のヘッド治具での検査（２）が終了したら、次の基板の検査（３）を行うことになる。
このように従来例ではコネクタの交換や、使用するチャートを交換する等、多くの工数を必要としていた。

（発明の目的）
本発明は、上述した点に鑑みてなされたもので、実際にＣＣＤ等の固体撮像素子を搭載した治具を用いることなく、固体撮像素子に対する信号処理を行う内視鏡用ビデオプロセッサの検査、調整を行うことができる映像信号発生装置を提供することを目的とする。

また、本発明は容易かつ簡単に検査、調整ができ、しかもバラツキが少なく、高精度の調整状態に内視鏡用ビデオプロセッサを設定できる映像信号発生装置を提供することを目的とする。

固体撮像素子と殆ど等価な負荷を備えた固体撮像素子等価負荷回路と、
前記固体撮像素子の出力信号に対応する映像信号を生成する映像信号生成回路と、
を具備して映像信号発生装置を構成することにより、実際に固体撮像素子を搭載した治具を用いることなく、検査対象となる内視鏡用ビデオプロセッサの検査、調整を行うことができるようにしている。

本発明によれば、実際にＣＣＤ等の固体撮像素子を搭載した治具を用いることなく、検査対象となる内視鏡用ビデオプロセッサの検査、調整を行うことができる。
また、実際にＣＣＤ等の固体撮像素子を搭載した治具を用いないで済むため、検査、調整を簡単に行うことができる。

以下、図面を参照して本発明の実施の形態を説明する。

図１ないし図１６は本発明の実施例１に係り、図１は本発明の実施例１の映像信号発生装置の概略の構成を示し、図２は映像信号発生装置の各部の構成を波形図と共に示し、図３はＣＣＤ等価負荷回路の回路構成を示し、図４は従来例（図４（Ｂ））と比較してビデオプロセッサを検査する様子を示し（図４（Ａ））、図５は各種のＣＣＤに対応したＣＣＤ等価負荷回路の回路構成例を示し、図６は図５の変形例に相当するＣＣＤ等価負荷回路の回路構成例を示し、図７は図２のＣＣＤ等価負荷回路及びアッテネータの具体的な回路構成例を示し、図８は図２のリセットパルス生成部の具体的な回路構成例を示し、図９は図２のＰＬＬ／遅延回路の遅延回路を具体的に示し、図１０は図２のＤ／Ａコンバータの出力部に設けたＤ／ＡコンバータＤＡＴＡ生成部の具体的な回路構成例を示し、図１１は図２のＣＣＤｏｕｔ生成部の具体的な回路構成例を示し、図１２は映像信号発生装置のＰＬＬ／遅延回路に遅延回路が設けてあることを示し、図１３は図１２の遅延回路の遅延量が実際には切り替えて選択可能な構成例を示し、図１４は図８のリセットパルス生成部におけるパルス幅を可変にした変形例の具体的な回路構成例を示し、図１５は図８のリセットパルス生成部におけるパルス幅をディレイラインを用いて可変にした変形例の具体的な回路構成例を示し、図１６は従来例（図１６（Ｂ）と比較して実施例１で生成されるＣＣＤｏｕｔの出力波形やこの出力波形によりＣＤＳパルスの位相調整の様子の説明図（図１６（Ａ））を示す。

図１に示すように本発明の実施例１の映像信号発生装置１は、実際の固体撮像素子としての例えば電荷結合素子（ＣＣＤと略記）と等価負荷に設定されたＣＣＤ等価負荷回路２と、このＣＣＤ等価負荷回路２に駆動信号（駆動パルス）が印加された場合に、実際のＣＣＤに印加された場合とほぼ等価なＣＣＤ出力信号を出力（発生）する映像信号発生回路３とを有する。

また、この映像信号発生装置１の例えば前面に設けたコネクタ４は、接続ケーブル５を介して検査対象となる映像信号処理装置としての（内視鏡用）ビデオプロセッサ６が接続される。また、ビデオプロセッサ６の患者基板６Ａには波形等を観測するオシロスコープ７が接続される。

図２は図１に示した映像信号発生装置１の内部構成と各部における信号波形も示しており、この映像信号発生装置１は、検査（或いは調整）対象となるビデオプロセッサ（図２ではＶＰと略記）６と接続することで、ビデオプロセッサ６側の駆動パルスと同期し、実際のＣＣＤから出力される映像信号とほぼ等価な映像信号をこの映像信号発生装置１からビデオプロセッサ６へ出力する。

なお、後述するように本実施例１では、実際のＣＣＤにより出力される映像信号とほぼ等価な映像信号を発生するようにしているが、実際のＣＣＤの場合には歪みが大きい波形になるのに対して、（本実施例１では）歪みの少ない理想的に近い波形の映像信号を発生するようにしていることも特徴の１つとなっている。
そして、歪みの少ない波形で出力することにより、ＣＤＳ回路におけるＣＤＳパルスの出力タイミング（位相）調整を容易に、かつ、バラツキを抑制して行えるようにしている。
このようにして、実際のＣＣＤとほぼ等価な映像信号をビデオプロセッサ６へ出力できるようにして、ＣＣＤを搭載したヘッド治具を用いることなく、上記（２）の検査（調整）、つまりＣＤＳパルスの位相調整等を行うことができるようにしている。

図２に示すように（検査対象となる）ビデオプロセッサ６（の駆動パルス生成部）から出力されるＣＣＤ駆動信号（図２ではＤＲＩＶＥ ＰＵＬＳＥ）はＣＣＤ等価負荷回路２に印加される。この場合のＣＣＤ駆動信号のパルス波形を波形Ｗ１で示す。この駆動信号はＣＣＤ等価負荷回路２の負荷に応じて波形が変形したり或いは殆ど変形しないでその出力端から例えば波形Ｗ２のようになって出力される。なお、図２ではＣＣＤ等価負荷回路２以外のアッテネータ１１等は映像信号発生回路３を形成している。

このＣＣＤ等価負荷回路２の出力端からの信号は、（例えば後段側での信号処理を容易にするための）アッテネータ１１で減衰された後、リセットパルスを生成するリセットパルス生成部１２及び駆動パルスに同期したＣＣＤ出力信号を生成する処理を行うＰＬＬ／遅延回路１３に、例えばＷ３の波形にされて出力される。

また、アッテネータ１１により（波形Ｗ３よりも大きく)減衰されたＷ４の波形の信号は波形観測を行うオシロスコープ７に出力される。
リセットパルス生成部１２では、信号Ｗ３から波形Ｗ５のようなリセットパルスを生成して、ＣＣＤｏｕｔ（ＣＣＤ出力信号）生成部１４に出力する。

一方、ＰＬＬ／遅延回路１３は、これに入力される信号と同期したＷ６の波形のクロックＣＬＫを生成し、メモリ１５及びＤＡＣＬＫ生成部１６とに出力する。
メモリ１５には各種チャートに相当するデータが格納されており、クロックＣＬＫの印加により対応する例えば波形Ｗ７のデータが読み出されＤ／Ａコンバータ１７に出力される。

また、ＤＡＣＬＫ生成部１６はＰＬＬ／遅延回路１３から出力されるクロックＣＬＫの位相を調整して、Ｄ／Ａ変換用に用いられる例えば波形Ｗ８のクロックＤＡＣＬＫを生成し、Ｄ／Ａコンバータ１７に印加する。

Ｄ／Ａコンバータ１７は、Ｄ／Ａ変換用クロックＤＡＣＬＫが印加されることにより、信号（データ）入力端から入力される（メモリ１５の）デジタルデータをアナログデータに変換し、この変換された例えば波形Ｗ９のデータをＣＣＤｏｕｔ生成部１４に出力する。なお、Ｄ／Ａコンバータ１７には後述する図１０に示すようにＤ／ＡコンバータでＤ／Ａ変換出力を減衰してＣＣＤｏｕｔ生成部１４にＣＣＤ＿ＤＡＴＡを出力するＤＡＴＡパルス生成部４１を有する。

ＣＣＤｏｕｔ生成部１４はこの波形Ｗ９のデータと、リセットパルス生成部１２から出力されたリセットパルスとの両信号を合成して、波形Ｗ１０のＣＣＤｏｕｔを生成し、ビデオプロセッサ患者基板に出力する。

このようにして映像信号発生装置１は、この映像信号発生装置１に（検査対象となるビデオプロセッサ６から）入力される駆動パルスに同期して実際のＣＣＤに印加した場合とほぼ等価のＣＣＤ出力信号としてのＣＣＤｏｕｔを生成し、このＣＣＤｏｕｔをビデオプロセッサ患者基板６に出力する。
そして、ビデオプロセッサ６はこのＣＣＤｏｕｔにより上記（２）のＣＤＳパルスの位相調整等を行うことができるようにしている。

また、本実施の形態では、ビデオプロセッサ６（の患者基板６Ａ）からの駆動パルスは駆動パルス検知部１８にも入力されるようにしており、この駆動パルス検知部１８により、各種の駆動パルスがビデオプロセッサ６から出力されているかを検知し、正常に検知した場合にはＬＥＤ１９を点灯させ、検知できない場合には消灯して各種の駆動パルスの出力の有無を確認できるようにしている。

この映像信号発生装置１には、図２のＣＣＤ等価負荷回路２として、基本的には図３に示すように例えば抵抗Ｒ１と、抵抗Ｒ２及びコンデンサＣ１の直列回路とを並列に接続したＣＣＤ等価負荷回路Ｚにより各種ＣＣＤと等価な負荷が搭載されている。

そして、ヘッド治具に実際に搭載したＣＣＤの場合に観測される駆動波形を再現することができるようにしている為、実際にＣＣＤを搭載したヘッド治具やＣＣＤを用いることなく上記（１）の検査（調整）、つまりＣＣＤを駆動するＣＣＤ駆動パルス発生部８（図４参照）の調整を確実に行うことができるようにしている。

ここで、上記図３に示したＣＣＤ等負荷回路Ｚの抵抗Ｒ１等の各定数の値は、各種ＣＣＤ毎に異なるロットから例えば複数個のサンプルを抽出し、算出した値の平均をとったものである。

図１に示すこの映像信号発生装置１による検査対象となるビデオプロセッサ６を検査する方法は、従来例と対比してその概略を示すと図４（Ａ）のようになる。ここで、図４（Ｂ）は従来例による検査方法に相当する。

図４（Ａ）に示すようにビデオプロセッサ６（のビデオプロセッサ患者基板６）に設けられたＣＣＤ駆動パルス生成部８で生成されたＣＣＤ駆動パルスＰ（その波形を符号９で示している）は接続ケーブル５を経て映像信号発生装置１のＣＣＤ等価負荷回路２に印加される。

従来例では図４（Ｂ）に示すようにビデオプロセッサ６（のビデオプロセッサ患者基板６）に設けられたＣＣＤ駆動パルス生成部８で生成されたＣＣＤ駆動パルスＰ（その波形は符号９で示している）は接続用多芯ケーブル９０及びこの接続用多芯ケーブル９０が選択的に接続された例えばスコープケーブル８３ａを経てヘッド治具８５ａのＣＣＤ８１ａに印加される。

また、従来例ではヘッド治具８５ａのＣＣＤ８１ａにより検査が終了すると、別のヘッド治具８５ｂに接続され、そのＣＣＤ８１ｂにより検査が行われるようになる。

なお、本実施の形態では、ＣＣＤ等価負荷回路２の基本的な構成を図３に示したＣＣＤ等価負荷回路ＺはＣＣＤの種類が異なると、その値も異なる。つまり、本実施の形態では、ＣＣＤ等価負荷回路２は複数種類のＣＣＤに対応して図５に示すように切替スイッチ（或いはリレー）２１ａ、２１ｂと、複数種類のＣＣＤと等価なＣＣＤ等価負荷回路Ｚ１，Ｚ２，…、Ｚｎとにより基本的に構成されている。

このように複数種類のＣＣＤと等価なＣＣＤ等価負荷回路Ｚ１，Ｚ２，…、Ｚｎを選択或いは切り替えることにより種類が異なるＣＣＤの場合にも対応できるようにしている。ここで、ＣＣＤ等価負荷回路Ｚ１等は図３のＣＣＤ等価負荷回路Ｚと抵抗Ｒ１等の値が異なっている。

この場合、切替スイッチ（或いはリレー）２１ａ、２１ｂの切り替えを切替ボタン（或いはレバー）２２の手動操作で行うことができるようにしている。なお、後述する実施例２では、例えばパーソナルコンピュータ（以下、ＰＣと略記）からの制御信号で行うようにして検査を自動化できるようにしている。

図５では複数のＣＣＤ等価負荷回路Ｚ１，Ｚ２，…、Ｚｎを切り替えるようにしているが、図６に示すＣＣＤ等価負荷回路２′のように抵抗Ｒ１′、Ｒ２′及びコンデンサＣ１′の定数を可変にしておくことで、複数種のＣＣＤ等価負荷を１つの回路で実現するということも可能である。

また、図２のメモリ１５は、白、カラーバー、グレースケール等、複数のチャートのデータを格納したＲＯＭなどで構成されており、これらのデータは図示しない切替スイッチによりアドレスの一部を切り替える等して、検査工程に応じて必要とされるデータを出力できるようにしている。

図２に示したＣＣＤ等価負荷回路２及びアッテネータ１１の具体的な構成を図７に示し、リセットパルス生成部１２の具体的な構成を図８に示し、ＰＬＬ／遅延回路１３の具体的な構成を図９に示し、Ｄ／Ａコンバータ１７の出力部におけるデータパルス生成部の具体的な構成を図１０に示し、図２のＣＣＤｏｕｔ生成部１４の具体的な構成を図１１に示す。

図７に示すようにＣＣＤ駆動パルスが印加される端子は抵抗Ｒ１１，Ｒ１２及びコンデンサＣ１１で構成されたＣＣＤ等価負荷回路２で終端され、このＣＣＤ等価負荷回路２で終端された端子にはアッテネータ１１が接続されている。

図７に示すアッテネータ１１は抵抗Ｒ１３〜Ｒ３５と、コンデンサＣ１２〜Ｃ１６、トランジスタＱ１〜Ｑ３、演算アンプＵ１，Ｕ２とにより構成され、演算アンプＵ２等で形成される減衰率調整部における可変抵抗Ｒ３３の値により減衰率を可変設定できる。

なお、図７では簡単化のため、リセットパルス生成部１２（及びＰＬＬ／遅延回路１３とに）に出力する１つの減衰率調整部の構成を示し、実際には図２で示すようにオシロスコープ７側とリセットパルス生成部１２側とに出力する減衰率調整部が設けてある。

また、図７では図３で示したように１つの場合のＣＣＤ等価負荷回路ＺによるＣＣＤ等価負荷回路２の構成で示してあるが、実際には図５に示すように（図３のＲ１の抵抗値等の定数の値を変えて構成した）複数のＣＣＤ等価負荷回路Ｚ１、Ｚ２、…、ＺｎによりＣＣＤ等価負荷回路２は構成されている。ここで、Ｚ１、Ｚ２、…、Ｚｎはそれぞれ種類等が異なるＣＣＤと等価な負荷となる回路に設定されている。

図８に示すリセットパルス生成部１２は、アッテネータ１１からの出力信号（図８ではＲＥＳＥＴと表記）のパルス幅を切り出して出力するパルス幅調整回路３１と、このパルス幅調整回路３１の出力パルスからリセットパルスを生成するリセットパルス作成回路３２とからなる。

パルス幅調整回路３１は、インバータ回路Ｕ１１〜Ｕ１３及びアンド回路１４と、抵抗Ｒ４１〜４３と、コンデンサＣ２１，Ｃ２１とから構成される。また、リセットパルス作成回路３２は、抵抗Ｒ４４〜Ｒ６２と、ダイオードＤ１１〜Ｄ１４と、トランジスタＱ１１〜Ｑ１９と、コンデンサ２３とから構成されている。

そして、パルス幅調整回路３１でリセットパルスのパルス幅を調整し、リセットパルス作成回路３２における可変抵抗Ｒ５５でリセットパルスのレベルを調整するようにしている。

図９に示すＰＬＬ／遅延回路１３は、アッテネータ１１からの出力信号（図９ではＲＥＳＥＴと表記）が入力される位相比較器３４と、この位相比較器３４の出力信号における低域信号成分を通すループフィルタ３５と、このループフィルタ３５から出力される信号のレベルに応じて発振周波数を変えて出力する電圧制御発振器（ＶＣＯと略記）３６と、このＶＣＯ３６の出力を（ＶＣＯ３６の電圧制御発振特性を補償する分周比となる）１／Ｎに分周して位相比較器３４に入力させる分周回路３７とからなるＰＬＬ回路３８と、VＣＯ３６の出力信号に対して時間遅延を行う遅延回路３９とから構成されている。
この遅延回路３９は、インバータ回路Ｕ２１及びＵ２２と、抵抗６５及びコンデンサＣ２５とから構成されている。

図１０に示すようにＤ／Ａコンバータの出力信号が入力されるデータパルス生成部４１は、ほぼ１／１０に減衰するアッテネータ部４２と、このアッテネータ部４２の後段に設けたバッファ部４３とからなる。
アッテネータ部４２は抵抗Ｒ７１〜Ｒ７８、トランジスタＧ２１〜Ｑ２３からなり、バッファ部４３はコンデンサＣ３１，Ｃ３２、抵抗Ｒ７９〜Ｒ８８、トランジスタオＱ２４〜Ｑ２７からなる。このデータパルス生成部４１の出力信号ＣＣＤ＿ＤＡＴＡはＣＣＤｏｕｔ生成部１４に入力される。

図１１に示すＣＣＤｏｕｔ生成部１４は、リセットパルス生成部１２からの出力信号（ＣＣＤ＿ＲＥＳＥＴ）とデータパルス生成部４１の出力信号（ＣＣＤ＿ＤＡＴＡ）とを合成して出力する。
このＣＣＤｏｕｔ生成部１４は、抵抗Ｒ９１〜Ｒ１０１と、トランジスタＱ３１〜Ｑ３４とから構成されている。そして、可変抵抗Ｒ９３とＲ９５との抵抗値を可変することにより、ＣＣＤｏｕｔの信号レベル（振幅）を可変できるようにしている。

また、ビデオプロセッサ６は複数のＣＣＤに対応していると上述したが、これらのＣＣＤはそれぞれ各種内視鏡に搭載され、使用目的によってその形状や長さが異なっている為、ＣＣＤから出力された映像信号を伝送するケーブルも搭載された内視鏡によって異なる。

従って、ＣＣＤから出力された映像信号を、検査の対象となるビデオプロセッサ６の基板側でオシロスコープ等を用いて観測すると、その伝播遅延時間はＣＣＤによって異なってくる。

このようにＣＣＤによって遅延時間が異なる為、図２８（Ａ）に示すように異なるヘッド治具（Ａ）８５ａ、ヘッド治具（Ｂ）８５ｂを用いた時のそのヘッド治具（Ａ）８５ａ、ヘッド治具（Ｂ）８５ｂ出力のビデオプロセッサ６に入力される入力信号の遅延時間ｔｄ１，ｔｄ２は、図２８（Ｂ）に示すようにヘッド治具（Ａ）８５ａ、ヘッド治具（Ｂ）８５ｂにおける主にスコープケーブル８３ａ、８３ｂの長さによって異なる。
なお、図２８（Ｂ）に示す出力信号の実線及び２点鎖線で示す波形に関しては図２４の場合と同様である。

これに対応して、本実施例１における映像信号発生装置１から出力された映像信号をビデオプロセッサ６側で観測した場合もある遅延時間が生ずるように映像信号発生装置１は各種ＣＣＤを搭載した内視鏡（或いはテレビカメラ）に応じた映像信号を出力するように設定されている。

つまり、映像信号発生装置１には、図２８の主にスコープケーブル８３ａ、８３ｂによる遅延時間に相当する遅延量を持つ遅延回路３９が図１２に示すようにＰＬＬ／遅延回路１３に設けられている。また、図９でも示している。
この遅延回路３９は実際には図１３に示すようにそれぞれ異なる遅延量Ｔ１、Ｔ２、…、Ｔｎに設定された遅延回路３９ａ、３９ｂ、…、３９ｎを用いて切り替えることができるようにしている。

つまり図１３に示すように遅延回路３９は、切替スイッチ（或いはリレー）２３ａ、２３ｂと、それぞれ遅延量が異なる遅延回路３９ａ、３９ｂ、…、３９ｎと、切替スイッチ２３ａ、２３ｂを連動して切り替える切替ボタン（又はレバー）２４とから構成されている。

そして、図１２に示すように接続ケーブル５等による遅延量がｔｄ０の場合において、遅延回路３９ａを選択した場合にはケーブル５等による遅延量ｔｄ０を含めて全体の遅延量がｔｄ１となるように設定している。つまり、遅延量Ｔ１は、Ｔ１＝ｔｄ１−ｔｄ０に設定され、同様に遅延量Ｔ２は、Ｔ２＝ｔｄ２−ｔｄ０に設定されている。

このようにして、図２８（Ａ）に示した主にスコープケーブル８３ａ、８３ｂの長さに起因する信号の遅延時間を遅延回路３９に設けた複数の遅延回路３９ａ、３９ｂ等を切り替えて使用することにより等価的に実現している。

また、図８に示すリセットパルス生成部１２におけるパルス幅調整回路３１を図１４に示すリセットパルス生成部１２Ｂのように例えば抵抗４１をその抵抗値を可変設定できる可変抵抗４１′を用いてリセットパルスのパルス幅を調整するパルス幅調整回路３１Ｂを構成しても良い。

図１４のリセットパルス生成部１２Ｂは可変抵抗４１′以外の構成は図８と同様の構成である。
このようにすることにより、リセットパルスのパルス幅を可変設定できるようにしている。

また、図１５に示すリセットパルス生成部１２Ｃのようにパルス幅調整回路３１Ｃに例えばディレイラインＵ１５を用いてリセットパルスのパルス幅を調整するようにしても良い。

本実施例１では以下に説明するように、固体撮像素子（具体的にはＣＣＤ）と等価負荷となる（固体撮像素子等価負荷回路としての）ＣＣＤ等価負荷回路２と、検査対象となるビデオプロセッサ６からＣＣＤを駆動する駆動信号を印加した場合に、その駆動信号と同期して実際のＣＣＤから出力されるＣＣＤ出力信号（映像信号）とほぼ等価なＣＣＤ出力信号（映像信号）を発生する映像信号発生回路３とを設けることにより、実際にＣＣＤを搭載したヘッド治具を不必要として、検査対象となるビデオプロセッサ６の検査、調整を行えるようにしていることが大きな特徴となっている。

次に本実施例１の作用を図１、図２等を参照して説明する。まず、図１に示すように本実施例１の映像信号発生装置１に検査対象のビデオプロセッサ６を接続し、また、ビデオプロセッサ６の患者基板６Ａにおける各部をオシロスコープ７で波形観察できるようにする。そして、映像信号発生装置１及びビデオプロセッサ６等の電源を投入して検査を開始する。

ビデオプロセッサ６の患者基板６Ａから、各種ＣＣＤ駆動パルスが映像信号発生装置１に入力される。図７にも示すように入力信号はＣＣＤ等価負荷２で終端されている。図２の波形Ｗ３に示すように、振幅の大きい駆動パルス（波形Ｗ１，Ｗ２）は後段のブロックで処理しにくい為、アッテネータ１１で５Ｖｐｐにアッテネートされる。

アッテネータ１１で減衰されたＣＣＤ駆動パルスのうち、水平伝送パルス（φＳ）がリセットパルス生成部１２に入力される。ここであるパルス幅のパルスを切り出し、これをさらにアッテネートしたもの（ＣＣＤ＿ＲＥＳＥＴ）を出力する（このパルス幅と振幅は図８に示すように可変である）。

また、上記水平伝送パルスφＳはＰＬＬ／遅延回路１３にも入力される。ここでは水平伝送パルスφＳと同期した基準クロックＣＬＫを生成しており、さらにこれは上述した（例えば図９に示す）遅延回路３９を介することにより、ある遅延量を持って他のブロックに出力される。

このクロックＣＬＫを基に動作するメモリ１５には各種チャートのデータが格納されており、指定されたチャートのデータが出力される。
このクロックＣＬＫはＤＡＣＬＫ生成部１６にも入力され、ＤＡＣＬＫ生成部１６はクロックＣＬＫの位相、パルス幅を調整し、Ｄ／Ａコンバータ１７で用いられる基準ＣＬＫ（ＤＡＣＬＫ）を生成する。

Ｄ／Ａコンバータ１７は、この基準クロックＤＡＣＬＫを基に、メモリ１５から得たあるチャートのデータをＤ／Ａ変換し、さらに図１０に示すＤＡＴＡパルス生成部４１によりこれを減衰したパルス（ＣＣＤ＿ＤＡＴＡ）を出力する。（このパルスの振幅は可変であり、ＤＡＣＬＫのパルス幅を変えることで、ＣＣＤ＿ＤＡＴＡのパルス幅を変えることもできる）。

ＣＣＤｏｕｔ生成部１４では、リセットパルス生成部１２から得たパルス（ＣＣＤ＿ＲＥＳＥＴ）とＤ／Ａコンバータ１７（の出力部のＤＡＴＡパルス生成部４１）から得たパルス（ＣＣＤ＿ＤＡＴＡ）を合成し、これをＣＣＤｏｕｔの映像信号として出力する（ここで、このＣＣＤｏｕｔ全体のゲインは可変である）。

本実施例１では、図５に示すように切り替えることで複数のＣＣＤと等価なＣＣＤ等価負荷回路２を実現できるようにしているので、切り替える操作で簡単に異なる種類等のＣＣＤに対する検査を行うことができる。つまり、従来例におけるヘッド治具８５等を不要として、ビデオプロセッサ６におけるＣＣＤ駆動パルス発生回路８等の調整や、ＣＤＳパルスの位相調整といった調整を高い精度でしかも少ないバラツキで行うことができる。

なお、ＣＣＤ駆動パルスのパルス幅及び振幅調整やＣＤＳパルスの位相調整及び振幅調整に関しては実施例２において詳しく説明する自動調整作業をオシロスコープ７による波形観測のもとで手動調整を行うことになる。

また、挿入部長やスコープケーブルが異なる電子式内視鏡に搭載されたＣＣＤの場合に対してもＰＬＬ／遅延回路１３には遅延量を変更できる図１３に示す遅延回路３９を設けているので、切り替える操作を行うことにより挿入部長等が異なる内視鏡に搭載されたＣＣＤの場合にも対応可能とするビデオプロセッサ６の場合にもその検査、調整を行えるようにしている。

補足説明すると、本実施例１による例えばＣＤＳ調整の際のＣＣＤ水平転送パルス、ＣＣＤｏｕｔ、ＣＤＳサンプリングパルスＳＨＰ，ＳＨＤは図１６（Ａ）のようになり、これに対応する従来例は図１６（Ｂ）のようになり、特に図１６（Ａ）と図１６（Ｂ）とではＣＣＤｏｕｔの波形が異なる。

映像信号発生装置１を用いた場合には図１６（Ａ）に示すようにＣＣＤｏｕｔの波形におけるリセット部、フィードスルー部、データ部の各境界が明確となる歪みの少ない映像出力波形にしている。

このようにリセット部等の境界位置が明確となるため、ＣＣＤ水平転送パルスの立ち上がりからＣＣＤｏｕｔの立ち上がりまでの遅延回路により遅延する遅延時間ｔＡや、リセットパルス生成部１２で規定する時間ｔＢやＤＡＣＬＫ生成部１６で規定するパルス幅ｔＣ、フィードスルー部とデータ部との変化点Ｘを基準として設定される時間ｔＤ、ｔＥによるサンプリング信号ＳＨＰ、ＳＨＤの調整が容易になると共に、精度の高い調整ができる。

これに対して、従来例では図１６（Ｂ）のようにＣＣＤｏｕｔの波形が丸みを持って歪みが大きく、リセット部、フィードスルー部、データ部の各境界が不確定のため、サンプリング信号ＳＨＰ、ＳＨＤの調整が困難になると共に、厳密な設定も困難である。また、個々のバラツキも大きくなる。

また、従来のヘッド治具８５等を用いた検査では、ＣＣＤ８１が破損しないよう、細心の注意を払う必要があり、メンテナンスが非常に困難であったが、映像信号発生装置１はＣＣＤを搭載していないため、従来例に比較してメンテナンスが容易である。

また、映像信号発生装置１は同じものを複数台作ることが比較的に簡単にできる。これに対して従来のヘッド治具８５を用いた検査では、１個のＣＣＤを基準として調整を行う必要があると共に、個々のＣＣＤ毎に特性にバラツキがあるため、検査ラインは１ラインしか設けることができなかった。
これに対して本実施例１によれば複数台の映像信号発生装置１を用いることができ、これによって、検査ラインを増やすことができ、製造の効率を向上することができる。

また、映像信号発生装置１を用いた検査システムは、従来例におけるＣＣＤによる負荷やケーブルなどといった個々にバラツキを持つ不確定な要素を含んでいない為、映像信号発生装置１自体を定期的に校正することで、トレーサビリティの取れたシステムの下でビデオプロセッサ６の基板の調整、検査を行うことができる。その為、基板の調整のばらつきを極力抑えることができる。

従って、本実施例１は以下の効果を有する。
映像信号発生装置１を用いることによって、ヘッド治具８５等を不用として、検査対象（調整対象）のビデオプロセッサ６におけるＣＣＤに関係する箇所の調整、具体的にはＣＣＤ駆動パルス発生回路８の調整や、ＣＤＳパルスの位相調整等を簡単に行うことができるという効果がある。

また、本装置１には複数種類のＣＣＤの等価負荷を搭載している為、複数種類のヘッド治具を用いることなく、本装置１のみで複数種類のＣＣＤに対応する検査、調整を簡単に行うことができる。つまり、従来例ではコネクタの着脱等やチャートの交換等、手間がかかる作業が必要であったが、切替スイッチを切り替える作業で済み、検査、調整等をより簡単に行うことができる。

また、本装置１から出力された映像信号を患者基板６Ａ側で観測した時、従来例と比べて歪が少ない波形で出力できる為、ＣＤＳパルスの位相調整等が容易であり、かつ調整のばらつきが少なくできるし、高精度に調整ができる。
また、従来のヘッド治具８５等を用いた検査に比較して、メンテナンスが容易である。 また、映像信号発生装置１は同じものを複数台作ることが比較的に簡単にできる。

従来例に比較して映像信号発生装置１自体を校正することで、トレーサビリティの取れた状態で検査等を行うことができ、ビデオプロセッサ６の基板の調整のばらつきを極力抑えることができる。

次に図１７〜図２２を参照して実施例２の映像信号発生装置を説明する。図１７は実施例２の映像信号発生装置１Ｂの構成を示す。本実施例２では、制御等を行う制御装置として例えばパーソナルコンピュータ（パソコンと略記、図１７等ではＰＣと略記）５０を用いて検査対象となるビデオプロセッサ６の検査調整をより簡単に行えるようにした検査システム５１を形成している。

本実施例２では、図１の場合と同様に映像信号発生装置１Ｂはそのコネクタ４が接続ケーブル５を介して検査対象となるビデオプロセッサ６に接続されている。このビデオプロセッサ６の映像出力端にはモニタ５２が接続され、このモニタ５２にはさらに計測を行う計測器（１）５３ａ、計測器（２）５３ｂ、…が接続されている。

また、本実施例２では映像信号発生装置１Ｂ及びビデオプロセッサ６は、これらを制御するパソコン５０と接続され、また計測器（１）５３ａ、計測器（２）５３ｂ、…もパソコン５０と接続され、パソコン５０は計測器（１）５３ａ、計測器（２）５３ｂ、…による計測結果のデータ収集や、計測器（１）５３ａ、計測器（２）５３ｂ、…の制御も行う。

図１８は図１７における構成をより具体的に示したものである。
ビデオプロセッサ６はタイミングジェネレータ（ＴＧと略記）６１により発生したパルス幅が調整された駆動パルス生成用クロック６１ａを駆動パルス生成部８に出力すると共に、このＴＧ６１は位相調整されたＣＤＳパルス６１ｂをＣＤＳ回路６２に出力する。

このＣＤＳ回路６２には、ＣＣＤ等価負荷回路２から出力されるＣＣＤｏｕｔを増幅するプリアンプ６３を経て信号が入力される。
また、このビデオプロセッサ６には、駆動パルス生成部８の電源電圧を制御する信号６４ａを出力するゲインコントロール回路６４が設けてある。

そして、パソコン５０はビデオプロセッサ６内のＴＧ６１、ＣＤＳ回路６２、ゲインコントロール回路６４を制御する制御信号を出力する。
つまり、パソコン５０はＴＧ６１に対しては、駆動パルス幅制御信号５０ａと、ＣＤＳパルス位相制御信号５０ｂを出力する。また、パソコン５０はＣＤＳ回路６２に対してはＣＤＳゲイン制御信号５０ｃを出力する。また、パソコン５０はゲインコントロール回路６４に対しては駆動パルスゲイン制御信号５０ｄを出力する。

そして、ビデオプロセッサ６における駆動パルス生成部８は駆動パルス８ａを接続ケーブル５を経て、映像信号発生装置１ＢのＣＣＤ等価負荷回路２に印加する。このＣＣＤ等価負荷回路２に印加された駆動パルス８ａは映像信号発生回路３を経てＣＣＤｏｕｔの出力信号となり、接続ケーブル５を経てビデオプロセッサ６のプリアンプ６３に入力される。

また、ＣＣＤ等価負荷回路２に印加された駆動パルス８ａは同軸ケーブル６５により減衰された駆動パルス６５ａとなって計測器（３）５３ｃに入力され、計測される。この計測器（３）５３ｃ及び他の計測器（１）５３ａ、計測器（２）５３ｂはパソコン５０に接続され、制御されると共に、収集したデータをパソコン５０に送る。

なお、ＴＧ６１からＣＤＳ回路６２に出力されるＣＤＳパルス６１ｂは、例えば入力信号及び出力信号のチャンネル切り替え機能を備えた計測器（３）５３ｃにも入力され、その計測データはパソコン５０に送られる。また、ＣＤＳ回路６２から出力される信号も、入力信号及び出力信号のチャンネル切り替え機能を備えた計測器（３）５３ｃにも入力され、その計測データはパソコン５０に送られる。
この場合、計測器（３）５３ｃの代わりに図示しない計測器（４）にて計測して、計測器（４）で計測された計測データをパソコン５０に送るようにしても良い。

また、パソコン５０は映像信号発生装置１Ｂと接続され、映像信号発生装置１ＢにおけるＣＣＤ等価負荷回路２の切替や映像信号発生回路３の切替等の制御を行う。

例えば図５では複数のＣＣＤ等価負荷回路Ｚ１，Ｚ２、…Ｚｎに接続された切替スイッチ２１ａ、２１ｂは手動で切り替えられていたが、本実施例２では図１９に示すようにパソコン５０からの制御信号により切り替えられるようにしている。つまり、切替ボタン２２の代わりに制御信号で切替スイッチ２１ａ、２１ｂを切り替えるようにしている。

なお、図６に示したように可変抵抗Ｒ１′を電子ボリュームで形成してパソコン５０からの制御信号でその抵抗値を可変設定することにより、複数種類のＣＣＤに等価な負荷回路を実現しても良い。なお、コンデンサＣ１′は例えば可変容量ダイオードで形成し、この可変容量ダイオードの容量値をパソコン５０からの制御信号で可変設定する。

また、図１３に示した遅延回路３９ａ、３９ｂ、…、３９ｎも同様にパソコン５０からの制御信号により切り替えられるようにしている。この場合、図５に対する図１９とほぼ同様の変更であるので図示しないで、代わりに図９のＰＬＬ／遅延回路１３の遅延回路３９を制御信号で切替制御できるようにしたＰＬＬ／遅延回路１３Ｂを図２０に示す。

図２０における遅延回路１３Ｂは切替スイッチ２３ａ、２３ｂの間に２つの遅延回路３９ａ、３９ｂが設けてあり、パソコン５０からの制御信号により切り替えられるようにしている。

なお、遅延回路３９ａ、３９ｂは図９における遅延回路３９において、抵抗Ｒ６５，コンデンサＣ２５の値を換えて遅延量を変更設定したものである。図２０では簡単化のため、２つの遅延回路３９ａ、３９ｂを切り替える例で示しているが、３つ以上でも同様に切り替えられるようにできる。

また、図２１に示すＰＬＬ／遅延回路１３Ｃのように１つの遅延回路３９′により遅延量を変更できるようにしても良い。例えば、遅延回路３９′を構成する抵抗Ｒ６５′は電子ボリュームで形成され、その値はパソコン５０の制御信号で可変設定できるようにしている。

また、図２２に示すように図２０と図２１とを組み合わせたようなＰＬＬ／遅延回路１３Ｄのような構成にしても良い。つまり、このＰＬＬ／遅延回路１３Ｄでは図２０における遅延回路３９ａ及び３９ｂをそれぞれ構成する抵抗Ｒ６５ａ、６５ｂをそれぞれ可変抵抗Ｒ６５ａ′、Ｒ６５ｂ′にした遅延回路３９ａ′及び３９ｂ′にしている。

これら可変抵抗Ｒ６５ａ′、Ｒ６５ｂ′を電子ボリュームで構成することにより、パソコン５０からの制御信号でその抵抗値を可変制御でき、所望とする遅延量に可変設定できる。
次にこのようにパソコン５０により制御を行うようにしてビデオプロセッサ６の基板の検査の自動化を行う動作を説明する。

（Ａ）駆動パルス調整
ビデオプロセッサ６の駆動パルス生成部８から駆動パルス８ａが出力される。また、接続用ケーブル５を介して本装置１ＢのＣＣＤ等価負荷回路２（及びアッテネータ）に入力される。

そして、アッテネータを経て所望の値に減衰された信号６５ａが本装置１Ｂから同軸ケーブル６５を経て計測器（３）５３ｃに入力され、駆動パルス８ａが計測される。計測器（３）５３ｃは計測データをパソコン５０に送る。

パソコン５０は予め内部の記憶手段に格納していた（最適な）目標値データと計測器（３）５３ｃから得たデータとを比較し、それらのパルス幅の差のデータ（信号５０ａ）、と振幅の差のデータ（信号５０ｄ）をビデオプロセッサ６に送る。

ビデオプロセッサ６に入力された信号５０ａはＴＧ６１に入力され、ＴＧ６１内のＤ／Ａコンバータでアナログ量に変換され、これがＴＧ６１内のＰＬＬの制御電圧となる。そして、ＴＧ６１内のＶＣＯは駆動パルス８ａの基となるクロックのパルスを変化させ、これを駆動パルス生成部８に出力する。

そして、駆動パルス生成部８から出力される駆動パルス８ａのパルス幅を最適値に自動調整する。

また、上記信号５０ｄはゲインコントロール回路６４に入力され、このゲインコントロール回路６４内のＤ／Ａコンバータでアナログ量に変換され、これが駆動パルス生成部８のアンプに電源電圧を制御する信号６４ａとして出力される。これが駆動パルス生成部８の電源電圧となる。そして、駆動パルス８ａの振幅の値（レベル）を最適な値に自動調整する。
このようにして駆動パルスの自動調整が行われる。

（Ｂ）ＣＤＳパルスの調整
ビデオプロセッサ６の駆動パルス生成部８から駆動パルス８ａが出力され、接続用ケーブル５を介して本装置１ＢのＣＣＤ等価負荷回路２（及びアッテネータ）に入力される。 そして本装置１ＢのＣＣＤｏｕｔ生成部から接続ケーブル５により伝送され、ビデオプロセッサ６のプリアンプ６３を介してＣＤＳ回路６４に入力される。

また、ＴＧ６１で生成されたＣＤＳパルス６１ｂとＣＣＤｏｕｔは計測器（３）５３ｃにより計測され、計測データはパソコン５０に送られる。
パソコン５０は予め内部の記憶手段等に格納していた（最適な）目標値データと計測器（３）５３ｃから得たデータとを比較し、その差を少なくするような（ＣＤＳパルス位相）制御信号５０ｂをビデオプロセッサ６に送る。

ビデオプロセッサ６に送られた制御信号５０ｂはＴＧ６１に入力され、ＣＤＳパルス６１ｂの位相を変化させ、この変化させたＣＤＳパルス６１ｂをＣＤＳ回路６２に出力するようになる。
このようにして、ビデオプロセッサ６のＴＧ６１から出力されるＣＤＳパルス６１ｂは最適なタイミング（位相）で出力されるように自動調整される。

（Ｃ）ＣＤＳゲイン調整
ＣＤＳ回路６２の出力は計測器（３）５３ｃで計測され、この計測器（３）５３ｃで計測されたデータはパソコン５０に送られる。

パソコン５０は予め内部の記憶手段等に格納していた（最適な）目標値データと計測器（３）５３ｃから得たデータとを比較し、その差を少なくするような（ＣＤＳゲイン）制御信号５０ｃをビデオプロセッサ６に送る。

ビデオプロセッサ６に送られた制御信号５０ｃはＣＤＳ回路６２に入力され、ＣＤＳ回路６２はこの制御信号５０ｃによりそのゲインを変化させて、サンプリングしたデータ部の信号を出力する。
このようにして、ＣＤＳ回路６２は最適なレベルでＣＤＳ出力信号を出力するように自動調整される。

なお、ビデオプロセッサ６におけるＴＧ６１、ＣＤＳ回路６２等の各回路にはこのように最適な状態に調整された後には、その状態を記憶する記憶回路が設けてある。例えば、パソコン５０は内視鏡の種類とＣＣＤの種類等に対応した情報と共に制御信号を送り、ビデオプロセッサ６は内視鏡の種類とＣＣＤの種類等に対応した情報と関連付けて最適な値に設定する制御信号の値、或いは設定値を記憶する。

従って、調整後には内視鏡が接続されると、その内視鏡の種類及びその内視鏡に搭載されたＣＣＤに応じて最適な設定値を記憶回路から読み出し、ビデオプロセッサ６におけるＴＧ６１，ＣＤＳ回路６２等を最適な状態に設定できる。
また、映像信号発生装置１はパソコン５０で制御できる為、ＣＣＤの種類、ケーブル遅延量の切り替え、チャートの切り替え等を自動で行うことができるようになり、検査工数を大幅に削減することができる。

具体的には、図１９に示すように各種ＣＣＤにそれぞれ等価なＣＣＤ等価負荷回路Ｚ１，Ｚ２，…の切り替えはパソコン５０からの制御信号によりリレー２１ａ、２１ｂを連動して切り替えることにより、各種のＣＣＤに対応した検査（調整）を自動的に行えるようにしている。

また、図２０に示すようにＰＬＬ／遅延回路１３Ｂにおける（ケーブル長に対応して設定された）遅延量が異なる遅延回路３９ａ、３９ｂをパソコン５０からの制御信号で切替スイッチ（或いはリレー）２３ａ、２３ｂを連動して切り替えられるようにしているので、ケーブル長が異なる内視鏡等に対応できるようにしている。

さらに、実施例１で説明したように映像信号発生装置１ＢにもＲＯＭ等で構成されるメモリには、白、カラーバー、グレースケール等、複数のチャートのデータが格納されており、これらのデータはパソコン５０からの制御信号で簡単に切り替えることができる。その為、検査の自動化が図れる。

本実施例２によれば、実施例１の効果を有すると共に、さらに実施例１における検査、調整の切り替え作業や調整作業を自動的に行うことが可能となる効果がある。
また、自動化することにより簡単かつ短時間にビデオプロセッサ６の検査、調整を行うことができると共に、バラツキの少ない高精度の調整も可能となる。また、ビデオプロセッサを低コストで提供することができる。

次に本発明の実施例３を図２３を参照して説明する。図２３はＣＰＵ７１を用いてＣＣＤｏｕｔの信号生成処理を行うようにした映像信号発生装置１Ｃの構成を示す。

この映像信号発生装置１Ｃは、ビデオプロセッサ６から出力される駆動パルス（その波形をＷ１１として円形部で表示）を受け、ＣＣＤと等価な負荷回路を有するＣＣＤ等価負荷回路７２と、このＣＣＤ等価負荷回路７２で終端された駆動パルスを受けて、３値の波形の信号データ（その波形をＷ１２として円形部で表示）を出力するＣＰＵ７３と、このＣＰＵ７３から出力される信号データをアナログ信号に変換し、振幅及びレベルを所望の値に変化させてＣＣＤｏｕｔの出力信号（その波形をＷ１３として円形部で表示）を出力するＤ／Ａコンバータ７４とを有する。

また、この映像信号発生装置１Ｃは、ＣＣＤ等価負荷回路７２で終端された駆動パルスを受け、この駆動パルスと同期したクロックを生成し、スコープケーブルに主に起因するケーブル遅延量を付加し、ＣＰＵ７３に出力するＰＬＬ／遅延回路７５と、このＰＬＬ／遅延回路７５で生成された基準クロックの位相を調整し、Ｄ／Ａコンバータ７４に出力するＤＡＣＬＫ生成部７６とを有する。

本実施例３におけるＣＣＤ等価負荷回路７２としては、図５或いは図１９で構成できる。図１９の場合にはＣＰＵ７３からの制御信号で各種ＣＣＤに対応したＣＣＤ等価負荷回路Ｚ１、Ｚ２、…を選択できる。

また、ＰＬＬ／遅延回路７５は図２０、図２１、図２２等で構成でき、やはりＣＰＵ７２からの制御信号でケーブル遅延量に対応する遅延回路を選択設定できる。

そして、ＣＰＵ７３を図示しないプログラムに従って動作させることにより、ＣＣＤの種類やケーブル遅延量が異なる場合にもヘッド治具を必要としないでビデオプロセッサ６の検査、調整を行うことができる。

つまり、本実施例３は実施例１と同様の効果を有すると共に、さらに実施例１よりもＣＣＤ等価負荷回路７１の切替や、ケーブル長による遅延時間に相当する遅延量を発生させる遅延回路の選択切替等をより簡単に行うことができる。

なお、上述した各実施例は、検査対象となるビデオプロセッサ６としてＮＴＳＣ／ＰＡＬ／ＳＥＣＯＭの信号規格のいずれに対しても対応できる。つまり、本発明における映像信号発生装置は、ＮＴＳＣ／ＰＡＬ／ＳＥＣＯＭの信号規格のいずれに対しても対応できる映像信号を発生できる。

例えば、実施例２において、ビデオプロセッサ６として実際に使用される或いは設定されているＮＴＳＣ／ＰＡＬ／ＳＥＣＯＭの信号規格に応じて、パソコン５０からの制御信号により、映像信号発生装置１Ｂによる映像信号発生回路３側を制御すると共に、ビデオプロセッサ６側も制御するようにしても良い。

また、ビデオプロセッサ６としてＮＴＳＣ／ＰＡＬ／ＳＥＣＯＭのいずれの信号規格にも対応したものである場合には、ＮＴＳＣ、ＰＡＬ、ＳＥＣＯＭの各信号規格に順次切り替えるように制御して、映像信号発生装置１Ｂ及びビデオプロセッサ６を自動で制御するようにしても良い。

また、上述の説明では、ＣＣＤとしては、そのＣＣＤの撮像面の前に光学的に色分離するフィルタを備えたＣＣＤ、つまり白色照明の下でカラー撮像が可能なＣＣＤを備えた内視鏡に対する撮像及び信号処理を行う同時式のビデオプロセッサを検査対象として説明したが、本発明はこれに限定されるものでなく、面順次で撮像及び信号処理を行う面順次方式のビデオプロセッサを検査対象とする場合にも適用できる。

つまり、本発明は同時式及び面順次式のビデオプロセッサに対する検査に使用できる映像信号発生装置を提供できる。このため、例えば同時式及び面順次式のビデオプロセッサに応じてパソコン５０により映像信号発生装置１Ｂによる映像信号発生回路３側を制御すると共に、ビデオプロセッサ６側も制御するようにしても良い。

なお、上述した各実施例１〜３等を部分的に組み合わせる等して構成される実施例等も本発明に属する。
また、本発明の映像信号発生装置は固体撮像素子を搭載した内視鏡及びテレビカメラの検査、調整にその用途が限定されるものでなく、他の映像機器の検査にも広く適用することができる。

［付記］
１．請求項１において、前記映像信号生成回路は前記固体撮像素子の出力信号とほぼ等価な映像信号を生成する。
２．請求項１において、前記映像信号生成回路は前記固体撮像素子の出力信号とほぼ等価で、より歪みの少ない波形の映像信号を生成する。
（付記２の効果）歪みが少ないので、検査、調整が容易となる。

３．さらに前記映像信号発生装置は、前記固体撮像素子を駆動する駆動信号を生成する駆動信号生成部と、前記駆動信号の印加により前記固体撮像素子から出力される出力信号に対応する前記映像信号に対して標準映像信号を生成するための信号処理を行う信号処理部とを備えた映像信号処理装置に着脱自在に接続されるコネクタを有する。
４．前記映像信号処理装置は体腔内等に挿入され、固体撮像素子を備えた電子式内視鏡と接続されて内視鏡検査に使用される内視鏡用ビデオプロセッサである。

固体撮像素子の等価負荷回路と等価的な映像信号発生回路を備え、固体撮像素子を搭載しないで、内視鏡用ビデオプロセッサの検査、調整を簡単に行えるようにしている。

本発明の実施例１の映像信号発生装置の概略の構成図。 映像信号発生装置の各部の構成を波形図と共に示すブロック図。 ＣＣＤ等価負荷回路の回路図。 従来例と比較してビデオプロセッサを検査する様子の説明図。 各種のＣＣＤに対応したＣＣＤ等価負荷回路の回路図。 図５の変形例に相当するＣＣＤ等価負荷回路の回路図。 図２のＣＣＤ等価負荷回路及びアッテネータの具体的な回路構成を示す回路図。 図２のリセットパルス生成部の具体的な回路構成を示す回路図。 図２のＰＬＬ／遅延回路の遅延回路を具体的に示す回路図。 図２のＤ／Ａコンバータの出力部に設けたＤ／ＡコンバータＤＡＴＡ生成部の具体的な回路構成を示す回路図。 図２のＣＣＤｏｕｔ生成部の具体的な回路構成を示す回路図。 映像信号発生装置のＰＬＬ／遅延回路に遅延回路が設けてあることを示す図。 図１２の遅延回路の遅延量が実際には切り替えて選択可能な構成であることを示す回路図。 図８のリセットパルス生成部におけるパルス幅を可変にした変形例の具体的な回路構成を示す回路図。 図８のリセットパルス生成部におけるパルス幅をディレイラインを用いて可変にした変形例の具体的な回路構成を示す回路図。 従来例と比較して実施例１で生成されるＣＣＤｏｕｔの出力波形やこの出力波形によりＣＤＳパルスの位相調整の様子の説明図。 本発明の実施例２の映像信号発生装置の概略の構成図。 図１７のより詳細な構成を示すブロック図。 各種ＣＣＤと等価なＣＣＤ等価負荷回路の構成を示す回路図。 ＰＬＬ／遅延回路の構成例を示す回路図。 図２０の変形例のＰＬＬ／遅延回路の構成例を示す回路図。 図２０の変形例のＰＬＬ／遅延回路の構成例を示す回路図。 本発明の実施例３の映像信号発生装置の概略の構成図。 ＣＣＤの出力信号に対する相関２重サンプリングするＣＤＳパルスの調整の様子の説明図。 従来例におけるビデオプロセッサの検査、調整に用いられるヘッド治具を示す図。 従来例における複数種類のＣＣＤに対応するビデオプロセッサの検査、調整に用いられる複数のヘッド治具等を示す図。 従来例における複数種類のＣＣＤに対応するビデオプロセッサの検査、調整に用いられる複数のヘッド治具を用いて検査する様子の説明図。 従来例におけるヘッド治具出力がケーブル遅延のためビデオプロセッサに入力されるタイミングに遅延が生じる様子の説明図。

符号の説明

１…映像信号発生装置
２…ＣＣＤ等価負荷回路
３…映像信号発生回路
４…コネクタ
５…接続ケーブル
６…ビデオプロセッサ
６Ａ…患者基板
７…オシロスコープ
８…ＣＣＤ駆動パルス生成部
１１…アッテネータ
１２…リセッチパルス生成部
１３…ＰＬＬ／遅延回路
１４…ＣＣＤｏｕｔ生成部
１５…メモリ
１６…ＤＡＣＬＫ生成部
１７…Ｄ／Ａコンバータ
１８…駆動パルス検知部
１９…ＬＥＤ
３１…パルス幅調整回路
３２…リセットパルス調整回路
３８…ＰＬＬ回路
３９…遅延回路
５０…パソコン
代理人 弁理士 伊藤 進

Claims (14)

1. 固体撮像素子と等価な負荷を備えた固体撮像素子等価負荷回路と、固体撮像素子から出力される出力信号に対応する映像信号を生成する映像信号生成回路と、を具備することを特徴とする映像信号発生装置。
2. 固体撮像素子と等価な負荷を備えた固体撮像素子等価負荷回路と、固体撮像素子から出力される出力信号に対応する映像信号を生成する映像信号生成回路と、を具備する映像信号発生装置を用いて、固体撮像素子を搭載した電子式内視鏡が接続される内視鏡用ビデオプロセッサの検査を行う内視鏡用ビデオプロセッサの検査方法。
3. 前記映像信号発生装置は複数種類の固体撮像素子に対応する複数種類の固体撮像素子等価負荷を具備し、かつ前記内視鏡用ビデオプロセッサが複数種類の固体撮像素子に対応する場合には、前記映像信号発生装置及び計測を行う計測器を制御装置に接続し、前記制御装置の制御下で前記複数種類の固体撮像素子等価負荷を選択して、前記計測器の計測データを用いて前記映像信号発生装置の調整を自動的に行う請求項２記載の内視鏡用ビデオプロセッサの検査方法。
4. 前記固体撮像素子等価負荷回路は複数種類の固体撮像素子等価負荷を具備し、制御装置を用いて切替制御することにより自動で複数種類の固体撮像素子等価負荷を切り替え可能にしたことを特徴とする請求項１記載の映像信号発生装置。
5. 前記固体撮像素子等価負荷回路は定数が可変の素子を用いた固体撮像素子等価負荷回路を具備し、各素子の値を変化させることで複数種類の固体撮像素子等価負荷を実現可能としたことを特徴とする請求項１記載の映像信号発生装置。
6. 前記固体撮像素子は電荷結合素子であり、前記映像信号は電荷結合素子から出力されるＣＣＤ出力信号であることを特徴とする請求項１記載の映像信号発生装置。
7. 前記映像信号生成回路は、電荷結合素子出力信号のリセット部に相当するパルスを生成するリセットパルス生成回路と、各種チャートのデータを格納しているメモリ回路と、該メモリ回路から得たパルスをＤ／Ａ変換し、電荷結合素子出力信号のデータ部に相当するパルスを生成するＤ／Ａコンバータ回路と、上記リセットパルス生成回路から出力されたパルスと上記Ｄ／Ａコンバータ回路から出力されたデータパルスとを合成し、電荷結合素子出力信号として出力する電荷結合素子出力信号生成回路と、この電荷結合素子出力信号にある一定量の遅延を与える遅延回路とを備えていることを特徴とする請求項６に記載の映像信号発生装置。
8. 前記リセットパルス生成回路は内視鏡用ビデオプロセッサから、その内部の基板で生成された固体撮像素子駆動パルスを得、これを基にしてこれに同期した電荷結合素子出力信号のリセット部に相当するパルスを生成することを特徴とする請求項７記載の映像信号発生装置。
9. 前記リセットパルス生成回路は電荷結合素子出力信号のリセット部に相当するパルスの幅と振幅を決定する素子を可変にすることで、このパルスの幅と振幅を自由に変更することができるということを特徴とする請求項７記載の映像信号発生装置。
10. 前記Ｄ／Ａコンバータ回路は電荷結合素子出力信号のデータ部に相当するパルスの幅と振幅を決定する素子を可変することで、このパルスの幅と振幅を自由に変更することができるということを特徴とする請求項７記載の映像信号発生装置。
11. 前記電荷結合素子出力信号生成回路はリセットパルス生成回路から得た電荷結合素子出力信号のリセット部に相当するパルスとＤ／Ａコンバータ回路から得た電荷結合素子出力信号のデータ部に相当するパルスを合成することで電荷結合素子出力信号を生成し、この信号の振幅を決定する素子を可変にすることで、この振幅を自由に変更することができるということを特徴とする請求項７記載の映像信号発生装置。
12. 前記遅延回路は内視鏡のケーブル等の長さに起因する遅延時間に相当する遅延量を発生することを特徴とする請求項７記載の映像信号発生装置。
13. 前記遅延回路は内視鏡のケーブル等の長さに起因する遅延時間に相当する遅延量を発生する遅延部を複数具備しており、自動で遅延部を切り替え可能にしたことを特徴とする請求項７記載の映像信号発生装置。
14. 前記遅延回路は遅延時間に相当する遅延量を決定する素子を可変にすることで遅延量を自由に変更可能にしたことを特徴とする請求項７記載の映像信号発生装置。

Images