JP4101313B2 - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP4101313B2 JP4101313B2 JP11832795A JP11832795A JP4101313B2 JP 4101313 B2 JP4101313 B2 JP 4101313B2 JP 11832795 A JP11832795 A JP 11832795A JP 11832795 A JP11832795 A JP 11832795A JP 4101313 B2 JP4101313 B2 JP 4101313B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- well
- insulating film
- forming
- impurity layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000012535 impurity Substances 0.000 claims description 134
- 239000000758 substrate Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- -1 phosphorous ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体装置およびその製造方法に係り、特にウェルおよび基板に形成されたトランジスタのパンチ・スルー特性を改善したＣＭＯＳおよびその製造方法に関するものである。
【０００２】
【従来の技術】
ＣＭＯＳは、ＰＭＯＳとＮＭＯＳを同一の基板に形成した後これらを電気的に連結したもので、通常半導体基板にＮウェルまたはＰウェルを形成した後、ウェルの間の半導体基板およびウェルに相異なる導電型のトランジスタを同時に形成する工程で形成される。
【０００３】
図１は、従来の方法により製造されたＣＭＯＳの断面図である。参照符号１０は半導体基板、１８はＮウェル、２２はＰウェル、２６はフィールド酸化膜、２８はゲート酸化膜、そして３０はゲート電極を示す。
前記図１に示したＣＭＯＳ構造は、Ｐ型の半導体基板１０に選択的に不純物をドープしてＮウェル１８およびＰウェル２２を形成する工程、通常のフィールド酸化膜の製造工程を行ってフィールド酸化膜２６を形成する工程、各ウェルおよび基板の表面にゲート酸化膜２８を形成する工程およびゲート酸化膜上にゲート電極３０を形成する工程により形成される。
【０００４】
【発明が解決しようとする課題】
しかし、半導体装置の集積度が増加するにつれて、各素子の単位大きさは次第に小さくなり、これにより各素子の電気的な特性は比例的に低下する。例えば、トランジスタの場合、集積度を増加させるためにソースとドレインとの間の距離を縮めるほどトランジスタのソースとドレインの空乏(depletion) 領域が相接して発生するパンチ・スルーの発生率は比例的に高くなる。
【０００５】
微細な大きさのトランジスタで特にその発生率が高まる前記のようなパンチ・スルーは、基板の不純物濃度が低いほどさらに頻繁に発生する。これは、基板の不純物濃度およびソースとドレインの空乏領域近傍の不純物濃度が小さいほどソースとドレインの空乏領域の大きさは大きくなるからである。
最近、ソースとドレインの空乏領域近傍の不純物の濃度を増加させることにより、トランジスタのパンチ・スルー電圧を増加させる方法が研究されている。米国特許第４，３５４，３０７号（発明の名称；METHOD FOR MASS PRODUCING MINIATURE FIELD EFFECT TRANSISTORS IN HIGH DENSITY LSI/VLSI CHIPS 、発明者；Vinson et al.,出願番号；９９，５１５）には、基板の不純物濃度を選択的に増加させることによりトランジスタのパンチ・スルー電圧を増加させる方法が開示されている。
【０００６】
しかしながら、米国特許第４，３５４，３０７号に開示された方法によると、ＣＭＯＳ構造の場合、ウェルと基板にそれぞれ形成されるトランジスタの電気的な特性に重要な影響をおよぼすウェルと基板のバルク濃度を選択的に調節することができないため、基板とウェルとにそれぞれ形成されたトランジスタに互いに相異なる電気的特性が要求される場合、これらの電気的特性を同時に満たすことは困難である。
【０００７】
例えば、基板に形成されるトランジスタには特定電圧以上のパンチ・スルー電圧が要求され、ウェルに形成されるトランジスタには動作電圧で基板電圧の影響を減らすような特性が要求される場合、基板に形成されるトランジスタに対しては空乏領域のバルク濃度を高めて高いパンチ・スルー電圧を得ることが必要であり、ウェルに形成されるトランジスタに対しては次の式（１）で表したように、基板電圧によるスレショルド電圧の変化を示す値であるγを低めなければならない。
【０００８】
γ＝（２εs εo ｑＮa ）1/2 ／Ｃox ・・・（１）
Ｃoxはゲート酸化膜のキャパシタンス、εs は半導体基板の誘電率、εo は真空の誘電率、ｑは電荷量、そしてＮa は不純物の個数を示す。
前記式（１）において、γ値を低めるためにはｑＮa 値、すなわちバルク濃度を低めなければならないことが判る。
【０００９】
すなわち、基板に形成されるトランジスタには特定電圧以上のパンチ・スルー電圧が要求され、ウェルに形成されるトランジスタは動作電圧で基板電圧の影響を減らすような特性が要求される場合、このような要求を満足するためにはウェルでのバルク濃度と基板でのバルク濃度とが相異なることが必要である。
したがって、ウェルと基板でのバルクの濃度が相異なるように調節されていない従来の技術では２つの特性を同時に満足させるトランジスタの製作は不可能であり、ウェルと基板でのバルクの濃度を相異なるように調節するためには別途マスク工程を行わなければならないという問題点がある。
【００１０】
本発明の目的は、ウェルおよび基板に形成されるトランジスタの相異なる特性要求を同時に満足させ得るＣＭＯＳを提供することにある。
本発明の他の目的は、前記ＣＭＯＳの望ましい製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の課題を解決するために、本発明によるＣＭＯＳは、半導体基板の第１領域および第２領域にそれぞれ形成された第１ウェルおよび第２ウェルと、前記第１ウェルおよび前記第２ウェルにそれぞれ形成された第１トランジスタおよび第２トランジスタと、前記半導体基板の第３領域に形成された第３トランジスタと、前記第１、第２および第３領域のうちで少なくとも１つの領域の空乏領域近傍に形成された第１不純物層と、前記第１不純物層の形成されていない領域の前記半導体基板に前記第１不純物層よりさらに深く形成された第２不純物層と、を含むことを特徴とする。
【００１２】
本発明の第１実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第３領域の空乏領域近傍に形成されることが望ましい。
【００１３】
本発明の第３実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第１ウェルと前記第３領域との空乏領域近傍に形成されることが望ましい。
本発明の第４実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第２ウェルの空乏領域近傍に形成されることが望ましい。
【００１４】
本発明の第５実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第２ウェルと前記第３領域との空乏領域近傍に形成されることが望ましい。
本発明の第６実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第１ウェルの空乏領域近傍に形成されることが望ましい。
【００１５】
本発明の前記第１〜第６実施例によるＣＭＯＳにおいて、各トランジスタのチャネル領域にはスレショルド電圧の調節のための第３不純物層が追加的に形成されていることが望ましい。
本発明の前記第１〜第６実施例によるＣＭＯＳにおいて、前記第１不純物層および前記第２不純物層の濃度は、前記第３不純物層の濃度よりは低く、前記基板、前記第１ウェルおよび前記第２ウェルの濃度よりは高いことが望ましい。
【００１６】
前記他の目的を達成するために、本発明によるＣＭＯＳの製造方法は、半導体基板上に第１絶縁膜を形成する第１工程と、第１ウェルの形成される第１領域から前記第１絶縁膜を除去する第２工程と、前記第１絶縁膜の除去された前記第１領域の表面に第２絶縁膜を形成し、前記第２絶縁膜の下部に前記第１ウェルを形成する第３工程と、前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つを除去する第４工程と、前記第４工程で得られた結果物の全面に不純物をドープすることにより、前記第４工程により前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つが除去されていない領域に第１不純物層を形成し、前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つが除去された領域に第２不純物層をそれぞれ形成する第５工程と、を含むことを特徴とする。
【００１７】
本発明によるＣＭＯＳ製造方法において、前記第４工程により除去されていない前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つの下部に形成された前記第１不純物層はトランジスタの空乏領域付近に形成され、前記第５工程で得られた結果物の全面に前記第１不純物層より浅い深さに不純物を再ドープする工程が追加される。
【００１８】
本発明によるＣＭＯＳ製造方法において、前記第１不純物層および前記第２不
純物層の濃度は、前記第３不純物層の濃度よりは低く、前記基板、前記第１ウェルおよび前記第２ウェルの濃度よりは高いことが望ましい。
本発明によるＣＭＯＳ製造方法において、前記第１絶縁膜は１０００Å〜２０００Åの厚さに形成され、前記第２絶縁膜は４０００Å〜６０００Åの厚さに形成されることが望ましく、この際に、さらに望ましくは、前記不純物は４００ｋｅＶ〜８００ｋｅＶのエネルギーでドープされる。
【００１９】
望ましい一実施例として、前記第３工程以後、第２ウェルの形成される領域から前記第１絶縁膜を除去する工程および前記第２ウェルの形成される領域の表面に第３絶縁膜を形成し、前記第３絶縁膜の下部に前記第２ウェルを形成する工程を追加する。
この際、前記第１ウェルはＮ型不純物のドープされているウェルであり、前記第２ウェルはＰ型不純物のドープされているウェルである。また、前記第２ウェルは前記第１ウェル内に形成されることもできる。
【００２０】
望ましい他の実施例として、前記第３工程以後、第２ウェルの形成される領域に不純物をドープして前記第２ウェルを形成する工程を追加する。
この際、前記第１ウェルはＮ型不純物のドープされているウェルであり、前記第２ウェルはＰ型不純物のドープされているウェルである。また、前記第２ウェルは前記第１ウェル内に形成されることもできる。
【００２１】
本発明は、空乏領域外のバルク濃度はγ値に影響しないことに着目した。すなわち、不純物が空乏領域の下に注入された場合には、前記γ値には何ら影響しない。
高いパンチ・スルー電圧の必要なトランジスタにはパンチ・スルー電圧の特性改善のために空乏領域近傍のバルクの濃度を高めるための不純物層を形成し、高いパンチ・スルー電圧の不要なトランジスタには基板電圧により動作電圧が影響されないようにするためにγ値に影響しない程度の深さに不純物層を形成した。
【００２２】
【作用】
本発明によると、ウェルおよび／または基板上に形成されるトランジスタのパンチ・スルー電圧を別途のマスク工程を行うことなく選択的に高めることができる。
【００２３】
【実施例】
以下、添付した図面に基づき本発明の実施例をより詳細に説明する。
図２Ａ〜２Ｆにおいて、参照符号１０は半導体基板、１８はＮウェル、２２はＰウェル、２６はフィールド酸化膜、２８はゲート酸化膜、３０はゲート電極、１００は第１不純物層、１０１は第２不純物層、そして１０２は第３不純物層を示す。
【００２４】
図２Ａは本発明の第１実施例により製造されたＣＭＯＳの断面図である。
図２Ａに示すように、ウェルの形成されていない領域（以下、「第３領域」という）に形成されたトランジスタの空乏領域近傍に、第１不純物層１００が形成されている。第１領域に形成されたＮウェル１８および第２領域に形成されたＰウェル２２には、半導体基板の表面を基準として第１不純物層１００よりさらに深い位置に第２不純物層１０１が形成されている。また、各トランジスタのチャネル領域には、スレショルド電圧の調節のための第３不純物層１０２が形成されている。
【００２５】
この際、第１不純物層１００および第２不純物層１０１の不純物濃度は、第３不純物層１０２の濃度よりは低いが、基板１０、Ｎウェル１８およびＰウェル２２の濃度よりは高い。
本発明の第１実施例では、第１不純物層１００および第２不純物層１０１の濃度を１．０〜５．０×１０11イオン／cm2 とした。そして、第１不純物層１００は空乏領域の形成される程度の深さに、例えば第１実施例では半導体基板の表面から約０．８〜１．５μｍ程度の深さに位置するようにした。
【００２６】
図２Ａに示す本発明の第１実施例によると、高いパンチ・スルー電圧の要求される第３領域のトランジスタは第１不純物層１００によりパンチ・スルー電圧を改善できることが判る。
【００２７】
図２Ｃ〜図２Ｆは、それぞれ本発明の第３〜第６実施例により製造されたＣＭＯＳの断面図である。
【００２８】
図２Ｃに示す第３実施例は、Ｎウェル１８および第３領域に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
また、図２Ｄに示す第４実施例は、Ｐウェル２２に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
また、図２Ｅに示す第５実施例は、Ｐウェル２２および第３領域に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
【００２９】
そして、図２Ｆに示す第６実施例は、Ｎウェル１８に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
次に、上記第１〜第６実施例のＣＭＯＳの製造方法を説明する。
図３Ａ〜３Ｆは本発明の第１実施例によるＣＭＯＳの製造方法を説明するための断面図である。
【００３０】
まず、Ｎウェル１８の形成のための不純物注入工程を図３Ａに示す。この不純物注入工程は、半導体基板１０上にパッド酸化膜１２および第１絶縁膜１４を順に形成する第１工程、第１絶縁膜１４上に、例えばフォトレジストのような感光膜１６を形成した後、通常の写真蝕刻工程を行ってＮウェル１８の形成される領域（第１領域）の第１絶縁膜１４を除去することにより第１窓１を形成する第２工程、および、第１窓１を通じて不純物をドープする第３工程の順に行われる。
【００３１】
この際、半導体基板１０は比抵抗が１８Ωｃｍであり、Ｐ型不純物がドープされている。パッド酸化膜１２はバッファ酸化膜として用いられ、５００Å〜１０００Åの厚さに形成される。第１絶縁膜１４は窒化膜であって１０００Å〜２０００Åの厚さに形成されるが、この数値に限定されるものではなく、不純物のドープエネルギーと空乏領域の深さに応じて調節され得る。前記不純物は燐イオンであって、約１００ｋｅＶのエネルギーで、約１．８×１０13イオン／cm2 の濃度でイオン注入される。
【００３２】
次に、図３Ｂに示すように、Ｎウェル１８を完成する工程およびＰウェル２２形成のための不純物注入工程を行う。この工程は、第１領域に第２絶縁膜２０を形成すると同時にウェルドライブ・イン工程を行うことによりＮウェル１８を完成する第１工程、前記第１工程で得られた結果物の全面にＰウェル２２の形成のための感光膜パターン１７を形成した後、蝕刻工程を行ってＰウェル２２の形成される領域（第２領域）の第１絶縁膜１４を除去することにより第２窓２を形成する第２工程、および、第２窓２を通じて不純物をドープする第３工程の順に行われる。
【００３３】
この際、第２絶縁膜２０は約４０００Å〜６０００Åの厚さに形成される。また、前記ドライブ・イン工程は１１５０℃で８時間程度行う。そして、第２窓２を通じてドープされる前記不純物はホウ素イオンであり、約８０ｋｅＶのエネルギーで、２．１×１０12イオン／cm2 の濃度でイオン注入される。
次に、図３Ｃに示すように、Ｐウェル２２を完成する工程を行う。これは、Ｐウェル２２を形成するために不純物をドープした領域に第３絶縁膜２４を形成すると同時に、ウェルドライブ・イン工程を行って前記不純物を拡散させることによりＰウェル２２を完成する工程である。
【００３４】
この際、前記ドライブ・イン工程は１１５０℃で８時間程度行う。
なお、図３Ａ〜３Ｃでは、Ｎウェル１８およびＰウェル２２を形成するためのイオン注入工程、酸化工程およびドライブ・イン工程をそれぞれ進める方法について説明したが、ＮウェルおよびＰウェルの形成方法としては、まずＮウェルおよびＰウェルを形成するためのイオン注入を行った後、ウェルと基板のドライブ・イン工程を同時に行ってもよい、また、ポケットＰウェルを形成する場合は、Ｎウェルドライブ・イン工程後、第２絶縁膜を除去しＰウェル形成のためのイオン注入を行うことによりポケットＰウェルを作ることもできる。
【００３５】
次いで、図３Ｄに示すように、第１不純物層１００および第２不純物層１０１を形成する工程を行う。この工程は、各ウェルの上部にある第２絶縁膜２０および第３絶縁膜２４を除去する第１工程、および、前記第１工程で得られた結果物の全面に不純物をドープする第２工程の順に行われる。
図３Ｄに示すように、第１不純物層１００は第２不純物層１０１に比べて浅く形成される。これは、同一のエネルギーで注入される不純物が、第３領域ではパッド酸化膜１２および第１絶縁膜１４によってそのエネルギーが減少するので、その結果として第１不純物層１００が浅い位置に形成されるためである。
【００３６】
前記第２工程において、前記不純物は４００ｋｅＶ〜８００ｋｅＶ程度のエネルギーでイオン注入され、第１不純物層１００は空乏領域の形成される深さ、例えば半導体基板の表面から約０．８μｍ〜１．５μｍ程度の深さに形成される。
この際、第１不純物層１００および第２不純物層１０１を形成するために注入される不純物の濃度は、スレショルド電圧の調節のためのイオン注入ドーズより低く基板の不純物濃度より高い濃度となるのが適当である。本発明の第１実施例では１．０〜５．０×１０11イオン／cm2 のドーズである。
【００３７】
次に、図３Ｅに示すように、スレショルド電圧の調節のための第３不純物層１０２を形成する工程を行う。この工程は、半導体基板１０上に残っているパッド酸化膜１２および第１絶縁膜１４を除去する第１工程、各ウェルを分離するためのフィールド酸化膜２６を形成する第２工程、前記第２工程で得られた結果物の全面にスレショルド電圧の調節のために不純物をドープして第３不純物層１０２を形成する第３工程、および、各ウェルおよび基板の表面にゲート酸化膜２８を形成する第４工程の順に行われる。
【００３８】
この際、前記不純物はホウ素（Ｂ）イオンであって、約５０ｋｅＶのエネルギーで、約１．７×１０12イオン／cm2 程度のドーズで注入される。ゲート酸化膜２８は約１２０Å程度の厚さに形成される。ゲート酸化膜２８はトランジスタの用途に応じて厚さを異にすることもできる。
そして、図３Ｆに示すように、ゲート電極３０を形成する工程を行う。この工程は、一般的なゲート電極形成方法に従って行われる。
【００３９】
本発明の第１実施例によると、第１不純物層１００と第２不純物層１０１とを相異なる深さに形成した。第３領域ではトランジスタのソースおよびドレインの空乏領域に第１不純物層１００を形成し、Ｎウェル１８およびＰウェル２２ではトランジスタのソースおよびドレインの空乏領域の下部に第２不純物層１０１を形成した。
【００４０】
したがって、第３領域に形成されるトランジスタは高いパンチ・スルー電圧が得られ、Ｎウェル１８およびＰウェル２２に形成されるトランジスタは前記高濃度の不純物層のバルク濃度に影響されない動作電圧が得られるので別のマスクを使用することなく選択的に高いパンチ・スルー電圧が得られる。
また、スレショルド電圧の調節のための第３不純物層１０２を形成して各トランジスタのスレショルド電圧を容易に調節できるようにした。
【００４１】
図４〜図７において、図３Ａ〜３Ｆの参照符号と同様の符号は同様の部分を示す。
【００４２】
第１実施例においては第２絶縁膜２０および第３絶縁膜２４除去した後に不純物をドープして第１不純物層１００および第２不純物層１０１を形成した。
【００４３】
図４Ａ〜図４Ｆは、本発明の第３実施例によるＣＭＯＳの製造方法を説明するための断面図である。この第３実施例は、Ｎウェル１８および第３領域に形成されるトランジスタのパンチ・スルー電圧のみを選択的に高めるためのものである。
第３実施例においては、図４Ａに示すように、まず半導体基板１０上にパッド酸化膜１２および第１絶縁膜１４を順に形成する工程、および、Ｐウェルの形成される第２領域に不純物をドープする工程が行われる。次いで、図４Ｂに示すように、不純物のドープされた第２領域に第３絶縁膜２４を形成すると同時にＰウェル２２を形成する工程、および、Ｎウェル１８の形成される第１領域に不純物をドープする工程が行われる。次に、図４Ｃに示すように、ドライブ・イン工程を行ってＮウェル１８を完成する工程が行われ、図４Ｄに示すように、Ｎウェル１８を完成する工程で得られた結果物の全面に第１不純物層１００および第２不純物層１０１の形成のために不純物をドープする工程が行われる。さらに、図４Ｅおよび図４Ｆに示すように、図３Ｅおよび図３Ｆと同様の工程が行われる。
【００４４】
前記第３実施例によると、Ｐウェル２２の上部に形成された第３絶縁膜２４を除去した後に不純物をドープする。したがって、Ｎウェル１８および第３領域に形成されるトランジスタにのみ第１不純物層１００を形成することにより、Ｎウェル１８および第３領域に形成されるトランジスタのパンチ・スルー電圧を高めることができる。
【００４５】
図５Ａ〜図５Ｃは、本発明の第４実施例によるＣＭＯＳの製造方法を説明するための断面図である。前記第３実施例ではＰウェル２２の上部に形成されている第３絶縁膜２４のみを除去した。第３実施例とは異なりこの第４実施例では、図５Ａに示すように第３領域およびＮウェル１８の上部に形成されている第１絶縁膜１４を除去した。
【００４６】
これにより、Ｐウェル２２上に形成されるトランジスタのパンチ・スルー電圧を高めることができる。
図６Ａ〜図６Ｄは、本発明の第５実施例によるＣＭＯＳの製造方法を説明するための断面図である。前記第３実施例とは異なり、この第５実施例は、Ｐウェル２２および第３領域に形成されるトランジスタのパンチ・スルー電圧を高めるためのものである。
【００４７】
第５実施例では、まずＮウェル１８を形成した後にＰウェル２２を形成する。この際、Ｎウェル１８の上部には第２絶縁膜２０が形成されているが、Ｐウェル２２の上部には絶縁膜が形成されていない。
図７Ａ〜図７Ｃは、本発明の第６実施例によるＣＭＯＳの製造方法を説明するための断面図である。前記第４実施例とは異なり、この第６実施例は、Ｎウェル１８上に形成されるトランジスタのパンチ・スルー電圧を高めるためのものである。
【００４８】
なお、本発明は前記第１〜第６実施例に限定されるものではなく、本発明の思想を逸脱しない範囲内において種々の改変をなし得ることは勿論である。
【００４９】
【効果】
以上で説明したように、本発明によるＣＭＯＳの製造方法によると、ウェルおよび／または基板上に形成されるトランジスタのパンチ・スルー電圧を別途マスク工程を行うことなく選択的に高めることができるので、各トランジスタに相異なる特性が要求される場合にもこれらの個々の特性を満足させることができる。
【図面の簡単な説明】
【図１】 従来の技術により製造されたＣＭＯＳを示す断面図である。
【図２】 Ａ、Ｃ〜Ｆは、それぞれ本発明の第１実施例〜第６実施例により製造されたＣＭＯＳを示す断面図である。
【図３】 Ａ〜Ｆは、本発明の第１実施例によるＣＭＯＳの製造方法を示す断面図である。
【図４】 Ａ〜Ｆは、本発明の第３実施例によるＣＭＯＳの製造方法を示す断面図である。
【図５】 Ａ〜Ｃは、本発明の第４実施例によるＣＭＯＳの製造方法を示す断面図である。
【図６】 Ａ〜Ｄは、本発明の第５実施例によるＣＭＯＳの製造方法を示す断面図である。
【図７】 Ａ〜Ｃは、本発明の第６実施例によるＣＭＯＳの製造方法を示す断面図である。
【符号の説明】
１ 第１窓
２ 第２窓
１０ 半導体基板
１２ パッド酸化膜
１４ 第１絶縁膜
１８ Ｎウェル（第１ウェル）
２０ 第２絶縁膜
２２ Ｐウェル（第２ウェル）
２４ 第３絶縁膜
２６ フィールド酸化膜
２８ ゲート酸化膜
３０ ゲート電極
１００ 第１不純物層
１０１ 第２不純物層
１０２ 第３不純物層
【産業上の利用分野】
本発明は半導体装置およびその製造方法に係り、特にウェルおよび基板に形成されたトランジスタのパンチ・スルー特性を改善したＣＭＯＳおよびその製造方法に関するものである。
【０００２】
【従来の技術】
ＣＭＯＳは、ＰＭＯＳとＮＭＯＳを同一の基板に形成した後これらを電気的に連結したもので、通常半導体基板にＮウェルまたはＰウェルを形成した後、ウェルの間の半導体基板およびウェルに相異なる導電型のトランジスタを同時に形成する工程で形成される。
【０００３】
図１は、従来の方法により製造されたＣＭＯＳの断面図である。参照符号１０は半導体基板、１８はＮウェル、２２はＰウェル、２６はフィールド酸化膜、２８はゲート酸化膜、そして３０はゲート電極を示す。
前記図１に示したＣＭＯＳ構造は、Ｐ型の半導体基板１０に選択的に不純物をドープしてＮウェル１８およびＰウェル２２を形成する工程、通常のフィールド酸化膜の製造工程を行ってフィールド酸化膜２６を形成する工程、各ウェルおよび基板の表面にゲート酸化膜２８を形成する工程およびゲート酸化膜上にゲート電極３０を形成する工程により形成される。
【０００４】
【発明が解決しようとする課題】
しかし、半導体装置の集積度が増加するにつれて、各素子の単位大きさは次第に小さくなり、これにより各素子の電気的な特性は比例的に低下する。例えば、トランジスタの場合、集積度を増加させるためにソースとドレインとの間の距離を縮めるほどトランジスタのソースとドレインの空乏(depletion) 領域が相接して発生するパンチ・スルーの発生率は比例的に高くなる。
【０００５】
微細な大きさのトランジスタで特にその発生率が高まる前記のようなパンチ・スルーは、基板の不純物濃度が低いほどさらに頻繁に発生する。これは、基板の不純物濃度およびソースとドレインの空乏領域近傍の不純物濃度が小さいほどソースとドレインの空乏領域の大きさは大きくなるからである。
最近、ソースとドレインの空乏領域近傍の不純物の濃度を増加させることにより、トランジスタのパンチ・スルー電圧を増加させる方法が研究されている。米国特許第４，３５４，３０７号（発明の名称；METHOD FOR MASS PRODUCING MINIATURE FIELD EFFECT TRANSISTORS IN HIGH DENSITY LSI/VLSI CHIPS 、発明者；Vinson et al.,出願番号；９９，５１５）には、基板の不純物濃度を選択的に増加させることによりトランジスタのパンチ・スルー電圧を増加させる方法が開示されている。
【０００６】
しかしながら、米国特許第４，３５４，３０７号に開示された方法によると、ＣＭＯＳ構造の場合、ウェルと基板にそれぞれ形成されるトランジスタの電気的な特性に重要な影響をおよぼすウェルと基板のバルク濃度を選択的に調節することができないため、基板とウェルとにそれぞれ形成されたトランジスタに互いに相異なる電気的特性が要求される場合、これらの電気的特性を同時に満たすことは困難である。
【０００７】
例えば、基板に形成されるトランジスタには特定電圧以上のパンチ・スルー電圧が要求され、ウェルに形成されるトランジスタには動作電圧で基板電圧の影響を減らすような特性が要求される場合、基板に形成されるトランジスタに対しては空乏領域のバルク濃度を高めて高いパンチ・スルー電圧を得ることが必要であり、ウェルに形成されるトランジスタに対しては次の式（１）で表したように、基板電圧によるスレショルド電圧の変化を示す値であるγを低めなければならない。
【０００８】
γ＝（２εs εo ｑＮa ）1/2 ／Ｃox ・・・（１）
Ｃoxはゲート酸化膜のキャパシタンス、εs は半導体基板の誘電率、εo は真空の誘電率、ｑは電荷量、そしてＮa は不純物の個数を示す。
前記式（１）において、γ値を低めるためにはｑＮa 値、すなわちバルク濃度を低めなければならないことが判る。
【０００９】
すなわち、基板に形成されるトランジスタには特定電圧以上のパンチ・スルー電圧が要求され、ウェルに形成されるトランジスタは動作電圧で基板電圧の影響を減らすような特性が要求される場合、このような要求を満足するためにはウェルでのバルク濃度と基板でのバルク濃度とが相異なることが必要である。
したがって、ウェルと基板でのバルクの濃度が相異なるように調節されていない従来の技術では２つの特性を同時に満足させるトランジスタの製作は不可能であり、ウェルと基板でのバルクの濃度を相異なるように調節するためには別途マスク工程を行わなければならないという問題点がある。
【００１０】
本発明の目的は、ウェルおよび基板に形成されるトランジスタの相異なる特性要求を同時に満足させ得るＣＭＯＳを提供することにある。
本発明の他の目的は、前記ＣＭＯＳの望ましい製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の課題を解決するために、本発明によるＣＭＯＳは、半導体基板の第１領域および第２領域にそれぞれ形成された第１ウェルおよび第２ウェルと、前記第１ウェルおよび前記第２ウェルにそれぞれ形成された第１トランジスタおよび第２トランジスタと、前記半導体基板の第３領域に形成された第３トランジスタと、前記第１、第２および第３領域のうちで少なくとも１つの領域の空乏領域近傍に形成された第１不純物層と、前記第１不純物層の形成されていない領域の前記半導体基板に前記第１不純物層よりさらに深く形成された第２不純物層と、を含むことを特徴とする。
【００１２】
本発明の第１実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第３領域の空乏領域近傍に形成されることが望ましい。
【００１３】
本発明の第３実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第１ウェルと前記第３領域との空乏領域近傍に形成されることが望ましい。
本発明の第４実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第２ウェルの空乏領域近傍に形成されることが望ましい。
【００１４】
本発明の第５実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第２ウェルと前記第３領域との空乏領域近傍に形成されることが望ましい。
本発明の第６実施例によるＣＭＯＳにおいて、前記第１ウェルおよび前記第２ウェルはそれぞれＮウェルおよびＰウェルであり、このときの前記第１不純物層は前記第１ウェルの空乏領域近傍に形成されることが望ましい。
【００１５】
本発明の前記第１〜第６実施例によるＣＭＯＳにおいて、各トランジスタのチャネル領域にはスレショルド電圧の調節のための第３不純物層が追加的に形成されていることが望ましい。
本発明の前記第１〜第６実施例によるＣＭＯＳにおいて、前記第１不純物層および前記第２不純物層の濃度は、前記第３不純物層の濃度よりは低く、前記基板、前記第１ウェルおよび前記第２ウェルの濃度よりは高いことが望ましい。
【００１６】
前記他の目的を達成するために、本発明によるＣＭＯＳの製造方法は、半導体基板上に第１絶縁膜を形成する第１工程と、第１ウェルの形成される第１領域から前記第１絶縁膜を除去する第２工程と、前記第１絶縁膜の除去された前記第１領域の表面に第２絶縁膜を形成し、前記第２絶縁膜の下部に前記第１ウェルを形成する第３工程と、前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つを除去する第４工程と、前記第４工程で得られた結果物の全面に不純物をドープすることにより、前記第４工程により前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つが除去されていない領域に第１不純物層を形成し、前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つが除去された領域に第２不純物層をそれぞれ形成する第５工程と、を含むことを特徴とする。
【００１７】
本発明によるＣＭＯＳ製造方法において、前記第４工程により除去されていない前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つの下部に形成された前記第１不純物層はトランジスタの空乏領域付近に形成され、前記第５工程で得られた結果物の全面に前記第１不純物層より浅い深さに不純物を再ドープする工程が追加される。
【００１８】
本発明によるＣＭＯＳ製造方法において、前記第１不純物層および前記第２不
純物層の濃度は、前記第３不純物層の濃度よりは低く、前記基板、前記第１ウェルおよび前記第２ウェルの濃度よりは高いことが望ましい。
本発明によるＣＭＯＳ製造方法において、前記第１絶縁膜は１０００Å〜２０００Åの厚さに形成され、前記第２絶縁膜は４０００Å〜６０００Åの厚さに形成されることが望ましく、この際に、さらに望ましくは、前記不純物は４００ｋｅＶ〜８００ｋｅＶのエネルギーでドープされる。
【００１９】
望ましい一実施例として、前記第３工程以後、第２ウェルの形成される領域から前記第１絶縁膜を除去する工程および前記第２ウェルの形成される領域の表面に第３絶縁膜を形成し、前記第３絶縁膜の下部に前記第２ウェルを形成する工程を追加する。
この際、前記第１ウェルはＮ型不純物のドープされているウェルであり、前記第２ウェルはＰ型不純物のドープされているウェルである。また、前記第２ウェルは前記第１ウェル内に形成されることもできる。
【００２０】
望ましい他の実施例として、前記第３工程以後、第２ウェルの形成される領域に不純物をドープして前記第２ウェルを形成する工程を追加する。
この際、前記第１ウェルはＮ型不純物のドープされているウェルであり、前記第２ウェルはＰ型不純物のドープされているウェルである。また、前記第２ウェルは前記第１ウェル内に形成されることもできる。
【００２１】
本発明は、空乏領域外のバルク濃度はγ値に影響しないことに着目した。すなわち、不純物が空乏領域の下に注入された場合には、前記γ値には何ら影響しない。
高いパンチ・スルー電圧の必要なトランジスタにはパンチ・スルー電圧の特性改善のために空乏領域近傍のバルクの濃度を高めるための不純物層を形成し、高いパンチ・スルー電圧の不要なトランジスタには基板電圧により動作電圧が影響されないようにするためにγ値に影響しない程度の深さに不純物層を形成した。
【００２２】
【作用】
本発明によると、ウェルおよび／または基板上に形成されるトランジスタのパンチ・スルー電圧を別途のマスク工程を行うことなく選択的に高めることができる。
【００２３】
【実施例】
以下、添付した図面に基づき本発明の実施例をより詳細に説明する。
図２Ａ〜２Ｆにおいて、参照符号１０は半導体基板、１８はＮウェル、２２はＰウェル、２６はフィールド酸化膜、２８はゲート酸化膜、３０はゲート電極、１００は第１不純物層、１０１は第２不純物層、そして１０２は第３不純物層を示す。
【００２４】
図２Ａは本発明の第１実施例により製造されたＣＭＯＳの断面図である。
図２Ａに示すように、ウェルの形成されていない領域（以下、「第３領域」という）に形成されたトランジスタの空乏領域近傍に、第１不純物層１００が形成されている。第１領域に形成されたＮウェル１８および第２領域に形成されたＰウェル２２には、半導体基板の表面を基準として第１不純物層１００よりさらに深い位置に第２不純物層１０１が形成されている。また、各トランジスタのチャネル領域には、スレショルド電圧の調節のための第３不純物層１０２が形成されている。
【００２５】
この際、第１不純物層１００および第２不純物層１０１の不純物濃度は、第３不純物層１０２の濃度よりは低いが、基板１０、Ｎウェル１８およびＰウェル２２の濃度よりは高い。
本発明の第１実施例では、第１不純物層１００および第２不純物層１０１の濃度を１．０〜５．０×１０11イオン／cm2 とした。そして、第１不純物層１００は空乏領域の形成される程度の深さに、例えば第１実施例では半導体基板の表面から約０．８〜１．５μｍ程度の深さに位置するようにした。
【００２６】
図２Ａに示す本発明の第１実施例によると、高いパンチ・スルー電圧の要求される第３領域のトランジスタは第１不純物層１００によりパンチ・スルー電圧を改善できることが判る。
【００２７】
図２Ｃ〜図２Ｆは、それぞれ本発明の第３〜第６実施例により製造されたＣＭＯＳの断面図である。
【００２８】
図２Ｃに示す第３実施例は、Ｎウェル１８および第３領域に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
また、図２Ｄに示す第４実施例は、Ｐウェル２２に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
また、図２Ｅに示す第５実施例は、Ｐウェル２２および第３領域に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
【００２９】
そして、図２Ｆに示す第６実施例は、Ｎウェル１８に形成されるトランジスタのパンチ・スルー電圧特性を改善するためのものである。
次に、上記第１〜第６実施例のＣＭＯＳの製造方法を説明する。
図３Ａ〜３Ｆは本発明の第１実施例によるＣＭＯＳの製造方法を説明するための断面図である。
【００３０】
まず、Ｎウェル１８の形成のための不純物注入工程を図３Ａに示す。この不純物注入工程は、半導体基板１０上にパッド酸化膜１２および第１絶縁膜１４を順に形成する第１工程、第１絶縁膜１４上に、例えばフォトレジストのような感光膜１６を形成した後、通常の写真蝕刻工程を行ってＮウェル１８の形成される領域（第１領域）の第１絶縁膜１４を除去することにより第１窓１を形成する第２工程、および、第１窓１を通じて不純物をドープする第３工程の順に行われる。
【００３１】
この際、半導体基板１０は比抵抗が１８Ωｃｍであり、Ｐ型不純物がドープされている。パッド酸化膜１２はバッファ酸化膜として用いられ、５００Å〜１０００Åの厚さに形成される。第１絶縁膜１４は窒化膜であって１０００Å〜２０００Åの厚さに形成されるが、この数値に限定されるものではなく、不純物のドープエネルギーと空乏領域の深さに応じて調節され得る。前記不純物は燐イオンであって、約１００ｋｅＶのエネルギーで、約１．８×１０13イオン／cm2 の濃度でイオン注入される。
【００３２】
次に、図３Ｂに示すように、Ｎウェル１８を完成する工程およびＰウェル２２形成のための不純物注入工程を行う。この工程は、第１領域に第２絶縁膜２０を形成すると同時にウェルドライブ・イン工程を行うことによりＮウェル１８を完成する第１工程、前記第１工程で得られた結果物の全面にＰウェル２２の形成のための感光膜パターン１７を形成した後、蝕刻工程を行ってＰウェル２２の形成される領域（第２領域）の第１絶縁膜１４を除去することにより第２窓２を形成する第２工程、および、第２窓２を通じて不純物をドープする第３工程の順に行われる。
【００３３】
この際、第２絶縁膜２０は約４０００Å〜６０００Åの厚さに形成される。また、前記ドライブ・イン工程は１１５０℃で８時間程度行う。そして、第２窓２を通じてドープされる前記不純物はホウ素イオンであり、約８０ｋｅＶのエネルギーで、２．１×１０12イオン／cm2 の濃度でイオン注入される。
次に、図３Ｃに示すように、Ｐウェル２２を完成する工程を行う。これは、Ｐウェル２２を形成するために不純物をドープした領域に第３絶縁膜２４を形成すると同時に、ウェルドライブ・イン工程を行って前記不純物を拡散させることによりＰウェル２２を完成する工程である。
【００３４】
この際、前記ドライブ・イン工程は１１５０℃で８時間程度行う。
なお、図３Ａ〜３Ｃでは、Ｎウェル１８およびＰウェル２２を形成するためのイオン注入工程、酸化工程およびドライブ・イン工程をそれぞれ進める方法について説明したが、ＮウェルおよびＰウェルの形成方法としては、まずＮウェルおよびＰウェルを形成するためのイオン注入を行った後、ウェルと基板のドライブ・イン工程を同時に行ってもよい、また、ポケットＰウェルを形成する場合は、Ｎウェルドライブ・イン工程後、第２絶縁膜を除去しＰウェル形成のためのイオン注入を行うことによりポケットＰウェルを作ることもできる。
【００３５】
次いで、図３Ｄに示すように、第１不純物層１００および第２不純物層１０１を形成する工程を行う。この工程は、各ウェルの上部にある第２絶縁膜２０および第３絶縁膜２４を除去する第１工程、および、前記第１工程で得られた結果物の全面に不純物をドープする第２工程の順に行われる。
図３Ｄに示すように、第１不純物層１００は第２不純物層１０１に比べて浅く形成される。これは、同一のエネルギーで注入される不純物が、第３領域ではパッド酸化膜１２および第１絶縁膜１４によってそのエネルギーが減少するので、その結果として第１不純物層１００が浅い位置に形成されるためである。
【００３６】
前記第２工程において、前記不純物は４００ｋｅＶ〜８００ｋｅＶ程度のエネルギーでイオン注入され、第１不純物層１００は空乏領域の形成される深さ、例えば半導体基板の表面から約０．８μｍ〜１．５μｍ程度の深さに形成される。
この際、第１不純物層１００および第２不純物層１０１を形成するために注入される不純物の濃度は、スレショルド電圧の調節のためのイオン注入ドーズより低く基板の不純物濃度より高い濃度となるのが適当である。本発明の第１実施例では１．０〜５．０×１０11イオン／cm2 のドーズである。
【００３７】
次に、図３Ｅに示すように、スレショルド電圧の調節のための第３不純物層１０２を形成する工程を行う。この工程は、半導体基板１０上に残っているパッド酸化膜１２および第１絶縁膜１４を除去する第１工程、各ウェルを分離するためのフィールド酸化膜２６を形成する第２工程、前記第２工程で得られた結果物の全面にスレショルド電圧の調節のために不純物をドープして第３不純物層１０２を形成する第３工程、および、各ウェルおよび基板の表面にゲート酸化膜２８を形成する第４工程の順に行われる。
【００３８】
この際、前記不純物はホウ素（Ｂ）イオンであって、約５０ｋｅＶのエネルギーで、約１．７×１０12イオン／cm2 程度のドーズで注入される。ゲート酸化膜２８は約１２０Å程度の厚さに形成される。ゲート酸化膜２８はトランジスタの用途に応じて厚さを異にすることもできる。
そして、図３Ｆに示すように、ゲート電極３０を形成する工程を行う。この工程は、一般的なゲート電極形成方法に従って行われる。
【００３９】
本発明の第１実施例によると、第１不純物層１００と第２不純物層１０１とを相異なる深さに形成した。第３領域ではトランジスタのソースおよびドレインの空乏領域に第１不純物層１００を形成し、Ｎウェル１８およびＰウェル２２ではトランジスタのソースおよびドレインの空乏領域の下部に第２不純物層１０１を形成した。
【００４０】
したがって、第３領域に形成されるトランジスタは高いパンチ・スルー電圧が得られ、Ｎウェル１８およびＰウェル２２に形成されるトランジスタは前記高濃度の不純物層のバルク濃度に影響されない動作電圧が得られるので別のマスクを使用することなく選択的に高いパンチ・スルー電圧が得られる。
また、スレショルド電圧の調節のための第３不純物層１０２を形成して各トランジスタのスレショルド電圧を容易に調節できるようにした。
【００４１】
図４〜図７において、図３Ａ〜３Ｆの参照符号と同様の符号は同様の部分を示す。
【００４２】
第１実施例においては第２絶縁膜２０および第３絶縁膜２４除去した後に不純物をドープして第１不純物層１００および第２不純物層１０１を形成した。
【００４３】
図４Ａ〜図４Ｆは、本発明の第３実施例によるＣＭＯＳの製造方法を説明するための断面図である。この第３実施例は、Ｎウェル１８および第３領域に形成されるトランジスタのパンチ・スルー電圧のみを選択的に高めるためのものである。
第３実施例においては、図４Ａに示すように、まず半導体基板１０上にパッド酸化膜１２および第１絶縁膜１４を順に形成する工程、および、Ｐウェルの形成される第２領域に不純物をドープする工程が行われる。次いで、図４Ｂに示すように、不純物のドープされた第２領域に第３絶縁膜２４を形成すると同時にＰウェル２２を形成する工程、および、Ｎウェル１８の形成される第１領域に不純物をドープする工程が行われる。次に、図４Ｃに示すように、ドライブ・イン工程を行ってＮウェル１８を完成する工程が行われ、図４Ｄに示すように、Ｎウェル１８を完成する工程で得られた結果物の全面に第１不純物層１００および第２不純物層１０１の形成のために不純物をドープする工程が行われる。さらに、図４Ｅおよび図４Ｆに示すように、図３Ｅおよび図３Ｆと同様の工程が行われる。
【００４４】
前記第３実施例によると、Ｐウェル２２の上部に形成された第３絶縁膜２４を除去した後に不純物をドープする。したがって、Ｎウェル１８および第３領域に形成されるトランジスタにのみ第１不純物層１００を形成することにより、Ｎウェル１８および第３領域に形成されるトランジスタのパンチ・スルー電圧を高めることができる。
【００４５】
図５Ａ〜図５Ｃは、本発明の第４実施例によるＣＭＯＳの製造方法を説明するための断面図である。前記第３実施例ではＰウェル２２の上部に形成されている第３絶縁膜２４のみを除去した。第３実施例とは異なりこの第４実施例では、図５Ａに示すように第３領域およびＮウェル１８の上部に形成されている第１絶縁膜１４を除去した。
【００４６】
これにより、Ｐウェル２２上に形成されるトランジスタのパンチ・スルー電圧を高めることができる。
図６Ａ〜図６Ｄは、本発明の第５実施例によるＣＭＯＳの製造方法を説明するための断面図である。前記第３実施例とは異なり、この第５実施例は、Ｐウェル２２および第３領域に形成されるトランジスタのパンチ・スルー電圧を高めるためのものである。
【００４７】
第５実施例では、まずＮウェル１８を形成した後にＰウェル２２を形成する。この際、Ｎウェル１８の上部には第２絶縁膜２０が形成されているが、Ｐウェル２２の上部には絶縁膜が形成されていない。
図７Ａ〜図７Ｃは、本発明の第６実施例によるＣＭＯＳの製造方法を説明するための断面図である。前記第４実施例とは異なり、この第６実施例は、Ｎウェル１８上に形成されるトランジスタのパンチ・スルー電圧を高めるためのものである。
【００４８】
なお、本発明は前記第１〜第６実施例に限定されるものではなく、本発明の思想を逸脱しない範囲内において種々の改変をなし得ることは勿論である。
【００４９】
【効果】
以上で説明したように、本発明によるＣＭＯＳの製造方法によると、ウェルおよび／または基板上に形成されるトランジスタのパンチ・スルー電圧を別途マスク工程を行うことなく選択的に高めることができるので、各トランジスタに相異なる特性が要求される場合にもこれらの個々の特性を満足させることができる。
【図面の簡単な説明】
【図１】 従来の技術により製造されたＣＭＯＳを示す断面図である。
【図２】 Ａ、Ｃ〜Ｆは、それぞれ本発明の第１実施例〜第６実施例により製造されたＣＭＯＳを示す断面図である。
【図３】 Ａ〜Ｆは、本発明の第１実施例によるＣＭＯＳの製造方法を示す断面図である。
【図４】 Ａ〜Ｆは、本発明の第３実施例によるＣＭＯＳの製造方法を示す断面図である。
【図５】 Ａ〜Ｃは、本発明の第４実施例によるＣＭＯＳの製造方法を示す断面図である。
【図６】 Ａ〜Ｄは、本発明の第５実施例によるＣＭＯＳの製造方法を示す断面図である。
【図７】 Ａ〜Ｃは、本発明の第６実施例によるＣＭＯＳの製造方法を示す断面図である。
【符号の説明】
１ 第１窓
２ 第２窓
１０ 半導体基板
１２ パッド酸化膜
１４ 第１絶縁膜
１８ Ｎウェル（第１ウェル）
２０ 第２絶縁膜
２２ Ｐウェル（第２ウェル）
２４ 第３絶縁膜
２６ フィールド酸化膜
２８ ゲート酸化膜
３０ ゲート電極
１００ 第１不純物層
１０１ 第２不純物層
１０２ 第３不純物層
Claims (14)
- 半導体基板上に第１絶縁膜を形成する第１工程と、
第１ウェルの形成される第１領域から前記第１絶縁膜を除去する第２工程と、
前記第１領域の表面に所定の不純物をドープして、前記第１ウェルを形成する第３工程と、
前記第１領域上に第２絶縁膜を形成した後、前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つを除去する第４工程と、
前記第４工程で得られた結果物の全面に所定の不純物をドープすることにより、前記第４工程により前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つが除去されていない領域に第１不純物層を形成し、同時に前記第１絶縁膜および前記第２絶縁膜のうちのいずれか１つが除去された領域に第２不純物層を形成する第５工程と、を含み、
前記第１不純物層は、当該領域に形成されるトランジスタのソースおよびドレインとバルク領域との界面に存在する空乏領域近傍に形成され、前記バルク領域と同じ導電型を有し、
前記第２不純物層は、当該領域に形成されるトランジスタのソースおよびドレインとバルク領域との界面に存在する空乏領域よりさらに深い位置に形成されることを特徴とする半導体素子の製造方法。 - 前記第２絶縁膜は、前記半導体基板の表面の熱酸化によって形成され、
前記熱酸化により、前記第１領域の表面にドープされた不純物がドライブインされることを特徴とする請求項１に記載の半導体素子の製造方法。 - 第１ウェルの形成される第１領域およびウェルの形成されない第３領域を含む半導体基板上に、前記第１領域の表面を露出させる積層された第１絶縁膜パターンおよび第１イオン注入マスク膜パターンを形成する第１工程と、
前記積層された第１絶縁膜パターンおよび第１イオン注入マスク膜パターンをイオン注入マスクとして使用し、前記第１領域の表面に所定の不純物をドープして前記第１ウェルを形成する第２工程と、
前記第１イオン注入マスク膜パターンを除去する第３工程と、
前記第１絶縁膜パターンをイオン注入マスクとして使用し、前記第３工程で得られた結果物の全面に所定の不純物をドープすることにより、前記第３領域に第１不純物層を形成し、同時に前記第１領域に第２不純物層を形成する第４工程と、を含み、
前記第１不純物層は、前記第３領域に形成されるトランジスタのソースおよびドレインとバルク領域との界面に存在する空乏領域近傍に形成され、前記バルク領域と同じ導電型を有し、
前記第２不純物層は、前記第１領域に形成されるトランジスタのソースおよびドレインとバルク領域との界面に存在する空乏領域よりさらに深い位置に形成されることを特徴とする半導体素子の製造方法。 - 前記第３工程以後、
前記第１領域上に第２絶縁膜を形成した後、前記半導体基板上に、前記第１ウェルと異なる導電型を有する第２ウェルの形成される第２領域の表面を露出させるための第２イオン注入マスク膜パターンを形成すると共に、前記第２領域上の前記第１絶縁膜パターンを除去する第５工程と、
前記第２絶縁膜、前記第２領域を除く領域に残存する第１絶縁膜パターンおよび前記第２イオン注入マスク膜パターンをイオン注入マスクとして使用し、前記第２領域の表面に所定の不純物をドープして前記第２ウェルを形成する第６工程と、
前記第２イオン注入マスク膜パターンを除去する第７工程と、を更に含み、
前記第４工程では、前記第７工程で得られた結果物の全面に所定の不純物をドープすることにより、前記第１不純物層を形成し、同時に前記第２領域に第２不純物層を形成し、
前記第２不純物層は、前記第２領域に形成されるトランジスタのソースおよびドレインとバルク領域との界面に存在する空乏領域よりさらに深い位置に形成されることを特徴とする請求項３に記載の半導体素子の製造方法。 - 前記第１イオン注入マスク膜パターンは、フォトレジストであることを特徴とする請求項３に記載の半導体素子の製造方法。
- 請求項１に記載の前記第５工程または請求項３に記載の前記第４工程で得られた結果物の全面に前記第１不純物層より浅い深さに不純物を再ドープして第３不純物層を形成する工程を追加することを特徴とする請求項１または請求項３に記載の半導体素子の製造方法。
- 前記第１不純物層および前記第２不純物層の濃度は、前記第３不純物層の濃度より低く、前記基板および前記第１ウェルの濃度よりは高いことを特徴とする請求項６に記載の半導体素子の製造方法。
- 前記第１絶縁膜または前記第１絶縁膜パターンは１０００Å〜２０００Åの厚さに形成され、前記第２絶縁膜は４０００Å〜６０００Åの厚さに形成されることを特徴とする請求項１または請求項４に記載の半導体素子の製造方法。
- 請求項１に記載の前記第５工程または請求項３に記載の前記第４工程において、前記不純物は４００ｋｅＶ〜８００ｋｅＶのエネルギーでドープされることを特徴とする請求項１または請求項３に記載の半導体素子の製造方法。
- 前記第３工程以後、
前記第４工程の代わりに、前記第１領域上に第２絶縁膜を形成した後、第２ウェルの形成される第２領域から前記第１絶縁膜を除去する工程と、前記第２領域の表面に所定の不純物をドープして前記第１ウェルと異なる導電型を有する前記第２ウェルを形成する工程と、前記第２領域上に第３絶縁膜を形成する工程と、前記第１、第２および第３絶縁膜のうちのいずれか２つか、前記第２および第３絶縁膜のうちのいずれかを除去する工程と、を追加し、
前記第５工程では、前記第４工程に代わる工程で得られた結果物の全面に所定の不純物をドープすることにより、前記第１、第２または第３絶縁膜が除去されていない領域に第１不純物層を形成し、同時に前記第１、第２および第３絶縁膜のうちのいずれか２つか、前記第２および第３絶縁膜のうちのいずれかが除去された領域に第２不純物層を形成することを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記第１ウェルはＮ型不純物のドープされているウェルであり、前記第２ウェルはＰ型不純物のドープされているウェルであることを特徴とする請求項７または請求項３に記載の半導体素子の製造方法。
- 前記第２ウェルは前記第１ウェル内に形成されることを特徴とする請求項１１に記載の半導体素子の製造方法。
- 前記第３工程以後、第２ウェルの形成される第２領域に不純物をドープして前記第２ウェルを形成する工程を追加することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第２ウェルは前記第１ウェル内に形成されることを特徴とする請求項１３に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P10776 | 1994-05-17 | ||
| KR1019940010776A KR0144959B1 (ko) | 1994-05-17 | 1994-05-17 | 반도체장치 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321216A JPH07321216A (ja) | 1995-12-08 |
| JP4101313B2 true JP4101313B2 (ja) | 2008-06-18 |
Family
ID=19383254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11832795A Expired - Fee Related JP4101313B2 (ja) | 1994-05-17 | 1995-05-17 | 半導体素子およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6091116A (ja) |
| EP (1) | EP0683515B1 (ja) |
| JP (1) | JP4101313B2 (ja) |
| KR (1) | KR0144959B1 (ja) |
| DE (1) | DE69522139T2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540438B2 (ja) * | 2004-09-27 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| GB2451116A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Polysilicon devices |
| US8304835B2 (en) * | 2009-03-27 | 2012-11-06 | National Semiconductor Corporation | Configuration and fabrication of semiconductor structure using empty and filled wells |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8377783B2 (en) * | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| KR101891373B1 (ko) | 2011-08-05 | 2018-08-24 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| JP2016500927A (ja) | 2012-10-31 | 2016-01-14 | 三重富士通セミコンダクター株式会社 | 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法 |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| KR102235613B1 (ko) * | 2014-11-20 | 2021-04-02 | 삼성전자주식회사 | Mos 커패시터를 구비하는 반도체 소자 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331978A (en) * | 1976-09-06 | 1978-03-25 | Nec Corp | Production of complementary field effect semiconductor device |
| US4354307A (en) | 1979-12-03 | 1982-10-19 | Burroughs Corporation | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips |
| JPS58170047A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体装置 |
| US4716451A (en) * | 1982-12-10 | 1987-12-29 | Rca Corporation | Semiconductor device with internal gettering region |
| JPS61242064A (ja) * | 1985-04-19 | 1986-10-28 | Toshiba Corp | 相補型半導体装置の製造方法 |
| JPS6410656A (en) * | 1987-07-03 | 1989-01-13 | Hitachi Ltd | Complementary type semiconductor device |
| DE3856150T2 (de) * | 1987-10-08 | 1998-08-06 | Matsushita Electric Ind Co Ltd | Halbleiteranordnung und verfahren zur herstellung |
| NL8802219A (nl) * | 1988-09-09 | 1990-04-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd. |
| US5024961A (en) * | 1990-07-09 | 1991-06-18 | Micron Technology, Inc. | Blanket punchthrough and field-isolation implant for sub-micron N-channel CMOS devices |
| KR940009357B1 (ko) * | 1991-04-09 | 1994-10-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP2697392B2 (ja) * | 1991-07-30 | 1998-01-14 | ソニー株式会社 | 相補型半導体装置の製造方法 |
| JPH05121683A (ja) * | 1991-10-29 | 1993-05-18 | Olympus Optical Co Ltd | 相補型ｍｏｓ半導体装置 |
| JPH05183159A (ja) * | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2837821B2 (ja) * | 1994-04-15 | 1998-12-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイス |
-
1994
- 1994-05-17 KR KR1019940010776A patent/KR0144959B1/ko not_active IP Right Cessation
-
1995
- 1995-05-17 DE DE69522139T patent/DE69522139T2/de not_active Expired - Lifetime
- 1995-05-17 EP EP95303278A patent/EP0683515B1/en not_active Expired - Lifetime
- 1995-05-17 JP JP11832795A patent/JP4101313B2/ja not_active Expired - Fee Related
- 1995-05-17 US US08/443,283 patent/US6091116A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69522139D1 (de) | 2001-09-20 |
| KR950034740A (ko) | 1995-12-28 |
| EP0683515B1 (en) | 2001-08-16 |
| EP0683515A1 (en) | 1995-11-22 |
| JPH07321216A (ja) | 1995-12-08 |
| KR0144959B1 (ko) | 1998-07-01 |
| DE69522139T2 (de) | 2002-04-11 |
| US6091116A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4101313B2 (ja) | 半導体素子およびその製造方法 | |
| US5571738A (en) | Method of making poly LDD self-aligned channel transistors | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5897363A (en) | Shallow junction formation using multiple implant sources | |
| JP3495869B2 (ja) | 半導体装置の製造方法 | |
| JPH08222645A (ja) | 軽くドープしたドレイン領域を形成する方法 | |
| EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
| US6350639B1 (en) | Simplified graded LDD transistor using controlled polysilicon gate profile | |
| US6403425B1 (en) | Dual gate oxide process with reduced thermal distribution of thin-gate channel implant profiles due to thick-gate oxide | |
| JP2001156290A (ja) | 半導体装置 | |
| JP2004247541A (ja) | 半導体装置及びその製造方法 | |
| US7642617B2 (en) | Integrated circuit with depletion mode JFET | |
| JP4383929B2 (ja) | フラッシュメモリ素子の高電圧トランジスタの製造方法 | |
| US5124775A (en) | Semiconductor device with oxide sidewall | |
| US6287922B1 (en) | Method for fabricating graded LDD transistor using controlled polysilicon gate profile | |
| JP5460244B2 (ja) | 半導体装置の製造方法 | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JP2006173438A (ja) | Ｍｏｓ型半導体装置の製法 | |
| JP3744438B2 (ja) | 半導体装置 | |
| JP3430102B2 (ja) | 半導体装置の製造方法 | |
| TW451422B (en) | A metal-oxide semiconductor field effect transistor and a method for fabricating thereof | |
| CN112018038A (zh) | 一种半导体器件的制备方法 | |
| JP2673384B2 (ja) | 半導体装置およびその製造方法 | |
| JP2947816B2 (ja) | 半導体装置の製造方法 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060710 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |