JP4080682B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4080682B2 JP4080682B2 JP2000297451A JP2000297451A JP4080682B2 JP 4080682 B2 JP4080682 B2 JP 4080682B2 JP 2000297451 A JP2000297451 A JP 2000297451A JP 2000297451 A JP2000297451 A JP 2000297451A JP 4080682 B2 JP4080682 B2 JP 4080682B2
- Authority
- JP
- Japan
- Prior art keywords
- protective
- semiconductor device
- resistors
- metal wiring
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関するもので、特に静電気放電（ＥＳＤ：Electro Static Discharge）による破壊を防止するための、ＥＳＤ保護抵抗の配置に係るものである。
【０００２】
【従来の技術】
一般にＥＳＤは、半導体装置を人間若しくは機械が運搬する場合などに生じる。ＥＳＤの発生時には、数百Ｖ〜数千Ｖの電圧が極短時間の間に半導体装置の２端子間に印加される。このＥＳＤによる破壊に半導体装置は非常に弱い。そのため、半導体装置の外部端子（ボンディングパッド）に例えば保護ダイオードを設け、半導体装置が破壊される前に静電気の放電を行うことで、ＥＳＤ破壊の発生を防止している。
【０００３】
しかし、特に車載用の半導体装置等では、その使用環境が厳しいために保護ダイオードだけではＥＳＤ破壊の発生を十分に防止できない場合がある。また、例えばモータードライブ用の半導体装置では、モーターの逆起電力により保護ダイオードを介して電流が流れて寄生トランジスタが動作してしまい、予期せぬ不具合が生じることがある。そのためこの場合には、半導体装置の動作の信頼性の観点から、保護ダイオードの使用は不可能である。
【０００４】
これらの問題に対処するために、従来は半導体装置の外部端子と内部回路との間に保護抵抗を接続し、この保護抵抗を介して静電気の放電を行うことで、内部回路におけるＥＳＤ破壊の発生を防止していた。
【０００５】
しかしながら、保護ダイオードを使わずに保護抵抗を用いて静電気の放電を行った場合、保護抵抗自身においてＥＳＤ破壊が生じるという問題があった。これは、保護抵抗のコンタクト部における電荷の集中が原因である。
【０００６】
そのため、複数の保護抵抗を並列に接続することで、この電荷を各保護抵抗に分散させて、保護抵抗自身のＥＳＤ破壊を防止する試みが行われている。この構造について図１４（ａ）乃至（ｃ）を用いて説明する。図１４（ａ）乃至（ｃ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＡ−Ａ’線に沿った断面図、（ｃ）図は等価回路である。
【０００７】
図示するように、各半導体素子が形成された半導体基板１００上に半導体素子を保護するための絶縁膜１１０が設けられ、この絶縁膜１１０中にＥＳＤ破壊防止用の保護抵抗Ｒ１００〜Ｒ１３０となる半導体層１２０が設けられている。この半導体層１２０は例えば多結晶シリコン等により形成される。また、絶縁膜１１０上には内部回路及び外部端子に接続する金属配線層１３０、１４０が設けられ、これらの金属配線層１３０、１４０は上記半導体層１２０にコンタクトホールを介して接続されている。ここで、金属配線層１３０、１４０がそれぞれ内部回路及び外部端子（ボンディングパッド）に接続されるノードを、それぞれノードＩＮ、ノードＯＵＴと表すことにする。
【０００８】
上記半導体層１２０からなる保護抵抗Ｒ１００〜Ｒ１３０は、ノードＯＵＴとノードＩＮとの間に並列に設けられており、この構造は図１４（ｃ）のような等価回路により表すことが出来る。
【０００９】
前述の通り、ノードＯＵＴとノードＩＮとの間に保護抵抗を用いた場合における電荷の集中箇所は、保護抵抗のコンタクト部である。このコンタクト部は、図１４（ａ）乃至（ｃ）の構造においては、保護抵抗Ｒ１００〜Ｒ１３０となる半導体層１２０と金属配線層１４０とのコンタクト部であり、特にその角部Ａ１、Ａ２での電荷集中が顕著である。本構造は、上記コンタクト部に集中する電荷量を並列に接続した４つの保護抵抗に分散させることにより、各保護抵抗単体のコンタクト部において集中する電荷の絶対量を低減させようというものである。
【００１０】
しかしながら、図１４（ａ）乃至（ｃ）の構造において、４つの保護抵抗Ｒ１００〜Ｒ１３０に均等に電荷を分散させることは非常に困難である。すなわち、電荷の分散にばらつきが生じてしまい、その結果、保護抵抗Ｒ１００〜Ｒ１３０のうちのいずれかのコンタクト部で集中する電荷量を低減できたとしても、他の保護抵抗のコンタクト部での電荷量を殆ど低減できないといった現象が生じる。このように、電荷量の低減が図れない保護抵抗が存在すれば、その保護抵抗でＥＳＤ破壊が生じてしまう。その結果、わざわざ複数の保護抵抗を設けたにもかかわらず、その効果が殆ど得られず、半導体装置のＥＳＤ耐性の向上が図れないという問題があった。
【００１１】
また、複数の保護抵抗への電荷の分散を図る他の構造が、特開平９−２２９４８号に開示されている。上記公報に記載の半導体装置は、パッド中心を通り、且つ半導体装置の辺に垂直な直線に対して線対称となるように、２つの保護抵抗、保護回路、及びそれらの間を接続する金属配線をパッドと内部回路との間に配置することで、各抵抗に電荷を対称的に分散しようとするものである。本構造では、パッドから進入した静電気電流は左右対称に配置された２つの保護抵抗に分かれて、更に各々の保護抵抗の先に設けられた保護回路に流れていく。この保護回路の一方はｎチャネルＭＯＳトランジスタから構成され、他方はｐチャネルＭＯＳトランジスタから構成されている。そして、それぞれの保護回路へ流れ込んだ静電気電流は、ＭＯＳトランジスタのチャネルを経由して電源電位または接地電位へと吸収される。上記のように、保護抵抗、保護回路及び金属配線を、パッド中心を通る直線に対して完全に左右対称に配置すれば、各保護抵抗に電荷を１／２ずつ分散させることが出来る。しかし、これは全ての要素が理想的な場合に初めて実現できるのであって、特にｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタから各々構成される２つの保護回路を、完全な対称性を有するように形成することは容易でない。その結果、図１４（ａ）乃至（ｃ）に示した構成に比べれば、２つの保護抵抗への電荷分散はより均等には近づくが、電荷を２つの保護抵抗に確実に１／２ずつ分散させることは事実上非常に困難である。
【００１２】
また、仮に全ての要素が理想的な状況にあるとしても、各保護抵抗に分散される電荷量は、パッドから進入した総電荷量の１／２であり、１つの保護抵抗に進入する電荷量をこれ以上低減することは不可能である。そのため、非常に大きな静電気が印加された場合、十分に静電気放電が行われない恐れがある。
【００１３】
更に、保護抵抗、保護回路、及び金属配線等の全てを、パッド中心を通り、半導体装置の辺に垂直な直線に対して線対称に配置しなければならず、半導体装置のレイアウトに大きな制約を与えるという問題があった。
【００１４】
【発明が解決しようとする課題】
上記従来の半導体装置では、半導体装置内の内部回路と外部端子との間に保護抵抗を接続し、この保護抵抗を介して静電気の放電を行うことで、ＥＳＤ破壊から内部回路を防止していた。更に、この保護抵抗を並列接続により複数設けることで、各保護抵抗における電荷量を低減させて、この保護抵抗自身でのＥＳＤ破壊の発生を防止する試みも行われてきた。
【００１５】
しかし、複数設けた保護抵抗に均等に電荷を分散させることは非常に困難であり、単に保護抵抗を並列接続しただけでは、その効果は十分ではなかった。
【００１６】
また、パッド中心を通り、且つ半導体装置の辺に対して垂直な直線に対して線対称となるように、２つの保護抵抗、保護回路、及びそれらの間の金属配線を、パッドと内部回路との間に配置することで各抵抗に電荷を分散させる構造も提案された。
【００１７】
しかし、それぞれがｎチャネル、ｐチャネルＭＯＳトランジスタから構成される保護回路を、対称軸に対して完全に線対称に形成するのは容易なことではなく、２つの保護抵抗への電荷分散を確実に行うことは事実上非常に困難である。仮に、理想的な状況を実現して電荷分散をほぼ均等に出来たとしても、２つの保護抵抗で電荷分散を行う以上、各々の保護抵抗に分散される電荷量は総電荷量の１／２が限界であり、電荷量を更に低減させることは不可能であった。また、保護回路の全ての構成要素を、パッド中心を通り、半導体装置の辺に垂直な直線に対して線対称に配置しなければならず、半導体装置のレイアウトに大きな制約を与えるという問題があった。
【００１８】
この発明は、上記事情に鑑みてなされたもので、その目的は、回路配置に大きな制約を与えずに、複数の保護抵抗に確実に均等に電荷を分散させて各保護抵抗に集中する電荷量を低減することにより、ＥＳＤ耐性を向上できる半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
この発明の一態様に係る半導体装置は、外部端子に接続されるノードと、内部回路に接続されるノードとの間にｎ個の保護抵抗（ｎは２以上の自然数）を設け、該保護抵抗によって静電気放電を行い、内部回路を保護する半導体装置であって、前記保護抵抗は、同心円の中心から放射状に配置され、前記同心円の内側の円周上に配置された一端は、前記外部端子に接続されるノードに接続され、前記同心円の外側の円周上に配置された他端は、前記内部回路に接続されるノードに接続され、前記同心円の中心を回転軸とするｎ回回転対称である。
【００２８】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２９】
この発明の第１の実施形態に係る半導体装置について図１（ａ）乃至（ｃ）を用いて説明する。図１（ａ）乃至（ｃ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＢ−Ｂ’線に沿った断面図、（ｃ）図は等価回路である。
【００３０】
図示するように、各半導体素子が形成された半導体基板１０上に、それらの半導体素子を保護するための絶縁膜１１が設けられ、この絶縁膜中にＥＳＤ破壊から半導体装置を保護するための保護抵抗Ｒ１０、Ｒ１１となる２つの半導体層１２、１２が設けられている。この半導体層１２、１２は例えば多結晶シリコン等により形成される。また、絶縁膜１１上には内部回路及び外部端子に接続する金属配線層１３、１４が設けられ、これらの金属配線層１３、１４は上記半導体層１２、１２にコンタクトホールを介してそれぞれ接続されている。ここで、金属配線層１３、１４がそれぞれ内部回路及び外部端子（ボンディングパッド）に接続されるノードをそれぞれ、ノードＩＮ、ノードＯＵＴと表すことにする。
【００３１】
上記半導体層１２、１２により形成される保護抵抗Ｒ１０、Ｒ１１は、図１（ｃ）の等価回路に示すように、ノードＩＮとノードＯＵＴとの間に並列接続されたものである。
【００３２】
従来技術で説明したように、外部端子と内部回路との間にＥＳＤ破壊防止用の保護抵抗を設けた場合、電荷は金属配線層１４と半導体層１２とを接続するコンタクトホールの角部Ａ１、Ａ２に集中する。
【００３３】
本実施形態における半導体装置では、図１（ａ）に示すように、２つの保護抵抗Ｒ１０、Ｒ１１を仮想的な同一直線上に配置している。図中ではＢ−Ｂ’線がその直線に該当する。そして、保護抵抗Ｒ１０、Ｒ１１の一端を金属配線層１４によりノードＯＵＴに共通に接続し、更に外部端子へ接続している。一方、保護抵抗Ｒ１０、Ｒ１１の他端も金属配線層１３によりノードＩＮへ共通に接続し、更に内部回路へ接続している。そして、上記保護抵抗Ｒ１０、Ｒ１１は、ノードＩＮと金属配線層１３、ノードＯＵＴと金属配線層１４との接続点の中点を結び、且つＢ−Ｂ’線と直交するＣ−Ｃ’線に対して線対称の関係にある。そのため、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止出来、２つの保護抵抗Ｒ１０、Ｒ１１に電荷を均等に分散させることが出来る。また、本実施形態では、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、対称性を配慮すべき対象もほぼ２つの保護抵抗Ｒ１０、Ｒ１１に限定できるので、その対称性を実現するのはプロセス上非常に容易である。すなわち、２つの保護抵抗Ｒ１０、Ｒ１１におけるコンタクトホールの角部Ａ１、Ａ２に集中する電荷量がほぼ完全に同量となり、２つの保護抵抗Ｒ１０、Ｒ１１を使用することで、保護抵抗が１つの場合に比べた場合の保護抵抗１つあたりの電荷集中量を確実に１／２にする事が出来る。このように、保護抵抗をＥＳＤ破壊からの保護に効果的に使用できる。また、金属配線層１３に、Ｃ−Ｃ’線に対する線対称の関係を持たせることで、同時に各保護抵抗Ｒ１０、Ｒ１１からノードＩＮまでの抵抗値を、この２つの経路につきほぼ同じにする事が出来る。
【００３４】
また、本実施形態では、内部回路及び外部端子と、保護抵抗Ｒ１０、Ｒ１１との間を金属配線層１３、１４により接続している。そのため、保護抵抗の配置における自由度が高い。すなわち、外部端子及び内部回路から比較的距離のある場所に保護抵抗を配置しても、それらの間を金属配線層により接続すれば良いので、例えば半導体チップの空きエリアを用いて保護抵抗を設けることも出来る。このように、半導体装置のレイアウトに大きな制約を課すことなく、保護抵抗を比較的自由に配置できる。
【００３５】
なお、図２（ａ）、（ｂ）は本実施形態の変形例について示しており、（ａ）図は半導体装置の平面図、（ｂ）図は（ａ）図におけるＤ−Ｄ’線に沿った断面図である。
【００３６】
図示するように、絶縁膜１１及び金属配線層１３、１４上に更に絶縁膜１５が設けられ、この絶縁膜１５上に更に金属配線層１６が設けられている。この金属配線層１６は外部端子に接続される配線層であり、絶縁膜１５中に設けられたコンタクトホールにより金属配線層１４と接続されている。
【００３７】
このように、ノードＯＵＴとなる金属配線層を多層配線層によって形成してもかまわない。
【００３８】
以上のように、本実施形態に係る半導体装置によれば、回路配置に大きな制約を与えずに、２つの保護抵抗に確実に均等に電荷を分散させることにより、ＥＳＤ耐性に優れた半導体装置を実現できる。
【００３９】
次にこの発明の第２の実施形態に係る半導体装置について図３（ａ）、（ｂ）を用いて説明する。図３（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は等価回路である。
【００４０】
本実施形態は、上記第１の実施形態において、保護抵抗の数を２つから３つに増やしたものである。図示するように、３つの保護抵抗Ｒ１０〜Ｒ１２を、ノードＯＵＴを中心として放射状に、且つ等間隔に配置している。そして、各々の保護抵抗Ｒ１０〜Ｒ１２の一端を金属配線層１４を介してノードＯＵＴに接続し、各々の他端を金属配線層１３によって共通に接続し、この金属配線層１３をノードＩＮに接続している。
【００４１】
本構成によれば、金属配線層１４に接続する一端部が第１の円の円周上に位置し、金属配線層１３に接続する他端部が、仮想的な第１の円と同一の位置に中心を有する仮想的な第２の円の円周上に位置し、互いに３回回転対称（互いに１２０°ずれて位置している）となるように、３つ（ｎ＝３）の保護抵抗Ｒ１０〜Ｒ１２を配置している。
【００４２】
但し、ここで使用する回転対称という文言は、対称要素の一つを意味し、ある直線を軸として３６０°／ｎ（ｎは２以上の自然数）だけ構造全体を回転しても初めの状態と完全に合同になる場合に、この構造をｎ回回転対称であるとする。すなわち、本実施形態で３つの保護抵抗が、第１、第２の円の中心を回転軸として３回回転対称である、とは、第１、第２の円の中心を軸に、３６０°／３＝１２０°回転させたとき、その位置関係が回転前と不変であることを意味する。なおこのような観点によれば、上記第１の実施形態は、２つの保護抵抗が２回回転対称になっているものと見なすことも出来る。
【００４３】
更に、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、ここでの３つの保護抵抗Ｒ１０、Ｒ１１、Ｒ１１についてのみ着目して、最小限それらが回転対称性を有するように配置すれば良く、それは非常に容易に実現できる。こうして、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止し、３つの保護抵抗Ｒ１０〜Ｒ１２に確実に均等に分散させることが出来る。すなわち、それぞれの保護抵抗Ｒ１０〜Ｒ１２と金属配線層１４とを接続する３つのコンタクトホールに集中する電荷量を互いにほぼ同量とすることが出来、３つの保護抵抗Ｒ１０〜Ｒ１２を使用することで、保護抵抗が１つの場合に比べて保護抵抗１つあたりの電荷集中量を確実に１／３にする事が出来る。そのため、第１の実施形態と比較して、半導体装置のＥＳＤ破壊に対する耐性を更に向上できる。
【００４４】
次にこの発明の第３の実施形態に係る半導体装置について図４（ａ）、（ｂ）を用いて説明する。図４（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は等価回路である。
【００４５】
本実施形態は、上記第２の実施形態において、保護抵抗の数を３つから４つに増やしたものである。図示するように、保護抵抗Ｒ１０〜Ｒ１３をノードＯＵＴを中心として放射状に、且つ等間隔に配置している。すなわち、図４（ｂ）の等価回路に示すように、４つの保護抵抗の一端を金属配線層１４によってノードＯＵＴに接続し、それぞれの他端を金属配線層１３によって共通に接続し、この金属配線層１３をノードＩＮに接続している。
【００４６】
金属配線層１３は正方形の内部を除去したような形状である。また、正方形の４つの辺のうちの１辺の中点にノードＩＮを有しており、その対角線の交点にノードＯＵＴを有している。そして、正方形の４つの辺の中点と、正方形の対角線の交点にあるノードＯＵＴとの間に保護抵抗Ｒ１０〜Ｒ１３が配置されている。
【００４７】
本構成によれば、金属配線層１４に接続する一端部が仮想的な第１の円の円周上に位置し、金属配線層１３に接続する他端部が、第１の円と同一の位置に中心を有する仮想的な第２の円の円周上に位置し、互いに４回回転対称（互いに９０°ずれて位置している）となるように、４つ（ｎ＝４）の保護抵抗Ｒ１０〜Ｒ１３を配置している。更に、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、回転対称性については、最小限この４つの保護抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３についてのみ着目すればよい。こうして、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止し、４つの保護抵抗Ｒ１０〜Ｒ１３に確実に均等に分散させることが出来る。すなわち、それぞれの保護抵抗Ｒ１０〜Ｒ１３と金属配線層１４とを接続する４つのコンタクトホールに集中する電荷量を互いにほぼ同量とすることが出来、４つの保護抵抗Ｒ１０〜Ｒ１３を使用することで、保護抵抗が１つの場合に比べて保護抵抗１つあたりの電荷集中量を確実に１／４にする事が出来る。そのため、第２の実施形態と比較して、半導体装置のＥＳＤ破壊に対する耐性を更に向上できる。
【００４８】
図５は本実施形態の第１の変形例に係る半導体装置について説明するためのもので、（ａ）図は平面図、（ｂ）図は等価回路である。本変形例は上記実施形態と比して、ノードＩＮに接続する金属配線層１３と保護抵抗Ｒ１０〜Ｒ１３との位置関係を変えたものである。
【００４９】
図示するように、この金属配線層１３は上記実施形態と同様に、正方形の内部を除去したような形状をしており、その対角線の交点にノードＯＵＴを有している。しかし、ノードＩＮは正方形の４つの角のうちの１カ所に設けられ、また、正方形の４つの角と、正方形の対角線の交点にあるノードＯＵＴとの間に保護抵抗Ｒ１０〜Ｒ１３が配置されている。
【００５０】
このように保護抵抗Ｒ１０〜Ｒ１３を配置しても、上記実施形態と同様の効果が得られる。
【００５１】
図６は本実施形態の第２の変形例に係る半導体装置の平面図である。本変形例は、図４（ａ）、（ｂ）に示した構造において、保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとを接続する金属配線層１３の抵抗分を考慮に入れたものである。通常、金属配線層１３の材料にはＡｌが用いられる。Ａｌは低抵抗の配線材料として広く用いられている材料であるが、この抵抗分を考慮に入れない場合には、金属配線層１３は図４（ａ）に示したような形状でかまわない。しかし、Ａｌの抵抗分まで考慮に入れる必要がある場合、各保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとの間の抵抗値を等しくしてやる必要がある。すなわち、図６に示すように、ノードＩＮから最も遠い位置にある保護抵抗Ｒ１２とノードＩＮとの間の金属配線層１３については、その幅を広く設計し、ノードＩＮに最も近い位置にある保護抵抗Ｒ１０とノードＩＮとの間の金属配線層１３の幅は狭く設計し、保護抵抗Ｒ１１、Ｒ１３についてはその中間の値で設計する。そのように金属配線層１３を設計することで、各保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとの間の抵抗値をほぼ等しく設定することが出来る。
【００５２】
更に図７は本実施形態の第３の変形例について示しており、半導体装置の平面図である。本変形例は、図５（ａ）、（ｂ）に示した構造において、保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとを接続する金属配線層１３の抵抗分を考慮に入れたものであり、保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとの間の抵抗が略等しくなるよう設計している。
【００５３】
また、図８（ａ）、（ｂ）は本実施形態の第４の変形例に係る半導体装置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＥ−Ｅ’線に沿った断面図である。本変形例は、ノードＯＵＴ上に外部端子を直接設けたものである。
【００５４】
図示するように、保護抵抗Ｒ１０〜Ｒ１３となる半導体層１２の一端に接続するようにして設けられた、ノードＯＵＴ側の金属配線層１４上に、外部端子（ＰＡＤ）となる例えばＡｌ層１７を設けている。なお、この外部端子の中心が、４つの保護抵抗Ｒ１０〜Ｒ１４の回転対称性の対称軸となる。
【００５５】
回路の配置上、このように保護抵抗の中心に外部端子を設けることが可能であれば、外部端子と内部回路との間の抵抗を最小限に押さえることが出来るので、より好ましいと言うことが出来る。
【００５６】
次にこの発明の第４の実施形態に係る半導体装置について図９（ａ）、（ｂ）を用いて説明する。図９（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は等価回路である。
【００５７】
本実施形態は、上記第３の実施形態において、保護抵抗の数を４つから更に８つに増やしたものである。図示するように、保護抵抗Ｒ１０〜Ｒ１７をノードＯＵＴを中心として放射状に、且つ等間隔に配置している。すなわち、図９（ｂ）の等価回路に示すように、８つの保護抵抗の一端を金属配線層１４によってノードＯＵＴに接続し、それぞれの他端を金属配線層１３によって共通に接続し、この金属配線層１３をノードＩＮに接続している。
【００５８】
本構成によれば、金属配線層１４に接続する一端部が仮想的な第１の円の円周上に位置し、金属配線層１３に接続する他端部が、第１の円と同一の位置に中心を有する仮想的な第２の円の円周上に位置し、互いに８回回転対称（互いに４４．５°ずれて位置している）となるように、８つ（ｎ＝８）の保護抵抗Ｒ１０〜Ｒ１７を配置している。更に、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、回転対称性については、最小限この８つの保護抵抗Ｒ１０〜Ｒ１７についてのみ着目すればよい。こうして、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止し、８つの保護抵抗Ｒ１０〜Ｒ１７に確実に均等に分散させることが出来る。すなわち、それぞれの保護抵抗Ｒ１０〜Ｒ１７と金属配線層１４とを接続する８つのコンタクトホールに集中する電荷量を互いにほぼ同量とすることが出来、８つの保護抵抗Ｒ１０〜Ｒ１７を使用することで、保護抵抗が１つの場合に比べて保護抵抗１つあたりの電荷集中量を確実に１／８にする事が出来る。そのため、第３の実施形態と比較して、半導体装置のＥＳＤ破壊に対する耐性を更に向上できる。
【００５９】
図１０は本実施形態の変形例に係る半導体装置の平面図である。本変形例は、ノードＯＵＴ上に外部端子（ＰＡＤ）を直接設け、且つＡｌ配線層の抵抗分を考慮に入れたものである。
【００６０】
本変形例によれば、上記第３の実施形態の第２、第４の変形例で説明したような効果を同時に得ることが出来る。
【００６１】
次にこの発明の第５の実施形態に係る半導体装置について図１１（ａ）、（ｂ）及び図１２を用いて説明する。図１１（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＦ−Ｆ’線に沿った断面図、図１２は図１１（ａ）、（ｂ）の等価回路である。
【００６２】
図示するように、各半導体素子が形成された半導体基板１０上に、それらの半導体素子を保護するための絶縁膜１１が設けられ、この絶縁膜中にＥＳＤ破壊から半導体装置を保護するための保護抵抗Ｒ１８となる半導体層１２が設けられている。この半導体層１２は例えば多結晶シリコンから形成され、中央部が空洞となった円形の形状、言い換えれば環状の形状を有している。また、絶縁膜１１上には内部回路及び外部端子にそれぞれ接続する金属配線層１３、１４が設けられ、これらの金属配線層１３、１４はそれぞれ上記半導体層１２にコンタクトホールを介して接続されている。外部端子に接続される金属配線層１４は、上記環状の保護抵抗Ｒ１８と同一の位置に中心を有する円形の形状を有している。一方、内部回路に接続される金属配線層１３は、ノードＩＮからの距離が遠い領域では、ほぼ半導体層１２と同様の形状をしており、ノードＩＮに近い領域では、その幅が小さくなるような形状を有している。これは前述の通り、保護抵抗Ｒ１８からノードＩＮまでの間の抵抗値を全領域で等しくするためである。そして、上記金属配線層１３、１４及び絶縁膜１１上に更に絶縁膜１５が設けられ、この絶縁膜１５中の前記金属配線層１４上には、この金属配線層１４の中心の位置と同一の位置に中心を有する円形の金属配線層１６（ノードＯＵＴ）が形成されている。
【００６３】
上記のように環状の形状を有する保護抵抗を用い、その保護抵抗の内周を第１の円、外周を第１の円と同一の位置に中心を有する第２の円とすれば、保護抵抗はこの第１、第２の円の中心を原点としたときの反転変換に対して対称である。そのため角部Ａ１、Ａ２には、半導体層１２と金属配線層１４とのコンタクトホールの円周に沿って電荷が確実に均等に分散することになる。そして、保護抵抗は、ノードＯＵＴを中心にして円周上に配置されていることから、上記第１乃至第４の実施形態に比べて更にＥＳＤ破壊に対する耐性を向上できる。
【００６４】
図１３（ａ）、（ｂ）は本実施形態の変形例について示しており、（ａ）図は平面図、（ｂ）図は断面図である。本変形例は、ノードＯＵＴ側の金属配線層１４上に、外部端子（ＰＡＤ）となる例えばＡｌ層１７を設けている。なお外部端子はその中心が環状の保護抵抗の中心と略一致するように配置される。回路の配置上、このように保護抵抗の中心に外部端子を設けることが可能であれば、外部端子と内部回路との間の抵抗を最小限に抑えることが出来るので、より好ましいと言うことが出来る。
【００６５】
上記第１の実施形態によれば、半導体装置のＥＳＤ破壊を対策するための要素を２つの保護抵抗で構成し、この保護抵抗のそれぞれの一端を金属配線層により１本に纏めて外部端子に接続し、それぞれの他端も金属配線層により１本に纏めて内部回路に接続している。そしてこれらの保護抵抗に線対称の関係を持たせている。そのため、２つの保護抵抗に電荷を均等に分散させることが可能となる。また、対称性について考慮すべき対象をほぼ各保護抵抗に限定できることから、対称性を実現するのはプロセス上、非常に容易である。その結果、２つの保護抵抗に電荷を確実に均等に分散させることが出来、半導体装置のＥＳＤ耐性を向上できる。更に、外部端子及び内部回路と保護抵抗との間を金属配線層によって接続することで、保護抵抗の配置場所における制約を低減でき、半導体装置としてのレイアウトの自由度を高めることが出来る。
【００６６】
上記第２乃至第５の実施形態によれば、半導体装置のＥＳＤ破壊を対策するための要素を保護抵抗のみで構成し、この保護抵抗が対称性を有するように配置している。
【００６７】
例えば、ｎ個の保護抵抗（ｎは２以上の自然数）を放射状に設け、各保護抵抗の中心を回転軸とするｎ回回転対称であるような配置である。
【００６８】
上記のような構成であると、対称性について着目すべき対象をほぼ保護抵抗に限定でき、この保護抵抗、更に必要に応じて金属配線層が対称性を有するように配置することはプロセス上非常に容易に実現できる。そのため、外部端子から静電気等のサージが半導体装置に侵入した際に、各保護抵抗に電荷を確実に均等に分散させることが可能となる。すなわち、単一の保護抵抗を用いた場合に比べて、各保護抵抗に集中する電荷量を確実に１／ｎとすることが出来る。そのため、複数設けた保護抵抗をＥＳＤ破壊の回避のために非常に効果的に使用でき、半導体装置のＥＳＤ破壊に対する耐性を向上できる。
【００６９】
また、別の配置法は、内部に空洞を有する環状、言い換えればドーナツ状の形状を有する保護抵抗を用いる、すなわち保護抵抗の中心を原点とする反転変換に関して対称であるように配置する方法である。
【００７０】
環状の保護抵抗を用いるということは、上記の例で考えると、その形状はｎを無限大にしたものと見なすことが出来る。そのため、電荷の集中しやすい箇所を無くすことが出来、ＥＳＤ破壊に対する耐性の向上を最も効果的に実現できる。
【００７１】
また、内部回路及び外部端子と、保護抵抗との間を金属配線層により接続している。そのため、上記第１の実施形態と同様に、内部回路及び外部端子の位置関係にそれほどの影響を受けずに済み、保護抵抗の配置における自由度が比較的高い。例えば、半導体チップの空きエリアを用いることも出来る。そのため、半導体装置のレイアウトに大きな制約を課さずに、保護抵抗を配置できる。
【００７２】
なお、上記第１乃至第４の実施形態では、実施形態毎に保護抵抗の数を２つ、３つ、４つ、８つというように増加させた半導体装置について説明を行ってきた。当然ながら、各保護抵抗のコンタクト部に集中する電荷の絶対量を少なくするためには保護抵抗の数を多く設けることが効果的である。その観点から見ると、本第５の実施形態はノードＯＵＴの周辺を全て保護抵抗にしたもの、すなわち、保護抵抗を無限に設けたものと見ることも出来、複数の保護抵抗の配置方法としては最適な形態と言うことが出来る。
【００７３】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７４】
【発明の効果】
以上説明したように、この発明によれば、回路配置に大きな制約を与えずに、複数の保護抵抗に確実に均等に電荷を分散させ、各保護抵抗に集中する電荷量を低減することにより、ＥＳＤ耐性を向上できる半導体装置を提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＢ−Ｂ’線に沿った断面図、（ｃ）図は等価回路。
【図２】この発明の第１の実施形態の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＤ−Ｄ’線に沿った断面図。
【図３】この発明の第２の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図４】この発明の第３の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図５】この発明の第３の実施形態の第１の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図６】この発明の第３の実施形態の第２の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置についての平面図。
【図７】この発明の第３の実施形態の第３の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置についての平面図。
【図８】この発明の第３の実施形態の第４の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＥ−Ｅ’線に沿った断面図。
【図９】この発明の第４の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図１０】この発明の第４の実施形態の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置についての平面図。
【図１１】この発明の第５の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＦ−Ｆ’線に沿った断面図。
【図１２】この発明の第５の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、図１１（ａ）、（ｂ）の等価回路。
【図１３】この発明の第５の実施形態の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＧ−Ｇ’線に沿った断面図。
【図１４】従来の半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＡ−Ａ’線に沿った断面図、（ｃ）図は等価回路。
【符号の説明】
１０、１００…半導体基板
１１、１１０…絶縁膜
１２、１２０…半導体層
１３、１４、１６、１３０、１４０…金属配線層
１５…絶縁膜
１７…ボンディングパッド
【発明の属する技術分野】
この発明は、半導体装置に関するもので、特に静電気放電（ＥＳＤ：Electro Static Discharge）による破壊を防止するための、ＥＳＤ保護抵抗の配置に係るものである。
【０００２】
【従来の技術】
一般にＥＳＤは、半導体装置を人間若しくは機械が運搬する場合などに生じる。ＥＳＤの発生時には、数百Ｖ〜数千Ｖの電圧が極短時間の間に半導体装置の２端子間に印加される。このＥＳＤによる破壊に半導体装置は非常に弱い。そのため、半導体装置の外部端子（ボンディングパッド）に例えば保護ダイオードを設け、半導体装置が破壊される前に静電気の放電を行うことで、ＥＳＤ破壊の発生を防止している。
【０００３】
しかし、特に車載用の半導体装置等では、その使用環境が厳しいために保護ダイオードだけではＥＳＤ破壊の発生を十分に防止できない場合がある。また、例えばモータードライブ用の半導体装置では、モーターの逆起電力により保護ダイオードを介して電流が流れて寄生トランジスタが動作してしまい、予期せぬ不具合が生じることがある。そのためこの場合には、半導体装置の動作の信頼性の観点から、保護ダイオードの使用は不可能である。
【０００４】
これらの問題に対処するために、従来は半導体装置の外部端子と内部回路との間に保護抵抗を接続し、この保護抵抗を介して静電気の放電を行うことで、内部回路におけるＥＳＤ破壊の発生を防止していた。
【０００５】
しかしながら、保護ダイオードを使わずに保護抵抗を用いて静電気の放電を行った場合、保護抵抗自身においてＥＳＤ破壊が生じるという問題があった。これは、保護抵抗のコンタクト部における電荷の集中が原因である。
【０００６】
そのため、複数の保護抵抗を並列に接続することで、この電荷を各保護抵抗に分散させて、保護抵抗自身のＥＳＤ破壊を防止する試みが行われている。この構造について図１４（ａ）乃至（ｃ）を用いて説明する。図１４（ａ）乃至（ｃ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＡ−Ａ’線に沿った断面図、（ｃ）図は等価回路である。
【０００７】
図示するように、各半導体素子が形成された半導体基板１００上に半導体素子を保護するための絶縁膜１１０が設けられ、この絶縁膜１１０中にＥＳＤ破壊防止用の保護抵抗Ｒ１００〜Ｒ１３０となる半導体層１２０が設けられている。この半導体層１２０は例えば多結晶シリコン等により形成される。また、絶縁膜１１０上には内部回路及び外部端子に接続する金属配線層１３０、１４０が設けられ、これらの金属配線層１３０、１４０は上記半導体層１２０にコンタクトホールを介して接続されている。ここで、金属配線層１３０、１４０がそれぞれ内部回路及び外部端子（ボンディングパッド）に接続されるノードを、それぞれノードＩＮ、ノードＯＵＴと表すことにする。
【０００８】
上記半導体層１２０からなる保護抵抗Ｒ１００〜Ｒ１３０は、ノードＯＵＴとノードＩＮとの間に並列に設けられており、この構造は図１４（ｃ）のような等価回路により表すことが出来る。
【０００９】
前述の通り、ノードＯＵＴとノードＩＮとの間に保護抵抗を用いた場合における電荷の集中箇所は、保護抵抗のコンタクト部である。このコンタクト部は、図１４（ａ）乃至（ｃ）の構造においては、保護抵抗Ｒ１００〜Ｒ１３０となる半導体層１２０と金属配線層１４０とのコンタクト部であり、特にその角部Ａ１、Ａ２での電荷集中が顕著である。本構造は、上記コンタクト部に集中する電荷量を並列に接続した４つの保護抵抗に分散させることにより、各保護抵抗単体のコンタクト部において集中する電荷の絶対量を低減させようというものである。
【００１０】
しかしながら、図１４（ａ）乃至（ｃ）の構造において、４つの保護抵抗Ｒ１００〜Ｒ１３０に均等に電荷を分散させることは非常に困難である。すなわち、電荷の分散にばらつきが生じてしまい、その結果、保護抵抗Ｒ１００〜Ｒ１３０のうちのいずれかのコンタクト部で集中する電荷量を低減できたとしても、他の保護抵抗のコンタクト部での電荷量を殆ど低減できないといった現象が生じる。このように、電荷量の低減が図れない保護抵抗が存在すれば、その保護抵抗でＥＳＤ破壊が生じてしまう。その結果、わざわざ複数の保護抵抗を設けたにもかかわらず、その効果が殆ど得られず、半導体装置のＥＳＤ耐性の向上が図れないという問題があった。
【００１１】
また、複数の保護抵抗への電荷の分散を図る他の構造が、特開平９−２２９４８号に開示されている。上記公報に記載の半導体装置は、パッド中心を通り、且つ半導体装置の辺に垂直な直線に対して線対称となるように、２つの保護抵抗、保護回路、及びそれらの間を接続する金属配線をパッドと内部回路との間に配置することで、各抵抗に電荷を対称的に分散しようとするものである。本構造では、パッドから進入した静電気電流は左右対称に配置された２つの保護抵抗に分かれて、更に各々の保護抵抗の先に設けられた保護回路に流れていく。この保護回路の一方はｎチャネルＭＯＳトランジスタから構成され、他方はｐチャネルＭＯＳトランジスタから構成されている。そして、それぞれの保護回路へ流れ込んだ静電気電流は、ＭＯＳトランジスタのチャネルを経由して電源電位または接地電位へと吸収される。上記のように、保護抵抗、保護回路及び金属配線を、パッド中心を通る直線に対して完全に左右対称に配置すれば、各保護抵抗に電荷を１／２ずつ分散させることが出来る。しかし、これは全ての要素が理想的な場合に初めて実現できるのであって、特にｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタから各々構成される２つの保護回路を、完全な対称性を有するように形成することは容易でない。その結果、図１４（ａ）乃至（ｃ）に示した構成に比べれば、２つの保護抵抗への電荷分散はより均等には近づくが、電荷を２つの保護抵抗に確実に１／２ずつ分散させることは事実上非常に困難である。
【００１２】
また、仮に全ての要素が理想的な状況にあるとしても、各保護抵抗に分散される電荷量は、パッドから進入した総電荷量の１／２であり、１つの保護抵抗に進入する電荷量をこれ以上低減することは不可能である。そのため、非常に大きな静電気が印加された場合、十分に静電気放電が行われない恐れがある。
【００１３】
更に、保護抵抗、保護回路、及び金属配線等の全てを、パッド中心を通り、半導体装置の辺に垂直な直線に対して線対称に配置しなければならず、半導体装置のレイアウトに大きな制約を与えるという問題があった。
【００１４】
【発明が解決しようとする課題】
上記従来の半導体装置では、半導体装置内の内部回路と外部端子との間に保護抵抗を接続し、この保護抵抗を介して静電気の放電を行うことで、ＥＳＤ破壊から内部回路を防止していた。更に、この保護抵抗を並列接続により複数設けることで、各保護抵抗における電荷量を低減させて、この保護抵抗自身でのＥＳＤ破壊の発生を防止する試みも行われてきた。
【００１５】
しかし、複数設けた保護抵抗に均等に電荷を分散させることは非常に困難であり、単に保護抵抗を並列接続しただけでは、その効果は十分ではなかった。
【００１６】
また、パッド中心を通り、且つ半導体装置の辺に対して垂直な直線に対して線対称となるように、２つの保護抵抗、保護回路、及びそれらの間の金属配線を、パッドと内部回路との間に配置することで各抵抗に電荷を分散させる構造も提案された。
【００１７】
しかし、それぞれがｎチャネル、ｐチャネルＭＯＳトランジスタから構成される保護回路を、対称軸に対して完全に線対称に形成するのは容易なことではなく、２つの保護抵抗への電荷分散を確実に行うことは事実上非常に困難である。仮に、理想的な状況を実現して電荷分散をほぼ均等に出来たとしても、２つの保護抵抗で電荷分散を行う以上、各々の保護抵抗に分散される電荷量は総電荷量の１／２が限界であり、電荷量を更に低減させることは不可能であった。また、保護回路の全ての構成要素を、パッド中心を通り、半導体装置の辺に垂直な直線に対して線対称に配置しなければならず、半導体装置のレイアウトに大きな制約を与えるという問題があった。
【００１８】
この発明は、上記事情に鑑みてなされたもので、その目的は、回路配置に大きな制約を与えずに、複数の保護抵抗に確実に均等に電荷を分散させて各保護抵抗に集中する電荷量を低減することにより、ＥＳＤ耐性を向上できる半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
この発明の一態様に係る半導体装置は、外部端子に接続されるノードと、内部回路に接続されるノードとの間にｎ個の保護抵抗（ｎは２以上の自然数）を設け、該保護抵抗によって静電気放電を行い、内部回路を保護する半導体装置であって、前記保護抵抗は、同心円の中心から放射状に配置され、前記同心円の内側の円周上に配置された一端は、前記外部端子に接続されるノードに接続され、前記同心円の外側の円周上に配置された他端は、前記内部回路に接続されるノードに接続され、前記同心円の中心を回転軸とするｎ回回転対称である。
【００２８】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２９】
この発明の第１の実施形態に係る半導体装置について図１（ａ）乃至（ｃ）を用いて説明する。図１（ａ）乃至（ｃ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＢ−Ｂ’線に沿った断面図、（ｃ）図は等価回路である。
【００３０】
図示するように、各半導体素子が形成された半導体基板１０上に、それらの半導体素子を保護するための絶縁膜１１が設けられ、この絶縁膜中にＥＳＤ破壊から半導体装置を保護するための保護抵抗Ｒ１０、Ｒ１１となる２つの半導体層１２、１２が設けられている。この半導体層１２、１２は例えば多結晶シリコン等により形成される。また、絶縁膜１１上には内部回路及び外部端子に接続する金属配線層１３、１４が設けられ、これらの金属配線層１３、１４は上記半導体層１２、１２にコンタクトホールを介してそれぞれ接続されている。ここで、金属配線層１３、１４がそれぞれ内部回路及び外部端子（ボンディングパッド）に接続されるノードをそれぞれ、ノードＩＮ、ノードＯＵＴと表すことにする。
【００３１】
上記半導体層１２、１２により形成される保護抵抗Ｒ１０、Ｒ１１は、図１（ｃ）の等価回路に示すように、ノードＩＮとノードＯＵＴとの間に並列接続されたものである。
【００３２】
従来技術で説明したように、外部端子と内部回路との間にＥＳＤ破壊防止用の保護抵抗を設けた場合、電荷は金属配線層１４と半導体層１２とを接続するコンタクトホールの角部Ａ１、Ａ２に集中する。
【００３３】
本実施形態における半導体装置では、図１（ａ）に示すように、２つの保護抵抗Ｒ１０、Ｒ１１を仮想的な同一直線上に配置している。図中ではＢ−Ｂ’線がその直線に該当する。そして、保護抵抗Ｒ１０、Ｒ１１の一端を金属配線層１４によりノードＯＵＴに共通に接続し、更に外部端子へ接続している。一方、保護抵抗Ｒ１０、Ｒ１１の他端も金属配線層１３によりノードＩＮへ共通に接続し、更に内部回路へ接続している。そして、上記保護抵抗Ｒ１０、Ｒ１１は、ノードＩＮと金属配線層１３、ノードＯＵＴと金属配線層１４との接続点の中点を結び、且つＢ−Ｂ’線と直交するＣ−Ｃ’線に対して線対称の関係にある。そのため、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止出来、２つの保護抵抗Ｒ１０、Ｒ１１に電荷を均等に分散させることが出来る。また、本実施形態では、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、対称性を配慮すべき対象もほぼ２つの保護抵抗Ｒ１０、Ｒ１１に限定できるので、その対称性を実現するのはプロセス上非常に容易である。すなわち、２つの保護抵抗Ｒ１０、Ｒ１１におけるコンタクトホールの角部Ａ１、Ａ２に集中する電荷量がほぼ完全に同量となり、２つの保護抵抗Ｒ１０、Ｒ１１を使用することで、保護抵抗が１つの場合に比べた場合の保護抵抗１つあたりの電荷集中量を確実に１／２にする事が出来る。このように、保護抵抗をＥＳＤ破壊からの保護に効果的に使用できる。また、金属配線層１３に、Ｃ−Ｃ’線に対する線対称の関係を持たせることで、同時に各保護抵抗Ｒ１０、Ｒ１１からノードＩＮまでの抵抗値を、この２つの経路につきほぼ同じにする事が出来る。
【００３４】
また、本実施形態では、内部回路及び外部端子と、保護抵抗Ｒ１０、Ｒ１１との間を金属配線層１３、１４により接続している。そのため、保護抵抗の配置における自由度が高い。すなわち、外部端子及び内部回路から比較的距離のある場所に保護抵抗を配置しても、それらの間を金属配線層により接続すれば良いので、例えば半導体チップの空きエリアを用いて保護抵抗を設けることも出来る。このように、半導体装置のレイアウトに大きな制約を課すことなく、保護抵抗を比較的自由に配置できる。
【００３５】
なお、図２（ａ）、（ｂ）は本実施形態の変形例について示しており、（ａ）図は半導体装置の平面図、（ｂ）図は（ａ）図におけるＤ−Ｄ’線に沿った断面図である。
【００３６】
図示するように、絶縁膜１１及び金属配線層１３、１４上に更に絶縁膜１５が設けられ、この絶縁膜１５上に更に金属配線層１６が設けられている。この金属配線層１６は外部端子に接続される配線層であり、絶縁膜１５中に設けられたコンタクトホールにより金属配線層１４と接続されている。
【００３７】
このように、ノードＯＵＴとなる金属配線層を多層配線層によって形成してもかまわない。
【００３８】
以上のように、本実施形態に係る半導体装置によれば、回路配置に大きな制約を与えずに、２つの保護抵抗に確実に均等に電荷を分散させることにより、ＥＳＤ耐性に優れた半導体装置を実現できる。
【００３９】
次にこの発明の第２の実施形態に係る半導体装置について図３（ａ）、（ｂ）を用いて説明する。図３（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は等価回路である。
【００４０】
本実施形態は、上記第１の実施形態において、保護抵抗の数を２つから３つに増やしたものである。図示するように、３つの保護抵抗Ｒ１０〜Ｒ１２を、ノードＯＵＴを中心として放射状に、且つ等間隔に配置している。そして、各々の保護抵抗Ｒ１０〜Ｒ１２の一端を金属配線層１４を介してノードＯＵＴに接続し、各々の他端を金属配線層１３によって共通に接続し、この金属配線層１３をノードＩＮに接続している。
【００４１】
本構成によれば、金属配線層１４に接続する一端部が第１の円の円周上に位置し、金属配線層１３に接続する他端部が、仮想的な第１の円と同一の位置に中心を有する仮想的な第２の円の円周上に位置し、互いに３回回転対称（互いに１２０°ずれて位置している）となるように、３つ（ｎ＝３）の保護抵抗Ｒ１０〜Ｒ１２を配置している。
【００４２】
但し、ここで使用する回転対称という文言は、対称要素の一つを意味し、ある直線を軸として３６０°／ｎ（ｎは２以上の自然数）だけ構造全体を回転しても初めの状態と完全に合同になる場合に、この構造をｎ回回転対称であるとする。すなわち、本実施形態で３つの保護抵抗が、第１、第２の円の中心を回転軸として３回回転対称である、とは、第１、第２の円の中心を軸に、３６０°／３＝１２０°回転させたとき、その位置関係が回転前と不変であることを意味する。なおこのような観点によれば、上記第１の実施形態は、２つの保護抵抗が２回回転対称になっているものと見なすことも出来る。
【００４３】
更に、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、ここでの３つの保護抵抗Ｒ１０、Ｒ１１、Ｒ１１についてのみ着目して、最小限それらが回転対称性を有するように配置すれば良く、それは非常に容易に実現できる。こうして、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止し、３つの保護抵抗Ｒ１０〜Ｒ１２に確実に均等に分散させることが出来る。すなわち、それぞれの保護抵抗Ｒ１０〜Ｒ１２と金属配線層１４とを接続する３つのコンタクトホールに集中する電荷量を互いにほぼ同量とすることが出来、３つの保護抵抗Ｒ１０〜Ｒ１２を使用することで、保護抵抗が１つの場合に比べて保護抵抗１つあたりの電荷集中量を確実に１／３にする事が出来る。そのため、第１の実施形態と比較して、半導体装置のＥＳＤ破壊に対する耐性を更に向上できる。
【００４４】
次にこの発明の第３の実施形態に係る半導体装置について図４（ａ）、（ｂ）を用いて説明する。図４（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は等価回路である。
【００４５】
本実施形態は、上記第２の実施形態において、保護抵抗の数を３つから４つに増やしたものである。図示するように、保護抵抗Ｒ１０〜Ｒ１３をノードＯＵＴを中心として放射状に、且つ等間隔に配置している。すなわち、図４（ｂ）の等価回路に示すように、４つの保護抵抗の一端を金属配線層１４によってノードＯＵＴに接続し、それぞれの他端を金属配線層１３によって共通に接続し、この金属配線層１３をノードＩＮに接続している。
【００４６】
金属配線層１３は正方形の内部を除去したような形状である。また、正方形の４つの辺のうちの１辺の中点にノードＩＮを有しており、その対角線の交点にノードＯＵＴを有している。そして、正方形の４つの辺の中点と、正方形の対角線の交点にあるノードＯＵＴとの間に保護抵抗Ｒ１０〜Ｒ１３が配置されている。
【００４７】
本構成によれば、金属配線層１４に接続する一端部が仮想的な第１の円の円周上に位置し、金属配線層１３に接続する他端部が、第１の円と同一の位置に中心を有する仮想的な第２の円の円周上に位置し、互いに４回回転対称（互いに９０°ずれて位置している）となるように、４つ（ｎ＝４）の保護抵抗Ｒ１０〜Ｒ１３を配置している。更に、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、回転対称性については、最小限この４つの保護抵抗Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３についてのみ着目すればよい。こうして、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止し、４つの保護抵抗Ｒ１０〜Ｒ１３に確実に均等に分散させることが出来る。すなわち、それぞれの保護抵抗Ｒ１０〜Ｒ１３と金属配線層１４とを接続する４つのコンタクトホールに集中する電荷量を互いにほぼ同量とすることが出来、４つの保護抵抗Ｒ１０〜Ｒ１３を使用することで、保護抵抗が１つの場合に比べて保護抵抗１つあたりの電荷集中量を確実に１／４にする事が出来る。そのため、第２の実施形態と比較して、半導体装置のＥＳＤ破壊に対する耐性を更に向上できる。
【００４８】
図５は本実施形態の第１の変形例に係る半導体装置について説明するためのもので、（ａ）図は平面図、（ｂ）図は等価回路である。本変形例は上記実施形態と比して、ノードＩＮに接続する金属配線層１３と保護抵抗Ｒ１０〜Ｒ１３との位置関係を変えたものである。
【００４９】
図示するように、この金属配線層１３は上記実施形態と同様に、正方形の内部を除去したような形状をしており、その対角線の交点にノードＯＵＴを有している。しかし、ノードＩＮは正方形の４つの角のうちの１カ所に設けられ、また、正方形の４つの角と、正方形の対角線の交点にあるノードＯＵＴとの間に保護抵抗Ｒ１０〜Ｒ１３が配置されている。
【００５０】
このように保護抵抗Ｒ１０〜Ｒ１３を配置しても、上記実施形態と同様の効果が得られる。
【００５１】
図６は本実施形態の第２の変形例に係る半導体装置の平面図である。本変形例は、図４（ａ）、（ｂ）に示した構造において、保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとを接続する金属配線層１３の抵抗分を考慮に入れたものである。通常、金属配線層１３の材料にはＡｌが用いられる。Ａｌは低抵抗の配線材料として広く用いられている材料であるが、この抵抗分を考慮に入れない場合には、金属配線層１３は図４（ａ）に示したような形状でかまわない。しかし、Ａｌの抵抗分まで考慮に入れる必要がある場合、各保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとの間の抵抗値を等しくしてやる必要がある。すなわち、図６に示すように、ノードＩＮから最も遠い位置にある保護抵抗Ｒ１２とノードＩＮとの間の金属配線層１３については、その幅を広く設計し、ノードＩＮに最も近い位置にある保護抵抗Ｒ１０とノードＩＮとの間の金属配線層１３の幅は狭く設計し、保護抵抗Ｒ１１、Ｒ１３についてはその中間の値で設計する。そのように金属配線層１３を設計することで、各保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとの間の抵抗値をほぼ等しく設定することが出来る。
【００５２】
更に図７は本実施形態の第３の変形例について示しており、半導体装置の平面図である。本変形例は、図５（ａ）、（ｂ）に示した構造において、保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとを接続する金属配線層１３の抵抗分を考慮に入れたものであり、保護抵抗Ｒ１０〜Ｒ１３とノードＩＮとの間の抵抗が略等しくなるよう設計している。
【００５３】
また、図８（ａ）、（ｂ）は本実施形態の第４の変形例に係る半導体装置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＥ−Ｅ’線に沿った断面図である。本変形例は、ノードＯＵＴ上に外部端子を直接設けたものである。
【００５４】
図示するように、保護抵抗Ｒ１０〜Ｒ１３となる半導体層１２の一端に接続するようにして設けられた、ノードＯＵＴ側の金属配線層１４上に、外部端子（ＰＡＤ）となる例えばＡｌ層１７を設けている。なお、この外部端子の中心が、４つの保護抵抗Ｒ１０〜Ｒ１４の回転対称性の対称軸となる。
【００５５】
回路の配置上、このように保護抵抗の中心に外部端子を設けることが可能であれば、外部端子と内部回路との間の抵抗を最小限に押さえることが出来るので、より好ましいと言うことが出来る。
【００５６】
次にこの発明の第４の実施形態に係る半導体装置について図９（ａ）、（ｂ）を用いて説明する。図９（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は等価回路である。
【００５７】
本実施形態は、上記第３の実施形態において、保護抵抗の数を４つから更に８つに増やしたものである。図示するように、保護抵抗Ｒ１０〜Ｒ１７をノードＯＵＴを中心として放射状に、且つ等間隔に配置している。すなわち、図９（ｂ）の等価回路に示すように、８つの保護抵抗の一端を金属配線層１４によってノードＯＵＴに接続し、それぞれの他端を金属配線層１３によって共通に接続し、この金属配線層１３をノードＩＮに接続している。
【００５８】
本構成によれば、金属配線層１４に接続する一端部が仮想的な第１の円の円周上に位置し、金属配線層１３に接続する他端部が、第１の円と同一の位置に中心を有する仮想的な第２の円の円周上に位置し、互いに８回回転対称（互いに４４．５°ずれて位置している）となるように、８つ（ｎ＝８）の保護抵抗Ｒ１０〜Ｒ１７を配置している。更に、ＥＳＤ破壊を対策するための要素を保護抵抗のみで構成しているため、回転対称性については、最小限この８つの保護抵抗Ｒ１０〜Ｒ１７についてのみ着目すればよい。こうして、ノードＯＵＴから侵入した電荷の流れが特定の経路に集中することを防止し、８つの保護抵抗Ｒ１０〜Ｒ１７に確実に均等に分散させることが出来る。すなわち、それぞれの保護抵抗Ｒ１０〜Ｒ１７と金属配線層１４とを接続する８つのコンタクトホールに集中する電荷量を互いにほぼ同量とすることが出来、８つの保護抵抗Ｒ１０〜Ｒ１７を使用することで、保護抵抗が１つの場合に比べて保護抵抗１つあたりの電荷集中量を確実に１／８にする事が出来る。そのため、第３の実施形態と比較して、半導体装置のＥＳＤ破壊に対する耐性を更に向上できる。
【００５９】
図１０は本実施形態の変形例に係る半導体装置の平面図である。本変形例は、ノードＯＵＴ上に外部端子（ＰＡＤ）を直接設け、且つＡｌ配線層の抵抗分を考慮に入れたものである。
【００６０】
本変形例によれば、上記第３の実施形態の第２、第４の変形例で説明したような効果を同時に得ることが出来る。
【００６１】
次にこの発明の第５の実施形態に係る半導体装置について図１１（ａ）、（ｂ）及び図１２を用いて説明する。図１１（ａ）、（ｂ）は、半導体装置における外部端子と内部回路との間の領域を示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＦ−Ｆ’線に沿った断面図、図１２は図１１（ａ）、（ｂ）の等価回路である。
【００６２】
図示するように、各半導体素子が形成された半導体基板１０上に、それらの半導体素子を保護するための絶縁膜１１が設けられ、この絶縁膜中にＥＳＤ破壊から半導体装置を保護するための保護抵抗Ｒ１８となる半導体層１２が設けられている。この半導体層１２は例えば多結晶シリコンから形成され、中央部が空洞となった円形の形状、言い換えれば環状の形状を有している。また、絶縁膜１１上には内部回路及び外部端子にそれぞれ接続する金属配線層１３、１４が設けられ、これらの金属配線層１３、１４はそれぞれ上記半導体層１２にコンタクトホールを介して接続されている。外部端子に接続される金属配線層１４は、上記環状の保護抵抗Ｒ１８と同一の位置に中心を有する円形の形状を有している。一方、内部回路に接続される金属配線層１３は、ノードＩＮからの距離が遠い領域では、ほぼ半導体層１２と同様の形状をしており、ノードＩＮに近い領域では、その幅が小さくなるような形状を有している。これは前述の通り、保護抵抗Ｒ１８からノードＩＮまでの間の抵抗値を全領域で等しくするためである。そして、上記金属配線層１３、１４及び絶縁膜１１上に更に絶縁膜１５が設けられ、この絶縁膜１５中の前記金属配線層１４上には、この金属配線層１４の中心の位置と同一の位置に中心を有する円形の金属配線層１６（ノードＯＵＴ）が形成されている。
【００６３】
上記のように環状の形状を有する保護抵抗を用い、その保護抵抗の内周を第１の円、外周を第１の円と同一の位置に中心を有する第２の円とすれば、保護抵抗はこの第１、第２の円の中心を原点としたときの反転変換に対して対称である。そのため角部Ａ１、Ａ２には、半導体層１２と金属配線層１４とのコンタクトホールの円周に沿って電荷が確実に均等に分散することになる。そして、保護抵抗は、ノードＯＵＴを中心にして円周上に配置されていることから、上記第１乃至第４の実施形態に比べて更にＥＳＤ破壊に対する耐性を向上できる。
【００６４】
図１３（ａ）、（ｂ）は本実施形態の変形例について示しており、（ａ）図は平面図、（ｂ）図は断面図である。本変形例は、ノードＯＵＴ側の金属配線層１４上に、外部端子（ＰＡＤ）となる例えばＡｌ層１７を設けている。なお外部端子はその中心が環状の保護抵抗の中心と略一致するように配置される。回路の配置上、このように保護抵抗の中心に外部端子を設けることが可能であれば、外部端子と内部回路との間の抵抗を最小限に抑えることが出来るので、より好ましいと言うことが出来る。
【００６５】
上記第１の実施形態によれば、半導体装置のＥＳＤ破壊を対策するための要素を２つの保護抵抗で構成し、この保護抵抗のそれぞれの一端を金属配線層により１本に纏めて外部端子に接続し、それぞれの他端も金属配線層により１本に纏めて内部回路に接続している。そしてこれらの保護抵抗に線対称の関係を持たせている。そのため、２つの保護抵抗に電荷を均等に分散させることが可能となる。また、対称性について考慮すべき対象をほぼ各保護抵抗に限定できることから、対称性を実現するのはプロセス上、非常に容易である。その結果、２つの保護抵抗に電荷を確実に均等に分散させることが出来、半導体装置のＥＳＤ耐性を向上できる。更に、外部端子及び内部回路と保護抵抗との間を金属配線層によって接続することで、保護抵抗の配置場所における制約を低減でき、半導体装置としてのレイアウトの自由度を高めることが出来る。
【００６６】
上記第２乃至第５の実施形態によれば、半導体装置のＥＳＤ破壊を対策するための要素を保護抵抗のみで構成し、この保護抵抗が対称性を有するように配置している。
【００６７】
例えば、ｎ個の保護抵抗（ｎは２以上の自然数）を放射状に設け、各保護抵抗の中心を回転軸とするｎ回回転対称であるような配置である。
【００６８】
上記のような構成であると、対称性について着目すべき対象をほぼ保護抵抗に限定でき、この保護抵抗、更に必要に応じて金属配線層が対称性を有するように配置することはプロセス上非常に容易に実現できる。そのため、外部端子から静電気等のサージが半導体装置に侵入した際に、各保護抵抗に電荷を確実に均等に分散させることが可能となる。すなわち、単一の保護抵抗を用いた場合に比べて、各保護抵抗に集中する電荷量を確実に１／ｎとすることが出来る。そのため、複数設けた保護抵抗をＥＳＤ破壊の回避のために非常に効果的に使用でき、半導体装置のＥＳＤ破壊に対する耐性を向上できる。
【００６９】
また、別の配置法は、内部に空洞を有する環状、言い換えればドーナツ状の形状を有する保護抵抗を用いる、すなわち保護抵抗の中心を原点とする反転変換に関して対称であるように配置する方法である。
【００７０】
環状の保護抵抗を用いるということは、上記の例で考えると、その形状はｎを無限大にしたものと見なすことが出来る。そのため、電荷の集中しやすい箇所を無くすことが出来、ＥＳＤ破壊に対する耐性の向上を最も効果的に実現できる。
【００７１】
また、内部回路及び外部端子と、保護抵抗との間を金属配線層により接続している。そのため、上記第１の実施形態と同様に、内部回路及び外部端子の位置関係にそれほどの影響を受けずに済み、保護抵抗の配置における自由度が比較的高い。例えば、半導体チップの空きエリアを用いることも出来る。そのため、半導体装置のレイアウトに大きな制約を課さずに、保護抵抗を配置できる。
【００７２】
なお、上記第１乃至第４の実施形態では、実施形態毎に保護抵抗の数を２つ、３つ、４つ、８つというように増加させた半導体装置について説明を行ってきた。当然ながら、各保護抵抗のコンタクト部に集中する電荷の絶対量を少なくするためには保護抵抗の数を多く設けることが効果的である。その観点から見ると、本第５の実施形態はノードＯＵＴの周辺を全て保護抵抗にしたもの、すなわち、保護抵抗を無限に設けたものと見ることも出来、複数の保護抵抗の配置方法としては最適な形態と言うことが出来る。
【００７３】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７４】
【発明の効果】
以上説明したように、この発明によれば、回路配置に大きな制約を与えずに、複数の保護抵抗に確実に均等に電荷を分散させ、各保護抵抗に集中する電荷量を低減することにより、ＥＳＤ耐性を向上できる半導体装置を提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＢ−Ｂ’線に沿った断面図、（ｃ）図は等価回路。
【図２】この発明の第１の実施形態の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＤ−Ｄ’線に沿った断面図。
【図３】この発明の第２の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図４】この発明の第３の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図５】この発明の第３の実施形態の第１の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図６】この発明の第３の実施形態の第２の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置についての平面図。
【図７】この発明の第３の実施形態の第３の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置についての平面図。
【図８】この発明の第３の実施形態の第４の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＥ−Ｅ’線に沿った断面図。
【図９】この発明の第４の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は等価回路。
【図１０】この発明の第４の実施形態の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置についての平面図。
【図１１】この発明の第５の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＦ−Ｆ’線に沿った断面図。
【図１２】この発明の第５の実施形態に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、図１１（ａ）、（ｂ）の等価回路。
【図１３】この発明の第５の実施形態の変形例に係る半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＧ−Ｇ’線に沿った断面図。
【図１４】従来の半導体装置におけるＥＳＤ破壊に対する保護抵抗の配置について示しており、（ａ）図は平面図、（ｂ）図は（ａ）図におけるＡ−Ａ’線に沿った断面図、（ｃ）図は等価回路。
【符号の説明】
１０、１００…半導体基板
１１、１１０…絶縁膜
１２、１２０…半導体層
１３、１４、１６、１３０、１４０…金属配線層
１５…絶縁膜
１７…ボンディングパッド
Claims (3)
- 外部端子に接続されるノードと、内部回路に接続されるノードとの間にｎ個の保護抵抗（ｎは２以上の自然数）を設け、該保護抵抗によって静電気放電を行い、内部回路を保護する半導体装置であって、前記保護抵抗は、
同心円の中心から放射状に配置され、前記同心円の内側の円周上に配置された一端は、前記外部端子に接続されるノードに接続され、前記同心円の外側の円周上に配置された他端は、前記内部回路に接続されるノードに接続され、前記同心円の中心を回転軸とするｎ回回転対称である
ことを特徴とする半導体装置。 - 前記同心円と同一の位置に中心を有し、前記同心円の内側の円周近傍で、前記ｎ個の保護抵抗の一端が共通に接続され、更に前記外部端子に接続されるノードに接続される第１金属配線層と、
前記ｎ個の保護抵抗の他端が共通に接続され、更に前記内部回路に接続されるノードに接続される第２金属配線層と
を更に備えることを特徴とする請求項１記載の半導体装置。 - 前記第２金属配線層は、前記内部回路に接続されるノードから遠い位置における保護抵抗とこのノードとの間で配線幅が広く、近い位置における保護抵抗とこのノードとの間で配線幅が狭い形状を有する
ことを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297451A JP4080682B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297451A JP4080682B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110909A JP2002110909A (ja) | 2002-04-12 |
| JP4080682B2 true JP4080682B2 (ja) | 2008-04-23 |
Family
ID=18779568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297451A Expired - Fee Related JP4080682B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4080682B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068677A (zh) * | 2011-11-04 | 2017-08-18 | 瑞萨电子株式会社 | 半导体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3760945B2 (ja) | 2004-04-01 | 2006-03-29 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP2017212295A (ja) | 2016-05-24 | 2017-11-30 | 東芝メモリ株式会社 | 半導体装置 |
| JP7139673B2 (ja) * | 2018-04-26 | 2022-09-21 | 富士電機株式会社 | 半導体装置 |
-
2000
- 2000-09-28 JP JP2000297451A patent/JP4080682B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068677A (zh) * | 2011-11-04 | 2017-08-18 | 瑞萨电子株式会社 | 半导体装置 |
| CN107068677B (zh) * | 2011-11-04 | 2021-02-02 | 瑞萨电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110909A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430595A (en) | Electrostatic discharge protection circuit | |
| JP3013624B2 (ja) | 半導体集積回路装置 | |
| JP2914292B2 (ja) | 半導体装置 | |
| US7642621B2 (en) | Semicondutor device and protection circuit | |
| JP2012504337A (ja) | 集積回路装置のための共通重心静電放電保護 | |
| JPS63147357A (ja) | 静電気放電保護回路 | |
| US8076748B2 (en) | Semiconductor device | |
| JPH10189756A (ja) | 半導体装置 | |
| JP4080682B2 (ja) | 半導体装置 | |
| JP2013030573A (ja) | 半導体装置 | |
| JPH0391264A (ja) | 入力保護回路を備えた半導体装置 | |
| JP2954153B1 (ja) | 半導体集積回路 | |
| KR100296609B1 (ko) | 반도체집적회로장치 | |
| US7545616B2 (en) | Circuit for discharging static electricity | |
| US6680512B2 (en) | Semiconductor device having an integral protection circuit | |
| JPH1070246A (ja) | 半導体装置の保護素子 | |
| US11244941B2 (en) | Integrated device for protection from electrostatic discharges | |
| US20080067602A1 (en) | Multi-pad shared current dissipation with heterogenic current protection structures | |
| KR100770451B1 (ko) | 마이크로 칩의 정전 방전 구조 | |
| JP3789009B2 (ja) | 半導体入出力回路 | |
| JP2008021852A (ja) | 半導体装置 | |
| JP3403981B2 (ja) | 半導体装置 | |
| JPH1168043A (ja) | Ｅｓｄ保護回路 | |
| JP2004266044A (ja) | 半導体装置 | |
| JPH07176625A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |