JP2002110909A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002110909A
JP2002110909A JP2000297451A JP2000297451A JP2002110909A JP 2002110909 A JP2002110909 A JP 2002110909A JP 2000297451 A JP2000297451 A JP 2000297451A JP 2000297451 A JP2000297451 A JP 2000297451A JP 2002110909 A JP2002110909 A JP 2002110909A
Authority
JP
Japan
Prior art keywords
protection
semiconductor device
metal wiring
node
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000297451A
Other languages
English (en)
Other versions
JP4080682B2 (ja
Inventor
Masahiro Ando
正浩 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Information Systems Japan Corp
Original Assignee
Toshiba Corp
Toshiba Information Systems Japan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Information Systems Japan Corp filed Critical Toshiba Corp
Priority to JP2000297451A priority Critical patent/JP4080682B2/ja
Publication of JP2002110909A publication Critical patent/JP2002110909A/ja
Application granted granted Critical
Publication of JP4080682B2 publication Critical patent/JP4080682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 回路配置に大きな制約を与えずに、複数の保
護抵抗に確実に均等に電荷を分散させ、各保護抵抗に集
中する電荷量を低減することにより、ESD耐性を向上
できる半導体装置を提供すること。 【解決手段】 半導体装置をESD破壊から防止するた
めの2つの保護抵抗R10、R11を、外部端子に接続
されるノードOUTと内部回路に接続されるノードIN
との間に設けている。保護抵抗R10、R11は仮想的
な直線B−B’上に配置され、一端を金属配線層14に
よりノードOUTに共通に接続され、他端を金属配線層
13によりノードINへ共通に接続されている。そし
て、ノードIN、ノードOUTの中点を結び、且つB−
B’線と直交するC−C’線に対して保護抵抗R10、
R11が線対称となるように配置することにより、電荷
を保護抵抗R10、R11に確実に均等に分散させるこ
とを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置に関
するもので、特に静電気放電(ESD:ElectroStatic
Discharge)による破壊を防止するための、ESD保護
抵抗の配置に係るものである。
【0002】
【従来の技術】一般にESDは、半導体装置を人間若し
くは機械が運搬する場合などに生じる。ESDの発生時
には、数百V〜数千Vの電圧が極短時間の間に半導体装
置の2端子間に印加される。このESDによる破壊に半
導体装置は非常に弱い。そのため、半導体装置の外部端
子(ボンディングパッド)に例えば保護ダイオードを設
け、半導体装置が破壊される前に静電気の放電を行うこ
とで、ESD破壊の発生を防止している。
【0003】しかし、特に車載用の半導体装置等では、
その使用環境が厳しいために保護ダイオードだけではE
SD破壊の発生を十分に防止できない場合がある。ま
た、例えばモータードライブ用の半導体装置では、モー
ターの逆起電力により保護ダイオードを介して電流が流
れて寄生トランジスタが動作してしまい、予期せぬ不具
合が生じることがある。そのためこの場合には、半導体
装置の動作の信頼性の観点から、保護ダイオードの使用
は不可能である。
【0004】これらの問題に対処するために、従来は半
導体装置の外部端子と内部回路との間に保護抵抗を接続
し、この保護抵抗を介して静電気の放電を行うことで、
内部回路におけるESD破壊の発生を防止していた。
【0005】しかしながら、保護ダイオードを使わずに
保護抵抗を用いて静電気の放電を行った場合、保護抵抗
自身においてESD破壊が生じるという問題があった。
これは、保護抵抗のコンタクト部における電荷の集中が
原因である。
【0006】そのため、複数の保護抵抗を並列に接続す
ることで、この電荷を各保護抵抗に分散させて、保護抵
抗自身のESD破壊を防止する試みが行われている。こ
の構造について図14(a)乃至(c)を用いて説明す
る。図14(a)乃至(c)は、半導体装置における外
部端子と内部回路との間の領域を示しており、(a)図
は平面図、(b)図は(a)図におけるA−A’線に沿
った断面図、(c)図は等価回路である。
【0007】図示するように、各半導体素子が形成され
た半導体基板100上に半導体素子を保護するための絶
縁膜110が設けられ、この絶縁膜110中にESD破
壊防止用の保護抵抗R100〜R130となる半導体層
120が設けられている。この半導体層120は例えば
多結晶シリコン等により形成される。また、絶縁膜11
0上には内部回路及び外部端子に接続する金属配線層1
30、140が設けられ、これらの金属配線層130、
140は上記半導体層120にコンタクトホールを介し
て接続されている。ここで、金属配線層130、140
がそれぞれ内部回路及び外部端子(ボンディングパッ
ド)に接続されるノードを、それぞれノードIN、ノー
ドOUTと表すことにする。
【0008】上記半導体層120からなる保護抵抗R1
00〜R130は、ノードOUTとノードINとの間に
並列に設けられており、この構造は図14(c)のよう
な等価回路により表すことが出来る。
【0009】前述の通り、ノードOUTとノードINと
の間に保護抵抗を用いた場合における電荷の集中箇所
は、保護抵抗のコンタクト部である。このコンタクト部
は、図14(a)乃至(c)の構造においては、保護抵
抗R100〜R130となる半導体層120と金属配線
層140とのコンタクト部であり、特にその角部A1、
A2での電荷集中が顕著である。本構造は、上記コンタ
クト部に集中する電荷量を並列に接続した4つの保護抵
抗に分散させることにより、各保護抵抗単体のコンタク
ト部において集中する電荷の絶対量を低減させようとい
うものである。
【0010】しかしながら、図14(a)乃至(c)の
構造において、4つの保護抵抗R100〜R130に均
等に電荷を分散させることは非常に困難である。すなわ
ち、電荷の分散にばらつきが生じてしまい、その結果、
保護抵抗R100〜R130のうちのいずれかのコンタ
クト部で集中する電荷量を低減できたとしても、他の保
護抵抗のコンタクト部での電荷量を殆ど低減できないと
いった現象が生じる。このように、電荷量の低減が図れ
ない保護抵抗が存在すれば、その保護抵抗でESD破壊
が生じてしまう。その結果、わざわざ複数の保護抵抗を
設けたにもかかわらず、その効果が殆ど得られず、半導
体装置のESD耐性の向上が図れないという問題があっ
た。
【0011】また、複数の保護抵抗への電荷の分散を図
る他の構造が、特開平9−22948号に開示されてい
る。上記公報に記載の半導体装置は、パッド中心を通
り、且つ半導体装置の辺に垂直な直線に対して線対称と
なるように、2つの保護抵抗、保護回路、及びそれらの
間を接続する金属配線をパッドと内部回路との間に配置
することで、各抵抗に電荷を対称的に分散しようとする
ものである。本構造では、パッドから進入した静電気電
流は左右対称に配置された2つの保護抵抗に分かれて、
更に各々の保護抵抗の先に設けられた保護回路に流れて
いく。この保護回路の一方はnチャネルMOSトランジ
スタから構成され、他方はpチャネルMOSトランジス
タから構成されている。そして、それぞれの保護回路へ
流れ込んだ静電気電流は、MOSトランジスタのチャネ
ルを経由して電源電位または接地電位へと吸収される。
上記のように、保護抵抗、保護回路及び金属配線を、パ
ッド中心を通る直線に対して完全に左右対称に配置すれ
ば、各保護抵抗に電荷を1/2ずつ分散させることが出
来る。しかし、これは全ての要素が理想的な場合に初め
て実現できるのであって、特にnチャネルMOSトラン
ジスタ及びpチャネルMOSトランジスタから各々構成
される2つの保護回路を、完全な対称性を有するように
形成することは容易でない。その結果、図14(a)乃
至(c)に示した構成に比べれば、2つの保護抵抗への
電荷分散はより均等には近づくが、電荷を2つの保護抵
抗に確実に1/2ずつ分散させることは事実上非常に困
難である。
【0012】また、仮に全ての要素が理想的な状況にあ
るとしても、各保護抵抗に分散される電荷量は、パッド
から進入した総電荷量の1/2であり、1つの保護抵抗
に進入する電荷量をこれ以上低減することは不可能であ
る。そのため、非常に大きな静電気が印加された場合、
十分に静電気放電が行われない恐れがある。
【0013】更に、保護抵抗、保護回路、及び金属配線
等の全てを、パッド中心を通り、半導体装置の辺に垂直
な直線に対して線対称に配置しなければならず、半導体
装置のレイアウトに大きな制約を与えるという問題があ
った。
【0014】
【発明が解決しようとする課題】上記従来の半導体装置
では、半導体装置内の内部回路と外部端子との間に保護
抵抗を接続し、この保護抵抗を介して静電気の放電を行
うことで、ESD破壊から内部回路を防止していた。更
に、この保護抵抗を並列接続により複数設けることで、
各保護抵抗における電荷量を低減させて、この保護抵抗
自身でのESD破壊の発生を防止する試みも行われてき
た。
【0015】しかし、複数設けた保護抵抗に均等に電荷
を分散させることは非常に困難であり、単に保護抵抗を
並列接続しただけでは、その効果は十分ではなかった。
【0016】また、パッド中心を通り、且つ半導体装置
の辺に対して垂直な直線に対して線対称となるように、
2つの保護抵抗、保護回路、及びそれらの間の金属配線
を、パッドと内部回路との間に配置することで各抵抗に
電荷を分散させる構造も提案された。
【0017】しかし、それぞれがnチャネル、pチャネ
ルMOSトランジスタから構成される保護回路を、対称
軸に対して完全に線対称に形成するのは容易なことでは
なく、2つの保護抵抗への電荷分散を確実に行うことは
事実上非常に困難である。仮に、理想的な状況を実現し
て電荷分散をほぼ均等に出来たとしても、2つの保護抵
抗で電荷分散を行う以上、各々の保護抵抗に分散される
電荷量は総電荷量の1/2が限界であり、電荷量を更に
低減させることは不可能であった。また、保護回路の全
ての構成要素を、パッド中心を通り、半導体装置の辺に
垂直な直線に対して線対称に配置しなければならず、半
導体装置のレイアウトに大きな制約を与えるという問題
があった。
【0018】この発明は、上記事情に鑑みてなされたも
ので、その目的は、回路配置に大きな制約を与えずに、
複数の保護抵抗に確実に均等に電荷を分散させて各保護
抵抗に集中する電荷量を低減することにより、ESD耐
性を向上できる半導体装置を提供することにある。
【0019】
【課題を解決するための手段】上記目的を達成するため
に、この第1の発明に係る半導体装置は、外部端子に接
続されるノードと、内部回路に接続されるノードとの間
に第1、第2の保護抵抗を設け、該保護抵抗によって静
電気放電を行い、内部回路を保護する半導体装置であっ
て、前記第1、第2の保護抵抗は、長手方向が同一の直
線上に各々延設され、互いの中間の位置に設けられた第
1金属配線層により一端が共通に接続され、他端が第2
金属配線層に共通に接続され、前記第1金属配線層は、
前記外部端子に接続されるノードに接続され、前記第2
金属配線層は、前記内部回路に接続されるノードに接続
され、前記外部端子に接続されるノードと前記第1金属
配線層との接続点、前記第1、第2の保護抵抗間の中
点、及び前記内部回路に接続されるノードと前記第2金
属配線層との接続点とを結び、且つ前記第1、第2の保
護抵抗が延設された方向に直交する直線に対して、前記
第1、第2の保護抵抗は線対称の関係にある。
【0020】また、この第2の発明に係る半導体装置
は、外部端子に接続されるノードと、内部回路に接続さ
れるノードとの間にn個の保護抵抗(nは2以上の自然
数)を設け、該保護抵抗によって静電気放電を行い、内
部回路を保護する半導体装置であって、前記保護抵抗
は、同心円の中心から放射状に配置され、前記同心円の
内側の円周上に配置された一端は、前記外部端子に接続
されるノードに接続され、前記同心円の外側の円周上に
配置された他端は、前記内部回路に接続されるノードに
接続され、前記同心円の中心を回転軸とするn回回転対
称である更に、この第3の発明に係る半導体装置は、外
部端子に接続されるノードと、内部回路に接続されるノ
ードとの間に保護抵抗を設け、該保護抵抗によって静電
気放電を行い、内部回路を保護する半導体装置であっ
て、前記保護抵抗は、第1の円と、前記第1の円と略同
一の位置に中心を有し、且つ該第1の円より大きい半径
を有する第2の円とにより挟まれた環状領域から構成さ
れ、該第1の円側の縁部を、前記外部端子に接続される
ノードに接続される一端とし、該第2の円側の縁部を前
記内部回路に接続されるノードに接続される他端とし、
前記第1、第2の円の中心を原点とする反転変換に関し
て対称である。
【0021】なお、上記第2、第3の発明に係る半導体
装置における保護抵抗の一端と他端を、それぞれ金属配
線層により外部端子及び内部回路に接続するノードに接
続してもかまわない。
【0022】上記第1の発明に記載した構造を有する半
導体装置は、2つの保護抵抗のそれぞれの一端を金属配
線層により1本に纏めて外部端子に接続し、それぞれの
他端を異なる金属配線層により1本に纏めて内部回路に
接続している。そしてこれらの保護抵抗は線対称の関係
にある。そのため、2つの保護抵抗に電荷を均等に分散
させることが可能となる。また、対称性について考慮す
べき対象は、最小限、各保護抵抗のみあればよく、これ
を実現するのはプロセス上、非常に容易であるから、2
つの保護抵抗に電荷を確実に均等に分散させることが出
来る。更に、外部端子及び内部回路と保護抵抗との間を
金属配線層によって接続することで、保護抵抗の配置場
所が限定されることが無く、半導体装置としてのレイア
ウトの自由度を高めることが出来る。
【0023】上記第2の発明に記載した構造を有する半
導体装置は、n個の保護抵抗(nは2以上の自然数)を
放射状に設け、各保護抵抗の中心を回転軸とするn回回
転対称であるように配置する。
【0024】上記のように複数の保護抵抗を配置するこ
とで、外部端子から静電気等のサージが半導体装置に侵
入した際に、各保護抵抗に電荷を均等に分散させること
が可能となる。保護抵抗の一端は、外部端子に例えば金
属配線層によって接続される。通常、この両者のコンタ
クト部が電荷の集中領域となりESD破壊を生じさせる
原因となるが、単に保護抵抗を並列接続したのみでは、
各保護抵抗に集中する電荷量が均等にならない。それに
対して本発明では、複数の保護抵抗が回転対称性を有す
るように配置することで電荷を均等に分散できるので、
複数設けた保護抵抗をESD破壊の回避のために非常に
効果的に使用でき、半導体装置のESD破壊に対する耐
性を向上できる。
【0025】また、上記第3の発明に記載したように、
内部に空洞を有する環状、言い換えればドーナツ状の形
状を有する保護抵抗を用いる、すなわち保護抵抗の中心
を原点とする反転変換に関して対称であるように配置す
る。
【0026】上記のように、環状の保護抵抗を用いると
いうことは、保護抵抗の形状という観点からは、第2の
発明においてnを無限大にしたものと見ることが出来
る。そのため、電荷の集中しやすい箇所を無くすことが
出来、ESD破壊に対する耐性の向上を最も効果的に実
現できる。
【0027】更に、外部端子及び内部回路と保護抵抗と
の間を金属配線層によって接続することで、半導体装置
としてのレイアウトの自由度を高めることが出来ると共
に、半導体装置の内部回路と接続されるノードと上記保
護抵抗の他端部とを接続する金属配線層を、各他端部の
位置から上記ノードまでの抵抗値がそれぞれほぼ等しく
なるように設計することで、各経路の抵抗値のばらつき
を抑え、半導体装置の電気的特性を向上できる。
【0028】
【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。
【0029】この発明の第1の実施形態に係る半導体装
置について図1(a)乃至(c)を用いて説明する。図
1(a)乃至(c)は、半導体装置における外部端子と
内部回路との間の領域を示しており、(a)図は平面
図、(b)図は(a)図におけるB−B’線に沿った断
面図、(c)図は等価回路である。
【0030】図示するように、各半導体素子が形成され
た半導体基板10上に、それらの半導体素子を保護する
ための絶縁膜11が設けられ、この絶縁膜中にESD破
壊から半導体装置を保護するための保護抵抗R10、R
11となる2つの半導体層12、12が設けられてい
る。この半導体層12、12は例えば多結晶シリコン等
により形成される。また、絶縁膜11上には内部回路及
び外部端子に接続する金属配線層13、14が設けら
れ、これらの金属配線層13、14は上記半導体層1
2、12にコンタクトホールを介してそれぞれ接続され
ている。ここで、金属配線層13、14がそれぞれ内部
回路及び外部端子(ボンディングパッド)に接続される
ノードをそれぞれ、ノードIN、ノードOUTと表すこ
とにする。
【0031】上記半導体層12、12により形成される
保護抵抗R10、R11は、図1(c)の等価回路に示
すように、ノードINとノードOUTとの間に並列接続
されたものである。
【0032】従来技術で説明したように、外部端子と内
部回路との間にESD破壊防止用の保護抵抗を設けた場
合、電荷は金属配線層14と半導体層12とを接続する
コンタクトホールの角部A1、A2に集中する。
【0033】本実施形態における半導体装置では、図1
(a)に示すように、2つの保護抵抗R10、R11を
仮想的な同一直線上に配置している。図中ではB−B’
線がその直線に該当する。そして、保護抵抗R10、R
11の一端を金属配線層14によりノードOUTに共通
に接続し、更に外部端子へ接続している。一方、保護抵
抗R10、R11の他端も金属配線層13によりノード
INへ共通に接続し、更に内部回路へ接続している。そ
して、上記保護抵抗R10、R11は、ノードINと金
属配線層13、ノードOUTと金属配線層14との接続
点の中点を結び、且つB−B’線と直交するC−C’線
に対して線対称の関係にある。そのため、ノードOUT
から侵入した電荷の流れが特定の経路に集中することを
防止出来、2つの保護抵抗R10、R11に電荷を均等
に分散させることが出来る。また、本実施形態では、E
SD破壊を対策するための要素を保護抵抗のみで構成し
ているため、対称性を配慮すべき対象もほぼ2つの保護
抵抗R10、R11に限定できるので、その対称性を実
現するのはプロセス上非常に容易である。すなわち、2
つの保護抵抗R10、R11におけるコンタクトホール
の角部A1、A2に集中する電荷量がほぼ完全に同量と
なり、2つの保護抵抗R10、R11を使用すること
で、保護抵抗が1つの場合に比べた場合の保護抵抗1つ
あたりの電荷集中量を確実に1/2にする事が出来る。
このように、保護抵抗をESD破壊からの保護に効果的
に使用できる。また、金属配線層13に、C−C’線に
対する線対称の関係を持たせることで、同時に各保護抵
抗R10、R11からノードINまでの抵抗値を、この
2つの経路につきほぼ同じにする事が出来る。
【0034】また、本実施形態では、内部回路及び外部
端子と、保護抵抗R10、R11との間を金属配線層1
3、14により接続している。そのため、保護抵抗の配
置における自由度が高い。すなわち、外部端子及び内部
回路から比較的距離のある場所に保護抵抗を配置して
も、それらの間を金属配線層により接続すれば良いの
で、例えば半導体チップの空きエリアを用いて保護抵抗
を設けることも出来る。このように、半導体装置のレイ
アウトに大きな制約を課すことなく、保護抵抗を比較的
自由に配置できる。
【0035】なお、図2(a)、(b)は本実施形態の
変形例について示しており、(a)図は半導体装置の平
面図、(b)図は(a)図におけるD−D’線に沿った
断面図である。
【0036】図示するように、絶縁膜11及び金属配線
層13、14上に更に絶縁膜15が設けられ、この絶縁
膜15上に更に金属配線層16が設けられている。この
金属配線層16は外部端子に接続される配線層であり、
絶縁膜15中に設けられたコンタクトホールにより金属
配線層14と接続されている。
【0037】このように、ノードOUTとなる金属配線
層を多層配線層によって形成してもかまわない。
【0038】以上のように、本実施形態に係る半導体装
置によれば、回路配置に大きな制約を与えずに、2つの
保護抵抗に確実に均等に電荷を分散させることにより、
ESD耐性に優れた半導体装置を実現できる。
【0039】次にこの発明の第2の実施形態に係る半導
体装置について図3(a)、(b)を用いて説明する。
図3(a)、(b)は、半導体装置における外部端子と
内部回路との間の領域を示しており、(a)図は平面
図、(b)図は等価回路である。
【0040】本実施形態は、上記第1の実施形態におい
て、保護抵抗の数を2つから3つに増やしたものであ
る。図示するように、3つの保護抵抗R10〜R12
を、ノードOUTを中心として放射状に、且つ等間隔に
配置している。そして、各々の保護抵抗R10〜R12
の一端を金属配線層14を介してノードOUTに接続
し、各々の他端を金属配線層13によって共通に接続
し、この金属配線層13をノードINに接続している。
【0041】本構成によれば、金属配線層14に接続す
る一端部が第1の円の円周上に位置し、金属配線層13
に接続する他端部が、仮想的な第1の円と同一の位置に
中心を有する仮想的な第2の円の円周上に位置し、互い
に3回回転対称(互いに120°ずれて位置している)
となるように、3つ(n=3)の保護抵抗R10〜R1
2を配置している。
【0042】但し、ここで使用する回転対称という文言
は、対称要素の一つを意味し、ある直線を軸として36
0°/n(nは2以上の自然数)だけ構造全体を回転し
ても初めの状態と完全に合同になる場合に、この構造を
n回回転対称であるとする。すなわち、本実施形態で3
つの保護抵抗が、第1、第2の円の中心を回転軸として
3回回転対称である、とは、第1、第2の円の中心を軸
に、360°/3=120°回転させたとき、その位置
関係が回転前と不変であることを意味する。なおこのよ
うな観点によれば、上記第1の実施形態は、2つの保護
抵抗が2回回転対称になっているものと見なすことも出
来る。
【0043】更に、ESD破壊を対策するための要素を
保護抵抗のみで構成しているため、ここでの3つの保護
抵抗R10、R11、R11についてのみ着目して、最
小限それらが回転対称性を有するように配置すれば良
く、それは非常に容易に実現できる。こうして、ノード
OUTから侵入した電荷の流れが特定の経路に集中する
ことを防止し、3つの保護抵抗R10〜R12に確実に
均等に分散させることが出来る。すなわち、それぞれの
保護抵抗R10〜R12と金属配線層14とを接続する
3つのコンタクトホールに集中する電荷量を互いにほぼ
同量とすることが出来、3つの保護抵抗R10〜R12
を使用することで、保護抵抗が1つの場合に比べて保護
抵抗1つあたりの電荷集中量を確実に1/3にする事が
出来る。そのため、第1の実施形態と比較して、半導体
装置のESD破壊に対する耐性を更に向上できる。
【0044】次にこの発明の第3の実施形態に係る半導
体装置について図4(a)、(b)を用いて説明する。
図4(a)、(b)は、半導体装置における外部端子と
内部回路との間の領域を示しており、(a)図は平面
図、(b)図は等価回路である。
【0045】本実施形態は、上記第2の実施形態におい
て、保護抵抗の数を3つから4つに増やしたものであ
る。図示するように、保護抵抗R10〜R13をノード
OUTを中心として放射状に、且つ等間隔に配置してい
る。すなわち、図4(b)の等価回路に示すように、4
つの保護抵抗の一端を金属配線層14によってノードO
UTに接続し、それぞれの他端を金属配線層13によっ
て共通に接続し、この金属配線層13をノードINに接
続している。
【0046】金属配線層13は正方形の内部を除去した
ような形状である。また、正方形の4つの辺のうちの1
辺の中点にノードINを有しており、その対角線の交点
にノードOUTを有している。そして、正方形の4つの
辺の中点と、正方形の対角線の交点にあるノードOUT
との間に保護抵抗R10〜R13が配置されている。
【0047】本構成によれば、金属配線層14に接続す
る一端部が仮想的な第1の円の円周上に位置し、金属配
線層13に接続する他端部が、第1の円と同一の位置に
中心を有する仮想的な第2の円の円周上に位置し、互い
に4回回転対称(互いに90°ずれて位置している)と
なるように、4つ(n=4)の保護抵抗R10〜R13
を配置している。更に、ESD破壊を対策するための要
素を保護抵抗のみで構成しているため、回転対称性につ
いては、最小限この4つの保護抵抗R10、R11、R
12、R13についてのみ着目すればよい。こうして、
ノードOUTから侵入した電荷の流れが特定の経路に集
中することを防止し、4つの保護抵抗R10〜R13に
確実に均等に分散させることが出来る。すなわち、それ
ぞれの保護抵抗R10〜R13と金属配線層14とを接
続する4つのコンタクトホールに集中する電荷量を互い
にほぼ同量とすることが出来、4つの保護抵抗R10〜
R13を使用することで、保護抵抗が1つの場合に比べ
て保護抵抗1つあたりの電荷集中量を確実に1/4にす
る事が出来る。そのため、第2の実施形態と比較して、
半導体装置のESD破壊に対する耐性を更に向上でき
る。
【0048】図5は本実施形態の第1の変形例に係る半
導体装置について説明するためのもので、(a)図は平
面図、(b)図は等価回路である。本変形例は上記実施
形態と比して、ノードINに接続する金属配線層13と
保護抵抗R10〜R13との位置関係を変えたものであ
る。
【0049】図示するように、この金属配線層13は上
記実施形態と同様に、正方形の内部を除去したような形
状をしており、その対角線の交点にノードOUTを有し
ている。しかし、ノードINは正方形の4つの角のうち
の1カ所に設けられ、また、正方形の4つの角と、正方
形の対角線の交点にあるノードOUTとの間に保護抵抗
R10〜R13が配置されている。
【0050】このように保護抵抗R10〜R13を配置
しても、上記実施形態と同様の効果が得られる。
【0051】図6は本実施形態の第2の変形例に係る半
導体装置の平面図である。本変形例は、図4(a)、
(b)に示した構造において、保護抵抗R10〜R13
とノードINとを接続する金属配線層13の抵抗分を考
慮に入れたものである。通常、金属配線層13の材料に
はAlが用いられる。Alは低抵抗の配線材料として広
く用いられている材料であるが、この抵抗分を考慮に入
れない場合には、金属配線層13は図4(a)に示した
ような形状でかまわない。しかし、Alの抵抗分まで考
慮に入れる必要がある場合、各保護抵抗R10〜R13
とノードINとの間の抵抗値を等しくしてやる必要があ
る。すなわち、図6に示すように、ノードINから最も
遠い位置にある保護抵抗R12とノードINとの間の金
属配線層13については、その幅を広く設計し、ノード
INに最も近い位置にある保護抵抗R10とノードIN
との間の金属配線層13の幅は狭く設計し、保護抵抗R
11、R13についてはその中間の値で設計する。その
ように金属配線層13を設計することで、各保護抵抗R
10〜R13とノードINとの間の抵抗値をほぼ等しく
設定することが出来る。
【0052】更に図7は本実施形態の第3の変形例につ
いて示しており、半導体装置の平面図である。本変形例
は、図5(a)、(b)に示した構造において、保護抵
抗R10〜R13とノードINとを接続する金属配線層
13の抵抗分を考慮に入れたものであり、保護抵抗R1
0〜R13とノードINとの間の抵抗が略等しくなるよ
う設計している。
【0053】また、図8(a)、(b)は本実施形態の
第4の変形例に係る半導体装置について示しており、
(a)図は平面図、(b)図は(a)図におけるE−
E’線に沿った断面図である。本変形例は、ノードOU
T上に外部端子を直接設けたものである。
【0054】図示するように、保護抵抗R10〜R13
となる半導体層12の一端に接続するようにして設けら
れた、ノードOUT側の金属配線層14上に、外部端子
(PAD)となる例えばAl層17を設けている。な
お、この外部端子の中心が、4つの保護抵抗R10〜R
14の回転対称性の対称軸となる。
【0055】回路の配置上、このように保護抵抗の中心
に外部端子を設けることが可能であれば、外部端子と内
部回路との間の抵抗を最小限に押さえることが出来るの
で、より好ましいと言うことが出来る。
【0056】次にこの発明の第4の実施形態に係る半導
体装置について図9(a)、(b)を用いて説明する。
図9(a)、(b)は、半導体装置における外部端子と
内部回路との間の領域を示しており、(a)図は平面
図、(b)図は等価回路である。
【0057】本実施形態は、上記第3の実施形態におい
て、保護抵抗の数を4つから更に8つに増やしたもので
ある。図示するように、保護抵抗R10〜R17をノー
ドOUTを中心として放射状に、且つ等間隔に配置して
いる。すなわち、図9(b)の等価回路に示すように、
8つの保護抵抗の一端を金属配線層14によってノード
OUTに接続し、それぞれの他端を金属配線層13によ
って共通に接続し、この金属配線層13をノードINに
接続している。
【0058】本構成によれば、金属配線層14に接続す
る一端部が仮想的な第1の円の円周上に位置し、金属配
線層13に接続する他端部が、第1の円と同一の位置に
中心を有する仮想的な第2の円の円周上に位置し、互い
に8回回転対称(互いに44.5°ずれて位置してい
る)となるように、8つ(n=8)の保護抵抗R10〜
R17を配置している。更に、ESD破壊を対策するた
めの要素を保護抵抗のみで構成しているため、回転対称
性については、最小限この8つの保護抵抗R10〜R1
7についてのみ着目すればよい。こうして、ノードOU
Tから侵入した電荷の流れが特定の経路に集中すること
を防止し、8つの保護抵抗R10〜R17に確実に均等
に分散させることが出来る。すなわち、それぞれの保護
抵抗R10〜R17と金属配線層14とを接続する8つ
のコンタクトホールに集中する電荷量を互いにほぼ同量
とすることが出来、8つの保護抵抗R10〜R17を使
用することで、保護抵抗が1つの場合に比べて保護抵抗
1つあたりの電荷集中量を確実に1/8にする事が出来
る。そのため、第3の実施形態と比較して、半導体装置
のESD破壊に対する耐性を更に向上できる。
【0059】図10は本実施形態の変形例に係る半導体
装置の平面図である。本変形例は、ノードOUT上に外
部端子(PAD)を直接設け、且つAl配線層の抵抗分
を考慮に入れたものである。
【0060】本変形例によれば、上記第3の実施形態の
第2、第4の変形例で説明したような効果を同時に得る
ことが出来る。
【0061】次にこの発明の第5の実施形態に係る半導
体装置について図11(a)、(b)及び図12を用い
て説明する。図11(a)、(b)は、半導体装置にお
ける外部端子と内部回路との間の領域を示しており、
(a)図は平面図、(b)図は(a)図におけるF−
F’線に沿った断面図、図12は図11(a)、(b)
の等価回路である。
【0062】図示するように、各半導体素子が形成され
た半導体基板10上に、それらの半導体素子を保護する
ための絶縁膜11が設けられ、この絶縁膜中にESD破
壊から半導体装置を保護するための保護抵抗R18とな
る半導体層12が設けられている。この半導体層12は
例えば多結晶シリコンから形成され、中央部が空洞とな
った円形の形状、言い換えれば環状の形状を有してい
る。また、絶縁膜11上には内部回路及び外部端子にそ
れぞれ接続する金属配線層13、14が設けられ、これ
らの金属配線層13、14はそれぞれ上記半導体層12
にコンタクトホールを介して接続されている。外部端子
に接続される金属配線層14は、上記環状の保護抵抗R
18と同一の位置に中心を有する円形の形状を有してい
る。一方、内部回路に接続される金属配線層13は、ノ
ードINからの距離が遠い領域では、ほぼ半導体層12
と同様の形状をしており、ノードINに近い領域では、
その幅が小さくなるような形状を有している。これは前
述の通り、保護抵抗R18からノードINまでの間の抵
抗値を全領域で等しくするためである。そして、上記金
属配線層13、14及び絶縁膜11上に更に絶縁膜15
が設けられ、この絶縁膜15中の前記金属配線層14上
には、この金属配線層14の中心の位置と同一の位置に
中心を有する円形の金属配線層16(ノードOUT)が
形成されている。
【0063】上記のように環状の形状を有する保護抵抗
を用い、その保護抵抗の内周を第1の円、外周を第1の
円と同一の位置に中心を有する第2の円とすれば、保護
抵抗はこの第1、第2の円の中心を原点としたときの反
転変換に対して対称である。そのため角部A1、A2に
は、半導体層12と金属配線層14とのコンタクトホー
ルの円周に沿って電荷が確実に均等に分散することにな
る。そして、保護抵抗は、ノードOUTを中心にして円
周上に配置されていることから、上記第1乃至第4の実
施形態に比べて更にESD破壊に対する耐性を向上でき
る。
【0064】図13(a)、(b)は本実施形態の変形
例について示しており、(a)図は平面図、(b)図は
断面図である。本変形例は、ノードOUT側の金属配線
層14上に、外部端子(PAD)となる例えばAl層1
7を設けている。なお外部端子はその中心が環状の保護
抵抗の中心と略一致するように配置される。回路の配置
上、このように保護抵抗の中心に外部端子を設けること
が可能であれば、外部端子と内部回路との間の抵抗を最
小限に抑えることが出来るので、より好ましいと言うこ
とが出来る。
【0065】上記第1の実施形態によれば、半導体装置
のESD破壊を対策するための要素を2つの保護抵抗で
構成し、この保護抵抗のそれぞれの一端を金属配線層に
より1本に纏めて外部端子に接続し、それぞれの他端も
金属配線層により1本に纏めて内部回路に接続してい
る。そしてこれらの保護抵抗に線対称の関係を持たせて
いる。そのため、2つの保護抵抗に電荷を均等に分散さ
せることが可能となる。また、対称性について考慮すべ
き対象をほぼ各保護抵抗に限定できることから、対称性
を実現するのはプロセス上、非常に容易である。その結
果、2つの保護抵抗に電荷を確実に均等に分散させるこ
とが出来、半導体装置のESD耐性を向上できる。更
に、外部端子及び内部回路と保護抵抗との間を金属配線
層によって接続することで、保護抵抗の配置場所におけ
る制約を低減でき、半導体装置としてのレイアウトの自
由度を高めることが出来る。
【0066】上記第2乃至第5の実施形態によれば、半
導体装置のESD破壊を対策するための要素を保護抵抗
のみで構成し、この保護抵抗が対称性を有するように配
置している。
【0067】例えば、n個の保護抵抗(nは2以上の自
然数)を放射状に設け、各保護抵抗の中心を回転軸とす
るn回回転対称であるような配置である。
【0068】上記のような構成であると、対称性につい
て着目すべき対象をほぼ保護抵抗に限定でき、この保護
抵抗、更に必要に応じて金属配線層が対称性を有するよ
うに配置することはプロセス上非常に容易に実現でき
る。そのため、外部端子から静電気等のサージが半導体
装置に侵入した際に、各保護抵抗に電荷を確実に均等に
分散させることが可能となる。すなわち、単一の保護抵
抗を用いた場合に比べて、各保護抵抗に集中する電荷量
を確実に1/nとすることが出来る。そのため、複数設
けた保護抵抗をESD破壊の回避のために非常に効果的
に使用でき、半導体装置のESD破壊に対する耐性を向
上できる。
【0069】また、別の配置法は、内部に空洞を有する
環状、言い換えればドーナツ状の形状を有する保護抵抗
を用いる、すなわち保護抵抗の中心を原点とする反転変
換に関して対称であるように配置する方法である。
【0070】環状の保護抵抗を用いるということは、上
記の例で考えると、その形状はnを無限大にしたものと
見なすことが出来る。そのため、電荷の集中しやすい箇
所を無くすことが出来、ESD破壊に対する耐性の向上
を最も効果的に実現できる。
【0071】また、内部回路及び外部端子と、保護抵抗
との間を金属配線層により接続している。そのため、上
記第1の実施形態と同様に、内部回路及び外部端子の位
置関係にそれほどの影響を受けずに済み、保護抵抗の配
置における自由度が比較的高い。例えば、半導体チップ
の空きエリアを用いることも出来る。そのため、半導体
装置のレイアウトに大きな制約を課さずに、保護抵抗を
配置できる。
【0072】なお、上記第1乃至第4の実施形態では、
実施形態毎に保護抵抗の数を2つ、3つ、4つ、8つと
いうように増加させた半導体装置について説明を行って
きた。当然ながら、各保護抵抗のコンタクト部に集中す
る電荷の絶対量を少なくするためには保護抵抗の数を多
く設けることが効果的である。その観点から見ると、本
第5の実施形態はノードOUTの周辺を全て保護抵抗に
したもの、すなわち、保護抵抗を無限に設けたものと見
ることも出来、複数の保護抵抗の配置方法としては最適
な形態と言うことが出来る。
【0073】なお、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出され得る。例えば、実施形態に示される全構
成要件からいくつかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果が得られる場合に
は、この構成要件が削除された構成が発明として抽出さ
れ得る。
【0074】
【発明の効果】以上説明したように、この発明によれ
ば、回路配置に大きな制約を与えずに、複数の保護抵抗
に確実に均等に電荷を分散させ、各保護抵抗に集中する
電荷量を低減することにより、ESD耐性を向上できる
半導体装置を提供できる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態に係る半導体装置に
おけるESD破壊に対する保護抵抗の配置について示し
ており、(a)図は平面図、(b)図は(a)図におけ
るB−B’線に沿った断面図、(c)図は等価回路。
【図2】この発明の第1の実施形態の変形例に係る半導
体装置におけるESD破壊に対する保護抵抗の配置につ
いて示しており、(a)図は平面図、(b)図は(a)
図におけるD−D’線に沿った断面図。
【図3】この発明の第2の実施形態に係る半導体装置に
おけるESD破壊に対する保護抵抗の配置について示し
ており、(a)図は平面図、(b)図は等価回路。
【図4】この発明の第3の実施形態に係る半導体装置に
おけるESD破壊に対する保護抵抗の配置について示し
ており、(a)図は平面図、(b)図は等価回路。
【図5】この発明の第3の実施形態の第1の変形例に係
る半導体装置におけるESD破壊に対する保護抵抗の配
置について示しており、(a)図は平面図、(b)図は
等価回路。
【図6】この発明の第3の実施形態の第2の変形例に係
る半導体装置におけるESD破壊に対する保護抵抗の配
置についての平面図。
【図7】この発明の第3の実施形態の第3の変形例に係
る半導体装置におけるESD破壊に対する保護抵抗の配
置についての平面図。
【図8】この発明の第3の実施形態の第4の変形例に係
る半導体装置におけるESD破壊に対する保護抵抗の配
置について示しており、(a)図は平面図、(b)図は
(a)図におけるE−E’線に沿った断面図。
【図9】この発明の第4の実施形態に係る半導体装置に
おけるESD破壊に対する保護抵抗の配置について示し
ており、(a)図は平面図、(b)図は等価回路。
【図10】この発明の第4の実施形態の変形例に係る半
導体装置におけるESD破壊に対する保護抵抗の配置に
ついての平面図。
【図11】この発明の第5の実施形態に係る半導体装置
におけるESD破壊に対する保護抵抗の配置について示
しており、(a)図は平面図、(b)図は(a)図にお
けるF−F’線に沿った断面図。
【図12】この発明の第5の実施形態に係る半導体装置
におけるESD破壊に対する保護抵抗の配置について示
しており、図11(a)、(b)の等価回路。
【図13】この発明の第5の実施形態の変形例に係る半
導体装置におけるESD破壊に対する保護抵抗の配置に
ついて示しており、(a)図は平面図、(b)図は
(a)図におけるG−G’線に沿った断面図。
【図14】従来の半導体装置におけるESD破壊に対す
る保護抵抗の配置について示しており、(a)図は平面
図、(b)図は(a)図におけるA−A’線に沿った断
面図、(c)図は等価回路。
【符号の説明】
10、100…半導体基板 11、110…絶縁膜 12、120…半導体層 13、14、16、130、140…金属配線層 15…絶縁膜 17…ボンディングパッド

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 外部端子に接続されるノードと、内部回
    路に接続されるノードとの間に第1、第2の保護抵抗を
    設け、該保護抵抗によって静電気放電を行い、内部回路
    を保護する半導体装置であって、前記第1、第2の保護
    抵抗は、 長手方向が同一の直線上に各々延設され、互いの中間の
    位置に設けられた第1金属配線層により一端が共通に接
    続され、他端が第2金属配線層に共通に接続され、 前記第1金属配線層は、前記外部端子に接続されるノー
    ドに接続され、 前記第2金属配線層は、前記内部回路に接続されるノー
    ドに接続され、 前記外部端子に接続されるノードと前記第1金属配線層
    との接続点、前記第1、第2の保護抵抗間の中点、及び
    前記内部回路に接続されるノードと前記第2金属配線層
    との接続点とを結び、且つ前記第1、第2の保護抵抗が
    延設された方向に直交する直線に対して、前記第1、第
    2の保護抵抗は線対称の関係にあることを特徴とする半
    導体装置。
  2. 【請求項2】 外部端子に接続されるノードと、内部回
    路に接続されるノードとの間にn個の保護抵抗(nは2
    以上の自然数)を設け、該保護抵抗によって静電気放電
    を行い、内部回路を保護する半導体装置であって、前記
    保護抵抗は、 同心円の中心から放射状に配置され、前記同心円の内側
    の円周上に配置された一端は、前記外部端子に接続され
    るノードに接続され、前記同心円の外側の円周上に配置
    された他端は、前記内部回路に接続されるノードに接続
    され、前記同心円の中心を回転軸とするn回回転対称で
    あることを特徴とする半導体装置。
  3. 【請求項3】 外部端子に接続されるノードと、内部回
    路に接続されるノードとの間に保護抵抗を設け、該保護
    抵抗によって静電気放電を行い、内部回路を保護する半
    導体装置であって、前記保護抵抗は、 第1の円と、前記第1の円と略同一の位置に中心を有
    し、且つ該第1の円より大きい半径を有する第2の円と
    により挟まれた環状領域から構成され、該第1の円側の
    縁部を、前記外部端子に接続されるノードに接続される
    一端とし、該第2の円側の縁部を前記内部回路に接続さ
    れるノードに接続される他端とし、前記第1、第2の円
    の中心を原点とする反転変換に関して対称であることを
    特徴とする半導体装置。
  4. 【請求項4】 前記同心円と略同一の位置に中心を有
    し、前記同心円の内側の円周近傍で、前記n個の保護抵
    抗の一端が共通に接続され、更に前記外部端子に接続さ
    れるノードに接続される第1金属配線層と、 前記n個の保護抵抗の他端が共通に接続され、更に前記
    内部回路に接続されるノードに接続される第2金属配線
    層とを更に備えることを特徴とする請求項2記載の半導
    体装置。
  5. 【請求項5】 前記第1、第2の円と略同一の位置に中
    心を有し、前記第1の円の円周近傍で、前記保護抵抗の
    一端と接続され、更に前記外部端子に接続されるノード
    に接続される第1金属配線層と、 前記保護抵抗の他端と接続され、更に前記内部回路に接
    続されるノードに接続される第2金属配線層とを更に備
    えることを特徴とする請求項3記載の半導体装置。
  6. 【請求項6】 前記第2金属配線層は、前記内部回路に
    接続されるノードから遠い位置における保護抵抗とこの
    ノードとの間で配線幅が広く、近い位置における保護抵
    抗とこのノードとの間で配線幅が狭い形状を有すること
    を特徴とする請求項4または5記載の半導体装置。
  7. 【請求項7】 前記第2金属配線層は、前記保護抵抗の
    他端のそれぞれの位置から前記内部回路までの間の抵抗
    値が、実質的に等しくなるような形状を有することを特
    徴とする請求項4乃至6いずれか1項記載の半導体装
    置。
  8. 【請求項8】 前記第1金属配線層の直上に設けられ、
    中心を該第1金属配線層と略同一の位置に有し、前記外
    部端子となるボンディングパッドを更に備えることを特
    徴とする請求項4乃至7いずれか1項記載の半導体装
    置。
JP2000297451A 2000-09-28 2000-09-28 半導体装置 Expired - Fee Related JP4080682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000297451A JP4080682B2 (ja) 2000-09-28 2000-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000297451A JP4080682B2 (ja) 2000-09-28 2000-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2002110909A true JP2002110909A (ja) 2002-04-12
JP4080682B2 JP4080682B2 (ja) 2008-04-23

Family

ID=18779568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000297451A Expired - Fee Related JP4080682B2 (ja) 2000-09-28 2000-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4080682B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394134B2 (en) 2004-04-01 2008-07-01 Seiko Epson Corporation Semiconductor device with electrostatic discharge protection
CN103094277A (zh) * 2011-11-04 2013-05-08 瑞萨电子株式会社 半导体装置
US10121778B2 (en) 2016-05-24 2018-11-06 Toshiba Memory Corporation Semiconductor device
JP2019192833A (ja) * 2018-04-26 2019-10-31 富士電機株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394134B2 (en) 2004-04-01 2008-07-01 Seiko Epson Corporation Semiconductor device with electrostatic discharge protection
US8076748B2 (en) 2004-04-01 2011-12-13 Seiko Epson Corporation Semiconductor device
CN103094277A (zh) * 2011-11-04 2013-05-08 瑞萨电子株式会社 半导体装置
JP2013098453A (ja) * 2011-11-04 2013-05-20 Renesas Electronics Corp 半導体装置
US10121778B2 (en) 2016-05-24 2018-11-06 Toshiba Memory Corporation Semiconductor device
JP2019192833A (ja) * 2018-04-26 2019-10-31 富士電機株式会社 半導体装置
JP7139673B2 (ja) 2018-04-26 2022-09-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP4080682B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
JP2914292B2 (ja) 半導体装置
JP5318960B2 (ja) 集積回路装置のための共通重心静電放電保護
JP5564818B2 (ja) 電源クランプ回路
JP3013624B2 (ja) 半導体集積回路装置
JPS63147357A (ja) 静電気放電保護回路
US7642621B2 (en) Semicondutor device and protection circuit
JPH065705B2 (ja) 半導体集積回路装置
US8076748B2 (en) Semiconductor device
JPH02240959A (ja) 半導体装置
JP2954153B1 (ja) 半導体集積回路
JP4080682B2 (ja) 半導体装置
US6680512B2 (en) Semiconductor device having an integral protection circuit
JPH1070246A (ja) 半導体装置の保護素子
JP2004071991A (ja) 半導体集積回路装置
JP2940506B2 (ja) 半導体装置
US20080067602A1 (en) Multi-pad shared current dissipation with heterogenic current protection structures
US6583476B1 (en) Electrostatic discharge protection for integrated semiconductor devices using channel stop field plates
JPH11340425A (ja) 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ
JP3403981B2 (ja) 半導体装置
KR100770451B1 (ko) 마이크로 칩의 정전 방전 구조
JPS60224259A (ja) 半導体集積回路装置
JPH1056138A (ja) 半導体入出力回路
WO2023037467A1 (ja) 半導体集積回路装置
JPH0449652A (ja) 半導体装置の入出力保護回路
JPH11284128A (ja) 保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees