JP4078150B2 - 半導体製造装置 - Google Patents
半導体製造装置 Download PDFInfo
- Publication number
- JP4078150B2 JP4078150B2 JP2002241294A JP2002241294A JP4078150B2 JP 4078150 B2 JP4078150 B2 JP 4078150B2 JP 2002241294 A JP2002241294 A JP 2002241294A JP 2002241294 A JP2002241294 A JP 2002241294A JP 4078150 B2 JP4078150 B2 JP 4078150B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- semiconductor manufacturing
- computer
- manufacturing apparatus
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 96
- 238000003860 storage Methods 0.000 claims description 182
- 238000012545 processing Methods 0.000 claims description 75
- 238000004891 communication Methods 0.000 claims description 73
- 238000013461 design Methods 0.000 claims description 44
- 238000010894 electron beam technology Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 71
- 238000010586 diagram Methods 0.000 description 21
- 238000004364 calculation method Methods 0.000 description 7
- 238000007726 management method Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
- G05B19/41855—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication by local area network [LAN], network structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31323—Database for CIM
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45028—Lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/304—Controlling tubes
- H01J2237/30405—Details
- H01J2237/30411—Details using digital signal processors [DSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31762—Computer and memory organisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Factory Administration (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、記憶装置を接続するネットワークを有する処理装置に係り、特に半導体製造に関連する半導体および半導体用マスクの検査装置，製造装置および、それらを用いたシステムに関する。
【０００２】
【従来の技術】
従来、装置内部の接続、および装置間を接続するために、特開２０００−１６４６６７号，特開２０００−１６４６６６号が示すように、イーサネット（登録商標）等の標準ＬＡＮ（ローカルエリアネットワーク）に接続する構成が一般的である。
【０００３】
また、特開平９−１５３４４１号のようにＬＡＮを複数のセグメントにわけて、該セグメント間に処理ステーションを設置し、データのコピーを行うシステムもある。
【０００４】
また、特開平１１−８５３２６号が示すように、ネットワークで複数の計算機を接続し、予め全設計情報をクライアントから複数のサーバに転送するシステムもある。
【０００５】
さらに、特開２００２−１３２９８６号が示すように、インターネットで顧客と製造装置を結ぶシステムもある。
【０００６】
電子線描画装置は、特開昭６３−２０８２１５号に示すように、複数の電子線描画系にそれぞれ描画データ格納用のバッファメモリを接続し、制御用計算機によりこれらの複数のバッファメモリを胸中に管理して描画データ格納部から書くバッファメモリに所要の画像データを記憶するようにして、各電子線描画系の描画領域内に異なる図形を連続して描画する装置であり、また特開平７−307262号が示すような、荷電ビームによる電子線を用いて半導体設計情報であるＣＡＤデータなどに基づいたアパーチャ等を用いて描画する装置である。
【０００７】
ストレージエリアネットワークの従来例としては、ＷＯ００／１８０４９とＷＯ００／１７７６９に記載があるファイバ・チャネルによる接続や、ＷＯ００／２９９５４に記載がある光ファイバによるネットワーク、また、ｉＳＣＳＩ，ｉＦＣＰ，ＦＣＩＰのようにイーサネット（登録商標）による接続や、さらにスイッチ接続や共有バス接続等がある。このようにストレージエリアネットワークは通信デバイスの種類によらない、記憶装置を接続するネットワークの総称であり、ＩＥＥＥ１３９４のようなシリアルバスによる記憶装置の接続，InfiniBand（登録商標）のようなスイッチ型バスによる記憶装置の接続もストレージエリアネットワークとなる。
【０００８】
半導体設計情報の一つであるマスクレイアウトデータは、論理設計メーカで作成され、該マスクレイアウトデータを半導体設計装置で処理することで、マスク（レチクル）が作成される。マスクレイアウトデータは論理設計メーカのローカルな記憶装置に記憶されており、半導体製造装置を有するたとえばマスクショップに渡すためには、磁気テープ等の記憶媒体にコピーを作成し、この記憶媒体をマスクショップが受け取り、ローカルの記憶装置に記憶媒体の内容をコピーして使用していた。
【０００９】
【発明が解決しようとする課題】
上記従来技術は、ネットワークに流れるデータの種類について考慮されておらず、半導体の設計データのひとつである大容量のＣＡＤデータと、各種装置の制御および連携を行うための制御コマンドであるメッセージデータとを、同じネットワークで通信するために、トラフィックが増大してネットワークの通信性能が低下することとなり、システム全体の性能に影響を及ぼしていた。つまり制御コマンドの発行頻度および、該コマンドに対する応答の発生頻度、また大容量データの送受信により、ネットワークのスループットが変化し、装置全体の性能が低下するという問題がある。特に半導体の微細化に伴い、半導体とマスクの設計データ、および検査結果としての画像データが膨大な容量になり、該データを通信するだけでネットワークの帯域を占有してしまい、メッセージデータの送受信にも影響を与えていた。
【００１０】
これを解決する従来技術として、処理を行う複数の計算機に予めすべての設計情報を転送する方法が取られていた。この方法は、接続する計算機数に比例して転送容量が増えるので、転送時に極度のトラフィックを発生させることになる。また該設計情報を受信した複数の計算機は、膨大な設計情報を記憶するための記憶装置を個別に装備する必要があった。
【００１１】
上記従来技術は、半導体の設計情報の基となるＣＡＤデータを電子線描画装置独特の描画データフォーマットに変換し、さらに該描画データフォーマットで表現される図形データをさらに変換，補正等の処理をリアルタイムに実行し、最終的に電子線を照射するところまでを逐次的連続して実行していた。このため、実際に描画を実行する前に、変換処理、および補正処理を個別に行い、該処理の結果を一時的に保持することができなかった。そのため電子線照射にかかる時間、および描画の精度の予測も困難であった。また、途中の処理結果を保持することができないので、処理を一時的に停止させること、および再開させることが困難であった。さらに、同一の設計データを処理する場合でも、はじめから、変換処理，補正処理をやり直す必要があった。
【００１２】
上記従来技術において、オペレーティングシステムが提供する、複数の固定長ブロックの集合によって任意長のデータを実現するファイルシステムにデータを記憶することが多い。該ファイルシステムは、任意のデータに対応する複数の固定長ブロックの関係を保持する管理リストを設けている。しかしながら、大容量のデータに対しては、必要とする固定長ブロックの数が膨大になり、そのため管理リストの容量も膨大となり、記憶装置が実際に記憶できる領域の縮小、および前記データにアクセスするための管理リストの検索処理などによるスループットの低下を招いていた。さらにデータの生成，削除，移動などにより固定長ブロックが記憶装置上で非効率に配置されることによるスループットの低下がおこっていた。
【００１３】
また、上記従来技術の中には、ＬＡＮを複数のセグメントにわけて、該セグメント間に処理ステーションを設置し、データのコピーを行うことでトラフィックの軽減を図ろうとしているものもあるが、該処理ステーションがセグメント間のデータのコピーを行うために、該処理ステーションがシステム全体の性能のボトルネックとなっていた。さらに各セグメントに接続されている記憶装置で、同一のデータをコピーすることにより、データの複製の整合性の管理が非常に複雑になり、システムの運用が困難になるという問題がある。たとえば、半導体検査装置、および半導体製造装置がネットワークで接続されていても、各装置間でデータをやりとりするためにはネットワークを介してデータをコピーしなければならないために、ネットワークが混雑し、システム全体のスループットが低下する。また、それぞれの装置を複数台用意し、該ネットワークに接続して処理の並列化を図る場合でも、データをコピーしなければならないためにネットワークが混雑するとともに、データ授受の構成を管理しなければならず、システムの構築が困難であった。さらに、ネットワークの多くは、システムを停止させずに新たな記憶装置を接続することはできなかった。すなわち記憶装置が満杯になったときに記憶容量の拡大が非常に困難であった。
【００１４】
本発明の目的は、装置全体のスループットを向上するとともに、各種データの一元的な管理を可能とすることである。
【００１５】
【課題を解決するための手段】
本発明は、制御コマンド等の通信と、半導体製造情報等の大容量の情報を通信、もしくは記憶装置を接続するためのネットワークを分離する構成とする。すなわち大容量の通信および、データを記憶する記憶装置を接続するためのネットワークを設けたものである。
【００１６】
また少なくとも演算部，制御部，描画部のいずれか必要な部位の処理結果を記憶および参照する構成とする。すなわち少なくとも演算部，制御部，描画部のいずれかに記憶装置を接続するためのネットワークへのインタフェースを設けたものである。
【００１７】
また記憶装置へ記憶されている処理結果への参照シーケンスを、ステージの移動および電子線照射軌跡に対応させる構成とする。すなわち、描画領域情報とその描画領域内に存在する図形情報を設け、描画領域情報と図形情報を記憶装置にステージの移動および電子線描画軌跡と一致するように記憶装置に記憶するものである。
【００１８】
また記憶装置を、特定の計算機に直接接続しない構成とする。すなわち、計算機および記憶装置を任意に接続可能なネットワークを設け、その記憶装置を複数の計算機で共有する構成とした。
【００１９】
【発明の実施の形態】
図１に、本発明の一実施例を示す。
【００２０】
演算部１０は、半導体設計情報を処理する、少なくとも１つ以上の計算機から構成される。一般に半導体設計情報は、図形情報として記述された、たとえばＧＤＳＩＩなどのＣＡＤデータであることが多く、また、半導体プロセスに依存するセルライブラリ、論理設計情報および回路情報も含まれる。演算部１０では図形演算処理および補正処理を実行するとともに、制御部２０が入力可能な電子線描画装置独自のデータフォーマットに変換する。制御部２０は前記独自データフォーマットを入力とし、描画部３０が入力可能なデータに変換するとともに、電子線照射に懸かる近接効果に対する補正処理や、ウェハを移動するステージの位置に追従するための追従制御および、電子線照射の校正制御などを行う。描画部３０は、制御部２０が出力するデータを入力し、このデータに基づいて電子線を照射する部分である。記憶装置４０は、ストレージエリアネットワーク５０で、演算部１０，制御部２０，描画部３０と結ばれた、半導体設計情報と、演算部１０，制御部２０、および描画部３０が生成する情報を記憶するものである。ローカルエリアネットワーク６０は演算部１０，制御部２０，描画部３０を結ぶものである。描画データ通信路７０は、制御部２０と描画部３０とを接続する通信路である。このようにストレージエリアネットワーク５０で接続することにより、従来演算部１０，制御部２０，描画部３０で従来は廃棄していた情報を記憶することが可能となり、かつ記憶装置４０が従来のように特定の計算機およびローカルエリアネットワーク６０経由で参照する必要がなくなるため、ローカルエリアネットワーク６０のトラフィックの軽減が可能になる。また、従来は記憶装置４０が特定の計算機に直接接続する構成であったので、たとえばＳＣＳＩパラレルインタフェースの場合には、計算機を停止した後に記憶装置４０を増設する必要があったが、本構成では記憶装置４０は特定の計算機に直接接続されないので、必要に応じて記憶装置４０をストレージエリアネットワーク５０に追加および可能になる。なお、記憶装置４０は、物理的な記憶装置、および該物理的な記憶装置が提供する仮想的な記憶装置もしくは記憶領域を意味する。
【００２１】
図２に、本発明の一実施例として、演算部１０および制御部２０がおのおの少なくともひとつの計算機を有する構成を示すものである。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、少なくともひとつの制御計算機１２０を有する構成である。ストレージエリアネットワーク５０を経由することにより、分割計算機１００と、変換計算機１１０と制御計算機１２０は、記憶装置４０にアクセスすることが可能になる。
【００２２】
図３は、図２における演算部１０を、分割計算機１００と、複数の変換計算機１１０で構成した演算部１０と記憶装置４０とストレージエリアネットワーク５０と半導体製造情報２００、部分についての実施例を示すものである。このように分割計算機１００と、複数の変換計算機１１１，１１２，１１３，１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となる。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。また、記憶装置４０は、前述のどの計算機にも直接接続されていないので、たとえば任意の数の変換計算機を追加しても、記憶装置４０を参照することが可能となり、装置全体の処理能力を高めることも可能となる。さらに、任意の計算機が故障した場合にでも、記憶装置４０は該故障した計算機に直接接続されていないので、他の計算機は継続して記憶装置４０にアクセスが可能であり、かつ他の計算機に影響を与えずに、前述の故障した計算機をストレージエリアネットワーク５０から切り離すことが可能となる。
【００２３】
図４は、図３の実施例における処理フローの一例を示したものである。分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ１０）。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する（Ｓ２０）。分割計算機１００は、選択した変換計算機１１０に対して、任意の領域を指定する通信を行う(Ｓ３０）。未処理の分割領域の有無を確認(Ｓ５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する(Ｓ４０)。一方、変換計算機１１１，１１２，１１３，１１４は、任意の領域の指定を受信する（Ｓ６０）。該領域の指定に基づき、変換計算機１１０は、記憶装置４０に記憶されている半導体製造情報２００を参照する（Ｓ７０）。参照した情報を変換する（Ｓ８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ９０）。
【００２４】
図５は、分割計算機１００が、半導体製造情報２００を、複数の領域２０２，２０４，２０６，２０８に分割し、該半導体製造情報２００と同一の記憶装置４０に記憶する一実施例を示したものである。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。このように分割計算機１００と、複数の変換計算機１１１，１１２，１１３，１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となる。このような構成にすることで、記憶装置４０に記憶する情報量が増加するが、半導体製造情報２００へのアクセス競合を回避することが可能となり、装置全体の性能向上が可能となる。
【００２５】
図６は、図５の実施例における処理フローを示したものである。
【００２６】
分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ１１０）。分割計算機１００は、該領域に従って半導体製造情報２００を、領域情報２０２，２０４，２０６，２０８に分割し、記憶装置４０に記憶する（Ｓ１１５）。本実施例では、半導体製造情報２００を四つに分割しているがこの限りではない。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する(S120)。分割計算機１００は、選択した変換計算機１１０に対して、前記領域情報202，２０４，２０６，２０８のいずれかを指定する通信を行う（Ｓ１３０）。未処理の分割領域の有無を確認（Ｓ１５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ１２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する（Ｓ１４０）。一方、変換計算機１１１，１１２，１１３，１１４は、任意の領域情報の指定を受信する（Ｓ１６０）。該領域情報に基づき、変換計算機１１０は、記憶装置４０に記憶されている分割された設計情報２０２，２０４，２０６，２０８の少なくともひとつを参照する(Ｓ１７０)。参照した情報を変換する（Ｓ１８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ１９０）。
【００２７】
図７は、分割計算機１００が、半導体製造情報２００を、複数の領域に分割し、該半導体製造情報２００を記憶する記憶装置４０、と異なる記憶装置４１に記憶する一実施例を示したものである。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。このように分割計算機１００と、複数の変換計算機１１１，１１２，１１３，１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となり、かつ記憶装置４１を設けたことにより、分割計算機１００の処理終了後に半導体製造情報２００を操作しても変換計算機１１０の処理に影響がなくなる。また、記憶装置４０の負荷軽減、および記憶装置４１におけるアクセス競合を回避することが可能となり、分割計算機１００と、変換計算機１１１，１１２，１１３，１１４の並行処理性能を向上させることが可能となる。さらに、分割計算機１００の処理が終了した時点で、半導体製造情報２００は不要となるため削除することができるので、新たな半導体製造情報２００を記憶装置４０に記憶することが可能となる。これにより、分割計算機１００の処理が終了した時点で、半導体製造情報２００を削除し、次処理の設計情報を登録することが可能となるので記憶装置４０を有効に活用することができる。
【００２８】
図８は、図７の実施例における処理フローを示したものである。
【００２９】
分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ２１０）。分割計算機１００は、該領域に従って半導体製造情報２００を、領域情報２０２，２０４，２０６，２０８に分割し、記憶装置４０に記憶する（Ｓ２１５）。本実施例では、半導体製造情報２００を四つに分割しているがこの限りではない。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する(S220)。分割計算機１００は、選択した変換計算機１１０に対して、前記領域情報202，２０４，２０６，２０８のいずれかを指定するとともに記憶装置４１を指定する通信を行う（Ｓ２３０）。未処理の分割領域の有無を確認（Ｓ２５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ２２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する（Ｓ２４０）。一方、変換計算機１１１，１１２，１１３，１１４は、任意の領域情報の指定を受信する（Ｓ２６０）。該領域情報に基づき、変換計算機１１０は、記憶装置４０に記憶されている分割された設計情報２０２，２０４，２０６，２０８の少なくともひとつを参照する（Ｓ２７０）。参照した情報を変換する（Ｓ１８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ２９０）。
【００３０】
図９は、分割計算機１００が、半導体製造情報２００を、複数の領域２０２，２０４，２０６，２０８に分割し、変換計算機１１１，１１２，１１３，１１４それぞれに対応する記憶装置４２，４４，４６，４８に記憶する一実施例を示したものである。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。このように分割計算機１００と、複数の変換計算機１１１，１１２,１１３,１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となり、かつ記憶装置４２，４４，４６，４８を設けたことにより、分割計算機１００の処理終了後に半導体製造情報２００を操作しても変換計算機１１０の処理に影響がなくなる。また、変換計算機１１１，１１２，１１３，１１４の分割した半導体設計情報２０２，２０４，２０６，２０８へのアクセスを分離することが可能なので、変換計算機１１１，１１２，１１３，１１４のアクセス性能を向上させ、実質的に変換処理性能をあげることが可能となる。
【００３１】
図１０は、図９の実施例における処理フローを示したものである。分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ３１０）。分割計算機１００は、該領域に従って半導体製造情報２００を、領域情報２０２，２０４，２０６，２０８に分割し、それぞれ記憶装置４２，４４，４６，４８に記憶する(Ｓ３１５)。本実施例では、半導体製造情報２００を四つに分割し、四つの記憶装置に記憶しているがこの限りではない。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する（Ｓ３２０）。分割計算機１００は、選択した変換計算機１１０に対して、前記領域情報２０２，２０４，２０６，２０８と記憶装置４２,４４,４６,４８の組合せのいずれかを指定する通信を行う(Ｓ３３０）。未処理の分割領域の有無を確認（Ｓ３５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ３２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する(Ｓ３４０)。一方、変換計算機１１１，１１２,１１３,１１４は、任意の領域情報および記憶装置の指定を受信する(Ｓ３６０)。該領域情報および記憶装置の指定に基づき、変換計算機１１０は、記憶装置４２，４４，４６，４８に記憶されている分割された設計情報２０２，２０４，２０６，２０８の少なくともひとつを参照する（Ｓ３７０）。参照した情報を変換する（Ｓ３８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ３９０）。
【００３２】
図１１は、記憶装置４０に記憶されている半導体製造情報２００を短冊状に分割した一実施例を示したものである。短冊状のストライプ情報３０２から３５０は、Ｘ軸方向の分割幅は電子線照射が可能な領域幅たとえば数百マイクロメートル、Ｙ軸方向の長さはステージの移動が可能な範囲たとえば数百ミリメートルに則して決定される。これにより、ステージを連続して稼動しながら電子線を照射するのに合致したストライプ情報になるので、該ストライプ情報へのアクセスの効率がよくなる。
【００３３】
図１２は、記憶装置４０に記憶されている半導体製造情報２００をメッシュ状に分割した一実施例を示したものである。メッシュ状に区切られた情報４１０−４５０は、たとえば、幅，高さともに１mmの固定値とする。これにより図１１に比べて分割された設計情報一つの容量が小さくできるために、変換計算機１１０の処理負荷を軽減することが可能となる。また、Ｙ軸方向の分割が少なくなるため、半導体製造情報２００に収められている半導体部品が分断される確率が低くなるため、全体の電子線描画の精度を向上させることが可能となる。
【００３４】
図１３は、図１１もしくは図１２で示した分割した半導体製造情報２００を変換計算機１１０で処理した結果を、領域情報５０１と、該領域情報が示す領域内に存在する図形情報５０２を対とした微小描画情報５１０とし、該描画情報を電子線照射が効率的に実行できるような照射軌跡になるように、記憶装置８０の論理的アドレス順に記憶したストライプ描画情報５２０の一実施例を示したものである。前記論理アドレスは、たとえばＳＣＳＩディスクドライブのＬＢＡ(Logical Block Address）に相当する。ストライプ描画情報５２０は、図１２の短冊状に分割した領域３０２−３５０の個々に対応がつく。また、ストライプ描画情報５２０は、図１４のメッシュ状に分割した領域４０２−４５０内の任意の組に相当する。たとえば、Ｙ軸方向で組合せた分割領域４０２，４０４，４０６，４０８，４１０である。
【００３５】
このように、領域情報５０１と、該領域情報が示す領域内に存在する図形情報５０２を、連続して記憶装置８０の論理アドレス順に記憶することにより、記憶装置の連続読出しによる性能向上が期待でき、かつ微小描画情報５１０ごとにステージを移動し、そして描画するような、ステップ＆リピート方式の描画の性能向上が可能である。
【００３６】
図１４は、図１１もしくは図１２で示した分割した半導体製造情報２００を変換計算機１１０で処理した結果を、領域情報５０１を電子線照射が効率的に実行できるような照射軌跡になるような順に並べた領域群情報５３０と、該領域情報が示す領域内に存在する図形情報５０２を該領域群情報５３０の並びに合致した図形情報群５４０とし、記憶装置８０の論理的アドレス順に記憶する一実施例を示したものである。ストライプ描画情報５２０は、図１２の短冊状に分割した領域３０２−３５０の個々に対応がつく。また、ストライプ描画情報５２０は、図１４のメッシュ状に分割した領域４０２−４５０内の任意の組に相当する。たとえば、Ｙ軸方向で組合せた分割領域４０２，４０４，４０６，４０８，４１０である。
【００３７】
このように領域情報５０１と、該領域情報が示す領域内に存在する図形情報５０２とを分離し、それぞれを連続して記憶装置８０の論理アドレス順に記憶することにより、記憶装置の連続読出しによる読出し性能の向上が期待できる。また領域群情報５３０を図形情報群５４０よりも先に読出すことにより、ステージ移動速度の最適化処理が可能となるので、ステージを連続して移動させて、かつ電子線描画の偏向も連続して行うような連続描画の性能を向上することが可能である。
【００３８】
図１５は、ストレージエリアネットワーク５０に、スイッチ５１を用いたトポロジーを採用した半導体製造装置の一実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機100と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、少なくともひとつの制御計算機120を有する構成である。
【００３９】
半導体製造情報２００を記憶する記憶装置４０は通信路１０００，ストライプ描画情報群５００を記憶する記憶装置８０は通信路１０１０でスイッチ５１に接続する。分割計算機１００は通信路１０２０，変換計算機１１０は通信路1030,制御計算機１２０は通信路１０４０でスイッチ５１に接続する。以上の接続でストレージエリアネットワーク５０が構成される。
【００４０】
図１６は、ストレージエリアネットワーク５０に、スイッチを用いたトポロジーを採用し、かつ通信路を二重化することで、通信帯域の拡大、および故障回避が可能な半導体製造装置の一実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、少なくともひとつの制御計算機１２０を有する構成である。
【００４１】
半導体製造情報２００を記憶する記憶装置４０は通信路１０００および通信路１０５０，ストライプ描画情報群５００を記憶する記憶装置８０は通信路1010および通信路１０６０でスイッチ５１および５２に接続する。分割計算機１００は通信路１０２０および通信路１０７０，変換計算機１１０は通信路１０３０および通信路１０８０，制御計算機１２０は通信路１０４０および通信路１０９０でスイッチ５１およびスイッチ５２に接続する。以上の接続で二重化されて冗長性をもったストレージエリアネットワーク５０が構成される。
【００４２】
図１７は、制御計算機１２０，１２１で二重化して、記憶装置８０に記憶されている図１１，図１２のストライプ描画情報の集合をアクセスすることで描画部での処理時間待ちを防ぐ一実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、制御計算機１２０，１２１を有する構成である。半導体製造情報２００を記憶する記憶装置４０は通信路１０００，ストライプ描画情報群５００を記憶する記憶装置８０は通信路１０１０でスイッチ５１に接続する。分割計算機１００は通信路１０２０、変換計算機１１０は通信路1030、制御計算機１２０は通信路１０４０、制御計算機１２１は通信路１１００でスイッチ５１に接続する。以上の接続でストレージエリアネットワーク５０が構成される。制御計算機１２０は、通信路１０４０、およびスイッチ５１、および通信路１０１０を経由して記憶装置８０にアクセスし、該記憶装置に格納されているストライプ描画情報群５００の一ストライプ分の描画情報を処理する。この処理結果は通信路７０を経由して描画部３０に転送されて、描画される。制御計算機１２０の処理を行い、描画部３０が電子線描画している時間は、制御計算機１２１が次のストライプ分の描画情報の処理が可能である。そこで、制御計算機１２１は制御計算機１２０と同様に、通信路１１００、およびスイッチ５１、および通信路１０１０を経由して記憶装置８０にアクセスし、該記憶装置に格納されている未処理のストライプ描画情報群５００を処理することが可能である。このように制御計算機１２０および制御計算機１２１が交互に処理を先に実行することで、装置全体の性能を向上させることができる。
【００４３】
図１８は、図１６および図１７における記憶装置８０のアクセス競合回避、およびスループットを向上することを目的に、記憶装置の二重化を行った実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、二つの制御計算機１２０，１２１を有する構成である。半導体製造情報２００を記憶する記憶装置４０は通信路１０００および通信路１０５０、ストライプ描画情報群５００を記憶する記憶装置８０は通信路１０１０および通信路１０６０、ストライプ処理結果５０１を記憶する記憶装置８１は通信路１０１１および通信路１０５１でスイッチ５１および５２に接続する。分割計算機１００は通信路１０２０および通信路１０７０、変換計算機１１０は通信路１０３０および通信路１０８０、制御計算機１２０は通信路１０４０および通信路１０９０、制御計算機１２１は通信路１１００でスイッチ５１およびスイッチ５２に接続する。以上の接続で二重化されて冗長性をもったストレージエリアネットワーク５０が構成される。
【００４４】
たとえば、記憶装置８０を制御計算機１２０、記憶装置８１を制御計算機121、に対応づける場合において、変換計算機１１０は、通信路１０８０，スイッチ５１，通信路１０１０を経由して処理結果を記憶装置８０に記憶し、制御計算機１２０は、通信路１０４０，スイッチ５２，通信路１０６０を経由して記憶装置８０から、ストライプ処理結果５０１を読出すことが可能である。また、変換計算機１１０は、通信路１０３０，スイッチ５２，通信路１０６１を経由して処理結果を記憶装置８１に記憶し、制御計算機１２１は、通信路１０９０，スイッチ５１，通信路１０１１を経由して記憶装置８１から、ストライプ処理結果５０１を読出すことが可能である。
【００４５】
以上のように、変換計算機１１０の記憶装置８０への記憶と、制御計算機120の記憶装置８０へのアクセスと、変換計算機１１０の記憶装置８１への記憶と、制御計算機１２１の記憶装置８１へのアクセスが異なった経路をとおる構造にすることで、記憶装置８０，８１および制御計算機１２０，１２１間でのアクセス競合を排除できるため、システム全体の性能の向上が可能となる。
【００４６】
図１９は、ストライプ描画情報群５００を記憶する記憶装置８０以降の構成を多重化した一実施例である。ストライプ描画情報群５００を記憶する記憶装置８０は、ストレージエリアネットワーク５０に接続されている。制御部２０は少なくともひとつの計算機１２０を有し、描画部３０と通信路７０で接続されている。また制御部２１は少なくともひとつの計算機１２１を有し、描画部３１と通信路７１で接続されている。制御部２０と、描画部３０と、制御部２１と描画部３１は、前記ストレージエリアネットワーク５０に接続しており、ストライプ描画情報群５００にアクセスすることが可能である。このように、前記制御部と描画部の組合せを複数用意して、ストレージエリアネットワーク５０に接続することよって、同一のストライプ描画情報群５００に対する描画時間を短縮することが可能となる。なお、図１８のように、記憶装置８１および、制御計算機１２１に相当する計算機を追加した経路の多重系を組合せることで、高速化が可能となり、さらに描画時間を短縮することが可能である。
【００４７】
図２０は、前記演算部１０の、分割計算機１００および変換計算機１１０を、複数の計算機を有し貸し出しおよび管理を業務とするサービスプロバイダ６００の計算機とし、さらに複数の記憶装置を有し貸し出しおよび管理を業務とするストレージプロバイダ７００の記憶装置を、前記設計情報を記憶する記憶装置４０、および前記ストライプ描画情報を記憶する記憶装置８０および８１として利用することとし、ルータまたブリッジ６４経由でインターネット６２、もしくは専用回線等の通信路３２、とで複数の経路で、制御部２０および描画部３０と接続する構成である。記憶装置８１は、記憶装置８０のバックアップであり、かつ通信路３２の通信帯域が狭い場合に対応するための記憶装置４０，記憶装置８０のローカルコピーもしくは使用頻度が高い情報を記憶する記憶装置である。このようにすることで、半導体製造装置は制御部２０および描画部３０のみを半導体製造の現場にすることが可能となり、クリーンルーム内での設置面積を削減することが可能となる。装置の顧客である半導体製造装置ユーザ、もしくは半導体製造装置ユーザの顧客２０００は、何らかの手段でインターネット６２もしくはストレージエリアネットワーク５０に接続することで、サービスプロバイダ６００の計算機，ストレージプロバイダ７００の記憶装置、および制御部２０，描画部３０を使用することが可能となる。顧客２０００を論理設計メーカとした場合、記憶装置４０を、半導体設計データの一種であるマスクレイアウトデータを、ストレージエリアネットワーク５０，３２もしくはインターネット６２を経由して共有することが可能になり、マスクレイアウトデータを一元的に管理および保管することが可能になる。従来、顧客と装置ユーザの間で時間を要していた半導体製造情報２００の授受がなくなるとともに、両者で半導体製造情報２００相当の容量の記憶装置を所有する必要がなくなる。
【００４８】
半導体製造装置は実質的に制御部２０および描画部３０となるため、サービスプロバイダ６００、およびストレージプロバイダ７００の設備を活用することで、少ない投資で設備の運用効果を向上させることが可能となる。
【００４９】
図２１は、電子線照射のショット情報を記憶装置に記憶する本発明の一実施例を示すものである。演算部１０は、少なくとも一つの分割計算機１００と、少なくとも一つの変換計算機１１０を有し、ストレージエリアネットワーク５０とローカルエリアネットワーク６０に接続されている。制御部２０は、少なくとも一つの制御計算機１２０と、ストライプ描画情報に含まれる図形情報を電子線で描画できる基本的な図形に分解する分解ユニット１２５と、電子線照射における近接効果に対する補正を行う近接補正ユニット１２６と、電子線照射における位置等の校正を行う校正ユニットと、ステージ３２の移動に追従して電子線照射の偏向に関与する追従ユニット１４２を有し、ストレージエリアネットワーク５０とローカルエリアネットワーク６０に接続されている。描画部３０は、描画データ通信路７０によって送られてきたディジタルデータをアナログデータに変換し偏向器等を制御するＤＡＣ３１，マスクもしくはウェハを移動させるステージ３２、およびＤＡＣ３１に入力されるディジタルデータをストレージエリアネットワーク５０のプロトコルに変換するブリッジ３３を有し、ストレージエリアネットワーク５０とローカルエリアネットワーク６０に接続されている。
【００５０】
このような構成にすることにより、分解ユニット１２５，近接ユニット１２６，校正ユニット１４０の処理結果を一時的に記憶装置４０に記憶することが可能となり、処理を一旦停止させた後に、前記一時的に記憶された結果をもとに処理を継続することが可能となった。また、ブリッジ３３を設けて、電子線の照射のショット情報２１０を記憶装置４０に格納することにより、ＤＡＣ３１を稼動させない場合には、実際に描画をしなくてもショットの評価が可能になるとともに、実際に描画した場合には記憶装置４０に記憶されたショット情報２１０描画不良が発生した場合の原因究明の一助となる。
【００５１】
以上のような各実施例の構成により、大容量の半導体設計情報の通信を高速に実行し、その設計情報を記憶することができ、かつ複数の装置で該設計情報を参照することが可能なネットワークを有する半導体製造装置が提供できる。
【００５２】
また、半導体設計情報を変換する処理、および補正する処理の結果を記憶する手段を有し、その記憶された処理結果を用いて、描画処理の一時停止および再開が可能な電子線製造装置が提供できる。
【００５３】
また、ステージの移動および電子線照射可能領域に懸かる電子線照射の方法および軌跡に適した記憶形式及び記憶装置の配置が可能な半導体製造装置が提供できる。
【００５４】
また、処理能力および記憶容量に対する要求に対応した、計算機および記憶装置を、半導体製造装置を停止することなく、追加および削除が可能な半導体製造装置が提供できる。
【００５５】
【発明の効果】
記憶装置の接続のための通信路を設けたことにより、装置全体のスループットが向上するとともに、各種データの一元的な管理が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体製造装置の基本構成の一実施例を示す図である。
【図２】本発明の複数計算機の一実施例を示す図である。
【図３】本発明の演算部の並列処理構成の一実施例を示す図である。
【図４】図３の領域を指定して処理するフローを示す図である。
【図５】領域情報を分割して記憶する構成を示す図である。
【図６】図５の領域情報を分割して処理するフローを示す図である。
【図７】領域情報を分割して別の記憶装置に記憶する構成を示す図である。
【図８】図７の領域情報を分割して処理するフローを示す図である。
【図９】領域情報を分割して夫々別の記憶装置に記憶する構成を示す図である。
【図１０】領域情報を分割して処理するフローを示す図である。
【図１１】本発明の設計情報を短冊状に分割した一実施例を示す図である。
【図１２】本発明の設計情報をメッシュ状に分割した一実施例を示す図である。
【図１３】本発明のストライプ描画情報を、領域情報、および該領域に含まれる図形情報の組として記憶した一実施例を示す図である。
【図１４】本発明のストライプ描画情報を、領域情報群と、図形情報群として記憶した一実施例を示す図である。
【図１５】本発明のストレージエリアネットワークをファブリックで構成した一実施例を示す図である。
【図１６】本発明の通信路および通信回線機器を二重化した一実施例を示す図である。
【図１７】本発明の制御部を二重化した一実施例を示す図である。
【図１８】本発明の通信路，通信回線機器、および制御部を二重化した一実施例を示す図である。
【図１９】本発明の装置のクラスタ構成の一実施例を示す図である。
【図２０】本発明のサービスプロバイダとストレージプロバイダに接続した半導体製造装置の一実施例を示す図である。
【図２１】本発明の処理途中結果を記憶することが可能な半導体製造装置の一実施例を示す図である。
【符号の説明】
１０…演算部、２０…制御部、３０…描画部、４０，８０…記憶装置、５０…ストレージエリアネットワーク、６０…ローカルエリアネットワーク、７０…描画データ通信路、１００…分割計算機、１１０…変換計算機、２００…半導体製造情報、２１０…ショット情報、５００…ストライプ描画情報群、６００…サービスプロバイダ、７００…ストレージプロバイダ、２０００…顧客。
【発明の属する技術分野】
本発明は、記憶装置を接続するネットワークを有する処理装置に係り、特に半導体製造に関連する半導体および半導体用マスクの検査装置，製造装置および、それらを用いたシステムに関する。
【０００２】
【従来の技術】
従来、装置内部の接続、および装置間を接続するために、特開２０００−１６４６６７号，特開２０００−１６４６６６号が示すように、イーサネット（登録商標）等の標準ＬＡＮ（ローカルエリアネットワーク）に接続する構成が一般的である。
【０００３】
また、特開平９−１５３４４１号のようにＬＡＮを複数のセグメントにわけて、該セグメント間に処理ステーションを設置し、データのコピーを行うシステムもある。
【０００４】
また、特開平１１−８５３２６号が示すように、ネットワークで複数の計算機を接続し、予め全設計情報をクライアントから複数のサーバに転送するシステムもある。
【０００５】
さらに、特開２００２−１３２９８６号が示すように、インターネットで顧客と製造装置を結ぶシステムもある。
【０００６】
電子線描画装置は、特開昭６３−２０８２１５号に示すように、複数の電子線描画系にそれぞれ描画データ格納用のバッファメモリを接続し、制御用計算機によりこれらの複数のバッファメモリを胸中に管理して描画データ格納部から書くバッファメモリに所要の画像データを記憶するようにして、各電子線描画系の描画領域内に異なる図形を連続して描画する装置であり、また特開平７−307262号が示すような、荷電ビームによる電子線を用いて半導体設計情報であるＣＡＤデータなどに基づいたアパーチャ等を用いて描画する装置である。
【０００７】
ストレージエリアネットワークの従来例としては、ＷＯ００／１８０４９とＷＯ００／１７７６９に記載があるファイバ・チャネルによる接続や、ＷＯ００／２９９５４に記載がある光ファイバによるネットワーク、また、ｉＳＣＳＩ，ｉＦＣＰ，ＦＣＩＰのようにイーサネット（登録商標）による接続や、さらにスイッチ接続や共有バス接続等がある。このようにストレージエリアネットワークは通信デバイスの種類によらない、記憶装置を接続するネットワークの総称であり、ＩＥＥＥ１３９４のようなシリアルバスによる記憶装置の接続，InfiniBand（登録商標）のようなスイッチ型バスによる記憶装置の接続もストレージエリアネットワークとなる。
【０００８】
半導体設計情報の一つであるマスクレイアウトデータは、論理設計メーカで作成され、該マスクレイアウトデータを半導体設計装置で処理することで、マスク（レチクル）が作成される。マスクレイアウトデータは論理設計メーカのローカルな記憶装置に記憶されており、半導体製造装置を有するたとえばマスクショップに渡すためには、磁気テープ等の記憶媒体にコピーを作成し、この記憶媒体をマスクショップが受け取り、ローカルの記憶装置に記憶媒体の内容をコピーして使用していた。
【０００９】
【発明が解決しようとする課題】
上記従来技術は、ネットワークに流れるデータの種類について考慮されておらず、半導体の設計データのひとつである大容量のＣＡＤデータと、各種装置の制御および連携を行うための制御コマンドであるメッセージデータとを、同じネットワークで通信するために、トラフィックが増大してネットワークの通信性能が低下することとなり、システム全体の性能に影響を及ぼしていた。つまり制御コマンドの発行頻度および、該コマンドに対する応答の発生頻度、また大容量データの送受信により、ネットワークのスループットが変化し、装置全体の性能が低下するという問題がある。特に半導体の微細化に伴い、半導体とマスクの設計データ、および検査結果としての画像データが膨大な容量になり、該データを通信するだけでネットワークの帯域を占有してしまい、メッセージデータの送受信にも影響を与えていた。
【００１０】
これを解決する従来技術として、処理を行う複数の計算機に予めすべての設計情報を転送する方法が取られていた。この方法は、接続する計算機数に比例して転送容量が増えるので、転送時に極度のトラフィックを発生させることになる。また該設計情報を受信した複数の計算機は、膨大な設計情報を記憶するための記憶装置を個別に装備する必要があった。
【００１１】
上記従来技術は、半導体の設計情報の基となるＣＡＤデータを電子線描画装置独特の描画データフォーマットに変換し、さらに該描画データフォーマットで表現される図形データをさらに変換，補正等の処理をリアルタイムに実行し、最終的に電子線を照射するところまでを逐次的連続して実行していた。このため、実際に描画を実行する前に、変換処理、および補正処理を個別に行い、該処理の結果を一時的に保持することができなかった。そのため電子線照射にかかる時間、および描画の精度の予測も困難であった。また、途中の処理結果を保持することができないので、処理を一時的に停止させること、および再開させることが困難であった。さらに、同一の設計データを処理する場合でも、はじめから、変換処理，補正処理をやり直す必要があった。
【００１２】
上記従来技術において、オペレーティングシステムが提供する、複数の固定長ブロックの集合によって任意長のデータを実現するファイルシステムにデータを記憶することが多い。該ファイルシステムは、任意のデータに対応する複数の固定長ブロックの関係を保持する管理リストを設けている。しかしながら、大容量のデータに対しては、必要とする固定長ブロックの数が膨大になり、そのため管理リストの容量も膨大となり、記憶装置が実際に記憶できる領域の縮小、および前記データにアクセスするための管理リストの検索処理などによるスループットの低下を招いていた。さらにデータの生成，削除，移動などにより固定長ブロックが記憶装置上で非効率に配置されることによるスループットの低下がおこっていた。
【００１３】
また、上記従来技術の中には、ＬＡＮを複数のセグメントにわけて、該セグメント間に処理ステーションを設置し、データのコピーを行うことでトラフィックの軽減を図ろうとしているものもあるが、該処理ステーションがセグメント間のデータのコピーを行うために、該処理ステーションがシステム全体の性能のボトルネックとなっていた。さらに各セグメントに接続されている記憶装置で、同一のデータをコピーすることにより、データの複製の整合性の管理が非常に複雑になり、システムの運用が困難になるという問題がある。たとえば、半導体検査装置、および半導体製造装置がネットワークで接続されていても、各装置間でデータをやりとりするためにはネットワークを介してデータをコピーしなければならないために、ネットワークが混雑し、システム全体のスループットが低下する。また、それぞれの装置を複数台用意し、該ネットワークに接続して処理の並列化を図る場合でも、データをコピーしなければならないためにネットワークが混雑するとともに、データ授受の構成を管理しなければならず、システムの構築が困難であった。さらに、ネットワークの多くは、システムを停止させずに新たな記憶装置を接続することはできなかった。すなわち記憶装置が満杯になったときに記憶容量の拡大が非常に困難であった。
【００１４】
本発明の目的は、装置全体のスループットを向上するとともに、各種データの一元的な管理を可能とすることである。
【００１５】
【課題を解決するための手段】
本発明は、制御コマンド等の通信と、半導体製造情報等の大容量の情報を通信、もしくは記憶装置を接続するためのネットワークを分離する構成とする。すなわち大容量の通信および、データを記憶する記憶装置を接続するためのネットワークを設けたものである。
【００１６】
また少なくとも演算部，制御部，描画部のいずれか必要な部位の処理結果を記憶および参照する構成とする。すなわち少なくとも演算部，制御部，描画部のいずれかに記憶装置を接続するためのネットワークへのインタフェースを設けたものである。
【００１７】
また記憶装置へ記憶されている処理結果への参照シーケンスを、ステージの移動および電子線照射軌跡に対応させる構成とする。すなわち、描画領域情報とその描画領域内に存在する図形情報を設け、描画領域情報と図形情報を記憶装置にステージの移動および電子線描画軌跡と一致するように記憶装置に記憶するものである。
【００１８】
また記憶装置を、特定の計算機に直接接続しない構成とする。すなわち、計算機および記憶装置を任意に接続可能なネットワークを設け、その記憶装置を複数の計算機で共有する構成とした。
【００１９】
【発明の実施の形態】
図１に、本発明の一実施例を示す。
【００２０】
演算部１０は、半導体設計情報を処理する、少なくとも１つ以上の計算機から構成される。一般に半導体設計情報は、図形情報として記述された、たとえばＧＤＳＩＩなどのＣＡＤデータであることが多く、また、半導体プロセスに依存するセルライブラリ、論理設計情報および回路情報も含まれる。演算部１０では図形演算処理および補正処理を実行するとともに、制御部２０が入力可能な電子線描画装置独自のデータフォーマットに変換する。制御部２０は前記独自データフォーマットを入力とし、描画部３０が入力可能なデータに変換するとともに、電子線照射に懸かる近接効果に対する補正処理や、ウェハを移動するステージの位置に追従するための追従制御および、電子線照射の校正制御などを行う。描画部３０は、制御部２０が出力するデータを入力し、このデータに基づいて電子線を照射する部分である。記憶装置４０は、ストレージエリアネットワーク５０で、演算部１０，制御部２０，描画部３０と結ばれた、半導体設計情報と、演算部１０，制御部２０、および描画部３０が生成する情報を記憶するものである。ローカルエリアネットワーク６０は演算部１０，制御部２０，描画部３０を結ぶものである。描画データ通信路７０は、制御部２０と描画部３０とを接続する通信路である。このようにストレージエリアネットワーク５０で接続することにより、従来演算部１０，制御部２０，描画部３０で従来は廃棄していた情報を記憶することが可能となり、かつ記憶装置４０が従来のように特定の計算機およびローカルエリアネットワーク６０経由で参照する必要がなくなるため、ローカルエリアネットワーク６０のトラフィックの軽減が可能になる。また、従来は記憶装置４０が特定の計算機に直接接続する構成であったので、たとえばＳＣＳＩパラレルインタフェースの場合には、計算機を停止した後に記憶装置４０を増設する必要があったが、本構成では記憶装置４０は特定の計算機に直接接続されないので、必要に応じて記憶装置４０をストレージエリアネットワーク５０に追加および可能になる。なお、記憶装置４０は、物理的な記憶装置、および該物理的な記憶装置が提供する仮想的な記憶装置もしくは記憶領域を意味する。
【００２１】
図２に、本発明の一実施例として、演算部１０および制御部２０がおのおの少なくともひとつの計算機を有する構成を示すものである。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、少なくともひとつの制御計算機１２０を有する構成である。ストレージエリアネットワーク５０を経由することにより、分割計算機１００と、変換計算機１１０と制御計算機１２０は、記憶装置４０にアクセスすることが可能になる。
【００２２】
図３は、図２における演算部１０を、分割計算機１００と、複数の変換計算機１１０で構成した演算部１０と記憶装置４０とストレージエリアネットワーク５０と半導体製造情報２００、部分についての実施例を示すものである。このように分割計算機１００と、複数の変換計算機１１１，１１２，１１３，１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となる。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。また、記憶装置４０は、前述のどの計算機にも直接接続されていないので、たとえば任意の数の変換計算機を追加しても、記憶装置４０を参照することが可能となり、装置全体の処理能力を高めることも可能となる。さらに、任意の計算機が故障した場合にでも、記憶装置４０は該故障した計算機に直接接続されていないので、他の計算機は継続して記憶装置４０にアクセスが可能であり、かつ他の計算機に影響を与えずに、前述の故障した計算機をストレージエリアネットワーク５０から切り離すことが可能となる。
【００２３】
図４は、図３の実施例における処理フローの一例を示したものである。分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ１０）。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する（Ｓ２０）。分割計算機１００は、選択した変換計算機１１０に対して、任意の領域を指定する通信を行う(Ｓ３０）。未処理の分割領域の有無を確認(Ｓ５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する(Ｓ４０)。一方、変換計算機１１１，１１２，１１３，１１４は、任意の領域の指定を受信する（Ｓ６０）。該領域の指定に基づき、変換計算機１１０は、記憶装置４０に記憶されている半導体製造情報２００を参照する（Ｓ７０）。参照した情報を変換する（Ｓ８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ９０）。
【００２４】
図５は、分割計算機１００が、半導体製造情報２００を、複数の領域２０２，２０４，２０６，２０８に分割し、該半導体製造情報２００と同一の記憶装置４０に記憶する一実施例を示したものである。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。このように分割計算機１００と、複数の変換計算機１１１，１１２，１１３，１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となる。このような構成にすることで、記憶装置４０に記憶する情報量が増加するが、半導体製造情報２００へのアクセス競合を回避することが可能となり、装置全体の性能向上が可能となる。
【００２５】
図６は、図５の実施例における処理フローを示したものである。
【００２６】
分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ１１０）。分割計算機１００は、該領域に従って半導体製造情報２００を、領域情報２０２，２０４，２０６，２０８に分割し、記憶装置４０に記憶する（Ｓ１１５）。本実施例では、半導体製造情報２００を四つに分割しているがこの限りではない。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する(S120)。分割計算機１００は、選択した変換計算機１１０に対して、前記領域情報202，２０４，２０６，２０８のいずれかを指定する通信を行う（Ｓ１３０）。未処理の分割領域の有無を確認（Ｓ１５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ１２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する（Ｓ１４０）。一方、変換計算機１１１，１１２，１１３，１１４は、任意の領域情報の指定を受信する（Ｓ１６０）。該領域情報に基づき、変換計算機１１０は、記憶装置４０に記憶されている分割された設計情報２０２，２０４，２０６，２０８の少なくともひとつを参照する(Ｓ１７０)。参照した情報を変換する（Ｓ１８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ１９０）。
【００２７】
図７は、分割計算機１００が、半導体製造情報２００を、複数の領域に分割し、該半導体製造情報２００を記憶する記憶装置４０、と異なる記憶装置４１に記憶する一実施例を示したものである。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。このように分割計算機１００と、複数の変換計算機１１１，１１２，１１３，１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となり、かつ記憶装置４１を設けたことにより、分割計算機１００の処理終了後に半導体製造情報２００を操作しても変換計算機１１０の処理に影響がなくなる。また、記憶装置４０の負荷軽減、および記憶装置４１におけるアクセス競合を回避することが可能となり、分割計算機１００と、変換計算機１１１，１１２，１１３，１１４の並行処理性能を向上させることが可能となる。さらに、分割計算機１００の処理が終了した時点で、半導体製造情報２００は不要となるため削除することができるので、新たな半導体製造情報２００を記憶装置４０に記憶することが可能となる。これにより、分割計算機１００の処理が終了した時点で、半導体製造情報２００を削除し、次処理の設計情報を登録することが可能となるので記憶装置４０を有効に活用することができる。
【００２８】
図８は、図７の実施例における処理フローを示したものである。
【００２９】
分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ２１０）。分割計算機１００は、該領域に従って半導体製造情報２００を、領域情報２０２，２０４，２０６，２０８に分割し、記憶装置４０に記憶する（Ｓ２１５）。本実施例では、半導体製造情報２００を四つに分割しているがこの限りではない。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する(S220)。分割計算機１００は、選択した変換計算機１１０に対して、前記領域情報202，２０４，２０６，２０８のいずれかを指定するとともに記憶装置４１を指定する通信を行う（Ｓ２３０）。未処理の分割領域の有無を確認（Ｓ２５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ２２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する（Ｓ２４０）。一方、変換計算機１１１，１１２，１１３，１１４は、任意の領域情報の指定を受信する（Ｓ２６０）。該領域情報に基づき、変換計算機１１０は、記憶装置４０に記憶されている分割された設計情報２０２，２０４，２０６，２０８の少なくともひとつを参照する（Ｓ２７０）。参照した情報を変換する（Ｓ１８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ２９０）。
【００３０】
図９は、分割計算機１００が、半導体製造情報２００を、複数の領域２０２，２０４，２０６，２０８に分割し、変換計算機１１１，１１２，１１３，１１４それぞれに対応する記憶装置４２，４４，４６，４８に記憶する一実施例を示したものである。本実施例では、変換計算機１１０を４台の変換計算機１１１，１１２，１１３，１１４から構成しているが、４台に制限するものではない。このように分割計算機１００と、複数の変換計算機１１１，１１２,１１３,１１４は、ストレージエリアネットワーク５０を経由して、記憶装置４０に記憶されている半導体製造情報２００を共有することが可能となり、かつ記憶装置４２，４４，４６，４８を設けたことにより、分割計算機１００の処理終了後に半導体製造情報２００を操作しても変換計算機１１０の処理に影響がなくなる。また、変換計算機１１１，１１２，１１３，１１４の分割した半導体設計情報２０２，２０４，２０６，２０８へのアクセスを分離することが可能なので、変換計算機１１１，１１２，１１３，１１４のアクセス性能を向上させ、実質的に変換処理性能をあげることが可能となる。
【００３１】
図１０は、図９の実施例における処理フローを示したものである。分割計算機１００は、記憶装置４０に記憶されている半導体製造情報２００を参照して、任意の領域に分割する（Ｓ３１０）。分割計算機１００は、該領域に従って半導体製造情報２００を、領域情報２０２，２０４，２０６，２０８に分割し、それぞれ記憶装置４２，４４，４６，４８に記憶する(Ｓ３１５)。本実施例では、半導体製造情報２００を四つに分割し、四つの記憶装置に記憶しているがこの限りではない。分割計算機１００は、処理が可能な変換計算機１１１，１１２，１１３，１１４のいずれかを選択する（Ｓ３２０）。分割計算機１００は、選択した変換計算機１１０に対して、前記領域情報２０２，２０４，２０６，２０８と記憶装置４２,４４,４６,４８の組合せのいずれかを指定する通信を行う(Ｓ３３０）。未処理の分割領域の有無を確認（Ｓ３５０）。すべての領域を処理し終わっている場合には終了する。未終了の作業がある場合にはＳ３２０に戻る。処理が可能な変換計算機が無い場合には、変換計算機１１１，１１２，１１３，１１４の終了メッセージの到着を待機する(Ｓ３４０)。一方、変換計算機１１１，１１２,１１３,１１４は、任意の領域情報および記憶装置の指定を受信する(Ｓ３６０)。該領域情報および記憶装置の指定に基づき、変換計算機１１０は、記憶装置４２，４４，４６，４８に記憶されている分割された設計情報２０２，２０４，２０６，２０８の少なくともひとつを参照する（Ｓ３７０）。参照した情報を変換する（Ｓ３８０）。処理が終了すると変換計算機１１０は処理終了のメッセージを分割計算機１００に送信する（Ｓ３９０）。
【００３２】
図１１は、記憶装置４０に記憶されている半導体製造情報２００を短冊状に分割した一実施例を示したものである。短冊状のストライプ情報３０２から３５０は、Ｘ軸方向の分割幅は電子線照射が可能な領域幅たとえば数百マイクロメートル、Ｙ軸方向の長さはステージの移動が可能な範囲たとえば数百ミリメートルに則して決定される。これにより、ステージを連続して稼動しながら電子線を照射するのに合致したストライプ情報になるので、該ストライプ情報へのアクセスの効率がよくなる。
【００３３】
図１２は、記憶装置４０に記憶されている半導体製造情報２００をメッシュ状に分割した一実施例を示したものである。メッシュ状に区切られた情報４１０−４５０は、たとえば、幅，高さともに１mmの固定値とする。これにより図１１に比べて分割された設計情報一つの容量が小さくできるために、変換計算機１１０の処理負荷を軽減することが可能となる。また、Ｙ軸方向の分割が少なくなるため、半導体製造情報２００に収められている半導体部品が分断される確率が低くなるため、全体の電子線描画の精度を向上させることが可能となる。
【００３４】
図１３は、図１１もしくは図１２で示した分割した半導体製造情報２００を変換計算機１１０で処理した結果を、領域情報５０１と、該領域情報が示す領域内に存在する図形情報５０２を対とした微小描画情報５１０とし、該描画情報を電子線照射が効率的に実行できるような照射軌跡になるように、記憶装置８０の論理的アドレス順に記憶したストライプ描画情報５２０の一実施例を示したものである。前記論理アドレスは、たとえばＳＣＳＩディスクドライブのＬＢＡ(Logical Block Address）に相当する。ストライプ描画情報５２０は、図１２の短冊状に分割した領域３０２−３５０の個々に対応がつく。また、ストライプ描画情報５２０は、図１４のメッシュ状に分割した領域４０２−４５０内の任意の組に相当する。たとえば、Ｙ軸方向で組合せた分割領域４０２，４０４，４０６，４０８，４１０である。
【００３５】
このように、領域情報５０１と、該領域情報が示す領域内に存在する図形情報５０２を、連続して記憶装置８０の論理アドレス順に記憶することにより、記憶装置の連続読出しによる性能向上が期待でき、かつ微小描画情報５１０ごとにステージを移動し、そして描画するような、ステップ＆リピート方式の描画の性能向上が可能である。
【００３６】
図１４は、図１１もしくは図１２で示した分割した半導体製造情報２００を変換計算機１１０で処理した結果を、領域情報５０１を電子線照射が効率的に実行できるような照射軌跡になるような順に並べた領域群情報５３０と、該領域情報が示す領域内に存在する図形情報５０２を該領域群情報５３０の並びに合致した図形情報群５４０とし、記憶装置８０の論理的アドレス順に記憶する一実施例を示したものである。ストライプ描画情報５２０は、図１２の短冊状に分割した領域３０２−３５０の個々に対応がつく。また、ストライプ描画情報５２０は、図１４のメッシュ状に分割した領域４０２−４５０内の任意の組に相当する。たとえば、Ｙ軸方向で組合せた分割領域４０２，４０４，４０６，４０８，４１０である。
【００３７】
このように領域情報５０１と、該領域情報が示す領域内に存在する図形情報５０２とを分離し、それぞれを連続して記憶装置８０の論理アドレス順に記憶することにより、記憶装置の連続読出しによる読出し性能の向上が期待できる。また領域群情報５３０を図形情報群５４０よりも先に読出すことにより、ステージ移動速度の最適化処理が可能となるので、ステージを連続して移動させて、かつ電子線描画の偏向も連続して行うような連続描画の性能を向上することが可能である。
【００３８】
図１５は、ストレージエリアネットワーク５０に、スイッチ５１を用いたトポロジーを採用した半導体製造装置の一実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機100と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、少なくともひとつの制御計算機120を有する構成である。
【００３９】
半導体製造情報２００を記憶する記憶装置４０は通信路１０００，ストライプ描画情報群５００を記憶する記憶装置８０は通信路１０１０でスイッチ５１に接続する。分割計算機１００は通信路１０２０，変換計算機１１０は通信路1030,制御計算機１２０は通信路１０４０でスイッチ５１に接続する。以上の接続でストレージエリアネットワーク５０が構成される。
【００４０】
図１６は、ストレージエリアネットワーク５０に、スイッチを用いたトポロジーを採用し、かつ通信路を二重化することで、通信帯域の拡大、および故障回避が可能な半導体製造装置の一実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、少なくともひとつの制御計算機１２０を有する構成である。
【００４１】
半導体製造情報２００を記憶する記憶装置４０は通信路１０００および通信路１０５０，ストライプ描画情報群５００を記憶する記憶装置８０は通信路1010および通信路１０６０でスイッチ５１および５２に接続する。分割計算機１００は通信路１０２０および通信路１０７０，変換計算機１１０は通信路１０３０および通信路１０８０，制御計算機１２０は通信路１０４０および通信路１０９０でスイッチ５１およびスイッチ５２に接続する。以上の接続で二重化されて冗長性をもったストレージエリアネットワーク５０が構成される。
【００４２】
図１７は、制御計算機１２０，１２１で二重化して、記憶装置８０に記憶されている図１１，図１２のストライプ描画情報の集合をアクセスすることで描画部での処理時間待ちを防ぐ一実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、制御計算機１２０，１２１を有する構成である。半導体製造情報２００を記憶する記憶装置４０は通信路１０００，ストライプ描画情報群５００を記憶する記憶装置８０は通信路１０１０でスイッチ５１に接続する。分割計算機１００は通信路１０２０、変換計算機１１０は通信路1030、制御計算機１２０は通信路１０４０、制御計算機１２１は通信路１１００でスイッチ５１に接続する。以上の接続でストレージエリアネットワーク５０が構成される。制御計算機１２０は、通信路１０４０、およびスイッチ５１、および通信路１０１０を経由して記憶装置８０にアクセスし、該記憶装置に格納されているストライプ描画情報群５００の一ストライプ分の描画情報を処理する。この処理結果は通信路７０を経由して描画部３０に転送されて、描画される。制御計算機１２０の処理を行い、描画部３０が電子線描画している時間は、制御計算機１２１が次のストライプ分の描画情報の処理が可能である。そこで、制御計算機１２１は制御計算機１２０と同様に、通信路１１００、およびスイッチ５１、および通信路１０１０を経由して記憶装置８０にアクセスし、該記憶装置に格納されている未処理のストライプ描画情報群５００を処理することが可能である。このように制御計算機１２０および制御計算機１２１が交互に処理を先に実行することで、装置全体の性能を向上させることができる。
【００４３】
図１８は、図１６および図１７における記憶装置８０のアクセス競合回避、およびスループットを向上することを目的に、記憶装置の二重化を行った実施例である。演算部１０は、前記半導体製造情報を任意の領域に分割する処理を行う少なくともひとつの分割計算機１００と、前記任意の領域に分割された半導体製造情報を処理する少なくともひとつの変換計算機１１０とを有し、制御部２０は、二つの制御計算機１２０，１２１を有する構成である。半導体製造情報２００を記憶する記憶装置４０は通信路１０００および通信路１０５０、ストライプ描画情報群５００を記憶する記憶装置８０は通信路１０１０および通信路１０６０、ストライプ処理結果５０１を記憶する記憶装置８１は通信路１０１１および通信路１０５１でスイッチ５１および５２に接続する。分割計算機１００は通信路１０２０および通信路１０７０、変換計算機１１０は通信路１０３０および通信路１０８０、制御計算機１２０は通信路１０４０および通信路１０９０、制御計算機１２１は通信路１１００でスイッチ５１およびスイッチ５２に接続する。以上の接続で二重化されて冗長性をもったストレージエリアネットワーク５０が構成される。
【００４４】
たとえば、記憶装置８０を制御計算機１２０、記憶装置８１を制御計算機121、に対応づける場合において、変換計算機１１０は、通信路１０８０，スイッチ５１，通信路１０１０を経由して処理結果を記憶装置８０に記憶し、制御計算機１２０は、通信路１０４０，スイッチ５２，通信路１０６０を経由して記憶装置８０から、ストライプ処理結果５０１を読出すことが可能である。また、変換計算機１１０は、通信路１０３０，スイッチ５２，通信路１０６１を経由して処理結果を記憶装置８１に記憶し、制御計算機１２１は、通信路１０９０，スイッチ５１，通信路１０１１を経由して記憶装置８１から、ストライプ処理結果５０１を読出すことが可能である。
【００４５】
以上のように、変換計算機１１０の記憶装置８０への記憶と、制御計算機120の記憶装置８０へのアクセスと、変換計算機１１０の記憶装置８１への記憶と、制御計算機１２１の記憶装置８１へのアクセスが異なった経路をとおる構造にすることで、記憶装置８０，８１および制御計算機１２０，１２１間でのアクセス競合を排除できるため、システム全体の性能の向上が可能となる。
【００４６】
図１９は、ストライプ描画情報群５００を記憶する記憶装置８０以降の構成を多重化した一実施例である。ストライプ描画情報群５００を記憶する記憶装置８０は、ストレージエリアネットワーク５０に接続されている。制御部２０は少なくともひとつの計算機１２０を有し、描画部３０と通信路７０で接続されている。また制御部２１は少なくともひとつの計算機１２１を有し、描画部３１と通信路７１で接続されている。制御部２０と、描画部３０と、制御部２１と描画部３１は、前記ストレージエリアネットワーク５０に接続しており、ストライプ描画情報群５００にアクセスすることが可能である。このように、前記制御部と描画部の組合せを複数用意して、ストレージエリアネットワーク５０に接続することよって、同一のストライプ描画情報群５００に対する描画時間を短縮することが可能となる。なお、図１８のように、記憶装置８１および、制御計算機１２１に相当する計算機を追加した経路の多重系を組合せることで、高速化が可能となり、さらに描画時間を短縮することが可能である。
【００４７】
図２０は、前記演算部１０の、分割計算機１００および変換計算機１１０を、複数の計算機を有し貸し出しおよび管理を業務とするサービスプロバイダ６００の計算機とし、さらに複数の記憶装置を有し貸し出しおよび管理を業務とするストレージプロバイダ７００の記憶装置を、前記設計情報を記憶する記憶装置４０、および前記ストライプ描画情報を記憶する記憶装置８０および８１として利用することとし、ルータまたブリッジ６４経由でインターネット６２、もしくは専用回線等の通信路３２、とで複数の経路で、制御部２０および描画部３０と接続する構成である。記憶装置８１は、記憶装置８０のバックアップであり、かつ通信路３２の通信帯域が狭い場合に対応するための記憶装置４０，記憶装置８０のローカルコピーもしくは使用頻度が高い情報を記憶する記憶装置である。このようにすることで、半導体製造装置は制御部２０および描画部３０のみを半導体製造の現場にすることが可能となり、クリーンルーム内での設置面積を削減することが可能となる。装置の顧客である半導体製造装置ユーザ、もしくは半導体製造装置ユーザの顧客２０００は、何らかの手段でインターネット６２もしくはストレージエリアネットワーク５０に接続することで、サービスプロバイダ６００の計算機，ストレージプロバイダ７００の記憶装置、および制御部２０，描画部３０を使用することが可能となる。顧客２０００を論理設計メーカとした場合、記憶装置４０を、半導体設計データの一種であるマスクレイアウトデータを、ストレージエリアネットワーク５０，３２もしくはインターネット６２を経由して共有することが可能になり、マスクレイアウトデータを一元的に管理および保管することが可能になる。従来、顧客と装置ユーザの間で時間を要していた半導体製造情報２００の授受がなくなるとともに、両者で半導体製造情報２００相当の容量の記憶装置を所有する必要がなくなる。
【００４８】
半導体製造装置は実質的に制御部２０および描画部３０となるため、サービスプロバイダ６００、およびストレージプロバイダ７００の設備を活用することで、少ない投資で設備の運用効果を向上させることが可能となる。
【００４９】
図２１は、電子線照射のショット情報を記憶装置に記憶する本発明の一実施例を示すものである。演算部１０は、少なくとも一つの分割計算機１００と、少なくとも一つの変換計算機１１０を有し、ストレージエリアネットワーク５０とローカルエリアネットワーク６０に接続されている。制御部２０は、少なくとも一つの制御計算機１２０と、ストライプ描画情報に含まれる図形情報を電子線で描画できる基本的な図形に分解する分解ユニット１２５と、電子線照射における近接効果に対する補正を行う近接補正ユニット１２６と、電子線照射における位置等の校正を行う校正ユニットと、ステージ３２の移動に追従して電子線照射の偏向に関与する追従ユニット１４２を有し、ストレージエリアネットワーク５０とローカルエリアネットワーク６０に接続されている。描画部３０は、描画データ通信路７０によって送られてきたディジタルデータをアナログデータに変換し偏向器等を制御するＤＡＣ３１，マスクもしくはウェハを移動させるステージ３２、およびＤＡＣ３１に入力されるディジタルデータをストレージエリアネットワーク５０のプロトコルに変換するブリッジ３３を有し、ストレージエリアネットワーク５０とローカルエリアネットワーク６０に接続されている。
【００５０】
このような構成にすることにより、分解ユニット１２５，近接ユニット１２６，校正ユニット１４０の処理結果を一時的に記憶装置４０に記憶することが可能となり、処理を一旦停止させた後に、前記一時的に記憶された結果をもとに処理を継続することが可能となった。また、ブリッジ３３を設けて、電子線の照射のショット情報２１０を記憶装置４０に格納することにより、ＤＡＣ３１を稼動させない場合には、実際に描画をしなくてもショットの評価が可能になるとともに、実際に描画した場合には記憶装置４０に記憶されたショット情報２１０描画不良が発生した場合の原因究明の一助となる。
【００５１】
以上のような各実施例の構成により、大容量の半導体設計情報の通信を高速に実行し、その設計情報を記憶することができ、かつ複数の装置で該設計情報を参照することが可能なネットワークを有する半導体製造装置が提供できる。
【００５２】
また、半導体設計情報を変換する処理、および補正する処理の結果を記憶する手段を有し、その記憶された処理結果を用いて、描画処理の一時停止および再開が可能な電子線製造装置が提供できる。
【００５３】
また、ステージの移動および電子線照射可能領域に懸かる電子線照射の方法および軌跡に適した記憶形式及び記憶装置の配置が可能な半導体製造装置が提供できる。
【００５４】
また、処理能力および記憶容量に対する要求に対応した、計算機および記憶装置を、半導体製造装置を停止することなく、追加および削除が可能な半導体製造装置が提供できる。
【００５５】
【発明の効果】
記憶装置の接続のための通信路を設けたことにより、装置全体のスループットが向上するとともに、各種データの一元的な管理が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体製造装置の基本構成の一実施例を示す図である。
【図２】本発明の複数計算機の一実施例を示す図である。
【図３】本発明の演算部の並列処理構成の一実施例を示す図である。
【図４】図３の領域を指定して処理するフローを示す図である。
【図５】領域情報を分割して記憶する構成を示す図である。
【図６】図５の領域情報を分割して処理するフローを示す図である。
【図７】領域情報を分割して別の記憶装置に記憶する構成を示す図である。
【図８】図７の領域情報を分割して処理するフローを示す図である。
【図９】領域情報を分割して夫々別の記憶装置に記憶する構成を示す図である。
【図１０】領域情報を分割して処理するフローを示す図である。
【図１１】本発明の設計情報を短冊状に分割した一実施例を示す図である。
【図１２】本発明の設計情報をメッシュ状に分割した一実施例を示す図である。
【図１３】本発明のストライプ描画情報を、領域情報、および該領域に含まれる図形情報の組として記憶した一実施例を示す図である。
【図１４】本発明のストライプ描画情報を、領域情報群と、図形情報群として記憶した一実施例を示す図である。
【図１５】本発明のストレージエリアネットワークをファブリックで構成した一実施例を示す図である。
【図１６】本発明の通信路および通信回線機器を二重化した一実施例を示す図である。
【図１７】本発明の制御部を二重化した一実施例を示す図である。
【図１８】本発明の通信路，通信回線機器、および制御部を二重化した一実施例を示す図である。
【図１９】本発明の装置のクラスタ構成の一実施例を示す図である。
【図２０】本発明のサービスプロバイダとストレージプロバイダに接続した半導体製造装置の一実施例を示す図である。
【図２１】本発明の処理途中結果を記憶することが可能な半導体製造装置の一実施例を示す図である。
【符号の説明】
１０…演算部、２０…制御部、３０…描画部、４０，８０…記憶装置、５０…ストレージエリアネットワーク、６０…ローカルエリアネットワーク、７０…描画データ通信路、１００…分割計算機、１１０…変換計算機、２００…半導体製造情報、２１０…ショット情報、５００…ストライプ描画情報群、６００…サービスプロバイダ、７００…ストレージプロバイダ、２０００…顧客。
Claims (15)
- 半導体設計情報を処理する少なくともひとつの計算機を有する演算部と、
該半導体設計情報の処理の結果に従って電子の照射を制御する制御部と、
該制御部の指示に従って電子の照射を行う描画部を有する半導体製造装置において、
少なくともひとつ以上の記憶装置を有し、
該ひとつ以上の記憶装置に対して、該記憶装置の管理が可能なストレージエリアネットワークを介して前記演算部と、前記制御部と、前記描画部とがそれぞれ通信を可能とし、かつ、前記ストレージエリアネットワークは前記記憶装置に対して前記演算部と、前記制御部と、前記描画部が生成する情報を記憶させることを特徴とする半導体製造装置。 - 請求項１の半導体製造装置において、
前記演算部が、半導体設計情報を複数の領域に分割する処理を行う少なくとも１つの計算機と、該分割された領域に懸かる情報を処理する少なくとも１つの計算機と、前記情報を処理した結果をさらに処理する少なくとも１つの計算機とを有することを特徴とする半導体製造装置。 - 請求項２の半導体製造装置において、
半導体設計情報を複数の領域に分割する計算機が、該分割された領域を示す情報を、少なくとも１つの計算機に指示し、該指示を受けた夫々の計算機が前記半導体設計情報を参照し、前記分割された領域に懸かる情報を処理することを特徴とする半導体製造装置。 - 請求項２の半導体製造装置において、
半導体設計情報を複数の領域に分割する計算機が、複数の分割設計情報を生成し、該分割設計情報を、前記分割された領域に懸かる情報を処理する計算機に指示し、指示を受けた夫々の計算機が前記分割設計情報を参照し、分割設計情報に懸かる情報を処理することを特徴とする半導体製造装置。 - 請求項２の半導体製造装置において、
半導体設計情報を、ウェハを搭載して移動するステージの稼動範囲、および電子線を照射可能な偏向領域に応じて分割し、該分割された領域に懸かる情報を処理する少なくとも１つの計算機が、前記描画部が電子の照射が効率的に実行できるような描画軌跡をとる描画情報を生成することを特徴とする半導体製造装置。 - 請求項２の半導体製造装置において、
半導体設計情報を、任意の幅のメッシュに分割し、該分割された領域に懸かる情報を処理する少なくとも１つの計算機が、前記描画部が電子の照射が効率的に実行できるような描画軌跡をとる描画情報を生成することを特徴とする半導体製造装置。 - 請求項５の半導体製造装置において、
前記描画部が電子の照射が効率的に実行できるような描画軌跡の順に従って、前記記憶装置を線形な論理空間として、描画情報を記憶することを特徴とする半導体製造装置。 - 請求項６の半導体製造装置において、
前記描画部が電子の照射が効率的に実行できるような描画軌跡の順に従って、前記記憶装置を線形な論理空間として、描画情報を記憶することを特徴とする半導体製造装置。 - 請求項５の半導体製造装置において、
前記描画情報を、領域を示す領域情報と、該領域情報に含まれる図形を示す図形情報で表し、領域情報と該領域情報に対応する図形情報の組を微小描画情報として、該微小描画情報を前記描画部が電子の照射が効率的に実行できるようにならべて出力して、描画情報を生成することを特徴とする半導体製造装置。 - 請求項６の半導体製造装置において、
前記描画情報を、領域を示す領域情報と、該領域情報に含まれる図形を示す図形情報で表し、領域情報と該領域情報に対応する図形情報の組を微小描画情報として、該微小描画情報を前記描画部が電子の照射が効率的に実行できるようにならべて出力して、描画情報を生成することを特徴とする半導体製造装置。 - 請求項５の半導体製造装置において、
前記描画情報を、領域を示す領域情報と、該領域情報に含まれる図形を示す図形情報で表し、前記描画部が電子の照射が効率的に実行できるような順序で、領域情報の列を出力し、かつ該領域情報の列に対応する図形情報の列を出力して、描画情報を生成することを特徴とする半導体製造装置。 - 請求項６の半導体製造装置において、
前記描画情報を、領域を示す領域情報と、該領域情報に含まれる図形を示す図形情報で
表し、前記描画部が電子の照射が効率的に実行できるような順序で、領域情報の列を出力し、かつ該領域情報の列に対応する図形情報の列を出力して、描画情報を生成することを特徴とする半導体製造装置。 - 請求項２の半導体製造装置において、
前記情報を処理した結果を記憶装置に記憶し、前記制御部と前記描画部の構成を、複数設けることにより、各構成が並列に処理を実行できることを特徴とする半導体製造装置。 - 請求項１の半導体製造装置において、
ストレージプロバイダが管理する少なくとも１つの記憶装置と、
サービスプロバイダが管理する少なくとも１つの計算機とを有し、
前記制御部と前記描画部とを、前記記憶装置を接続する通信路、もしくは前記記憶装置を接続するためのプロトコルの通過が可能な通信路で接続して構成することを特徴とする半導体製造装置。 - 請求項１の半導体製造装置において、
前記描画部が使用する電子線照射のショット情報を記憶装置に記憶することで、実際に電子線を照射するまえに描画状態の確認が可能なことを特徴とする半導体製造装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241294A JP4078150B2 (ja) | 2002-08-22 | 2002-08-22 | 半導体製造装置 |
| TW092112332A TWI230400B (en) | 2002-08-22 | 2003-05-06 | Semiconductor manufacturing device |
| US10/625,887 US6941186B2 (en) | 2002-08-22 | 2003-07-23 | Semiconductor manufacturing apparatus |
| DE10337509A DE10337509B4 (de) | 2002-08-22 | 2003-08-14 | Gerät zur Herstellung von Halbleitern |
| KR1020030057804A KR100553282B1 (ko) | 2002-08-22 | 2003-08-21 | 반도체 제조 장치 |
| US11/186,455 US7027888B2 (en) | 2002-08-22 | 2005-07-21 | Semiconductor manufacturing apparatus |
| US11/371,677 US7218985B2 (en) | 2002-08-22 | 2006-03-08 | Semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241294A JP4078150B2 (ja) | 2002-08-22 | 2002-08-22 | 半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004079921A JP2004079921A (ja) | 2004-03-11 |
| JP4078150B2 true JP4078150B2 (ja) | 2008-04-23 |
Family
ID=31884543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241294A Expired - Fee Related JP4078150B2 (ja) | 2002-08-22 | 2002-08-22 | 半導体製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6941186B2 (ja) |
| JP (1) | JP4078150B2 (ja) |
| KR (1) | KR100553282B1 (ja) |
| DE (1) | DE10337509B4 (ja) |
| TW (1) | TWI230400B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4078150B2 (ja) * | 2002-08-22 | 2008-04-23 | 株式会社日立ハイテクノロジーズ | 半導体製造装置 |
| US7343583B2 (en) * | 2004-07-09 | 2008-03-11 | Kla-Tencor Technologies Corporation | System and method for searching for patterns of semiconductor wafer features in semiconductor wafer data |
| JP4814716B2 (ja) * | 2006-07-26 | 2011-11-16 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| JP5139658B2 (ja) * | 2006-09-21 | 2013-02-06 | 株式会社ニューフレアテクノロジー | 描画データ処理制御装置 |
| JP5486163B2 (ja) * | 2008-03-19 | 2014-05-07 | 株式会社ニューフレアテクノロジー | 描画システム及び描画装置のパラメータ監視方法 |
| US8073559B2 (en) * | 2008-06-19 | 2011-12-06 | Varian Semiconductor Equipment Associates, Inc. | Material transport systems using autonomous controls |
| JP2010204940A (ja) * | 2009-03-03 | 2010-09-16 | Fujitsu Ltd | リンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラム |
| CN103649836B (zh) * | 2011-04-22 | 2016-09-28 | 迈普尔平版印刷Ip有限公司 | 用于光刻机器群集的网络架构和协议 |
| JP5805868B2 (ja) | 2011-07-11 | 2015-11-10 | マッパー・リソグラフィー・アイピー・ビー．ブイ． | ターゲットの位置データを格納するためのリソグラフィシステムおよび方法 |
| JP5463429B2 (ja) * | 2013-05-08 | 2014-04-09 | 株式会社ニューフレアテクノロジー | 荷電粒子描画システム及び荷電粒子描画装置のパラメータ監視方法 |
| JP6998119B2 (ja) | 2017-03-29 | 2022-01-18 | 三菱重工業株式会社 | プラント評価システム、プラント評価方法及びプログラム |
| JP6973956B2 (ja) * | 2019-07-04 | 2021-12-01 | 株式会社Kokusai Electric | 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0169561A3 (en) * | 1984-07-26 | 1987-04-22 | The Perkin-Elmer Corporation | Control strategy for microlithography instrument |
| JPS63208215A (ja) | 1987-02-25 | 1988-08-29 | Hitachi Ltd | 電子線描画装置 |
| JP2000164666A (ja) | 1992-03-06 | 2000-06-16 | Hitachi Ltd | 検査システム、解析ユニット及び電子デバイスの製造方法 |
| JP3159810B2 (ja) * | 1992-11-30 | 2001-04-23 | 株式会社日立製作所 | 電子線描画方法及びその装置 |
| JP3910647B2 (ja) | 1994-03-15 | 2007-04-25 | 株式会社東芝 | 荷電ビーム描画方法及び描画装置 |
| US5696689A (en) * | 1994-11-25 | 1997-12-09 | Nippondenso Co., Ltd. | Dispatch and conveyer control system for a production control system of a semiconductor substrate |
| JP3892493B2 (ja) | 1995-11-29 | 2007-03-14 | 大日本スクリーン製造株式会社 | 基板処理システム |
| US5621216A (en) * | 1996-04-26 | 1997-04-15 | International Business Machines Corporation | Hardware/software implementation for multipass E-beam mask writing |
| US5890219A (en) * | 1996-11-27 | 1999-03-30 | Emc Corporation | Redundant writing of data to cached storage system |
| US5890207A (en) * | 1996-11-27 | 1999-03-30 | Emc Corporation | High performance integrated cached storage device |
| US5884055A (en) * | 1996-11-27 | 1999-03-16 | Emc Corporation | Method and apparatus including a shared resource and multiple processors running a common control program accessing the shared resource |
| US5838566A (en) * | 1996-12-10 | 1998-11-17 | Advanced Micro Devices | System and method for managing empty carriers in an automated material handling system |
| JP3959159B2 (ja) | 1997-09-04 | 2007-08-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理システム用拡張ユニット、拡張ユニットに搭載される情報処理システム、及び情報処理システムの制御方法 |
| US6151331A (en) | 1998-09-23 | 2000-11-21 | Crossroads Systems, Inc. | System and method for providing a proxy FARP for legacy storage devices |
| US6199112B1 (en) | 1998-09-23 | 2001-03-06 | Crossroads Systems, Inc. | System and method for resolving fibre channel device addresses on a network using the device's fully qualified domain name |
| EP1131719A4 (en) | 1998-11-14 | 2007-10-31 | Mti Tech Corp | ILLUSTRATION OF LOGICAL UNITS IN A STORAGE AREA NETWORK |
| JP2001257141A (ja) * | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | プロセス制御装置およびプロセス制御方法 |
| JP2002132986A (ja) | 2000-10-18 | 2002-05-10 | Canon Inc | 情報提供方法及び情報提供システム |
| JP4078150B2 (ja) * | 2002-08-22 | 2008-04-23 | 株式会社日立ハイテクノロジーズ | 半導体製造装置 |
-
2002
- 2002-08-22 JP JP2002241294A patent/JP4078150B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-06 TW TW092112332A patent/TWI230400B/zh not_active IP Right Cessation
- 2003-07-23 US US10/625,887 patent/US6941186B2/en not_active Expired - Fee Related
- 2003-08-14 DE DE10337509A patent/DE10337509B4/de not_active Expired - Fee Related
- 2003-08-21 KR KR1020030057804A patent/KR100553282B1/ko not_active IP Right Cessation
-
2005
- 2005-07-21 US US11/186,455 patent/US7027888B2/en not_active Expired - Fee Related
-
2006
- 2006-03-08 US US11/371,677 patent/US7218985B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10337509B4 (de) | 2007-09-06 |
| US7027888B2 (en) | 2006-04-11 |
| US20060155414A1 (en) | 2006-07-13 |
| TW200407953A (en) | 2004-05-16 |
| US7218985B2 (en) | 2007-05-15 |
| JP2004079921A (ja) | 2004-03-11 |
| TWI230400B (en) | 2005-04-01 |
| US20040125355A1 (en) | 2004-07-01 |
| US20050270857A1 (en) | 2005-12-08 |
| US6941186B2 (en) | 2005-09-06 |
| KR100553282B1 (ko) | 2006-02-22 |
| KR20040018174A (ko) | 2004-03-02 |
| DE10337509A1 (de) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218985B2 (en) | Semiconductor manufacturing apparatus | |
| US7526352B2 (en) | Semiconductor production system | |
| JP5001563B2 (ja) | 荷電粒子線描画データの作成方法 | |
| WO2011027775A1 (ja) | 分散ストレージシステム、分散ストレージ方法および分散ストレージ用プログラムとストレージノード | |
| KR20020012539A (ko) | 공유된 디스크 어레이 관리 기능을 구현하기 위한 방법 및시스템 | |
| US9594612B2 (en) | System and method of a hardware shadow for a network element | |
| US9678667B2 (en) | Techniques for maintaining device coordination in a storage cluster system | |
| US9804940B2 (en) | Techniques for maintaining device coordination in a storage cluster system | |
| JP2015097349A (ja) | 送信装置、通信制御方法及び通信システム | |
| CN110058787A (zh) | 用于写入数据的方法、设备和计算机程序产品 | |
| WO2021012169A1 (zh) | 一种提高存储系统可靠性的方法和相关装置 | |
| JP2006058960A (ja) | 冗長構成のサーバシステムにおける同期化方法及びシステム | |
| JP5469022B2 (ja) | 計算機システム、計算機間メモリコピー方法、及びスイッチ | |
| Wang et al. | An asynchronous entanglement distribution protocol for quantum networks | |
| WO2016088372A1 (ja) | アクセス装置、マイグレーション装置、分散ストレージシステム、アクセス方法及びコンピュータ読み取り可能記録媒体 | |
| WO2002008929A2 (en) | High-availability shared-memory system | |
| JP4679178B2 (ja) | 通信装置及びメモリ装置 | |
| CN116155594B (zh) | 一种网络异常节点的隔离方法及系统 | |
| US20230401010A1 (en) | Storage system and data layout conversion method in storage system | |
| JP5022951B2 (ja) | 半導体製造システム | |
| JP2005250519A (ja) | ２重化システム | |
| JP2007141883A (ja) | 半導体製造システム | |
| JP2000134650A (ja) | システムファイルの入れ替え方法及びこれを利用した交換システム | |
| JP2005043940A (ja) | 計算機システム | |
| JP2011187023A (ja) | 冗長構成による二重化システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |