JP2005250519A - 2重化システム - Google Patents

2重化システム Download PDF

Info

Publication number
JP2005250519A
JP2005250519A JP2004055662A JP2004055662A JP2005250519A JP 2005250519 A JP2005250519 A JP 2005250519A JP 2004055662 A JP2004055662 A JP 2004055662A JP 2004055662 A JP2004055662 A JP 2004055662A JP 2005250519 A JP2005250519 A JP 2005250519A
Authority
JP
Japan
Prior art keywords
control
fcs
duplex system
standby
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004055662A
Other languages
English (en)
Inventor
Akiomi Kadota
章臣 門田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2004055662A priority Critical patent/JP2005250519A/ja
Publication of JP2005250519A publication Critical patent/JP2005250519A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

【課題】 制御側の制御部がI/O装置への出力処理を完了するまで待機側制御部は待っていなければならず、システムの効率的な運用が出来なかったという課題を解決する。
【解決手段】 制御側の制御部と待機側の制御部を入出力処理のタイミングで同期化し、かつ制御装置とI/O装置間の経路を動的に切り換えることによって、制御側制御部と待機側制御部でI/O装置への出力処理を分担させるようにした。制御側制御部が出力処理を行っている間余剰資源となっていた待機側制御部に書き込み処理を行わせることにより、システムのパフォーマンスを向上させることができる。
【選択図】 図1

Description

本発明は、2重化されたシステムにおいて、待機側の装置を用いることによりI/O装置へのデータ書き込みを高速化することができる2重化システムに関するものである。
図4に2重化された制御システムの構成を示す。図4において、制御側FCS(Field Control Station)71と待機側FCS72とで2重化システムが構成されている。これら制御側FCS71内の記憶装置711と待機側FCS72内の記憶装置721は、FCS間インターフェイス73によって相互に参照および設定が出来るようにされている。FCSは制御部である。
制御側FCS71には2つのI/Oバスインターフェイス712および713が内蔵されている。I/Oバスインターフェイス712は通信バス81を介してノードマスター82、84に、I/Oバスインターフェイス713は通信バス81を介してノードマスター83、85に接続されている。
待機側FCS72にも2つのI/Oバスインターフェイス722および723が内蔵されている。I/Oバスインターフェイス722は通信バス81を介してノードマスター82、84に、I/Oバスインターフェイス723は通信バス81を介してノードマスター83、85に接続されている。
ノードマスター82は通信バス91を介してI/O装置92〜95に接続されている。同様に、ノードマスター83も通信バス91を介してI/O装置92〜95に接続されている。また、ノードマスター84,85は、通信バス91を介してI/O装置96〜99に接続されている。
このような構成において、制御側FCS71がI/O装置98に、待機側FCS72がI/O装置99に同時にアクセスしようとすると、ノードマスター85でアクセスフレームの衝突が発生し、どちらのFCSも共にI/O装置98,99に書き込みを行うことができない。
そのため、制御側FCS71のみ制御アプリケーションの演算結果をI/O装置92〜99に出力して、アクセスフレームの衝突を避けるようにしている。制御側FCS71は制御権を保持しているという。待機側FCS72は制御側FCS71と同じ動作を行っており、制御側FCS71に異常が発生したときに制御権を獲得して制御側FCSとして動作する。
待機側FCS72もI/O装置への書き込みを行うことができる2重化システムも存在する。この場合、制御側FCS71はノードマスター84を用いてI/O装置98にアクセスし、待機側FCS72はノードマスター85を用いてI/O装置99にアクセスする。すなわち、I/O装置への書き込み時に衝突しないような経路を選択してI/O装置に書き込みを行うようにする。
特開2003−186692号公報
しかし、このような2重化システムには、次のような課題があった。制御側FCS71にのみI/O装置92〜99への書き込みを許可する構成の2重化システムでは、制御側FCS71が書き込み処理を完了するまで、待機側FCS72は制御アプリケーション内の出力処理を開始したコンテキストで待機していなければならない。そのため、待機側FCS72の資源が余剰になって、全体のパフォーマンスが低下してしまうという課題があった。
また、アクセスフレームが衝突しないような経路を選択することにより、待機側FCS72がI/O装置への書き込みを許可する構成の2重化システムでは、I/O装置への出力処理を行う度に、制御側FCS71と待機側FCS72との間でどの経路を使用するかを通知して相互排他となる経路を選択しなければならず、制御が複雑になるという課題があった。
既存の同期通信の仕組みを利用することによって、この複雑さはある程度回避することはできる。しかし、制御側FCS71のみが全てのI/O装置への書き込み処理を行う場合に比べてそれほど効率の改善を行うことが出来ないという課題もあった。
従って本発明が解決しようとする課題は、待機側制御部の余剰資源を有効に活用することによって、システム全体のパフォーマンスを改善することができる2重化システムを提供することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
複数のI/O装置と、
入出力処理のタイミングで同期して動作する複数の制御部で2重化され、前記複数のI/O装置への書き込みを前記複数の制御部で分担して処理する制御装置と、
前記制御装置および前記複数のI/O装置を接続し、多重化された通信路と、
を具備するようにしたものである。出力処理を効率化できる。
請求項2記載の発明は、請求項1記載の発明において、
前記通信路は、全経路の交差ポイントにおいて、データ交換の度に経路を動的に切り換えるように構成され、経路上での出力処理を並列的に行えるようにしたものである。出力処理を効率化できる。
請求項3記載の発明は、請求項1若しくは請求項2記載の発明において、
前記制御部はフィールドコントロールステーションであることを特徴としたものである。プロセス制御装置に適用できる。
請求項4記載の発明は、請求項1若しくは請求項2記載の発明において、
前記制御装置はフォールトトレラントサーバであることを特徴としたものである。無停止システムに適用できる。
請求項5記載の発明は、請求項1若しくは請求項4いずれかに記載の発明において、
前記I/O装置はフィールド機器であることを特徴としたものである。プロセス制御装置に適用できる。
請求項6記載の発明は、請求項1若しくは請求項5いずれかに記載の発明において、
前記I/O装置はサーバであることを特徴としたものである。ネットワークシステムに適用できる。
請求項7記載の発明は、請求項1若しくは請求項6いずれかに記載の発明のおいて、
前記複数の制御部に前記I/O装置のいずれの書き込み処理を分担させるかは、前記I/O装置の物理的な配置に従って決定するようにしたものである。効率的な分担ができる。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
2重化システムにおいて、待機側の制御部を含む複数の制御部にI/O装置への書き込み処理を分担させるようにした。
これまで余剰資源となっていた待機側の制御部に出力処理を行わせることにより制御側制御部と待機側制御部で並行処理が可能になる。そのため、主力処理に要する時間が短縮され、システム全体のパフォーマンスを向上させることができるという効果がある。
また、通信路中の交差ポイントで動的な経路選択を行うことにより、異なるポイント間のデータ交換であれば重畳して出力処理を行うことが出来るという効果もある。さらに、同期ポイントにおける出力処理に要する時間を短縮することができるので、結果としてシステム全体のパフォーマンスを向上させることができるという効果もある。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る2重化システムの一実施例を示す構成図である。図1において、11は制御側FCS(Field Control Station)であり、記憶装置111およびネットワークインターフェイス112,113を内蔵している。12は待機側FCSであり、記憶装置121およびネットワークインターフェイス122、123を内蔵している。13はFCS間インターフェイスである。記憶装置111と121は、このFCS間インターフェイス13を介して相互にデータの参照および設定ができる。
23〜26はスイッチングハブに相当するノードマスターである。これらノードマスター23〜26内にはそれぞれスイッチ231,241,251、261が内蔵され、内部の経路を切り換えることが出来るようになっている。
制御側FCS11内のネットワークインターフェイス112は、通信バス14を介してノードマスター23および25に接続されている。同様に、ネットワークインターフェイス113は通信バス14を介してノードマスター24と26に接続されている。
待機側FCS12内のネットワークインターフェイス122は、通信バス14を介してノードマスター23および25に接続されている。同様に、ネットワークインターフェイス123は通信バス14を介してノードマスター24と26に接続されている。
31〜38はI/O装置である。I/O装置31〜34は通信バス27を介してノードマスター23と24に接続されている。また、I/O装置35〜38は通信バス27を介してノードマスター25と26に接続されている。
この2重化システムでは、通信バス14と27をはじめ、全ての経路は2重化されている。また、経路が交差する部位では、入出力処理に伴うデータ交換が同一経路上に発生しないように、動的に切り換えることができるようになっている。スイッチ231,241,251、261はこの切り換えに用いられる。すなわち、制御側FCS11と待機側FCS12がそれぞれ異なるI/O装置をアクセスしている限りは、同時にアクセスしても経路が異なるためにデータの衝突が発生することはない。
また、制御側FCS11と待機側FCS12との間で、制御アプリケーションの実行がI/O装置への入出力処理のタイミングで同期化されているものとする。このタイミングを同期ポイントと呼ぶ。
この同期ポイントでは、制御側FCS11と待機側FCS12で実行される制御アプリケーションへの入出力データおよび制御演算結果がメモリ上で等価になっている。これを可能にするために、FCS間インターフェイス13を用いて記憶装置111と121の間で相互にデータの参照、設定が出来るようにされている。
図1に示した構成の2重化システムでは、制御側FCS11、待機側FCS12およびI/O装置31〜38は固有の独立したノードとして認識される。すなわち、このシステム上の全ての入出力処理はポイントツーポイント(point to point)プロトコルに従い、I/O装置31〜38と制御側FCS11,待機側FCS12間の入出力処理は全て固有のイベントとして扱われる。
例えば、制御側FCS11からI/O装置36内のメモリへの書き込み処理と、待機側FCS12から同じI/O装置36内のメモリへの書き込み処理はそれぞれ個別に処理される。そのため、制御側FCS11と待機側FCS12のいずれも、このメモリ書き込み処理に対する正しい結果を受け取ることができる。
このように構成された2重化システムでは、制御側FCS11を用いてI/O装置31〜38に書き込みを行っても、待機側FCS12を用いてI/O装置31〜38に書き込みを行っても同じ結果が得られる。従って、I/O装置31〜38への書き込みを、制御側FCS11と待機側FCS12とで分担して行うことにより、効率を改善することができる。
制御側、待機側のどちらのFCSで書き込みを行うかは、予め決められたスケジュールに従って決定する。図2に出力先の割付の一例を示す。図2において、○印は書き込むことを表し、−印は書き込まないことを表す。すなわち、I/O装置31,33,35,37は制御側FCS11で書き込み、I/O装置32,34,36,38は待機側FCS12で書き込むようにする。この割付表を記憶装置111,121に格納し、各FCSはこの割付表を参照して出力するかどうかを決定する。
なお、制御側FCSにトラブルが発生すると待機側FCSと役割を交換するが、そのときに図2の割付も変えてもよいし、変えなくてもよい。
また、割付は図2の例に限られることはない。システムに接続されたI/O装置の物理的な配置に従い、隣接するI/O装置を一定範囲毎にまとめ、それらを各々のFCS担当分として登録する方法などが考えられる。さらに、動的に割付を変更するようにしてもよい。
図3に、本発明の他の実施例を示す。この実施例はフォールトトレラントサーバシステムに適用した例を示す。図3において、4はフォールトトレラントサーバであり、制御側CPU41と待機側CPU43、およびこれらのCPUを接続するFDDIリング42で構成されている。
52〜55はスイッチであり、それぞれ通信バス51によって制御側CPU41と待機側CPU43に接続されている。62〜65はI/O装置としてのサーバである。スイッチ52と53は通信バス61によってサーバ62と63に接続されている。また、スイッチ54と55は通信バス61によってサーバ64と65に接続されている。なお、通信バス51、61は多重化構成され、各経路が交差する点では、入出力処理に伴うデータ交換が同一経路で発生しないように、動的に切り換える機能を有している。
フォールトトレラントサーバ4は制御側CPU41と待機側CPU43で2重化システムが構成されている。また、バックボーンバスFDDIリング42を用いて、サーバ62〜65に書き込むI/O処理のタイミングで制御側CPU41と待機側CPU43が同期化できるものとする。
このような構成では、図1実施例で説明したように、サーバ62〜65への書き込みを、制御側CPU41と待機側CPU43で分担して行うようにすることができる。フォールトトレランスサーバ4がサーバ62〜65から読み込みを行うときは何らかの工夫が必要であるが、サーバ62〜65への書き込み処理ではパフォーマンスの向上が期待できる。
なお、I/O装置はフィールド機器であってもよい。
本発明の一実施例を示す構成図である。 出力先割付表を例を示す図である。 本発明の他の実施例を示す構成図である。 従来の2重化システムの構成図である。
符号の説明
11 制御側FCS
111、121 記憶装置
112、113,122、123 ネットワークインターフェイス
14,27 通信バス
23〜26 ノードマスター
231、241,251、261 スイッチ
31〜38 I/O装置
4 フォールトトレラントサーバ
41 制御側CPU
42 FDDIリング
43 待機側CPU
52〜55 スイッチ
62〜65 サーバ

Claims (7)

  1. 複数のI/O装置と、
    入出力処理のタイミングで同期して動作する複数の制御部で2重化され、前記複数のI/O装置への書き込みを前記複数の制御部で分担して処理する制御装置と、
    前記制御装置および前記複数のI/O装置を接続し、多重化された通信路と、
    を有することを特徴とする2重化システム。
  2. 前記通信路は、全経路の交差ポイントにおいて、データ交換の度に経路を動的に切り換えるように構成され、経路上での出力処理を並列的に行えるようにしたことを特徴とする請求項1記載の2重化システム。
  3. 前記制御部はフィールドコントロールステーションであることを特徴とする請求項1若しくは請求項2記載の2重化システム。
  4. 前記制御装置はフォールトトレラントサーバであることを特徴とする請求項1若しくは請求項2記載の2重化システム。
  5. 前記I/O装置はフィールド機器であることを特徴とする請求項1若しくは請求項4いずれかに記載の2重化システム。
  6. 前記I/O装置はサーバであることを特徴とする請求項1若しくは請求項5いずれかに記載の2重化システム。
  7. 前記複数の制御部に前記I/O装置のいずれの書き込み処理を分担させるかは、前記I/O装置の物理的な配置に従って決定するようにしたことを特徴とする請求項1若しくは請求項6いずれかに記載の2重化システム。
JP2004055662A 2004-03-01 2004-03-01 2重化システム Pending JP2005250519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055662A JP2005250519A (ja) 2004-03-01 2004-03-01 2重化システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055662A JP2005250519A (ja) 2004-03-01 2004-03-01 2重化システム

Publications (1)

Publication Number Publication Date
JP2005250519A true JP2005250519A (ja) 2005-09-15

Family

ID=35030978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055662A Pending JP2005250519A (ja) 2004-03-01 2004-03-01 2重化システム

Country Status (1)

Country Link
JP (1) JP2005250519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111190345A (zh) * 2018-11-14 2020-05-22 西门子股份公司 每个硬件单元配有多个处理器单元的冗余的自动化系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111190345A (zh) * 2018-11-14 2020-05-22 西门子股份公司 每个硬件单元配有多个处理器单元的冗余的自动化系统

Similar Documents

Publication Publication Date Title
US8204054B2 (en) System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus
JP2007280237A (ja) PCIExpressリンク、マルチホストコンピュータシステム、およびPCIExpressリンクの再構成方法
CN100412809C (zh) 双重同步系统和双重同步系统的操作方法
KR20070039580A (ko) 통신 구성 요소의 메시지 메모리의 데이터에 대한 액세스를제어하기 위한 메시지 관리자 및 제어 방법
WO2009081657A1 (ja) ノードシステム、サーバ切換え方法、サーバ装置、およびデータ引き継ぎ方法
JP4168403B2 (ja) フォールトトレラントシステム、これで用いる制御装置、アクセス制御方法、及び制御プログラム
JP5583046B2 (ja) 二重化制御装置
JP5842174B2 (ja) バス制御装置、中継装置およびバスシステム
JP2006260140A (ja) データ処理システム
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
Yunus et al. Shuffle Exchange Network in Multistage InterconnectionNetwork: A Review and Challenges
JP2007280313A (ja) 冗長化システム
JP2005250519A (ja) 2重化システム
JP4704252B2 (ja) ネットワークシステムのブロードキャスト処理方法及びネットワークシステム
JP2020080528A (ja) 制御グループおよび制御グループの動作方法
CN111190345B (zh) 每个硬件单元配有多个处理器单元的冗余的自动化系统
CN107370652B (zh) 一种计算机节点动态互联平台及平台组网方法
EP1552402B1 (en) Integrated circuit and method for sending requests
JP2008210183A (ja) 冗長化制御システム
Pimentel et al. A fault management protocol for TTP/C
JPWO2009025104A1 (ja) 情報処理装置及び情報処理方法
JP2006243852A (ja) 通信装置及びメモリ装置
CN113901015B (zh) 分布式数据共享方法、装置、存储节点卡及计算机设备
JP4117685B2 (ja) フォルトトレラント・コンピュータとそのバス選択制御方法
CN108632142B (zh) 节点控制器的路由管理方法和装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100125