JPWO2009025104A1 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JPWO2009025104A1 JPWO2009025104A1 JP2009528964A JP2009528964A JPWO2009025104A1 JP WO2009025104 A1 JPWO2009025104 A1 JP WO2009025104A1 JP 2009528964 A JP2009528964 A JP 2009528964A JP 2009528964 A JP2009528964 A JP 2009528964A JP WO2009025104 A1 JPWO2009025104 A1 JP WO2009025104A1
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- master
- core
- request
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
Abstract
Description
プログラム動作が可能な演算装置である複数のマスタコアと、
該マスタコアの周辺装置である複数のスレーブコアと、
前記複数のスレーブコアにそれぞれ接続された複数のスレーブアダプタと、
前記マスタコアと前記スレーブアダプタとを複数のルータノードを介して接続する相互結合網とを有し、
前記スレーブアダプタは、前記複数のマスタコアのうち第1のマスタコアが送信する第1のアクセス要求と、前記複数のマスタコアのうち前記第1のマスタコア以外の第2のマスタコアが送信する第2のアクセス要求とを、前記第1のマスタコアからの要求と前記第2のマスタコアからの要求とに基づいて比較し、前記第1のアクセス要求と前記第2のアクセス要求とが一致した場合、前記第1のアクセス要求または前記第2のアクセス要求を当該スレーブアダプタに接続されたスレーブコアへ送信する。
(実施例)
図2に示した形態において、マスタコア10−1〜10−nは、CPU、信号処理プロセッサ、または、VLIW(Very Long Instruction Word)プロセッサ、構成可能プロセッサ等の、プログラム動作が可能な演算装置である。
Claims (21)
- プログラム動作が可能な演算装置である複数のマスタコアと、
該マスタコアの周辺装置である複数のスレーブコアと、
前記複数のスレーブコアにそれぞれ接続された複数のスレーブアダプタと、
前記マスタコアと前記スレーブアダプタとを複数のルータノードを介して接続する相互結合網とを有し、
前記スレーブアダプタは、前記複数のマスタコアのうち第1のマスタコアが送信する第1のアクセス要求と、前記複数のマスタコアのうち前記第1のマスタコア以外の第2のマスタコアが送信する第2のアクセス要求とを、前記第1のマスタコアからの要求と前記第2のマスタコアからの要求とに基づいて比較し、前記第1のアクセス要求と前記第2のアクセス要求とが一致した場合、前記第1のアクセス要求または前記第2のアクセス要求を当該スレーブアダプタに接続されたスレーブコアへ送信する情報処理装置。 - 請求項1に記載の情報処理装置において、
前記スレーブアダプタは、前記第1のアクセス要求と前記第2のアクセス要求とが一致しない場合、前記第1のマスタコアと前記第2のマスタコアとに、エラー応答を送信することを特徴とする情報処理装置。 - 請求項1または請求項2に記載の情報処理装置において、
前記第1のマスタコアは、前記比較の開始を要求するための第1の比較開始要求を送信し、
前記第2のマスタコアは、前記比較の開始を要求するための第2の比較開始要求を送信し、
前記スレーブアダプタは、前記第1の比較開始要求と前記第2の比較開始要求とを受信した際、前記比較を開始することを特徴とする情報処理装置。 - 請求項1乃至3のいずれか1項に記載の情報処理装置において、
前記第1のマスタコアは、前記比較の解除を要求するための第1の比較解除要求を送信し、
前記第2のマスタコアは、前記比較の解除を要求するための第2の比較解除要求を送信し、
前記スレーブアダプタは、前記第1の比較解除要求と前記第2の比較解除要求を受信した際に、前記比較を解除することを特徴とする情報処理装置。 - 請求項1乃至4に記載の情報処理装置において、
前記スレーブアダプタは、前記複数のマスタコアからそれぞれ送信された複数のアクセス要求を互いに比較することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記複数のルータノードに接続された複数の比較アダプタと、
前記複数の比較アダプタにそれぞれ接続された複数の比較コアとを有し、
前記比較コアは、前記複数のマスタコアのうち第1のマスタコアが送信する第1のアクセス要求と、前記複数のマスタコアのうち前記第1のマスタコア以外の第2のマスタコアが送信する第2のアクセス要求とを、前記第1のマスタコアからの要求と前記第2のマスタコアからの要求とに基づいて比較し、前記第1のアクセス要求と前記第2のアクセス要求とが一致した場合、前記第1のアクセス要求または前記第2のアクセス要求を当該比較コアに接続された比較アダプタへ送信し、
前記比較アダプタは、前記比較コアから送信された前記第1のアクセス要求または前記第2のアクセス要求を、前記ルータノードを介して前記スレーブアダプタへ送信することを特徴とする情報処理装置。 - 請求項6に記載の情報処理装置において、
前記比較コアは、前記第1のアクセス要求と前記第2のアクセス要求とが一致しない場合、前記第1のマスタコアと前記第2のマスタコアとに、エラー応答を送信することを特徴とする情報処理装置。 - 請求項6または請求項7に記載の情報処理装置において、
前記第1のマスタコアは、前記比較の開始を要求するための第1の比較開始要求を送信し、
前記第2のマスタコアは、前記比較の開始を要求するための第2の比較開始要求を送信し、
前記比較コアは、前記第1の比較開始要求と前記第2の比較開始要求とを受信した際、前記比較を開始することを特徴とする情報処理装置。 - 請求項6乃至8のいずれか1項に記載の情報処理装置において、
前記第1のマスタコアは、前記比較の解除を要求するための第1の比較解除要求を送信し、
前記第2のマスタコアは、前記比較の解除を要求するための第2の比較解除要求を送信し、
前記比較コアは、前記第1の比較解除要求と前記第2の比較解除要求を受信した際に、前記比較を解除することを特徴とする情報処理装置。 - 請求項6乃至9のいずれか1項に記載の情報処理装置において、
前記比較コアは、前記複数のマスタコアからそれぞれ送信された複数のアクセス要求を互いに比較することを特徴とする情報処理装置。 - 請求項1乃至10のいずれか1項の情報処理装置において、
当該情報処理装置は、半導体集積回路であることを特徴とする情報処理装置。 - プログラム動作が可能な演算装置である複数のマスタコアと、該マスタコアの周辺装置である複数のスレーブコアと、前記複数のスレーブコアにそれぞれ接続された複数のスレーブアダプタと、前記マスタコアと前記スレーブアダプタとを複数のルータノードを介して接続する相互結合網とを有する情報処理装置における情報処理方法であって、
前記スレーブアダプタが、前記複数のマスタコアのうち第1のマスタコアが送信する第1のアクセス要求と、前記複数のマスタコアのうち前記第1のマスタコア以外の第2のマスタコアが送信する第2のアクセス要求とを、前記第1のマスタコアからの要求と前記第2のマスタコアからの要求とに基づいて比較する処理と、
前記第1のアクセス要求と前記第2のアクセス要求とが一致した場合、前記スレーブアダプタが、前記第1のアクセス要求または前記第2のアクセス要求を当該スレーブアダプタに接続されたスレーブコアへ送信する処理とを有する情報処理方法。 - 請求項12に記載の情報処理方法において、
前記第1のアクセス要求と前記第2のアクセス要求とが一致しない場合、前記スレーブアダプタが、前記第1のマスタコアと前記第2のマスタコアとに、エラー応答を送信する処理を有することを特徴とする情報処理方法。 - 請求項12または請求項13に記載の情報処理方法において、
前記第1のマスタコアが、前記比較の開始を要求するための第1の比較開始要求を送信する処理と、
前記第2のマスタコアが、前記比較の開始を要求するための第2の比較開始要求を送信する処理と、
前記スレーブアダプタが、前記第1の比較開始要求と前記第2の比較開始要求とを受信した際、前記比較を開始する処理とを有することを特徴とする情報処理方法。 - 請求項12乃至14のいずれか1項に記載の情報処理方法において、
前記第1のマスタコアが、前記比較の解除を要求するための第1の比較解除要求を送信する処理と、
前記第2のマスタコアが、前記比較の解除を要求するための第2の比較解除要求を送信する処理と、
前記スレーブアダプタが、前記第1の比較解除要求と前記第2の比較解除要求を受信した際に、前記比較を解除する処理とを有することを特徴とする情報処理方法。 - 請求項12乃至15のいずれか1項に記載の情報処理方法において、
前記スレーブアダプタが、前記複数のマスタコアからそれぞれ送信された複数のアクセス要求を互いに比較する処理を有することを特徴とする情報処理方法。 - プログラム動作が可能な演算装置である複数のマスタコアと、該マスタコアの周辺装置である複数のスレーブコアと、前記複数のスレーブコアにそれぞれ接続された複数のスレーブアダプタと、前記マスタコアと前記スレーブアダプタとを複数のルータノードを介して接続する相互結合網と、前記複数のルータノードに接続された複数の比較アダプタと、前記複数の比較アダプタにそれぞれ接続された複数の比較コアとを有する情報処理装置における情報処理方法であって、
前記比較コアが、前記複数のマスタコアのうち第1のマスタコアが送信する第1のアクセス要求と、前記複数のマスタコアのうち前記第1のマスタコア以外の第2のマスタコアが送信する第2のアクセス要求とを、前記第1のマスタコアからの要求と前記第2のマスタコアからの要求とに基づいて比較する処理と、
前記第1のアクセス要求と前記第2のアクセス要求とが一致した場合、前記比較コアが、前記第1のアクセス要求または前記第2のアクセス要求を当該比較コアに接続された比較アダプタへ送信する処理と、
前記比較アダプタが、前記比較コアから送信された前記第1のアクセス要求または前記第2のアクセス要求を、前記ルータノードを介して前記スレーブアダプタへ送信する処理とを有する情報処理方法。 - 請求項17に記載の情報処理方法において、
前記第1のアクセス要求と前記第2のアクセス要求とが一致しない場合、前記比較コアが、前記第1のマスタコアと前記第2のマスタコアとに、エラー応答を送信する処理を有することを特徴とする情報処理方法。 - 請求項17または請求項18に記載の情報処理方法において、
前記第1のマスタコアが、前記比較の開始を要求するための第1の比較開始要求を送信する処理と、
前記第2のマスタコアが、前記比較の開始を要求するための第2の比較開始要求を送信する処理と、
前記比較コアが、前記第1の比較開始要求と前記第2の比較開始要求とを受信した際、前記比較を開始する処理とを有することを特徴とする情報処理方法。 - 請求項17乃至19のいずれか1項に記載の情報処理方法において、
前記第1のマスタコアが、前記比較の解除を要求するための第1の比較解除要求を送信する処理と、
前記第2のマスタコアが、前記比較の解除を要求するための第2の比較解除要求を送信する処理と、
前記比較コアが、前記第1の比較解除要求と前記第2の比較解除要求を受信した際に、前記比較を解除する処理とを有することを特徴とする情報処理方法。 - 請求項17乃至20のいずれか1項に記載の情報処理方法において、
前記比較コアが、前記複数のマスタコアからそれぞれ送信された複数のアクセス要求を互いに比較する処理を有することを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009528964A JP5146454B2 (ja) | 2007-08-22 | 2008-04-25 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215896 | 2007-08-22 | ||
JP2007215896 | 2007-08-22 | ||
PCT/JP2008/058062 WO2009025104A1 (ja) | 2007-08-22 | 2008-04-25 | 情報処理装置及び情報処理方法 |
JP2009528964A JP5146454B2 (ja) | 2007-08-22 | 2008-04-25 | 情報処理装置及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009025104A1 true JPWO2009025104A1 (ja) | 2010-11-18 |
JP5146454B2 JP5146454B2 (ja) | 2013-02-20 |
Family
ID=40378013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009528964A Expired - Fee Related JP5146454B2 (ja) | 2007-08-22 | 2008-04-25 | 情報処理装置及び情報処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8468287B2 (ja) |
JP (1) | JP5146454B2 (ja) |
WO (1) | WO2009025104A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2474446A (en) | 2009-10-13 | 2011-04-20 | Advanced Risc Mach Ltd | Barrier requests to maintain transaction order in an interconnect with multiple paths |
US9400722B2 (en) * | 2011-11-15 | 2016-07-26 | Ge Aviation Systems Llc | Method of providing high integrity processing |
CN111343107B (zh) * | 2020-01-22 | 2022-03-04 | 苏州盛科通信股份有限公司 | 信息处理方法、以太网交换芯片以及存储介质 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5271023A (en) * | 1991-06-03 | 1993-12-14 | Motorola, Inc. | Uninterruptable fault tolerant data processor |
US5574849A (en) * | 1992-12-17 | 1996-11-12 | Tandem Computers Incorporated | Synchronized data transmission between elements of a processing system |
JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
US5630056A (en) * | 1994-09-20 | 1997-05-13 | Stratus Computer, Inc. | Digital data processing methods and apparatus for fault detection and fault tolerance |
JP3077669B2 (ja) | 1997-05-30 | 2000-08-14 | 日本電気株式会社 | 分散メモリ型マルチプロセッサシステムにおけるプロセスの停止方式 |
JP3794151B2 (ja) * | 1998-02-16 | 2006-07-05 | 株式会社日立製作所 | クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法 |
US6173414B1 (en) * | 1998-05-12 | 2001-01-09 | Mcdonnell Douglas Corporation | Systems and methods for reduced error detection latency using encoded data |
US6772368B2 (en) * | 2000-12-11 | 2004-08-03 | International Business Machines Corporation | Multiprocessor with pair-wise high reliability mode, and method therefore |
US6665755B2 (en) * | 2000-12-22 | 2003-12-16 | Nortel Networks Limited | External memory engine selectable pipeline architecture |
US7076595B1 (en) * | 2001-05-18 | 2006-07-11 | Xilinx, Inc. | Programmable logic device including programmable interface core and central processing unit |
US7145903B2 (en) * | 2001-09-06 | 2006-12-05 | Meshnetworks, Inc. | Multi-master bus architecture for system-on-chip designs |
US7111084B2 (en) * | 2001-12-28 | 2006-09-19 | Hewlett-Packard Development Company, L.P. | Data storage network with host transparent failover controlled by host bus adapter |
US7277975B2 (en) * | 2004-11-02 | 2007-10-02 | Sonics, Inc. | Methods and apparatuses for decoupling a request from one or more solicited responses |
JP4232737B2 (ja) | 2004-12-22 | 2009-03-04 | 日本電気株式会社 | ネットワーク装置 |
JP4635616B2 (ja) | 2005-01-17 | 2011-02-23 | 株式会社明電舎 | コンピュータ間のネットワーク通信方式 |
US8826288B2 (en) | 2005-04-19 | 2014-09-02 | Hewlett-Packard Development Company, L.P. | Computing with both lock-step and free-step processor modes |
JP4102814B2 (ja) * | 2005-06-30 | 2008-06-18 | 株式会社日立製作所 | 入出力制御装置,情報制御装置及び情報制御方法 |
JP4320314B2 (ja) * | 2005-08-05 | 2009-08-26 | 株式会社日立製作所 | 計算機システム、同期化処理方法、およびプログラム |
US20080123522A1 (en) * | 2006-07-28 | 2008-05-29 | David Charles Elliott | Redundancy coupler for industrial communications networks |
-
2008
- 2008-04-25 JP JP2009528964A patent/JP5146454B2/ja not_active Expired - Fee Related
- 2008-04-25 US US12/671,982 patent/US8468287B2/en not_active Expired - Fee Related
- 2008-04-25 WO PCT/JP2008/058062 patent/WO2009025104A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20110202697A1 (en) | 2011-08-18 |
WO2009025104A1 (ja) | 2009-02-26 |
US8468287B2 (en) | 2013-06-18 |
JP5146454B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7594052B2 (en) | Integrated circuit and method of communication service mapping | |
WO2022166425A1 (zh) | 互联裸芯与mpu的接口系统及其通信方法 | |
US8285912B2 (en) | Communication infrastructure for a data processing apparatus and a method of operation of such a communication infrastructure | |
KR100687659B1 (ko) | Axi 프로토콜에 따른 락 오퍼레이션을 제어하는네트워크 인터페이스, 상기 네트워크 인터페이스가 포함된패킷 데이터 통신 온칩 인터커넥트 시스템, 및 상기네트워크 인터페이스의 동작 방법 | |
JP4740234B2 (ja) | 集積回路及びトランザクション発信方法 | |
EP1779609B1 (en) | Integrated circuit and method for packet switching control | |
JPH08251234A (ja) | 接続方法及びプロトコル | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
JP2006502642A (ja) | トランザクションを確立するための集積回路および方法 | |
JP2002530744A (ja) | 多重レベル接続識別を備えた通信のシステムおよび方法 | |
JP2004525449A (ja) | 相互接続システム | |
JP2007538331A (ja) | 集積回路及びバッファリング方法 | |
KR20130071782A (ko) | 버스 브리지 장치 | |
KR101699784B1 (ko) | 버스 시스템 및 그것의 동작 방법 | |
WO2022094771A1 (zh) | 网络芯片和网络设备 | |
JPH10222458A (ja) | 接続装置 | |
US8041995B2 (en) | Method and system for resetting fault tolerant computer system | |
JP4168403B2 (ja) | フォールトトレラントシステム、これで用いる制御装置、アクセス制御方法、及び制御プログラム | |
JP5146454B2 (ja) | 情報処理装置及び情報処理方法 | |
US20100082875A1 (en) | Transfer device | |
US7213092B2 (en) | Write response signalling within a communication bus | |
US5442631A (en) | Communication control device | |
CN115794703B (zh) | 一种基于分段确认的互连裸芯包传输方法 | |
JP7358878B2 (ja) | データ転送システム、データ転送方法、及び、データ転送プログラム | |
JPS6159022B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5146454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |