JPH08251234A - 接続方法及びプロトコル - Google Patents

接続方法及びプロトコル

Info

Publication number
JPH08251234A
JPH08251234A JP32693695A JP32693695A JPH08251234A JP H08251234 A JPH08251234 A JP H08251234A JP 32693695 A JP32693695 A JP 32693695A JP 32693695 A JP32693695 A JP 32693695A JP H08251234 A JPH08251234 A JP H08251234A
Authority
JP
Japan
Prior art keywords
port
switch
master
slave
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32693695A
Other languages
English (en)
Inventor
Gregory F Grohoski
グレゴリー・エフ・グロースキー
Oscar R Mitchell
オスカー・アール・ミッチェル
Tung M Nguyen
タン・エム・ニグイェン
Yongjae Rim
ヤンジャエ・リム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08251234A publication Critical patent/JPH08251234A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 クロスバー・スイッチとこれを操作するプロ
トコルを含むコンピュータ・ネットワーキング装置を提
供すること。 【解決手段】 クロスバー・スイッチは複数のポートを
接続し、プロトコルは複数のポートから選択された第１
目的ポートと第２目的ポートの接続を確立する。各ポー
トはさらに双方向マスタ・バスと双方向スレーブ・バス
を通して計算要素に接続される。マスタ・ポートは、双
方向マスタ・バスを、スレーブ・ポートは双方向スレー
ブ・バスをそれぞれクロスバー・スイッチに接続する。
クロスバー・スイッチは、制御、アドレス、データの各
情報をＣＰＵバスを通してネットワーク・ルータ装置と
の間で送受信する。ルータ装置は、ＣＰＵバス・プロト
コルをスイッチ・プロトコルに変換する。クロスバー・
スイッチは、スイッチを制御する明示的な制御ピンをな
くして、データとアドレスの機能に共通に用いられる線
を通して転送される制御に依存する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般的にはデジタル
・コンピュータ装置に関し、特に個々の要素、あるいは
プロセッサが互いに交換網を通して待ち時間の少ない高
速通信をパラレルに行なうデジタル・コンピュータ装置
に関する。
【０００２】
【従来の技術】多段交換網については周知の通りであ
り、デジタル・データ・コンピュータ処理装置内の複数
のデバイスを相互接続するために用いられる。特に代表
的なネットワーキング装置では、ｎ個のシステム要素を
相互接続する多段交換網を使用できる。ここでｎは任意
の個数のプロセッサまたはプロセッサと他のシステム要
素の組合わせである。
【０００３】現在の交換装置にはいくつか問題がある。
高価、動作が遅い、拡張性に欠ける、再設定が難しい、
基本的にシリアル、クロック同期等である。従って媒体
の特性、すなわち高速アクセス・アービトレーション、
フェア・アービトレーション（すなわちどのユニットの
アクセスも妨げられない）、接続の独立性、デッドロッ
ク防止、プロセッサが送受信する機会の平等、モジュー
ル拡張性等を把握することが大切である。
【０００４】更にまた、プロセッサが対応できる相互接
続は全ていつでも行える非ブロッキング媒体を使用する
ことが望ましい。このような媒体は、プロセッサ間で可
能な相互接続の個数を制限しないという点でもっとも汎
用性が高く効率がよい。従ってこの媒体はプロセッサ間
接続の確立を遅らせる。また、この媒体では独立接続が
一度に複数あってもよいので他の媒体との通信帯域が広
くなる。更に、クロスバー・スイッチ等の非ブロッキン
グ媒体では、転送元と転送先の直接接続が可能であり、
よって非クロスバー・ネットワーク装置に通常見られる
メッセージやパケットをやりとりする構成の待ち時間に
よる影響はない。
【０００５】クロスバー・スイッチによる双方向スイッ
チングに関してもう１つの問題は、クロスバー装置内に
多くの通信ポートが必要なことである。例えば制御線を
要する４０ポートのスイッチを設計すると、接続される
スレーブ・ポートを識別するためにマスタ・ポート当た
り少なくとも６線が要る。つまりスイッチ・チップ当た
り２４０ビットが必要なわけであり、データ転送に使用
できる線数が大幅に減少することになる。実際、これに
よる装置によってサポートされるポート数は他の最適な
場合よりかなり少なくなる。もう１つ最適化を要する部
分は待ち時間である。多くのスイッチが接続性を考慮し
て待ち時間を犠牲にした設計になっている。すなわち、
ポートを多く必要とすればそれだけ装置を接続する待ち
時間が長くなるか帯域幅が小さくなる。その結果、生産
性、スループットは減少、またシステム全体の動作速度
も低下する。
【０００６】従って相互通信に必要な通信線数が少な
く、最小のオーバヘッドで高い接続性を維持するクロス
バー・スイッチが必要である。また、通信する２ポート
間の相互接続ロジックにもとづく従来のソリューション
に比べて、待ち時間が非常に少ないネットワーキング装
置が必要である。更に、オーバヘッドを最小にするため
に、オンチップの同期化とブロードキャストを実現する
ための改良された方法も求められる。
【０００７】
【発明が解決しようとする課題】本発明の目的はデジタ
ル・コンピュータ装置を提供することである。
【０００８】本発明の他の目的は、交換網で個々の要素
またはプロセッサが互いに待ち時間の少ない高速通信を
パラレルに実行する、デジタル・コンピュータ装置を提
供することである。
【０００９】
【課題を解決するための手段】上記の目的は以下に述べ
るようにして達成される。本発明に従って、クロスバー
・スイッチとこれを動作させるプロトコルを含むコンピ
ュータ・ネットワーキング装置が開示される。通常、ク
ロスバー・スイッチは複数のポートを接続し、プロトコ
ルは複数のポートから選択された第１目的ポートと第２
目的ポートの接続を確立する。各ポートは更に双方向マ
スタ・バスと双方向スレーブ・バスを介して計算要素に
接続される。どの計算要素も、クロスバー・スイッチに
接続された他のどの計算要素に対してもマスタかスレー
ブとして使用できる。マスタ・ポートは双方向マスタ・
バスをクロスバー・スイッチに接続し、スレーブ・ポー
トは双方向スレーブ・バスをクロスバー・スイッチに接
続する。マスタ・ポートは計算要素によって開始される
操作に予約され、スレーブ・ポートはネットワークで開
始される操作に予約される。クロスバー・スイッチは制
御、アドレス、データの各情報をＣＰＵバスを通してネ
ットワーク・ルータ装置との間で送受信する。ネットワ
ーク・ルータ装置はＣＰＵとクロスバー・スイッチのイ
ンタフェースとして用いられ、ＣＰＵバス・プロトコル
をスイッチ・プロトコルに変換する。クロスバー・スイ
ッチはインバンド・スイッチ設計であり、これは、スイ
ッチを制御するために明示的制御ピンを使用せず、デー
タとアドレスの機能に共通に用いられる線を通して転送
された制御に依存する。
【００１０】スイッチとプロトコルは、ロード、格納、
ブロードキャスト、比較とスワップ、バリヤ同期の各プ
リミティブをサポートし、制御ピンを使用せず、オーバ
ヘッドを最小にする。第１ポートの第２ポートへの接続
は、最初に第１ポートによって第２ポートにＩＤを要求
することによって行なわれる。次に第２ポートはＩＤを
第１ポートに転送する。第１ポートはＩＤを受信すると
第２ポートとの接続を要求する。次に装置は第２ポート
によって接続が許可されているかどうかを判定し、接続
が許可されると第２ポートにコマンド・パケットを送
る。次に第１ポートは第２ポートがコマンド・パケット
を受信したかどうか判定し、次に第２ポートがコマンド
・パケットを実行して結果を第１ポートに返すようにす
る。
【００１１】プロトコルは、第１ポートによってトーク
ン・ブロードキャストを複数のポートのうち目的のポー
トに提供することに関係する。トークンが受信されると
第１ポートは確認応答を受け取り、システム・ウェイク
アップの実行に進む。次に第１ポートはポート番号と操
作タイプを第２ポートに転送する。これらは第２ポート
によりデコードされる。次に、第２ポートは第１ポート
との接続を要求し、そこでこの２つのポートでトークン
転送が行なわれる。その後、第１ポートは第２ポートか
らのブロードキャストに応答して初期化され、２つのポ
ート間でのコマンド・パケット情報のトランザクション
が完了する。
【００１２】本発明の目的、特徴、利点は、上記の内容
を含めて以下の説明から明らかになる。
【００１３】
【発明の実施の形態】図１はクロスバー・スイッチ装置
１０のブロック図を示す。クロスバー・スイッチ装置１
０は、複数の計算要素１４に接続されたクロスバー・ス
イッチ１２からなる。計算要素１４はそれぞれ、双方向
マスタ・バス１６と双方向スレーブ・バス１８を通して
クロスバー・スイッチ１２に接続される。どの計算要素
１４も、クロスバー・スイッチ１２に接続された他のど
の計算要素に対してもマスタかスレーブとして使用でき
る。クロスバー・スイッチ装置１０は、１２チップに区
分された４０×４０、７２ビットのクロスバー・ネット
ワークである。各チップが６ビットを処理して７２ビッ
トのデータ・パスを提供し、６４ビットのデータ転送を
サポートする。これは６４ビットのダブルワードとパリ
ティ・チェックを含む。クロスバー・スイッチ１２は更
に、チップ当たり４８０の信号入力／出力ラインをサポ
ートする。
【００１４】クロスバー・スイッチ１２は更に、マスタ
・バス１６とスレーブ・バス１８が接続される複数の双
方向ネットワーク・マスタ・ポートと複数の双方向ネッ
トワーク・スレーブ・ポートからなる。マスタ・ポート
は計算要素によって開始される操作に予約され、スレー
ブ・ポートはネットワークによって開始される操作に予
約される。計算要素（ＣＥ）はそれぞれ、クロスバー・
スイッチ１２を介して他のＣＥのスレーブ・ポートに接
続するそのマスタ・ポートを通してネットワーク操作を
開始でき、同時にそのスレーブ・ポートを通してネット
ワークによって開始された操作を受信することができ
る。
【００１５】代表的な計算要素１４が図２のブロック図
に示してある。この例で計算要素１４は、ＩＢＭのRISC
System/6000のRIOS CPU等の中央処理装置でよく、また
他のタイプのＣＰＵでもよい。クロスバー・スイッチ１
２は、制御、アドレス、データの各情報を、ＣＰＵバス
２０を通してネットワーク・ルータ装置（ＮＲＵ）２２
との間で送受信する。ＮＲＵ２２はＣＰＵとクロスバー
・スイッチ１２のインタフェースとして用いられ、ＣＰ
Ｕバス・プロトコルをスイッチ・プロトコルに変換す
る。ＮＲＵ２２は更に、６４ビットＳＲＡＭデータ・バ
スと３２ビット・アドレス・バスの対を通してＲＡＭ
（ランダム・アクセス・メモリ）部２４に接続される。
【００１６】ここに開示するクロスバー・スイッチにつ
いて特筆すべき点は、完全なインバンド・スイッチ設計
であり、スイッチの制御に明示的な制御ピンを使用せ
ず、クロスバー・スイッチの制御は全てデータとアドレ
スの機能で共通に用いられる線を通して転送されること
である。スイッチは、ロード、格納、ブロードキャス
ト、比較とスワップ、バリヤ同期の各プリミティブをサ
ポートし、制御ピンを使用せず、オーバヘッドを最小に
する。
【００１７】図３、図４は簡略化したフローチャート
で、スイッチのマスタ・ポートとスレーブ・ポートの動
作を示している。図３はブロック３００乃至３３２でマ
スタ・ポートの動作を、図４はブロック３４０乃至３５
２でスレーブ・ポートの動作をそれぞれ示している。
【００１８】図３で、マスタ・ポートは通常３１０、３
１２で示してある停止状態にあり、そこで開始トークン
を探す。開始トークンはＮＲＵマスタ・ポートによって
開始された新たなリクエストの開始とリクエストのタイ
プを示す。ブロック３１２で開始トークンが受信されな
い場合、制御はブロック３１０に戻ってマスタ・トーク
ンの検索が続けられる。開始トークンが受信されると、
コマンドの残りは後のサイクルでマスタ・ポートに転送
される。従ってブロック３１４でマスタは接続先のスレ
ーブ・ポートを示すポートＩＤを受け取り、そのスレー
ブ・ポートとの接続を要求する。ブロック３１６ではリ
クエストがスレーブ・ポートによって許可されたかどう
かが判定される。許可されなかった場合、ブロック３１
８でマスタは残りのコマンド・パケットの受信を継続す
る。許可された場合、ブロック３２０でコマンド・パケ
ットが受信されると共にスレーブ・ポートにバイパスさ
れる。この機能は、絶対最小値の遅れでデータをスイッ
チ入力（マスタ・ポート）からスイッチ出力（スレーブ
・ポート）にルーティングすることによって、スイッチ
内の待ち時間を最小にする。ただしブロック３２２でパ
ケット全体が受信されたかどうかが判定される。受信さ
れていない場合、制御はブロック３１６に戻り、再び接
続が許可されたかどうかチェックされ、必要に応じてパ
ケットの受信とバイパスが続けられる。ブロック３２２
でコマンド全体が受信されたと判定されると、ブロック
３２４で接続がまだ許可されているかチェックされる。
許可されていない場合ブロック３２６は待機し、そして
再び次のサイクルでブロック３２４に入ってチェックが
行なわれる。許可されている場合ブロック３２８、３３
０に進み、マスタ・ポートがコマンドの結果にスレーブ
が応答するのを待つ。スレーブが応答していない場合ブ
ロック３３０に入って１サイクル待機し、３２８で次の
サイクルについてスレーブの応答がチェックされる。結
果的にスレーブは応答し、処理はブロック３３２に進ん
で、マスタがオリジナルのリクエストを満足してブロッ
ク３１０に戻って新たなリクエストを待機する前に、ス
レーブ応答（サイクル数が多い情報とも考えられる）を
転送する。
【００１９】図４で、スレーブ・ポートは通常、ブロッ
ク３４２、３４４の待機ループにあり、マスタ・ポート
の１つからのリクエストを待つ。リクエストがない場合
ブロック３４４はブロック３４２に戻り、次のサイクル
でリクエストがチェックされる。リクエストが見つかる
と、ブロック３４６でスレーブがコマンド・パケットを
スレーブ・ポートを通してＮＲＵに転送する。スイッチ
のスレーブ・ポートは次にブロック３４８、３５０に進
み、ＮＲＵからの応答を待つ。結果的にＮＲＵは応答
し、ブロック３５２で応答がマスタ・ポートに転送され
る。再び、このブロックが何サイクルも取られることが
あり、このブロックによりマスタ・ポートはブロック３
２８からブロック３３２に遷移する。ＮＲＵが完全な応
答を転送するとスレーブはブロック３４２に戻り、新し
いマスタ・リクエストを待機して処理する。
【００２０】プロトコルは、３２ビットのシングルワー
ドか６４ビットのダブルワードであるロード操作をサポ
ートする。マスタ・ポートのネットワーク・ルーティン
グ装置はどのサイズのワードが送信されているか、Ｗか
ＤＷか知っていなければならない。ロード操作は複数の
ロードをサポートできる。これは基本的には、リモート
ＣＥからローカルＣＥへダブルワードをコピーするダブ
ルワード・コピー操作と同様である。ＳＲＡＭは、デー
タがクロスバー・スイッチでサイクル毎にロードされる
ようにフル・スピードでか、またはデータがクロスバー
・スイッチで１サイクルおきにロードされ、ＳＲＡＭが
２ウェイ・インタリーブになるように半サイクルで実行
することができる。ストライドは１ダブルワードにセッ
トされるので、どのサイクルでもデータが提供される。
システム・プロトコルに従った操作例が図５のフローチ
ャートに示してある。これはロード操作である。ブロッ
ク４１０で、ＮＲＵはＣＰＵからアドレスと操作のタイ
プを受信してデコードする。ブロック４１２でマスタ・
スイッチが現在占有されている場合にのみ、マスタ・ス
イッチ・ポートについて操作はＮＲＵによってキューイ
ングされる。マスタ・スイッチ・ポートが空いた場合、
ブロック４１４でマスタ・ポートは６ビット単位で７２
ビット全て同時にトークン・ブロードキャストを開始す
る。このブロードキャストはスイッチ・チップ・マスタ
・ポートにより受信され、マスタ・ポートはブロック４
１６でウェイクアップする。これは図３のブロック３１
０に対応する。他の操作説明はシングル・スイッチ・チ
ップに関するが、ビット・スライシングにより全てのス
イッチ・チップを総合的に理解するには充分である。
【００２１】ブロック４１８で、ＮＲＵチップのマスタ
・ポートの状態機械はポート番号と操作タイプを各スイ
ッチ・チップのマスタ・ポートに連続サイクルで転送
し、これにアドレス、ソース・ストライド及びデータが
続く。ブロック４２０でＮＲＵの状態機械は「静止」
し、目的スイッチからの応答を待つ。ブロック４２２
で、マスタ・スイッチ・ポートはポートＩＤをデコード
し、ポート接続リクエストを対応するスレーブ・ポート
に転送する。次にブロック４２４でスイッチはリクエス
トが許可されるのを待つ。これはスイッチ内部である。
許可リクエストが受信されると、ブロック４２６でスイ
ッチはスイッチ・スレーブ・ポートでＮＲＵスレーブ・
ポートへのトークン転送を開始する。ブロック４２８で
操作タイプ、アドレス、ストライド、及びデータの連続
サイクルもブロードキャストされる。ブロック４２８で
スイッチ・スレーブ・ポートは「静止」し、次にブロッ
ク４３０でリモートＮＲＵの応答を待つ。ブロック４３
２でリモートＮＲＵは操作タイプをデコードし、リモー
トＣＰＵへのリクエストをスケジューリングする。
【００２２】リモートＮＲＵはブロック４３５でＣＰＵ
からの応答を待つ。ブロック４３６で、応答を受信した
リモートＮＲＵはレディ・トークンをスイッチ・スレー
ブ・ポートにブロードキャストし、ブロック４３８でデ
ータを、ブロック４４０でステータス・コードをブロー
ドキャストしてから、ブロック４４２で「静止」状態に
なる。スイッチ・スレーブ・ポートはブロック４４４で
トークンを受信し、ブロック４４６でスイッチ・マスタ
・ポートにブロードキャストして、ＣＥマスタＮＲＵポ
ートをウェイクアップし起動する。このポートはデータ
とステータスを受信する。次にブロック４４８でリクエ
ストを終了したスイッチ・マスタ・ポートとスイッチ・
スレーブ・ポートは休止し、マスタ・ポート上の次の開
始トークンを待つ。
【００２３】シングルワードのロード・タイミング例を
表１に示す。表中、< >は６ビットを基準に複製される
６ビット量を表し、括弧{ }は７２ビット量、< >*また
は{ }*はある操作についてＮＲＵ／スイッチによって無
視されるフィールドを示し、!は他のポートが受信中に
ドライバが「オン」であることを示す。
【００２４】
【表１】
【００２５】リモート・コピー操作またはシングルＬＤ
Ｗの結果として行なわれるような、複数のダブルワード
をロードする操作の例を表２に示す。付録にはこの他に
シングルワード格納操作（表３）、複数ダブルワード格
納操作（表４）、ダブルワードのブロードキャスト（表
５）、比較とスワップの操作（表６）、及びバリヤ同期
操作（表７）の例を示している。表８にはトークン・リ
ストを示している。
【００２６】
【表２】
【００２７】
【表３】
【００２８】
【表４】
【００２９】
【表５】
【００３０】
【表６】
【００３１】
【表７】
【００３２】
【表８】
【００３３】ブロードキャスト操作（表５）は２つのパ
ラメータにもとづく。まずブロードキャスト側は、ブロ
ードキャストするためにデータがシングルワードかダブ
ルワードかを判定しなければならない。次にブロードキ
ャスト側は、各計算要素のメモリで同じであるアドレス
をブロードキャストするものに追加しなければならな
い。各スイッチ・チップにブロードキャスト設定レジス
タが置かれる。これはどのポートがブロードキャストに
参加するかを示す。これは使用されないポートをマスキ
ングするためである。またブロードキャスト中、内部ス
イッチは可能な限り多くの同時接続を行ない、全ポート
がそのデータを受信するまで継続する。
【００３４】スイッチはまた、以下に述べるようなバリ
ヤ同期操作（表７）もサポートする。各スイッチ・チッ
プの内部にマスク・レジスタがあり、これはどのポート
が同期操作に参加するかを示す。各ＮＲＵマスタ・ポー
トはバリヤ同期コマンドをマスタ・スイッチ・ポートに
転送する。マスタ・スイッチ・ポートはバリヤ同期コマ
ンドを認識し、スイッチ・チップ上の同期制御ロジック
にリクエストを送る。次に同期制御ロジックからの応答
を待つ。これはスレーブ・ポートからの応答を待つのと
同様である。同期制御ポートは、同期マスクによって識
別される全てのマスタ・ポートから同期リクエストを受
信すると、マスタ・ポートへの応答を出力する。マスタ
・ポートは、同期ロジックから応答を受信してから同期
応答をそのＮＲＵマスタに転送する。このようにして、
装置内の全てのＣＰＵまたは１部のＣＰＵは共有メモリ
を争わずに効率のよいバリヤ同期を実行できる。
【００３５】ここで説明しているクロスバー・スイッチ
・プロトコルの利点は、これがインバンドのインテリジ
ェント双方向スイッチであることである。これにより接
続性は最大に、制御のオーバヘッドは最小になる。また
サポートできるスイッチ・ポートが多いので相互接続で
きるＣＰＵが増える。これは明示的なスイッチ制御線が
必要ないためである。利点としてはまた、マスタ／スレ
ーブ・ポートの転送のバイパス機能と、マスタ／スレー
ブ相互接続ロジックの直截性により待ち時間が大幅に減
少する。待ち時間がこのように短いことと帯域幅が広い
ことは、いくらかシリアルなプログラムであっても並列
性の効率と性能が高くなることを意味する。また、オン
チップの同期化とブロードキャストの機能により、これ
らの操作に関してオーバヘッドを最小にすることによっ
て、効率のよい並列コンピュータ装置を構成することが
できる。
【００３６】本発明の他の特徴は、ポートＩＤのフィー
ルドを追加して、大型の装置を構成できるようにするこ
とによってクロスバー・スイッチをカスケード型にでき
ることである。例えば、リモート・ロードを示す表１の
２行目でポート・フィールドは１つしかない。スイッチ
は複数のポート・フィールドがある別のプロトコルもサ
ポートする。その場合、各マスタ・ポートは第１ポート
・フィールドを使用してスイッチ・ポートとの接続を確
立し、このポート・フィールドを処理済みと指示する。
スレーブ・ポートはリクエストを別のクロスバー・スイ
ッチに転送し、これはマスタ・スイッチ・ポートによっ
て受信され、そこでマスタ・スイッチ・ポートは次のポ
ート・フィールドを調べてそのスレーブ・ポートとの接
続を確立する。このようにして階層型クロスバーを使用
した装置を構成できる。
【００３７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３８】（１）複数のポートを接続するクロスバー
・スイッチを持つコンピュータ・ネットワーキング装置
において、上記複数のポートから選択された第１ポート
と第２ポートを接続する方法であって、上記第１ポート
によって上記第２ポートにＩＤを要求するステップと、
上記第２ポートによって上記第１ポートに上記ＩＤを転
送するステップと、上記第１ポートによって上記第２ポ
ートとの接続を要求するステップと、上記接続が第２ポ
ートによって許可されたか判定するステップと、接続許
可の後にコマンド・パケットを上記第２ポートに送るス
テップと、上記コマンド・パケットが上記第２ポートに
よって受信されたか確認するステップと、上記コマンド
・パケットが上記第２ポートによって受信されたことを
確認して、上記第２ポートによる上記コマンド・パケッ
トの実行の結果を含む応答を待つステップと、を含む、
方法。 （２）相互接続リクエストを受信して、上記第２ポート
によって上記第１ポートにコマンド・パケットを転送す
るステップを含む、上記（１）記載の方法。 （３）複数のポートを接続するクロスバー・スイッチを
持つコンピュータ・ネットワーキング装置において、上
記複数のポートから選択された第１ポートと第２ポート
の接続を確立するプロトコルであって、第１ポートによ
ってトークン・ブロードキャストを提供するステップ
と、ブロードキャストを受信してシステムのウェイクア
ップを実行するステップと、ポート番号と操作タイプを
上記第２ポートに転送するステップと、上記第２ポート
によって上記操作タイプをデコードするステップと、上
記第２ポートによって上記第１ポートとの接続を要求す
るステップと、上記第１ポートと上記第２ポートとの間
でトークン転送を実現するステップと、上記第２ポート
からのブロードキャストに応答して上記第１ポートを初
期化するステップと、上記第１ポートと上記第２ポート
との間のコマンド・パケット情報のトランザクションを
完了するステップと、を含む、プロトコル。
【図面の簡単な説明】
【図１】本発明の好適な実施例に従ったクロスバー・ス
イッチ装置のブロック図である。
【図２】代表的なコンピュータ要素のブロック図であ
る。
【図３】マスタ・ポートの動作を示すフローチャートを
示す図である。
【図４】スレーブ・ポートの動作を示すフローチャート
を示す図である。
【図５】ロード動作例のフローチャートを示す図であ
る。
【符号の説明】
１０ クロスバー・スイッチ装置 １２ クロスバー・スイッチ １４ 計算要素 １６ 双方向マスタ・バス １８ 双方向スレーブ・バス ２０ ＣＰＵバス ２２ ネットワーク・ルータ装置 ２４ ＲＡＭ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オスカー・アール・ミッチェル アメリカ合衆国78727、テキサス州オース ティン、ウィロー・ウッド・レーン 600 (72)発明者 タン・エム・ニグイェン アメリカ合衆国、カリフォルニア州メン ロ・パーク (72)発明者 ヤンジャエ・リム アメリカ合衆国78613、テキサス州シダ ー・パーク、リトル・エルム・トレイル 2818

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】複数のポートを接続するクロスバー・スイ
    ッチを持つコンピュータ・ネットワーキング装置におい
    て、上記複数のポートから選択された第１ポートと第２
    ポートを接続する方法であって、 上記第１ポートによって上記第２ポートにＩＤを要求す
    るステップと、 上記第２ポートによって上記第１ポートに上記ＩＤを転
    送するステップと、 上記第１ポートによって上記第２ポートとの接続を要求
    するステップと、 上記接続が第２ポートによって許可されたか判定するス
    テップと、 接続許可の後にコマンド・パケットを上記第２ポートに
    送るステップと、 上記コマンド・パケットが上記第２ポートによって受信
    されたか確認するステップと、 上記コマンド・パケットが上記第２ポートによって受信
    されたことを確認して、上記第２ポートによる上記コマ
    ンド・パケットの実行の結果を含む応答を待つステップ
    と、 を含む、方法。
  2. 【請求項２】相互接続リクエストを受信して、上記第２
    ポートによって上記第１ポートにコマンド・パケットを
    転送するステップを含む、請求項１記載の方法。
  3. 【請求項３】複数のポートを接続するクロスバー・スイ
    ッチを持つコンピュータ・ネットワーキング装置におい
    て、上記複数のポートから選択された第１ポートと第２
    ポートの接続を確立するプロトコルであって、 第１ポートによってトークン・ブロードキャストを提供
    するステップと、 ブロードキャストを受信してシステムのウェイクアップ
    を実行するステップと、 ポート番号と操作タイプを上記第２ポートに転送するス
    テップと、 上記第２ポートによって上記操作タイプをデコードする
    ステップと、 上記第２ポートによって上記第１ポートとの接続を要求
    するステップと、 上記第１ポートと上記第２ポートとの間でトークン転送
    を実現するステップと、 上記第２ポートからのブロードキャストに応答して上記
    第１ポートを初期化するステップと、 上記第１ポートと上記第２ポートとの間のコマンド・パ
    ケット情報のトランザクションを完了するステップと、 を含む、プロトコル。
JP32693695A 1995-01-03 1995-12-15 接続方法及びプロトコル Pending JPH08251234A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US367645 1995-01-03
US08/367,645 US5555543A (en) 1995-01-03 1995-01-03 Crossbar switch apparatus and protocol

Publications (1)

Publication Number Publication Date
JPH08251234A true JPH08251234A (ja) 1996-09-27

Family

ID=23448018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32693695A Pending JPH08251234A (ja) 1995-01-03 1995-12-15 接続方法及びプロトコル

Country Status (3)

Country Link
US (1) US5555543A (ja)
EP (1) EP0721164A3 (ja)
JP (1) JPH08251234A (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE166984T1 (de) * 1992-10-12 1998-06-15 Leunig Gmbh Einrichtung für die wahlweise datenübertragung und dateiübertragung
JPH0981508A (ja) * 1995-08-31 1997-03-28 Internatl Business Mach Corp <Ibm> 通信方法及び装置
US6055599A (en) * 1995-09-11 2000-04-25 Electronics & Telecommunications Research Institute Hierarchical crossbar interconnection network for a cluster-based parallel processing computer
US6683876B1 (en) * 1996-09-23 2004-01-27 Silicon Graphics, Inc. Packet switched router architecture for providing multiple simultaneous communications
US5875314A (en) * 1996-11-01 1999-02-23 Northern Telecom Limited Configurable connection fabric for providing serial backplanes with adaptive port/module bandwidth
JP3651152B2 (ja) * 1996-12-05 2005-05-25 ブラザー工業株式会社 印刷装置
US5949982A (en) * 1997-06-09 1999-09-07 International Business Machines Corporation Data processing system and method for implementing a switch protocol in a communication system
US6876654B1 (en) 1998-04-10 2005-04-05 Intel Corporation Method and apparatus for multiprotocol switching and routing
US6356548B1 (en) 1998-06-29 2002-03-12 Cisco Technology, Inc. Pooled receive and transmit queues to access a shared bus in a multi-port switch asic
US6275890B1 (en) * 1998-08-19 2001-08-14 International Business Machines Corporation Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
US6323755B1 (en) 1998-08-19 2001-11-27 International Business Machines Corporation Dynamic bus locking in a cross bar switch
US6378009B1 (en) * 1998-08-25 2002-04-23 Avocent Corporation KVM (keyboard, video, and mouse) switch having a network interface circuit coupled to an external network and communicating in accordance with a standard network protocol
US6138185A (en) * 1998-10-29 2000-10-24 Mcdata Corporation High performance crossbar switch
US6317804B1 (en) * 1998-11-30 2001-11-13 Philips Semiconductors Inc. Concurrent serial interconnect for integrating functional blocks in an integrated circuit device
US20060174052A1 (en) * 2005-02-02 2006-08-03 Nobukazu Kondo Integrated circuit and information processing device
US6378029B1 (en) 1999-04-21 2002-04-23 Hewlett-Packard Company Scalable system control unit for distributed shared memory multi-processor systems
US6263415B1 (en) 1999-04-21 2001-07-17 Hewlett-Packard Co Backup redundant routing system crossbar switch architecture for multi-processor system interconnection networks
US6597692B1 (en) 1999-04-21 2003-07-22 Hewlett-Packard Development, L.P. Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks
WO2001004759A1 (en) 1999-07-14 2001-01-18 Recourse Technologies, Inc. System and method for computer security
US7117532B1 (en) 1999-07-14 2006-10-03 Symantec Corporation System and method for generating fictitious content for a computer
US6981155B1 (en) 1999-07-14 2005-12-27 Symantec Corporation System and method for computer security
US7203962B1 (en) 1999-08-30 2007-04-10 Symantec Corporation System and method for using timestamps to detect attacks
US6738858B1 (en) * 2000-05-31 2004-05-18 Silicon Labs Cp, Inc. Cross-bar matrix for connecting digital resources to I/O pins of an integrated circuit
US7171542B1 (en) * 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
US7743125B1 (en) * 2000-11-09 2010-06-22 General Electric Company Computer multiple communications port unit
US6654846B1 (en) * 2000-11-14 2003-11-25 Intel Corporation High speed computer bus system with bi-directional transmission medium and interface device
US7362751B2 (en) 2001-10-03 2008-04-22 Topside Research, Llc Variable length switch fabric
US7046660B2 (en) * 2001-10-03 2006-05-16 Internet Machines Corp. Switching apparatus for high speed channels using multiple parallel lower speed channels while maintaining data rate
US20030088694A1 (en) * 2001-11-02 2003-05-08 Internet Machines Corporation Multicasting method and switch
US7203203B2 (en) * 2001-12-05 2007-04-10 Internet Machines Corp. Message ring in a switching network
US6967951B2 (en) * 2002-01-11 2005-11-22 Internet Machines Corp. System for reordering sequenced based packets in a switching network
US7135508B2 (en) * 2002-02-20 2006-11-14 The University Of Chicago Coatings and films derived from clay/wax nanocomposites
US20030169731A1 (en) * 2002-03-08 2003-09-11 Wickeraad John Alan Crossbar switch with data suspension
AU2003225735A1 (en) * 2002-03-11 2003-09-29 Altea Therapeutics Corporation Transdermal drug delivery patch system, method of making same and method of using same
US7158512B1 (en) 2002-04-01 2007-01-02 P-Cube Ltd. System and method for scheduling a cross-bar
US20030214949A1 (en) * 2002-05-16 2003-11-20 Nadim Shaikli System for reordering sequenced based packets in a switching network
US7526595B2 (en) * 2002-07-25 2009-04-28 International Business Machines Corporation Data path master/slave data processing device apparatus and method
US20040081108A1 (en) * 2002-10-02 2004-04-29 Andiamo Systems Arbitration system
US20040098509A1 (en) * 2002-11-14 2004-05-20 Vic Alfano System for reordering sequenced based packet segments in a switching network
US7990987B2 (en) 2003-02-25 2011-08-02 Topside Research, Llc Network processor having bypass capability
US6954810B2 (en) * 2003-06-30 2005-10-11 Lsi Logic Corporation Transparent switch
US6983692B2 (en) * 2003-10-31 2006-01-10 Hewlett-Packard Development Company, L.P. Printing apparatus with a drum and screen
US7454552B2 (en) * 2003-11-18 2008-11-18 Topside Research, Llc Switch with transparent and non-transparent ports
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
US7539190B2 (en) * 2004-01-05 2009-05-26 Topside Research, Llc Multicasting in a shared address space
US7426602B2 (en) 2004-01-08 2008-09-16 Topside Research, Llc Switch for bus optimization
TWI269992B (en) * 2004-03-22 2007-01-01 Aten Int Co Ltd The keyboard video mouse switch for multiply chaining and the switching method of signals thereof
BRPI0511239B1 (pt) * 2004-05-20 2019-05-21 Thomson Licensing SUPORTE DE MÚLTIPLOS DISPOSITIVOS MESTRES DE DISEqC EM UM SISTEMA DE DISTRIBUIÇÃO DE VÍDEO
US7624163B2 (en) * 2004-10-21 2009-11-24 Apple Inc. Automatic configuration information generation for distributed computing environment
JP2006195746A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd マルチレイヤバスシステム
JP4453915B2 (ja) * 2005-03-18 2010-04-21 富士通株式会社 クロスバー装置、制御方法及びプログラム
US20080172510A1 (en) * 2007-01-16 2008-07-17 Wei-Jen Chen Parallel bus architecture and related method for interconnecting sub-systems utilizing a parallel bus
US20120210028A1 (en) * 2009-11-11 2012-08-16 Zte Corporation Service scheduling system and method, and control device
CN102271047B (zh) * 2010-06-02 2013-09-25 杭州华三通信技术有限公司 主备倒换方法及主控板、线卡板
CN103908291A (zh) * 2012-12-28 2014-07-09 Ge医疗系统环球技术有限公司 一种超声探头切换装置及相应的超声成像系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516238A (en) * 1983-03-28 1985-05-07 At&T Bell Laboratories Self-routing switching network
US4556939A (en) * 1983-04-29 1985-12-03 Honeywell Inc. Apparatus for providing conflict-free highway access
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
KR900002438B1 (ko) * 1984-02-29 1990-04-14 가부시끼가이샤 도오시바 프로세서간 결합방식
US4809217A (en) * 1985-10-31 1989-02-28 Allen-Bradley Company, Inc. Remote I/O port for transfer of I/O data in a programmable controller
US4821034A (en) * 1987-02-06 1989-04-11 Ancor Communications, Inc. Digital exchange switch element and network
US4935894A (en) * 1987-08-31 1990-06-19 Motorola, Inc. Multi-processor, multi-bus system with bus interface comprising FIFO register stocks for receiving and transmitting data and control information
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US5109490A (en) * 1989-01-13 1992-04-28 International Business Machines Corporation Data transfer using bus address lines
US5175824A (en) * 1989-05-08 1992-12-29 Trw Inc. Crossbar switch connected modular multiprocessor system with processor timing relationship selected and synchronized to be appropriate for function being performed
US5150357A (en) * 1989-06-12 1992-09-22 Emil Hopner Integrated communications system
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US5165038A (en) * 1989-12-29 1992-11-17 Supercomputer Systems Limited Partnership Global registers for a multiprocessor system
JPH0756644B2 (ja) * 1990-08-31 1995-06-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 状態変化通知装置及び方法
JPH05265979A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 並列プロセッサシステムおよびそのためのスイッチ回路
DE4223600C2 (de) * 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
DE69324204T2 (de) * 1992-10-22 1999-12-23 Cabletron Systems Inc Aufsuchen von Adressen bei Paketübertragung mittels Hashing und eines inhaltsadressierten Speichers

Also Published As

Publication number Publication date
EP0721164A2 (en) 1996-07-10
EP0721164A3 (en) 1998-07-29
US5555543A (en) 1996-09-10

Similar Documents

Publication Publication Date Title
JPH08251234A (ja) 接続方法及びプロトコル
JP4740234B2 (ja) 集積回路及びトランザクション発信方法
US6314487B1 (en) Adaptive routing controller of a crossbar core module used in a crossbar routing switch
US4985830A (en) Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system
KR100277167B1 (ko) 가상버스들을사용한연결망을갖는분산컴퓨팅시스템및데이터통신방법
US20060209846A1 (en) Globally asynchronous communication architecture for system on chip
JP2708354B2 (ja) マルチメディア・アナログ／デジタル／光交換装置
JPH05153163A (ja) メツセージのルーテイング方法およびネツトワーク
JP2644134B2 (ja) 並列プロセツサ・システム及びこのシステムに使用されるスイツチの待ち行列構造
US20030146073A1 (en) Asynchronous crossbar with deterministic or arbitrated control
JP2008310832A (ja) 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法
JPH05242019A (ja) 先読み優先調停システム及び方法
US5922063A (en) Automatic hardware message header generator
US6597692B1 (en) Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks
JPH0668053A (ja) 並列計算機
WO2006069355A2 (en) Method and apparatus to provide efficient communication between processing elements in a processor unit
JP2502465B2 (ja) マスタ―アダプタ装置
CN107018071B (zh) 一种基于“包-电路”交换技术的路由模式切换配置器
JP5146454B2 (ja) 情報処理装置及び情報処理方法
KR100798302B1 (ko) 버스 및 네트워크의 복합 통신 수단을 갖는 시스템 온칩
WO2012084834A1 (en) Connecting an external network coprocessor to a network processor packet parser
JPS63104166A (ja) 並列プロセッサのプロセッサ間データ転送装置
JP2001142852A (ja) 高速並列計算用同期及び通信制御装置
JP3704367B2 (ja) スイッチ回路
KR100250474B1 (ko) 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법