JP4067519B2 - 光増幅素子 - Google Patents
光増幅素子 Download PDFInfo
- Publication number
- JP4067519B2 JP4067519B2 JP2004264245A JP2004264245A JP4067519B2 JP 4067519 B2 JP4067519 B2 JP 4067519B2 JP 2004264245 A JP2004264245 A JP 2004264245A JP 2004264245 A JP2004264245 A JP 2004264245A JP 4067519 B2 JP4067519 B2 JP 4067519B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- multimode
- waveguides
- signal light
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
このWDMシステムでは、波長に応じて光信号を合流・分岐するWDM合分波回路、全ての波長の光を一括して合流・分岐する合分岐回路、特定の波長を抜き出し、あるいは挿入するアドドロップマルチプレクサ(Add−drop multiplexer、ADM)等の光素子が使用され、光信号がこれらの光素子を通過する際に生じる強度損失のため、信号強度が劣化する。
図11(a)は、従来の光増幅素子を光導波方向に沿って切断した断面図、図11(b)は、図11(a)のA−A´線で切断した断面図を示し、従来の光増幅素子(Semiconductor Optical Amplifier:SOA)の例として、n−InP基板101を用いた場合の構造を示す(非特許文献1)。
そして、InGaAsP活性層102およびn−InP層104上には、p−InP層105が形成され、p−InP層105上にはp−GaInAsコンタクト層106が形成されている。また、p−GaInAsコンタクト層106上にはp側電極107が形成され、n−InP基板101の裏面にはn側電極108が形成されている。
図12において、入力光強度が小さい場合、入力光強度が増加しても利得はほぼ一定であるが、入力光強度がある値を超えると、利得は急激に減少する。ここで、WDMシステムでは、光信号として波長多重信号が入射され、その波長多重数は、アドドロップマルチプレクサ等を通過する毎に変動する。
ここで、アドドロップマルチプレクサにより光信号が追加されて、波長多重数がnに増加したとする。この場合、光増幅素子の入射光強度がn波合計でP2(dBm)になると、光増幅素子の利得はG2(dB)になる。
図13において、n−InP基板201上には、利得媒質であるInGaAsP活性層202がストライプ状に形成され、InGaAsP活性層202は、p−InP層203およびn−InP層204により埋め込まれている。
図13の光増幅素子のレーザ発振状態では、利得媒質でのキャリア密度は一定値にクランプされるが、発振しきい値が高いため、キャリア密度は通常のDFBレーザよりも高い値にクランプされる。
従って、上述した発振状態では、光増幅素子に注入する電流値を増加させても、発振光の光強度が増大するだけで、光増幅素子の利得を一定に保つことができる。そして、入力信号光強度が大きくなった場合、発振光強度が減少して、光増幅素子内部でのトータルの光強度が一定に保たれるため、光増幅素子のキャリア密度に変動が生じることがなく、光増幅素子の利得を一定に保つことができる。
図14において、図13の光増幅素子では、外部から入射された信号光の入力光強度が変動しても、利得は一定値Goに保たれる。すなわち、信号光の波長多重数がmからnに変化し、合計入力パワーがP1からP2に変化した場合においても、利得はGoで一定値となる。
K.Morito他、Journal of Lightwave Technology,No.1,p176−181,2003のfig.5
さらに、図13のDFB型光増幅素子では、発振光強度が非常に強いため、入射信号強度が小さいと、通常の波長フィルタを用いた場合においても、信号光と同程度の強度で発振光が残留するという問題があった。
そこで、本発明の目的は、信号光の導波方向に発振光を混入させることなく、入力光強度による利得変動を抑えることが可能な光増幅素子を提供することである。
これにより、多モード導波路同士を低損失で互いに結合させることができ、多モード導
波路の配置の自由度を確保しつつ、多モード導波路全体の長さを長くすることができる。
また、請求項3記載の光増幅素子によれば、幅が互いに異なる多モード導波路が直接接続されていることを特徴とする。
また、請求項4記載の光増幅素子によれば、前記入力導波路、前記出力導波路または前
記接続導波路のいずれか少なくともひとつは、信号光の波長に対して透明な材質をコアと
したシングルモード導波路から構成されていることを特徴とする。
これにより、多モード導波路にて増幅された信号光が接続導波路または出力導波路に集
光された状態で入射したために、光パワー密度が高くなった場合においても、利得飽和に
よる波形劣化を防止することができる。
幅が互いに異なることを特徴とする。
これにより、多モード導波路ごとに注入キャリア密度を変化させることが可能となる。このため、利得を稼ぎながら、飽和出力パワーを増大させたり、NF(ノイズフィギュア)を向上させたりすることができ、光増幅素子の用途に応じて様々な動作状態を実現することができる。
これにより、入力導波路、多モード導波路および出力導波路を低損失で結合することが可能となるとともに、信号光の伝搬方向と直交する方向に発振を起こさせることが可能となる。このため、素子サイズの増大を抑制しつつ、入力光強度による利得変動を抑えることが可能となるとともに、出力導波路から出射される増幅光に発振光が混入することを防止することができる。
これにより、入力導波路、多モード導波路および出力導波路を同一工程内で一括形成することが可能となり、製造工程の増大を抑制しつつ、入力光強度による利得変動を抑えることが可能となるとともに、出力導波路から出射される増幅光に発振光が混入することを防止することができる。
これにより、自己結合効果を発現させることを可能としつつ、多モード導波路の長さを長くすることを可能として、クランプ利得を稼ぐことが可能となる。このため、注入電流密度を一定に保ちつつ、多モード導波路のサイズを小さくすることが可能となり、出力導波路の基本モードに信号光を低損失で結合させることを可能としつつ、駆動電流を低減させることができる。
これにより、発振光に対するコアを反射領域まで延伸することができ、キャビティ内における発振光の損失を減少させることが可能となる。このため、多モード導波路内で発振光を効率よくフィードバックさせることが可能となり、反射領域の反射率に対する要求を緩和することができる。
これにより、入力導波路、多モード導波路および出力導波路が形成された基板上に反射領域を一体的に形成することが可能となり、素子サイズの増大を抑制しつつ、信号光の導波方向と異なる方向に発振光を導波させることができる。
図1は、本発明の第1実施形態に係る光増幅素子の概略構成を示す平面図である。
図1において、n−InP基板401上には、多モード導波路403aに接続され、入力信号光411を入力する入力導波路402、信号光を導波させる複数の多モード導波路403a〜403c、多モード導波路403a、403bを互いに接続する接続導波路413a、多モード導波路403b、403cを互いに接続する接続導波路413b、多モード導波路403cに接続され、出力信号光412を出力する出力導波路404が形成されている。
L=m・neq・W2/λ ・・・(1)
の関係を満たすように設定することができる。ただし、mは正の整数である。なお、以下の説明では、(1)式の関係を満たす各多モード導波路403a〜403cの長さLをLMMIとする。ここで、各多モード導波路403a〜403cの長さLMMIは、各多モード導波路403a〜403cにおいて、光が最初にスポット状に集光されるまでの長さを示している。また、多モード干渉では、長さLMMIごとに周期的にスポットが形成されるため、(1)式では、その整数倍を各多モード導波路403a〜403cの長さとして用いることを示している。
また、複数の多モード導波路403a〜403cを多段接続することにより、多モード導波路403a〜403c全体の長さを長くすることを可能として、クランプ利得を稼ぐことが可能となり、駆動電流を低減させることができる。
図2において、図1の多モード導波路403aでは、InGaAsP活性層502がストライプ状にn−InP基板501上に形成されている。なお、InGaAsP活性層502の幅は、複数モードの光が伝搬されるように設定することができ、多モード導波路403のInGaAsP活性層502の幅は、例えば、20μmに設定することができる。そして、InGaAsP活性層502の両側は、n−InP基板501上に順次積層されたp−InP電流ブロック層503およびn−InP電流ブロック層504にて埋め込まれている。ここで、p−InP電流ブロック層503およびn−InP電流ブロック層504にてInGaAsP活性層502の両側を埋め込むことにより、埋め込みヘテロ構造を構成することができる。
すなわち、図3において、n−InP基板601上には、入力信号光611を入力する入力導波路602、入力信号光611を導波させる多モード導波路603、出力信号光612を出力する出力導波路604が形成されている。ここで、入力導波路602および出力導波路604は、InGaAsPをコアとした利得媒質からなるシングルモード導波路から構成することができ、多モード導波路603は、InGaAsPをコアとした利得媒質からなる多モード導波路から構成することができる。
そして、入力導波路602に入射した入力信号光611は、入力導波路602を伝搬して多モード導波路603に入射される。そして、入力信号光611が多モード導波路603に入射すると、入力信号光611は多モード導波路603における固有モードに展開される。すなわち、入力導波路602の基本伝搬モードと多モード導波路603の複数の伝搬モードとの重なり積分に比例したパワー分布で多モード導波路603内の複数の伝搬モードが励振される。そして、多モード導波路603内で励振された各モードは、それぞれの伝搬定数により決定される位相条件で多モード導波路603内を伝搬する。
また、入力導波路602、多モード導波路603および出力導波路604のコアは利得媒質を含むため、入力信号光611は、入力導波路602、多モード導波路603および出力導波路604を伝搬するに従って増幅され、増幅された出力信号光612を得ることができる。
そして、例えば、高反射膜509、510の反射率RHが0.9、すなわち90%であったとする。この場合、デシベル表示に直すと、10×log(RH)となり、反射損失の0.46dBに相当する。そして、多モード導波路603では自然放出光が四方八方に放出され、多モード導波路603の幅方向に進行または導波する光が高反射膜509、510にて反射される。
836μm×(0.46dB/20μm)=19dB ・・・(2)
でクランプされる。
図4において、多モード導波路603に電流を注入すると、最初は電流の増加とともに利得は増加する。そして、電流がI1に達すると、多モード導波路603の幅方向に距離Wだけ伝搬した時の利得がしきい値利得Glateralに達し、多モード導波路603の幅方向で発振が生じる。この時、しきい値利得Glateralは、
Glateral=−10×log(RH)(dB) ・・・(3)
で与えられる。
G0=Glatera×LMMI/W ・・・(4)
で与えられる。ここで、信号光の利得G0は、(1)、(3)式を用いることにより、
G0=−10×log(RH)×neq×W/λ ・・・(5)
となる。
そして、図1の構成では、長さがそれぞれLMMIに設定された複数の多モード導波路403a〜403cを多段接続することにより、自己結合効果を発現させることを可能としつつ、クランプ利得を稼ぐことが可能となる。このため、注入電流密度を一定に保ちつつ、多モード導波路403a〜403cのサイズを小さくすることが可能となり、接続導波路413a、413bおよび出力導波路404の基本モードに信号光を低損失で結合させることを可能としつつ、駆動電流を低減させることができる。
一方、図3の実施形態では、しきい値利得Glateralは0.46dB/20μmであり、単位長さ当たりの発振しきい値利得密度は0.023(dB/μm)であるのに対し、図1の実施形態では、しきい値利得Glateralは0.27dB/10μmであり、単位長さ当たりの発振しきい値利得密度は0.027(dB/μm)とほぼ同一の利得密度で動作するため、注入電流密度もほぼ同一になると考えられる。従って、多モード導波路403a〜403cを3段の縦属接続構成とした場合においても、多モード導波路403a〜403c全体の面積は3/8となり、注入電流密度を一定とすると、半分以下の電流で駆動することができる。
また、上述した実施形態では、信号光の伝搬経路に沿って、入力導波路402から多モード導波路403を経て出力導波路404に至るまでの全てについて利得媒質をコアに含む場合について説明したが、少なくとも多モード導波路403のコアまたはクラッドの一部に利得媒質を設けるようにしてもよい。
図5において、n−InP基板701上には、InGaAsP分離閉じ込め層711が形成されている。なお、InGaAsP分離閉じ込め層711は、信号光の波長に対して透明になるように構成することができる。そして、InGaAsP分離閉じ込め層711上には、InGaAsP活性層702がストライプ状に形成されている。なお、InGaAsP活性層702の幅は、多モード導波路では、複数モードの光が伝搬されるように設定することができる。
図6において、n−InP基板901上には、多モード導波路903aに接続され、入力信号光911を入力する入力導波路902、信号光を導波させる複数の多モード導波路903a〜903c、多モード導波路903a、903bを互いに接続する接続導波路913a、多モード導波路903b、903cを互いに接続する接続導波路913b、多モード導波路903cに接続され、出力信号光912を出力する出力導波路904が形成されている。
また、入力導波路902側のn−InP基板901の端面905には反射防止膜907が形成されるとともに、出力導波路904側のn−InP基板901の端面906には反射防止膜908が形成されている。さらに、多モード導波路903の両脇には、高反射膜909、910が対向配置されている。
図7において、n−InP基板1001上には、InGaAsP入力導波路コア層1002、InGaAsP活性層1003a〜1003c、InGaAsP接続導波路コア層1009a〜1009bおよびInGaAsP出力導波路コア層1004が形成されている。ここで、InGaAsP活性層1003aは、InGaAsP入力導波路コア層1002とInGaAsP接続導波路コア層1009aとの間に配置され、InGaAsP活性層1003bは、InGaAsP接続導波路コア層1009a、1009b間に配置され、InGaAsP活性層1003cは、InGaAsP接続導波路コア層1009bとInGaAsP出力導波路コア層1004との間に配置されている。
そして、InGaAsP入力導波路コア層1002、InGaAsP活性層1003a〜1003c、InGaAsP接続導波路コア層1009a〜1009bおよびInGaAsP出力導波路コア層1004上には、p−InPクラッド層1005が形成されている。ここで、n−InP基板1001とp−InPクラッド層1005との間にInGaAsP活性層1003a〜1003cを形成することにより、InGaAsP活性層1003a〜1003cをコアとした利得媒質からなる多モード導波路903a〜903cをそれぞれ構成することができる。
ここで、各多モード導波路903a〜903cのコアは利得媒質を含むため、入力信号光911は、各多モード導波路903a〜903cを伝搬するに従って増幅され、増幅された出力信号光912を得ることができる。
図8において、n−InP基板1101上には、多モード導波路1103aに接続され、入力信号光1111を入力する入力導波路1102、信号光を導波させる複数の多モード導波路1103a〜1103c、多モード導波路1103a、1103bを互いに接続する接続導波路1113a、多モード導波路1103b、1103cを互いに接続する接続導波路1113b、多モード導波路1103cに接続され、出力信号光1112を出力する出力導波路1104が形成されている。
図9において、n−InP基板1201上には、InGaAsP活性層1202が形成されている。ここで、InGaAsP活性層1202の幅は、多モード導波路1103a〜1103cでは、複数モードの光が伝搬されるように設定するとともに、多モード導波路1103a〜1103cごとに互いに異なるように設定することができ、入力導波路1102、接続導波路1113a、1113bおよび出力導波路1104では、単一モードの光が伝搬されるように設定することができる。
ここで、p−GaInAsコンタクト層1206a〜1206cおよびp側電極1207a〜1207cをそれぞれ分割することにより、多モード導波路1103a〜1103cごとに注入電流密度を独立に制御することができる。
ここで、各多モード導波路1103a〜1103cのコアは利得媒質を含むため、入力信号光1111は、各多モード導波路1103a〜1103cを伝搬するに従って増幅され、増幅された出力信号光1112を得ることができる。
このように、多モード導波路の幅をW1<W2<W3のように設定することにより、図4に示した第1実施形態の構成と等しい利得をとりながら、NFを向上させつつ飽和出力パワーがさらに大きくなるという効果が期待される。
図10において、n−InP基板1301上には、多モード導波路1303aに接続され、入力信号光1311を入力する入力導波路1302、信号光を導波させる複数の多モード導波路1303a〜1303c、多モード導波路1303cに接続され、出力信号光1312を出力する出力導波路1304が形成されている。
ここで、各多モード導波路1303a〜1303cのコアは利得媒質を含むため、入力信号光1311は、各多モード導波路1303a〜1303cを伝搬するに従って増幅され、増幅された出力信号光1312を得ることができる。
上述した光増幅素子では、入力信号光に対しては進行波型の増幅が行われ、多モード導波路の幅方向にはレーザ発振が生じる。このため、高反射膜の反射率RH、i番目の多モード導波路の幅Wi、i番目の多モード導波路の長さLiおよび反射防止膜の反射率RARとの関係は、以下のように説明される。クランプされた単位長さ当たりの利得をGclamp_i(dB)とすると、多モード導波路の幅方向で発振が生じるためのしきい値利得Glateralは、
Glateral=Gclamp_i×Wi=−10×log(RH)(dB) ・・・(6)
一方、信号光の伝搬方向で発振が生じないようにするためには、反射防止膜での反射によるキャビティ内の反射損失が信号利得Gsignalよりも大きいことが必要である。反射防止膜での反射によるキャビティ内の反射損失は、10×log(RAR)で表されるため、信号光の伝搬方向で発振が生じないようにするためには、
402、602、802、902、1102、1302 入力導波路
403a〜403c、603、903a〜903c、1103a〜1103c、1303a〜1303c 多モード導波路
404、604、804、904、1104、1304 出力導波路
405、406、605、606、905、906、1105、1106、1305、1306 端面
407、408、607、608、907、908、1107、1108、1307、1308 反射防止膜
409、410、509、510、609、610709、710、909、910、1109、1110、1309、1310 高反射膜
411、611、911、1111、1311 入力信号光
412、612、912、1112、1312 出力信号光
502、702、1002、1003a〜1003c、1202 InGaAsP活性層
503、703 p−InP電流ブロック層
504、704 n−InP電流ブロック層
505、705、1005、1205 p−InPクラッド層
506、706、1006a〜1006c、1206a〜1206c p−GaInAsキャップ層
507、707、1007a〜1007c、1207a〜1207c p側電極
508、708、1008、1208 n側電極
711 InGaAsP分離閉じ込め層
413a、413b、913a、913b、1113a、1113b 接続導波路
1002 InGaAsP入力導波路コア層
1009a〜1009b InGaAsP接続導波路コア層
1004 InGaAsP出力導波路コア層
Claims (10)
- 単一モードの光を導波させる入力導波路と、
少なくとも1つが前記入力導波路に光学的に結合され、複数モードの光を導波させるとともに、少なくとも一部に利得媒質を含むように構成された複数の多モード導波路と、
前記多モード導波路の少なくとも1つが光学的に結合され、単一モードの光を導波させ
る出力導波路と、
前記利得媒質から放射される自然放出光を反射させることにより、前記入力導波路を介して前記多モード導波路に入射された光の伝搬方向と交差する方向に発振を起こさせる反射領域と、
少なくとも2個の多モード導波路に独立に電流を注入する電流注入手段を備え、
前記反射領域には高反射膜が形成され、
前記入力導波路および前記入力導波路の端面には反射防止膜が形成され、
前記多モード導波路の長さをそれぞれLi、幅をそれぞれWi、前記高反射膜の反射率をRH、反射防止膜の反射率をRARとすると、
- 単一モードの光を導波させるように構成され、前記多モード導波路間を接続する接続導
波路を備えることを特徴とする請求項1記載の光増幅素子。 - 幅が互いに異なる多モード導波路が直接接続されていることを特徴とする請求項1記載の光増幅素子。
- 前記入力導波路、前記出力導波路または前記接続導波路のいずれか少なくともひとつは、信号光の波長に対して透明な材質をコアとしたシングルモード導波路から構成されていることを特徴とする請求項1から3のいずれか1項記載の光増幅素子。
- 少なくとも2個の多モード導波路の導波路幅が互いに異なることを特徴とする請求項1から4のいずれか1項記載の光増幅素子。
- 前記入力導波路、前記多モード導波路および前記出力導波路は導波路中心軸が互いに一致するように同一基板上に並べて配置され、前記反射領域は前記多モード導波路の両脇に対向配置されていることを特徴とする請求項1から6のいずれか1項記載の光増幅素子。
- 前記入力導波路、前記多モード導波路および前記出力導波路は互いに共通の利得媒質から構成されるコアを備え、前記多モード導波路の前記コアの幅が前記入力導波路および前記出力導波路の前記コアの幅より広いことを特徴とする請求項7記載の光増幅素子。
- 少なくとも2個の多モード導波路のち、i番目の多モード導波路の長さをL i 、幅をW i 、屈折率をn eqi 、信号光波長をλとすると、L i =m i ・n eqi ・Wi 2 /λ(ただし、m i は正の整数)であることを特徴とする請求項1から8のいずれか1項記載の光増幅素子。
- 前記多モード導波路のコアの一部を構成し、前記多モード導波路よりも幅が広くなるように前記反射領域の方向に延伸され、信号光波長に対して透明な透明層をさらに備えることを特徴とする請求項1から9のいずれか1項記載の光増幅素子。
- 前記反射領域は、前記多モード導波路の側壁に形成された誘電体多層膜または金属膜を備えることを特徴とする請求項1から10のいずれか1項記載の光増幅素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264245A JP4067519B2 (ja) | 2004-09-10 | 2004-09-10 | 光増幅素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264245A JP4067519B2 (ja) | 2004-09-10 | 2004-09-10 | 光増幅素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007270973A Division JP2008034882A (ja) | 2007-10-18 | 2007-10-18 | 光増幅素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080377A JP2006080377A (ja) | 2006-03-23 |
JP4067519B2 true JP4067519B2 (ja) | 2008-03-26 |
Family
ID=36159572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004264245A Expired - Fee Related JP4067519B2 (ja) | 2004-09-10 | 2004-09-10 | 光増幅素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4067519B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4611710B2 (ja) * | 2004-10-21 | 2011-01-12 | 日本電信電話株式会社 | 光増幅素子 |
-
2004
- 2004-09-10 JP JP2004264245A patent/JP4067519B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006080377A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7262905B2 (en) | Optical amplifier | |
US8503072B2 (en) | Gain-clamped semiconductor optical amplifier | |
JP4794505B2 (ja) | 半導体光増幅装置、半導体光増幅システム及び半導体光集積素子 | |
US8787420B2 (en) | Integrated semiconductor laser element | |
JP2013004688A (ja) | スポットサイズ変換器、半導体光素子、及びそれらの製造方法 | |
US7466736B2 (en) | Semiconductor laser diode, semiconductor optical amplifier, and optical communication device | |
JP5365510B2 (ja) | 半導体集積素子 | |
JP3887744B2 (ja) | 半導体光素子 | |
JP2002169131A (ja) | 光半導体素子及び光半導体素子の変調方法 | |
JP2003014963A (ja) | 半導体光集積素子とその製造方法並びに光通信用モジュール | |
JP4415891B2 (ja) | 半導体光増幅素子 | |
JP2009289993A (ja) | 半導体レーザ素子及び半導体光集積素子 | |
JP4620562B2 (ja) | 光増幅素子 | |
JP6320192B2 (ja) | 波長可変光源および波長可変光源モジュール | |
JP4833631B2 (ja) | 光増幅素子 | |
JP2012069799A (ja) | 半導体光導波路素子およびその製造方法 | |
JP4067519B2 (ja) | 光増幅素子 | |
JP4067518B2 (ja) | 光増幅素子 | |
JP4611710B2 (ja) | 光増幅素子 | |
JP2019004093A (ja) | 半導体光集積装置 | |
JP2008034882A (ja) | 光増幅素子 | |
JP4833630B2 (ja) | 光増幅素子 | |
US20210242653A1 (en) | Optically-pumped semiconductor waveguide amplifier | |
JP4008439B2 (ja) | 半導体光増幅器 | |
JP2018206901A (ja) | 光送信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |