JP4023850B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4023850B2 JP4023850B2 JP13693796A JP13693796A JP4023850B2 JP 4023850 B2 JP4023850 B2 JP 4023850B2 JP 13693796 A JP13693796 A JP 13693796A JP 13693796 A JP13693796 A JP 13693796A JP 4023850 B2 JP4023850 B2 JP 4023850B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- potential
- channel mos
- source
- standby mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 210000000746 body region Anatomy 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 238000007599 discharging Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 22
- 230000004913 activation Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000007667 floating Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/901—MOSFET substrate bias
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置に関し、特に、ＳＯＩ（Silicon On Insulator）基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置に関する。
【０００２】
【従来の技術】
図１３はＳＯＩ基板上に形成された従来の半導体集積回路装置（ＤＲＡＭ、ＳＲＡＭなど）のＣＭＯＳインバータ７０の構成を示す回路図である。図１３を参照して、このＣＭＯＳインバータ７０は、入力ノードＮ７１、出力ノードＮ７２、ｐチャネルＭＯＳトランジスタ７１およびｎチャネルＭＯＳトランジスタ７２を含む。入力ノードＮ７１には入力信号Ｖｉｎが入力され、出力ノードＮ７２から出力信号Ｖｏｕｔが出力される。ｐチャネルＭＯＳトランジスタ７１のゲートは入力ノードＮ７１に接続され、そのソースは電源電位Ｖｃｃを受け、そのドレインは出力ノードＮ７２に接続される。ｎチャネルＭＯＳトランジスタ７２のゲートは入力ノードＮ７１に接続され、そのドレインは出力ノードＮ７２に接続され、そのソースは接地される。ＭＯＳトランジスタ７１，７２のボディはともにフローティングされている。
【０００３】
図１４（ａ）は図１３で示したｎチャネルＭＯＳトランジスタ７２のデバイス構造を示す一部破断した平面図、図１４（ｂ）は図１４（ａ）のＸ−Ｘ′線断面図である。図において、このｎチャネルＭＯＳトランジスタ７２はＳＯＩ基板７３上に形成される。ＳＯＩ基板７３は、シリコン基板７４と、その表面に積層されたＳｉＯ埋込酸化層７５およびｐ- 型シリコン層７６を含む。ｎチャネルＭＯＳトランジスタ７２の素子領域は、ｐ- 型シリコン層７６が酸化されたＳｉＯ絶縁層７７によって他の素子領域と分離される。
【０００４】
素子領域中央部の上方にゲート酸化膜（図示せず）を介してゲート電極８１が形成される。ｐ- 型シリコン層７６のうちのゲート電極８１で覆われた部分がボディ領域８２となる。また、ゲート電極８１の一方側にｎ+ 型ドレイン領域８３が形成され、ゲート電極８１の他方側にｎ+ 型ソース領域８４が形成される。ゲート電極８１は入力ノードＮ７１に接続され、ｎ+ 型ドレイン領域８３はコンタクトホールＣＨを介して出力ノードＮ７２に接続され、ｎ+ 型ソース領域８４はコンタクトホールＣＨを介して接地される。ｐチャネルＭＯＳトランジスタ７１のデバイス構造はｐ型とｎ型が逆になるだけでｎチャネルＭＯＳトランジスタ７２と同様である。
【０００５】
次に、図１３および図１４で示したＣＭＯＳインバータ７０の動作について説明する。入力信号Ｖｉｎが「Ｌ」レベル（接地レベルＶｓｓ）であるスタンバイモード期間では、ｐチャネルＭＯＳトランジスタ７１が導通状態となり、ｎチャネルＭＯＳトランジスタ７２が非導通状態となって出力信号Ｖｏｕｔは「Ｈ」レベル（電源レベルＶｃｃ）となる。アクティブモード期間になって入力信号Ｖｉｎが「Ｈ」レベルに立上がると、ｐチャネルＭＯＳトランジスタ７１が非導通状態となりｎチャネルＭＯＳトランジスタ７２が導通状態となって出力信号Ｖｏｕｔは「Ｌ」レベルとなる。
【０００６】
【発明が解決しようとする課題】
ところで、このような半導体集積回路装置では、近年、高集積化とともに低電源電圧化が進められている。したがって、半導体集積回路装置は低電源電圧下でも高速動作できるように、半導体集積回路装置を構成するＭＯＳトランジスタのしきい値電圧を下げ駆動力を上げる必要がある。
【０００７】
しかし、ＭＯＳトランジスタのしきい値電圧を電源電圧と同様に低減化すると、ＭＯＳトランジスタのサブスレショールドリーク電流ＩL が増大してしまう。したがって、ＭＯＳトランジスタのしきい値電圧を電源電圧と同様に低減化することはできず、半導体集積回路装置の性能向上、特にその高速化の実現が困難になることが予想される。このような問題点は、たとえば 1993 Symposium on VLSI Circuit Dig. of Tech Papers pp.47-48およびpp.83-84で指摘されている。
【０００８】
たとえば図１３および図１４で示したＣＭＯＳインバータ７０のｎチャネルＭＯＳトランジスタ７２では、図１５に示すように、しきい値電圧を低減化するとスタンバイモード期間においてｎ+ 型ドレイン領域８３からｐ- 型ボディ領域８２に流入する接合リーク電流が増大する。これにより、ｐ- 型ボディ領域８２の電位が上昇し、ｎチャネルＭＯＳトランジスタ７２のサブスレショールドリーク電流ＩL が増大してしまう。このような現象は、たとえば 1995 Symposium on VLSI Technology Dig. of Tech Papers 12-3 で指摘されている。
【０００９】
サブスレショールドリーク電流ＩL を低減化する方法としては、ｎチャネルＭＯＳトランジスタ７２のｐ- 型ボディ領域８２の電位を固定する方法がある。この方法では、図１６に示すように、Ｔ字形のゲート電極８１′が設けられ、このゲート電極８１で覆われたｐ- 型ボディ領域８２′と接触するようにしてｐ+ 型コンタクト領域８５が新たに設けられる。コンタクトホールＣＨを介してｐ+ 型コンタクト領域８５に一定の基板電位を与えることにより、ｐ- 型ボディ領域８２′の電位上昇を防止することができ、サブスレショールドリーク電流ＩL の低減化を図ることができる。
【００１０】
しかし、この方法では、ｐ+ 型コンタクト領域８５を設ける必要があるのでレイアウト面積が増大するという問題があった。また、ｐ- 型ボディ領域８２とｎ+ 型ドレイン領域８３およびｎ+ 型ソース領域８４との間の容量値が増大し、動作速度が遅延するという問題があった。
【００１１】
それゆえに、この発明の主たる目的は、消費電流が少なく、かつレイアウト面積が小さな半導体装置を提供することである。
【００１３】
【課題を解決するための手段】
請求項１に係る発明は、ＳＯＩ基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置であって、ソース領域と、ドレイン領域と、その２つの領域間に位置するボディ領域とを含むＭＯＳトランジスタ、およびスタンバイモード期間のうちの予め定める期間はＭＯＳトランジスタのボディ領域の蓄積電荷を排出するための予め定める電位をソース領域に与え、それ以外の期間は電源電位をソース領域に与えるソース電位切換手段を備えたものである。
【００１４】
請求項２に係る発明では、請求項１に係る発明のソース電位切換手段は、スタンバイモード期間において予め定める周期で予め定める電位をソース領域にパルス的に与える。
【００１５】
請求項３に係る発明は、ＳＯＩ基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置であって、それぞれが、ドレイン同士が接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタを含み、直列接続された複数の反転回路、スタンバイモード期間のうちの予め定める期間は各反転回路のｐチャネルＭＯＳトランジスタのソース領域とドレイン領域の間にあるボディ領域の蓄積電荷を排出するための第１の電源電位よりも高い昇圧電位をそのｐチャネルＭＯＳトランジスタのソースに与え、それ以外の期間はそのｐチャネルＭＯＳトランジスタのソースに第１の電源電位を与える第１のソース電位切換手段、およびスタンバイモード期間のうちの予め定める期間は各反転回路のｎチャネルＭＯＳトランジスタのソース領域とドレイン領域の間にあるボディ領域の蓄積電荷を排出するための第２の電源電位よりも低い降圧電位をそのｎチャネルＭＯＳトランジスタのソースに与え、それ以外の期間はそのｎチャネルＭＯＳトランジスタのソースに第２の電源電位を与える第２のソース電位切換手段を備えたものである。
【００１６】
請求項４に係る発明では、請求項３に係る発明の第１のソース電位切換手段は、スタンバイモード期間において予め定める周期でｐチャネルＭＯＳトランジスタのソースに昇圧電位をパルス的に与え、第２のソース電位切換手段は、スタンバイモード期間において予め定める周期でｎチャネルＭＯＳトランジスタのソースに降圧電位をパルス的に与える。
【００２６】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１の原理を説明するための図であって、特に、図１（ａ）は図１５と対比される図、図１（ｂ）は図１（ａ）に示したｎチャネルＭＯＳトランジスタ７２のｐ- 型ボディ領域８２およびｎ+ 型ソース領域８４の電位を示す図である。
【００２７】
図１５では、ｎチャネルＭＯＳトランジスタ７２のしきい値電圧を下げるとスタンバイモード期間において非導通状態にあるｎチャネルＭＯＳトランジスタ７２のドレイン領域８３からボディ領域８２へ流れる接合リーク電流が増大し、これによってボディ領域８２の電位が上昇し、サブスレショールドリーク電流ＩL が増大することを説明した。
【００２８】
そこで、この実施の形態では、図１に示すように、切換スイッチ７を設け、スタンバイモード期間はｎチャネルＭＯＳトランジスタ７２のｎ+ 型ソース領域８４に負電位Ｖｂｂ（Ｖｂｂ＜Ｖｓｓ）を与え、アクティブモード期間は従来どおり接地電位Ｖｓｓを与える。スタンバイモード期間においてｎチャネルＭＯＳトランジスタ７２のｎ+ 型ソース領域８４に負電位Ｖｂｂを与えると、ｐ- 型ボディ領域８２とｎ+ 型ソース領域８４の間は順バイアスとなる。このため、ｐ- 型ボディ領域８２に蓄積された正電荷がｎ+ 型ソース領域８４に流出し、ｐ- 型ボディ領域８２の電位が相対的に低下してサブスレショールドリーク電流ＩL が減少する。スタンバイモード期間において非導通状態にあるｐチャネルＭＯＳトランジスタでは、そのソース領域に昇圧電位Ｖｐｐ（Ｖｐｐ＞Ｖｃｃ）を与えることにより、同様の効果が得られる。
【００２９】
図２は、図１で説明した原理が適用された半導体集積回路装置の要部を示す回路図である。
【００３０】
図２を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では３つ）のＣＭＯＳインバータ１〜３と、２つの切換スイッチ６，７とを備える。インバータ１〜３の各々は、ノードＮ１とＮ２の間に直列接続されたｐチャネルＭＯＳトランジスタ４およびｎチャネルＭＯＳトランジスタ５を含む。初段のインバータ１に入力信号Ｖｉｎが入力され、最終段のインバータ３から出力信号Ｖｏｕｔが出力される。
【００３１】
切換スイッチ６の共通端子６ｃはノードＮ１に接続され、その一方切換端子６ａは電源電位Ｖｃｃを受け、その他方切換端子６ｂは昇圧電位Ｖｐｐを受ける。切換スイッチ７の共通端子７ｃはノードＮ２に接続され、その一方切換端子７ａは接地電位Ｖｓｓを受け、その他方切換端子７ｂは負電位Ｖｂｂを受ける。
【００３２】
図３および図４は、図２で示した回路の動作を説明するためのタイムチャートである。スタンバイモード期間では、基本的には切換スイッチ６の端子６ａ，６ｃ間が導通し、切換スイッチ７の端子７ａ，７ｃ間が導通し、ノードＮ１，Ｎ２にはそれぞれ電源電位Ｖｃｃおよび接地電位Ｖｓｓが与えられる。また、入力信号Ｖｉｎは「Ｌ」レベル（接地電位Ｖｓｓ）に固定される。
【００３３】
したがって、インバータ１，３のｐチャネルＭＯＳトランジスタ４およびインバータ２のｎチャネルＭＯＳトランジスタ５が導通状態となり、インバータ１，３のｎチャネルＭＯＳトランジスタ５およびインバータ２のｐチャネルＭＯＳトランジスタ４が非導通状態となる。
【００３４】
このとき、図３に示すように、インバータ１，３のｎチャネルＭＯＳトランジスタ５のボディ電位が徐々に上昇しサブスレショールドリーク電流ＩL が増大する。そこで、切換スイッチ７を予め定める周期で予め定める期間だけ切換えてノードＮ２すなわちｎチャネルＭＯＳトランジスタ５のソースに負電位Ｖｂｂをパルス的に与える。これにより、ｎチャネルＭＯＳトランジスタ５のボディ領域に蓄積された正電荷がソースを介して引抜かれ、ｎチャネルＭＯＳトランジスタ５のボディ電位が低下しサブスレショールドリーク電流ＩL が減少する。
【００３５】
同様に、インバータ２のｐチャネルＭＯＳトランジスタ４のボディ電位が徐々に下降しサブスレショールドリーク電流ＩL が増大する。そこで、切換スイッチ６を切換スイッチ７と同様に切換えてノードＮ１すなわちｐチャネルＭＯＳトランジスタ４のソースに昇圧電位Ｖｐｐをパルス的に与える。これにより、ｐチャネルＭＯＳトランジスタ４のボディ領域に蓄積された負電荷がそのソースを介して引抜かれ、ｐチャネルＭＯＳトランジスタ４のボディ電位が上昇しサブスレショールドリーク電流ＩL が減少する。
【００３６】
アクティブ期間では、切換スイッチ６の端子６ａ，６ｃが導通し切換スイッチ７の端子７ａ，７ｃが常に導通し、ノードＮ１，Ｎ２はそれぞれ電源電位Ｖｃｃおよび接地電位Ｖｓｓに固定される。
【００３７】
アクティブ期間になると、図４に示すように、入力信号Ｖｉｎすなわちインバータ１のＭＯＳトランジスタ４，５のゲート電位が「Ｌ」レベルから「Ｈ」レベルに立上がる。このとき、ＭＯＳトランジスタ４，５のボディ電位はゲートとのカップリングにより「Ｈ」レベルに高速に立上がり、ｐチャネルＭＯＳトランジスタ４が非導通状態になりｎチャネルＭＯＳトランジスタ５が導通状態となってインバータ１は「Ｌ」レベルを出力する。応じてインバータ２は「Ｈ」レベルを出力しインバータ３は「Ｌ」レベルを出力し、出力信号Ｖｏｕｔは「Ｌ」レベルとなる。
【００３８】
この実施の形態では、スタンバイモード期間においてＭＯＳトランジスタ４，５のボディ領域に蓄積された電荷をそのソースを介して引抜いてサブスレショールドリーク電流ＩL を減少させる。したがって、サブスレショールドリーク電流ＩL を減少させるためコンタクト領域８５を設けてボディ電位を固定していた従来に比べ、レイアウト面積の縮小化を図ることができる。
【００３９】
なお、この実施の形態では、スタンバイモード期間において切換スイッチ６，７を予め定める周期でパルス的に切換えたが、これに限るものではなく、スタンバイモード期間において切換スイッチ６の端子６ｂ，６ｃ間および切換スイッチ７の端子７ｂ，７ｃ間を常時導通させてもよい。ただし、この場合は、スタンバイモード期間からアクティブモード期間に移行するとき、ノードＮ１が昇圧電位Ｖｐｐから電源電位ＶｃｃにノードＮ２が負電位Ｖｂｂから接地電位Ｖｓｓに切換わる時間だけ動作時間が遅延する。また、スタンバイモード期間の消費電流が増大する。
【００４０】
また、この実施の形態では、スタンバイモードにおいてＭＯＳトランジスタ４，５のソース電位を切換えたが、パワーダウンモード、バッテリバックアップモード、スリープモードで切換えても同じ効果が得られる。
【００４１】
［実施の形態２］
図５は、この発明の実施の形態２による半導体集積回路装置の要部の構成を示す回路図である。
【００４２】
図５を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では３つ）のＣＭＯＳインバータ１１〜１３およびスイッチ２１〜２６を備える。インバータ１１〜１３の各々は、ノードＮ１１とＮ１２の間に直列接続されたｐチャネルＭＯＳトランジスタ１４およびｎチャネルＭＯＳトランジスタ１５を含む。初段のインバータ１１に入力信号Ｖｉｎが入力され、最終段のインバータ１３から出力信号Ｖｏｕｔが出力される。
【００４３】
スイッチ２１〜２３の各々の一方端子がそれぞれインバータ１１〜１３のｐチャネルＭＯＳトランジスタ１４のボディに接続され、各々の他方端子はともに昇圧電位Ｖｐｐを受ける。スイッチ２４〜２６の各々の一方端子はそれぞれインバータ１１〜１３のｎチャネルＭＯＳトランジスタ１５のボディに接続され、各々の他方端子はともに負電位Ｖｂｂを受ける。
【００４４】
次に、図５に示した回路の動作について説明する。スタンバイモード期間では、すべてのスイッチ２１〜２６は導通状態となり、インバータ１１〜１３のｐチャネルＭＯＳトランジスタ１４のボディが昇圧電位Ｖｐｐに固定され、ｎチャネルＭＯＳトランジスタ１５のボディが負電位Ｖｂｂに固定される。アクティブモード期間では、すべてのスイッチ２１〜２６が非導通状態となりインバータ１１〜１３のＭＯＳトランジスタ１４，１５のボディはフローティング状態となる。インバータ列１１〜１３の動作は、図２で示したインバータ列１〜３と同じであるので説明は省略する。
【００４５】
この実施の形態では、スタンバイモード期間ではＭＯＳトランジスタ１４，１５のボディ電位が固定されてサブスレショールドリーク電流ＩL が低減化され、アクティブモード期間ではＭＯＳトランジスタ１４，１５のボディがフローティングされてボディとソース／ドレイン間の容量値が低減化されスイッチング速度の高速化が図られる。したがって、消費電流の低減化と動作速度の高速化の両方が実現される。
【００４６】
なお、この実施の形態では、スタンバイモード期間においてｐチャネルＭＯＳトランジスタ１４のボディに昇圧電位Ｖｐｐを与えｎチャネルＭＯＳトランジスタ１５のボディに負電位Ｖｂｂを与えたが、ｐチャネルＭＯＳトランジスタ１４のボディに電源電位Ｖｃｃを与えｎチャネルＭＯＳトランジスタ１５のボディに接地電位Ｖｓｓを与えても差し支えない。
【００４７】
また、この実施の形態では、スタンバイモード期間の全期間においてスイッチ２１〜２６を導通状態にしたが、実施の形態１と同様、スイッチ２１〜２６を予め定める周期でパルス的に導通させてもよい。
【００４８】
［実施の形態３］
図６は、この発明の実施の形態３による半導体集積回路装置の要部の構成を示す回路図である。
【００４９】
図６を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では３つ）のＣＭＯＳインバータ３１〜３３と、ｐチャネルＭＯＳトランジスタ３６と、ｎチャネルＭＯＳトランジスタ３７とを含む。インバータ３１〜３３の各々は、ローカル電源配線ＬＬ３１とＬＬ３２の間に直列接続されたｐチャネルＭＯＳトランジスタ３４およびｎチャネルＭＯＳトランジスタ３５を含む。初段のインバータ３１に入力信号Ｖｉｎが入力され、最終段のインバータ３３から出力信号Ｖｏｕｔが出力される。
【００５０】
ｐチャネルＭＯＳトランジスタ３６は、メイン電源配線ＭＬ３１とローカル電源配線ＬＬ３１の間に接続され、そのゲートは活性化信号／φａを受ける。ｎチャネルＭＯＳトランジスタ３７は、メイン電源配線ＭＬ３２とローカル電源配線ＬＬ３２の間に接続され、そのゲートは活性化信号φａを受ける。メイン電源配線ＭＬ３１，ＭＬ３２には、それぞれ電源電位Ｖｃｃおよび接地電位Ｖｓｓが与えられる。
【００５１】
アクティブ期間になって、活性化信号／φａ，φａがそれぞれ活性化レベルの「Ｌ」レベルおよび「Ｈ」レベルになると、ＭＯＳトランジスタ３６，３７が導通してインバータ３１〜３３が活性化される。
【００５２】
この回路では、スタンバイモード期間はインバータ３１〜３３が電源電位Ｖｃｃおよび接地電位Ｖｓｓから切り離される。したがって、インバータ３１〜３３を構成するＭＯＳトランジスタ３４，３５にサブスレショールドリーク電流ＩL が流れても、ＭＯＳトランジスタ３６，３７のしきい値電圧を高く設定しておく限り、電源に電流が流れることはない。よって、スタンバイモード期間の消費電流を低減化することができる。
【００５３】
この回路自体（ＳＯＩ基板上に形成されている点を除く）は“1V High-Speed Digital Circuit Technology with 0.5 μm Multi-Theshold CMOS,”Proc. IEEE ASIC Conf., 1993, pp186-189に記載されたものであるが、この回路に本発明を適用すれば、さらに高性能化することが可能となる。
【００５４】
すなわち、上記文献に記載されているように、単純にスタンバイ期間を活性化信号／φａ，φａを非活性化レベルにし、アクティブモード期間は活性化信号／φａ，φａを活性化レベルにするだけでは、図８に示すように、サブスレショールドリーク電流ＩL によってスタンバイモード期間においてローカル電源配線ＬＬ３１の電位Ｖｃｃ′が徐々に低下しローカル電源配線ＬＬ３２の電位Ｖｓｓ′が徐々に上昇する。このため、次にアクティブモードに入ったときローカル電源配線ＬＬ３１，ＬＬ３２の電位をそれぞれ電源電位Ｖｃｃ，接地電位Ｖｓｓに復帰させるための時間が必要となる。
【００５５】
そこで、この実施の形態では、図７に示すように、スタンバイモード期間においても活性化信号／φａ，φａを予め定める周期でパルス的に活性化レベルにし、ＭＯＳトランジスタ３６，３７をパルス的に導通させてローカル電源配線ＬＬ３１，ＬＬ３２の電位をそれぞれ電源電位Ｖｃｃ，接地電位Ｖｓｓに一定に保つ。
【００５６】
これにより、ｐチャネルＭＯＳトランジスタ３４のボディ電位を上昇させｎチャネルＭＯＳトランジスタ３５のボディ電位を低下させてＭＯＳトランジスタ３４，３５のサブスレショールドリーク電流ＩL の低減化を図ることができ、かつスタンバイモードからアクティブモードに速やかに移行できる。
【００５７】
［実施の形態４］
図９は、この発明の実施の形態４による半導体集積回路装置の要部の構成を示す回路図である。
【００５８】
図９を参照して、この半導体集積回路装置が図６に示した半導体集積回路装置と異なる点は、スタンバイモード期間に非導通状態となるインバータ３１，３３のｎチャネルＭＯＳトランジスタ３５およびインバータ３２のｐチャネルＭＯＳトランジスタ３４に対応して、それぞれスイッチ３８〜４０が新たに設けられている点である。スイッチ３８の一方端子はインバータ３１のｎチャネルＭＯＳトランジスタ３５のボディに接続され、その他方端子は負電位Ｖｂｂを受ける。スイッチ３９の一方端子はインバータ３２のｐチャネルＭＯＳトランジスタ３４のボディに接続され、その他方端子は昇圧電位Ｖｐｐを受ける。スイッチ４０の一方端子はインバータ３３のｎチャネルＭＯＳトランジスタ３５のボディに接続され、その他方端子は負電位Ｖｂｂを受ける。
【００５９】
次に、図９で示した回路の動作について説明する。スタンバイモード期間ではスイッチ３８〜４０が導通状態になり、インバータ３１，３３のｎチャネルＭＯＳトランジスタ３５のボディ電位が負電位Ｖｂｂに固定されインバータ３２のｐチャネルＭＯＳトランジスタ３４のボディ電位が昇圧電位Ｖｐｐに固定される。アクティブモード期間ではスイッチ３８〜４０が非導通状態となり、インバータ３１〜３３のＭＯＳトランジスタ３４，３５のボディがフローティング状態となる。他の動作は図６〜図８で示した回路と同じであるので説明は省略する。
【００６０】
この実施の形態でも、実施の形態２と同様の効果が得られる。
［実施の形態５］
図１０は、この発明の実施の形態５による半導体集積回路装置の要部の構成を示す回路図である。
【００６１】
図１０を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では４つ）のＣＭＯＳインバータ４１〜４４を備える。インバータ４１，４３の各々はメイン電源配線ＭＬ４１とローカル電源配線ＬＬ４１の間に直列接続されたｐチャネルＭＯＳトランジスタ４５およびｎチャネルＭＯＳトランジスタ４６を含む。インバータ４２，４４の各々はローカル電源配線ＬＬ４１とメイン電源配線ＭＬ４２の間に直列接続されたｐチャネルＭＯＳトランジスタ４５およびｎチャネルＭＯＳトランジスタ４６を含む。ローカル電源配線ＬＬ４１には、メイン電源配線ＭＬ４１を介して電源電位Ｖｃｃが与えられる。ローカル電源配線ＬＬ４２には、メイン電源配線ＭＬ４２を介して接地電位Ｖｓｓが与えられる。
【００６２】
入力信号Ｖｉｎは初段のインバータ４１に入力され、出力信号Ｖｏｕｔは最終段のインバータ４４から出力される。入力信号Ｖｉｎはスタンバイモード期間は「Ｌ」レベルに固定され、アクティブモード期間は「Ｈ」レベルとなる。
【００６３】
この回路では、スタンバイモード期間においてたとえばインバータ４３のｎチャネルＭＯＳトランジスタ４６のゲートはメイン電源配線ＭＬ４２から接地電位Ｖｓｓを受け、そのソースはローカル電源配線ＬＬ４２から接地電位Ｖｓｓを受ける。ｎチャネルＭＯＳトランジスタ４６のサブスレショールドリーク電流ＩL によってローカル電源配線ＬＬ４２の電位Ｖｓｓ′が上昇すると、ｎチャネルＭＯＳトランジスタ４６のゲート電位がそのソース電位よりも低くなり、サブスレショールドリーク電流ＩL が低減化される。ｐチャネルＭＯＳトランジスタ４５でも同様の理由でサブスレショールドリーク電流ＩL が低減化される。
【００６４】
この回路自体（ＳＯＩ基板上に形成されている点を除く）は 1993 Symposium on VLSI Circuit Dig. of Tech Papers pp.47-48に記載されたものであるが、この回路に本発明を適用すれば、さらにサブスレショールドリーク電流ＩL の低減化が可能となる。
【００６５】
すなわち、この半導体集積回路装置では、さらに切換スイッチ４７，４８が設けられる。切換スイッチ４７の共通端子４７ｃがローカル電源配線ＬＬ４１に接続され、その一方切換端子４７ａはメイン電源配線ＭＬ４１に接続され、その他方切換端子４７ｂは昇圧電位Ｖｐｐを受ける。切換スイッチ４８の共通端子４８ｃはローカル電源配線ＬＬ４２に接続され、その一方切換端子４８ａはメイン電源配線ＭＬ４２に接続され、その他方切換端子４８ｂは負電位Ｖｂｂを受ける。
【００６６】
図１１に示すように、スタンバイモード期間においてサブスレショールドリーク電流ＩL によってローカル電源配線ＬＬ４２の電位Ｖｓｓ′が上昇し、インバータ４１，４３のｎチャネルＭＯＳトランジスタ４６のボディ電位が上昇してサブスレショールドリーク電流ＩL が増大してきたときに、予め定める時間だけスイッチ４８を切換えてローカル電源配線ＬＬ４２に負電位Ｖｂｂをパルス的に与える。これにより、インバータ４１，４３のｐチャネルＭＯＳトランジスタ４６のボディ電位を低下させてサブスレショールドリーク電流ＩL を低減化させることができる。
【００６７】
同様に、スタンバイモード期間においてサブスレショールドリーク電流ＩL によってローカル電源配線ＬＬ４１の電位Ｖｃｃ′が低下し、インバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディ電位が低下してサブスレショールドリーク電流が増大してきたときに、予め定める時間だけスイッチ４７を切換えてローカル電源配線ＬＬ４１に昇圧電位Ｖｐｐをパルス的に与える。これにより、インバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディ電位を低下させてサブスレショールドリーク電流ＩL を低減化させることができる。
【００６８】
この実施の形態でも、実施の形態１と同じ効果が得られる。
なお、ローカル電源配線ＬＬ４２の電位Ｖｓｓ′が接地電位Ｖｓｓよりも低くなり過ぎると非導通状態にあるべきｎチャネルＭＯＳトランジスタ４６が導通し、ローカル電源配線ＬＬ４１の電位Ｖｃｃ′が電源電位Ｖｃｃよりも高くなり過ぎると非導通状態にあるべきｐチャネルＭＯＳトランジスタ４５が導通してしまうので、非導通状態にあるべきＭＯＳトランジスタ４５，４６を導通させないように負電位Ｖｂｂおよび昇圧電位Ｖｐｐを適値に設定する必要がある。
【００６９】
［実施の形態６］
図１２は、この発明の実施の形態６による半導体集積回路装置の要部の構成を示す回路図である。
【００７０】
図１２を参照して、この半導体集積回路装置が図１０の半導体集積回路装置と異なる点は、スイッチ４７，４８が除去されてローカル電源配線ＬＬ４１，ＬＬ４２がそれぞれメイン電源配線ＭＬ４１，ＭＬ４２に直接接続されている点と、スイッチ５１〜５４が新たに設けられている点である。スイッチ５１，５３の各々の一方端子はそれぞれインバータ４１，４３のｎチャネルＭＯＳトランジスタ４６のボディに接続され、各々の他方端子はともに負電位Ｖｂｂを受ける。スイッチ５２，５４の各々の一方端子はそれぞれインバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディに接続され、各々の他方端子はともに昇圧電位Ｖｐｐを受ける。
【００７１】
次に、図１２で示した回路の動作について説明する。スタンバイモード期間ではスイッチ５１〜５４は導通状態になり、インバータ４１，４３のｎチャネルＭＯＳトランジスタ４６のボディが負電位Ｖｂｂに固定され、インバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディが昇圧電位Ｖｐｐに固定される。アクティブモード期間ではスイッチ５１〜５４は非導通状態になり、インバータ４１〜４３のＭＯＳトランジスタ４５，４６のボディがフローティング状態となる。
【００７２】
この実施の形態でも、実施の形態２と同様の効果が得られる。
【００７３】
【発明の効果】
以上のように、請求項１に係る発明では、スタンバイモード期間のうちの予め定める期間にＭＯＳトランジスタのソース領域に電源電位と異なる予め定める電位が与えられ、ＭＯＳトランジスタのボディ領域の蓄積電荷が排出されてサブスレショールドリーク電流が低減化される。したがって、コンタクト領域によってボディ電位を固定することによりサブスレショールドリーク電流の低減化を図っていた従来に比べ、コンタクト領域の分だけレイアウト面積の縮小化を図ることができる。
【００７４】
請求項２に係る発明では、スタンバイモード期間においてＭＯＳトランジスタのソース領域に予め定める電位が予め定める周期でパルス的に与えられる。したがって、予め定める電位を与えることにより生ずる消費電流が最小限に抑えられる。
【００７５】
請求項３に係る発明では、スタンバイモード期間のうちの予め定める期間に、反転回路のｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタのソースにそれぞれ昇圧電位および降圧電位が与えられ、ｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタのボディ領域の蓄積電荷が排出されてサブスレショールドリーク電流が低減化される。したがって、請求項１に係る発明と同じ効果が得られる。
【００７６】
請求項４に係る発明では、スタンバイモード期間において、ｐチャネルＭＯＳトランジスタのソースに昇圧電位が予め定める周期でパルス的に与えられ、ｎチャネルＭＯＳトランジスタのソースに降圧電位が予め定める周期でパルス的に与えられる。したがって、昇圧電位および降圧電位を与えることにより生じる消費電流が最小限に抑えられる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の原理を説明するための図である。
【図２】 図１で示した原理が適用された半導体集積回路装置の要部の構成を示す回路図である。
【図３】 図２で示した回路の動作を説明するためのタイムチャートである。
【図４】 図２で示した回路の動作を説明するための他のタイムチャートである。
【図５】 この発明の実施の形態２による半導体集積回路装置の要部の構成を示す回路図である。
【図６】 この発明の実施の形態３による半導体集積回路装置の要部の構成を示す回路図である。
【図７】 図６で示した回路の動作を説明するためのタイムチャートである。
【図８】 図６で示した回路の効果を説明するための図である。
【図９】 この発明の実施の形態４による半導体集積回路装置の要部の構成を示す回路図である。
【図１０】 この発明の実施の形態５による半導体集積回路装置の要部の構成を示す回路図である。
【図１１】 図１０に示した回路の動作を説明するためのタイムチャートである。
【図１２】 この発明の実施の形態６による半導体集積回路装置の要部の構成を示す回路図である。
【図１３】 従来の半導体集積回路装置のＣＭＯＳインバータの構成を示す回路図である。
【図１４】 図１３に示したｎチャネルＭＯＳトランジスタのデバイス構造を示す図である。
【図１５】 図１３に示した回路の問題点を説明するための図である。
【図１６】 図１３に示したｎチャネルＭＯＳトランジスタの他のデバイス構造を示す図である。
【符号の説明】
１〜３，１１〜１３，３１〜３３，４１〜４４，７０ ＣＭＯＳインバータ、４，１４，３４，３６，４５，７１ ｐチャネルＭＯＳトランジスタ、５，１５，３５，３７，４６，７２ ｎチャネルＭＯＳトランジスタ、６，７，２１〜２６，３８〜４０，４７，４８，５１〜５４ スイッチ、７３ ＳＯＩ基板、７４シリコン基板、７５ ＳｉＯ埋込酸化層、７６ ｐ- 型シリコン層、７７ ＳｉＯ絶縁層、８１ ゲート電極、８２ ｐ- 型ボディ領域、８３ ｎ+ 型ドレイン領域、８４ ｎ+ 型ソース領域、８５ ｐ+ 型コンタクト領域。
【発明の属する技術分野】
この発明は半導体装置に関し、特に、ＳＯＩ（Silicon On Insulator）基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置に関する。
【０００２】
【従来の技術】
図１３はＳＯＩ基板上に形成された従来の半導体集積回路装置（ＤＲＡＭ、ＳＲＡＭなど）のＣＭＯＳインバータ７０の構成を示す回路図である。図１３を参照して、このＣＭＯＳインバータ７０は、入力ノードＮ７１、出力ノードＮ７２、ｐチャネルＭＯＳトランジスタ７１およびｎチャネルＭＯＳトランジスタ７２を含む。入力ノードＮ７１には入力信号Ｖｉｎが入力され、出力ノードＮ７２から出力信号Ｖｏｕｔが出力される。ｐチャネルＭＯＳトランジスタ７１のゲートは入力ノードＮ７１に接続され、そのソースは電源電位Ｖｃｃを受け、そのドレインは出力ノードＮ７２に接続される。ｎチャネルＭＯＳトランジスタ７２のゲートは入力ノードＮ７１に接続され、そのドレインは出力ノードＮ７２に接続され、そのソースは接地される。ＭＯＳトランジスタ７１，７２のボディはともにフローティングされている。
【０００３】
図１４（ａ）は図１３で示したｎチャネルＭＯＳトランジスタ７２のデバイス構造を示す一部破断した平面図、図１４（ｂ）は図１４（ａ）のＸ−Ｘ′線断面図である。図において、このｎチャネルＭＯＳトランジスタ７２はＳＯＩ基板７３上に形成される。ＳＯＩ基板７３は、シリコン基板７４と、その表面に積層されたＳｉＯ埋込酸化層７５およびｐ- 型シリコン層７６を含む。ｎチャネルＭＯＳトランジスタ７２の素子領域は、ｐ- 型シリコン層７６が酸化されたＳｉＯ絶縁層７７によって他の素子領域と分離される。
【０００４】
素子領域中央部の上方にゲート酸化膜（図示せず）を介してゲート電極８１が形成される。ｐ- 型シリコン層７６のうちのゲート電極８１で覆われた部分がボディ領域８２となる。また、ゲート電極８１の一方側にｎ+ 型ドレイン領域８３が形成され、ゲート電極８１の他方側にｎ+ 型ソース領域８４が形成される。ゲート電極８１は入力ノードＮ７１に接続され、ｎ+ 型ドレイン領域８３はコンタクトホールＣＨを介して出力ノードＮ７２に接続され、ｎ+ 型ソース領域８４はコンタクトホールＣＨを介して接地される。ｐチャネルＭＯＳトランジスタ７１のデバイス構造はｐ型とｎ型が逆になるだけでｎチャネルＭＯＳトランジスタ７２と同様である。
【０００５】
次に、図１３および図１４で示したＣＭＯＳインバータ７０の動作について説明する。入力信号Ｖｉｎが「Ｌ」レベル（接地レベルＶｓｓ）であるスタンバイモード期間では、ｐチャネルＭＯＳトランジスタ７１が導通状態となり、ｎチャネルＭＯＳトランジスタ７２が非導通状態となって出力信号Ｖｏｕｔは「Ｈ」レベル（電源レベルＶｃｃ）となる。アクティブモード期間になって入力信号Ｖｉｎが「Ｈ」レベルに立上がると、ｐチャネルＭＯＳトランジスタ７１が非導通状態となりｎチャネルＭＯＳトランジスタ７２が導通状態となって出力信号Ｖｏｕｔは「Ｌ」レベルとなる。
【０００６】
【発明が解決しようとする課題】
ところで、このような半導体集積回路装置では、近年、高集積化とともに低電源電圧化が進められている。したがって、半導体集積回路装置は低電源電圧下でも高速動作できるように、半導体集積回路装置を構成するＭＯＳトランジスタのしきい値電圧を下げ駆動力を上げる必要がある。
【０００７】
しかし、ＭＯＳトランジスタのしきい値電圧を電源電圧と同様に低減化すると、ＭＯＳトランジスタのサブスレショールドリーク電流ＩL が増大してしまう。したがって、ＭＯＳトランジスタのしきい値電圧を電源電圧と同様に低減化することはできず、半導体集積回路装置の性能向上、特にその高速化の実現が困難になることが予想される。このような問題点は、たとえば 1993 Symposium on VLSI Circuit Dig. of Tech Papers pp.47-48およびpp.83-84で指摘されている。
【０００８】
たとえば図１３および図１４で示したＣＭＯＳインバータ７０のｎチャネルＭＯＳトランジスタ７２では、図１５に示すように、しきい値電圧を低減化するとスタンバイモード期間においてｎ+ 型ドレイン領域８３からｐ- 型ボディ領域８２に流入する接合リーク電流が増大する。これにより、ｐ- 型ボディ領域８２の電位が上昇し、ｎチャネルＭＯＳトランジスタ７２のサブスレショールドリーク電流ＩL が増大してしまう。このような現象は、たとえば 1995 Symposium on VLSI Technology Dig. of Tech Papers 12-3 で指摘されている。
【０００９】
サブスレショールドリーク電流ＩL を低減化する方法としては、ｎチャネルＭＯＳトランジスタ７２のｐ- 型ボディ領域８２の電位を固定する方法がある。この方法では、図１６に示すように、Ｔ字形のゲート電極８１′が設けられ、このゲート電極８１で覆われたｐ- 型ボディ領域８２′と接触するようにしてｐ+ 型コンタクト領域８５が新たに設けられる。コンタクトホールＣＨを介してｐ+ 型コンタクト領域８５に一定の基板電位を与えることにより、ｐ- 型ボディ領域８２′の電位上昇を防止することができ、サブスレショールドリーク電流ＩL の低減化を図ることができる。
【００１０】
しかし、この方法では、ｐ+ 型コンタクト領域８５を設ける必要があるのでレイアウト面積が増大するという問題があった。また、ｐ- 型ボディ領域８２とｎ+ 型ドレイン領域８３およびｎ+ 型ソース領域８４との間の容量値が増大し、動作速度が遅延するという問題があった。
【００１１】
それゆえに、この発明の主たる目的は、消費電流が少なく、かつレイアウト面積が小さな半導体装置を提供することである。
【００１３】
【課題を解決するための手段】
請求項１に係る発明は、ＳＯＩ基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置であって、ソース領域と、ドレイン領域と、その２つの領域間に位置するボディ領域とを含むＭＯＳトランジスタ、およびスタンバイモード期間のうちの予め定める期間はＭＯＳトランジスタのボディ領域の蓄積電荷を排出するための予め定める電位をソース領域に与え、それ以外の期間は電源電位をソース領域に与えるソース電位切換手段を備えたものである。
【００１４】
請求項２に係る発明では、請求項１に係る発明のソース電位切換手段は、スタンバイモード期間において予め定める周期で予め定める電位をソース領域にパルス的に与える。
【００１５】
請求項３に係る発明は、ＳＯＩ基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置であって、それぞれが、ドレイン同士が接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタを含み、直列接続された複数の反転回路、スタンバイモード期間のうちの予め定める期間は各反転回路のｐチャネルＭＯＳトランジスタのソース領域とドレイン領域の間にあるボディ領域の蓄積電荷を排出するための第１の電源電位よりも高い昇圧電位をそのｐチャネルＭＯＳトランジスタのソースに与え、それ以外の期間はそのｐチャネルＭＯＳトランジスタのソースに第１の電源電位を与える第１のソース電位切換手段、およびスタンバイモード期間のうちの予め定める期間は各反転回路のｎチャネルＭＯＳトランジスタのソース領域とドレイン領域の間にあるボディ領域の蓄積電荷を排出するための第２の電源電位よりも低い降圧電位をそのｎチャネルＭＯＳトランジスタのソースに与え、それ以外の期間はそのｎチャネルＭＯＳトランジスタのソースに第２の電源電位を与える第２のソース電位切換手段を備えたものである。
【００１６】
請求項４に係る発明では、請求項３に係る発明の第１のソース電位切換手段は、スタンバイモード期間において予め定める周期でｐチャネルＭＯＳトランジスタのソースに昇圧電位をパルス的に与え、第２のソース電位切換手段は、スタンバイモード期間において予め定める周期でｎチャネルＭＯＳトランジスタのソースに降圧電位をパルス的に与える。
【００２６】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１の原理を説明するための図であって、特に、図１（ａ）は図１５と対比される図、図１（ｂ）は図１（ａ）に示したｎチャネルＭＯＳトランジスタ７２のｐ- 型ボディ領域８２およびｎ+ 型ソース領域８４の電位を示す図である。
【００２７】
図１５では、ｎチャネルＭＯＳトランジスタ７２のしきい値電圧を下げるとスタンバイモード期間において非導通状態にあるｎチャネルＭＯＳトランジスタ７２のドレイン領域８３からボディ領域８２へ流れる接合リーク電流が増大し、これによってボディ領域８２の電位が上昇し、サブスレショールドリーク電流ＩL が増大することを説明した。
【００２８】
そこで、この実施の形態では、図１に示すように、切換スイッチ７を設け、スタンバイモード期間はｎチャネルＭＯＳトランジスタ７２のｎ+ 型ソース領域８４に負電位Ｖｂｂ（Ｖｂｂ＜Ｖｓｓ）を与え、アクティブモード期間は従来どおり接地電位Ｖｓｓを与える。スタンバイモード期間においてｎチャネルＭＯＳトランジスタ７２のｎ+ 型ソース領域８４に負電位Ｖｂｂを与えると、ｐ- 型ボディ領域８２とｎ+ 型ソース領域８４の間は順バイアスとなる。このため、ｐ- 型ボディ領域８２に蓄積された正電荷がｎ+ 型ソース領域８４に流出し、ｐ- 型ボディ領域８２の電位が相対的に低下してサブスレショールドリーク電流ＩL が減少する。スタンバイモード期間において非導通状態にあるｐチャネルＭＯＳトランジスタでは、そのソース領域に昇圧電位Ｖｐｐ（Ｖｐｐ＞Ｖｃｃ）を与えることにより、同様の効果が得られる。
【００２９】
図２は、図１で説明した原理が適用された半導体集積回路装置の要部を示す回路図である。
【００３０】
図２を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では３つ）のＣＭＯＳインバータ１〜３と、２つの切換スイッチ６，７とを備える。インバータ１〜３の各々は、ノードＮ１とＮ２の間に直列接続されたｐチャネルＭＯＳトランジスタ４およびｎチャネルＭＯＳトランジスタ５を含む。初段のインバータ１に入力信号Ｖｉｎが入力され、最終段のインバータ３から出力信号Ｖｏｕｔが出力される。
【００３１】
切換スイッチ６の共通端子６ｃはノードＮ１に接続され、その一方切換端子６ａは電源電位Ｖｃｃを受け、その他方切換端子６ｂは昇圧電位Ｖｐｐを受ける。切換スイッチ７の共通端子７ｃはノードＮ２に接続され、その一方切換端子７ａは接地電位Ｖｓｓを受け、その他方切換端子７ｂは負電位Ｖｂｂを受ける。
【００３２】
図３および図４は、図２で示した回路の動作を説明するためのタイムチャートである。スタンバイモード期間では、基本的には切換スイッチ６の端子６ａ，６ｃ間が導通し、切換スイッチ７の端子７ａ，７ｃ間が導通し、ノードＮ１，Ｎ２にはそれぞれ電源電位Ｖｃｃおよび接地電位Ｖｓｓが与えられる。また、入力信号Ｖｉｎは「Ｌ」レベル（接地電位Ｖｓｓ）に固定される。
【００３３】
したがって、インバータ１，３のｐチャネルＭＯＳトランジスタ４およびインバータ２のｎチャネルＭＯＳトランジスタ５が導通状態となり、インバータ１，３のｎチャネルＭＯＳトランジスタ５およびインバータ２のｐチャネルＭＯＳトランジスタ４が非導通状態となる。
【００３４】
このとき、図３に示すように、インバータ１，３のｎチャネルＭＯＳトランジスタ５のボディ電位が徐々に上昇しサブスレショールドリーク電流ＩL が増大する。そこで、切換スイッチ７を予め定める周期で予め定める期間だけ切換えてノードＮ２すなわちｎチャネルＭＯＳトランジスタ５のソースに負電位Ｖｂｂをパルス的に与える。これにより、ｎチャネルＭＯＳトランジスタ５のボディ領域に蓄積された正電荷がソースを介して引抜かれ、ｎチャネルＭＯＳトランジスタ５のボディ電位が低下しサブスレショールドリーク電流ＩL が減少する。
【００３５】
同様に、インバータ２のｐチャネルＭＯＳトランジスタ４のボディ電位が徐々に下降しサブスレショールドリーク電流ＩL が増大する。そこで、切換スイッチ６を切換スイッチ７と同様に切換えてノードＮ１すなわちｐチャネルＭＯＳトランジスタ４のソースに昇圧電位Ｖｐｐをパルス的に与える。これにより、ｐチャネルＭＯＳトランジスタ４のボディ領域に蓄積された負電荷がそのソースを介して引抜かれ、ｐチャネルＭＯＳトランジスタ４のボディ電位が上昇しサブスレショールドリーク電流ＩL が減少する。
【００３６】
アクティブ期間では、切換スイッチ６の端子６ａ，６ｃが導通し切換スイッチ７の端子７ａ，７ｃが常に導通し、ノードＮ１，Ｎ２はそれぞれ電源電位Ｖｃｃおよび接地電位Ｖｓｓに固定される。
【００３７】
アクティブ期間になると、図４に示すように、入力信号Ｖｉｎすなわちインバータ１のＭＯＳトランジスタ４，５のゲート電位が「Ｌ」レベルから「Ｈ」レベルに立上がる。このとき、ＭＯＳトランジスタ４，５のボディ電位はゲートとのカップリングにより「Ｈ」レベルに高速に立上がり、ｐチャネルＭＯＳトランジスタ４が非導通状態になりｎチャネルＭＯＳトランジスタ５が導通状態となってインバータ１は「Ｌ」レベルを出力する。応じてインバータ２は「Ｈ」レベルを出力しインバータ３は「Ｌ」レベルを出力し、出力信号Ｖｏｕｔは「Ｌ」レベルとなる。
【００３８】
この実施の形態では、スタンバイモード期間においてＭＯＳトランジスタ４，５のボディ領域に蓄積された電荷をそのソースを介して引抜いてサブスレショールドリーク電流ＩL を減少させる。したがって、サブスレショールドリーク電流ＩL を減少させるためコンタクト領域８５を設けてボディ電位を固定していた従来に比べ、レイアウト面積の縮小化を図ることができる。
【００３９】
なお、この実施の形態では、スタンバイモード期間において切換スイッチ６，７を予め定める周期でパルス的に切換えたが、これに限るものではなく、スタンバイモード期間において切換スイッチ６の端子６ｂ，６ｃ間および切換スイッチ７の端子７ｂ，７ｃ間を常時導通させてもよい。ただし、この場合は、スタンバイモード期間からアクティブモード期間に移行するとき、ノードＮ１が昇圧電位Ｖｐｐから電源電位ＶｃｃにノードＮ２が負電位Ｖｂｂから接地電位Ｖｓｓに切換わる時間だけ動作時間が遅延する。また、スタンバイモード期間の消費電流が増大する。
【００４０】
また、この実施の形態では、スタンバイモードにおいてＭＯＳトランジスタ４，５のソース電位を切換えたが、パワーダウンモード、バッテリバックアップモード、スリープモードで切換えても同じ効果が得られる。
【００４１】
［実施の形態２］
図５は、この発明の実施の形態２による半導体集積回路装置の要部の構成を示す回路図である。
【００４２】
図５を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では３つ）のＣＭＯＳインバータ１１〜１３およびスイッチ２１〜２６を備える。インバータ１１〜１３の各々は、ノードＮ１１とＮ１２の間に直列接続されたｐチャネルＭＯＳトランジスタ１４およびｎチャネルＭＯＳトランジスタ１５を含む。初段のインバータ１１に入力信号Ｖｉｎが入力され、最終段のインバータ１３から出力信号Ｖｏｕｔが出力される。
【００４３】
スイッチ２１〜２３の各々の一方端子がそれぞれインバータ１１〜１３のｐチャネルＭＯＳトランジスタ１４のボディに接続され、各々の他方端子はともに昇圧電位Ｖｐｐを受ける。スイッチ２４〜２６の各々の一方端子はそれぞれインバータ１１〜１３のｎチャネルＭＯＳトランジスタ１５のボディに接続され、各々の他方端子はともに負電位Ｖｂｂを受ける。
【００４４】
次に、図５に示した回路の動作について説明する。スタンバイモード期間では、すべてのスイッチ２１〜２６は導通状態となり、インバータ１１〜１３のｐチャネルＭＯＳトランジスタ１４のボディが昇圧電位Ｖｐｐに固定され、ｎチャネルＭＯＳトランジスタ１５のボディが負電位Ｖｂｂに固定される。アクティブモード期間では、すべてのスイッチ２１〜２６が非導通状態となりインバータ１１〜１３のＭＯＳトランジスタ１４，１５のボディはフローティング状態となる。インバータ列１１〜１３の動作は、図２で示したインバータ列１〜３と同じであるので説明は省略する。
【００４５】
この実施の形態では、スタンバイモード期間ではＭＯＳトランジスタ１４，１５のボディ電位が固定されてサブスレショールドリーク電流ＩL が低減化され、アクティブモード期間ではＭＯＳトランジスタ１４，１５のボディがフローティングされてボディとソース／ドレイン間の容量値が低減化されスイッチング速度の高速化が図られる。したがって、消費電流の低減化と動作速度の高速化の両方が実現される。
【００４６】
なお、この実施の形態では、スタンバイモード期間においてｐチャネルＭＯＳトランジスタ１４のボディに昇圧電位Ｖｐｐを与えｎチャネルＭＯＳトランジスタ１５のボディに負電位Ｖｂｂを与えたが、ｐチャネルＭＯＳトランジスタ１４のボディに電源電位Ｖｃｃを与えｎチャネルＭＯＳトランジスタ１５のボディに接地電位Ｖｓｓを与えても差し支えない。
【００４７】
また、この実施の形態では、スタンバイモード期間の全期間においてスイッチ２１〜２６を導通状態にしたが、実施の形態１と同様、スイッチ２１〜２６を予め定める周期でパルス的に導通させてもよい。
【００４８】
［実施の形態３］
図６は、この発明の実施の形態３による半導体集積回路装置の要部の構成を示す回路図である。
【００４９】
図６を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では３つ）のＣＭＯＳインバータ３１〜３３と、ｐチャネルＭＯＳトランジスタ３６と、ｎチャネルＭＯＳトランジスタ３７とを含む。インバータ３１〜３３の各々は、ローカル電源配線ＬＬ３１とＬＬ３２の間に直列接続されたｐチャネルＭＯＳトランジスタ３４およびｎチャネルＭＯＳトランジスタ３５を含む。初段のインバータ３１に入力信号Ｖｉｎが入力され、最終段のインバータ３３から出力信号Ｖｏｕｔが出力される。
【００５０】
ｐチャネルＭＯＳトランジスタ３６は、メイン電源配線ＭＬ３１とローカル電源配線ＬＬ３１の間に接続され、そのゲートは活性化信号／φａを受ける。ｎチャネルＭＯＳトランジスタ３７は、メイン電源配線ＭＬ３２とローカル電源配線ＬＬ３２の間に接続され、そのゲートは活性化信号φａを受ける。メイン電源配線ＭＬ３１，ＭＬ３２には、それぞれ電源電位Ｖｃｃおよび接地電位Ｖｓｓが与えられる。
【００５１】
アクティブ期間になって、活性化信号／φａ，φａがそれぞれ活性化レベルの「Ｌ」レベルおよび「Ｈ」レベルになると、ＭＯＳトランジスタ３６，３７が導通してインバータ３１〜３３が活性化される。
【００５２】
この回路では、スタンバイモード期間はインバータ３１〜３３が電源電位Ｖｃｃおよび接地電位Ｖｓｓから切り離される。したがって、インバータ３１〜３３を構成するＭＯＳトランジスタ３４，３５にサブスレショールドリーク電流ＩL が流れても、ＭＯＳトランジスタ３６，３７のしきい値電圧を高く設定しておく限り、電源に電流が流れることはない。よって、スタンバイモード期間の消費電流を低減化することができる。
【００５３】
この回路自体（ＳＯＩ基板上に形成されている点を除く）は“1V High-Speed Digital Circuit Technology with 0.5 μm Multi-Theshold CMOS,”Proc. IEEE ASIC Conf., 1993, pp186-189に記載されたものであるが、この回路に本発明を適用すれば、さらに高性能化することが可能となる。
【００５４】
すなわち、上記文献に記載されているように、単純にスタンバイ期間を活性化信号／φａ，φａを非活性化レベルにし、アクティブモード期間は活性化信号／φａ，φａを活性化レベルにするだけでは、図８に示すように、サブスレショールドリーク電流ＩL によってスタンバイモード期間においてローカル電源配線ＬＬ３１の電位Ｖｃｃ′が徐々に低下しローカル電源配線ＬＬ３２の電位Ｖｓｓ′が徐々に上昇する。このため、次にアクティブモードに入ったときローカル電源配線ＬＬ３１，ＬＬ３２の電位をそれぞれ電源電位Ｖｃｃ，接地電位Ｖｓｓに復帰させるための時間が必要となる。
【００５５】
そこで、この実施の形態では、図７に示すように、スタンバイモード期間においても活性化信号／φａ，φａを予め定める周期でパルス的に活性化レベルにし、ＭＯＳトランジスタ３６，３７をパルス的に導通させてローカル電源配線ＬＬ３１，ＬＬ３２の電位をそれぞれ電源電位Ｖｃｃ，接地電位Ｖｓｓに一定に保つ。
【００５６】
これにより、ｐチャネルＭＯＳトランジスタ３４のボディ電位を上昇させｎチャネルＭＯＳトランジスタ３５のボディ電位を低下させてＭＯＳトランジスタ３４，３５のサブスレショールドリーク電流ＩL の低減化を図ることができ、かつスタンバイモードからアクティブモードに速やかに移行できる。
【００５７】
［実施の形態４］
図９は、この発明の実施の形態４による半導体集積回路装置の要部の構成を示す回路図である。
【００５８】
図９を参照して、この半導体集積回路装置が図６に示した半導体集積回路装置と異なる点は、スタンバイモード期間に非導通状態となるインバータ３１，３３のｎチャネルＭＯＳトランジスタ３５およびインバータ３２のｐチャネルＭＯＳトランジスタ３４に対応して、それぞれスイッチ３８〜４０が新たに設けられている点である。スイッチ３８の一方端子はインバータ３１のｎチャネルＭＯＳトランジスタ３５のボディに接続され、その他方端子は負電位Ｖｂｂを受ける。スイッチ３９の一方端子はインバータ３２のｐチャネルＭＯＳトランジスタ３４のボディに接続され、その他方端子は昇圧電位Ｖｐｐを受ける。スイッチ４０の一方端子はインバータ３３のｎチャネルＭＯＳトランジスタ３５のボディに接続され、その他方端子は負電位Ｖｂｂを受ける。
【００５９】
次に、図９で示した回路の動作について説明する。スタンバイモード期間ではスイッチ３８〜４０が導通状態になり、インバータ３１，３３のｎチャネルＭＯＳトランジスタ３５のボディ電位が負電位Ｖｂｂに固定されインバータ３２のｐチャネルＭＯＳトランジスタ３４のボディ電位が昇圧電位Ｖｐｐに固定される。アクティブモード期間ではスイッチ３８〜４０が非導通状態となり、インバータ３１〜３３のＭＯＳトランジスタ３４，３５のボディがフローティング状態となる。他の動作は図６〜図８で示した回路と同じであるので説明は省略する。
【００６０】
この実施の形態でも、実施の形態２と同様の効果が得られる。
［実施の形態５］
図１０は、この発明の実施の形態５による半導体集積回路装置の要部の構成を示す回路図である。
【００６１】
図１０を参照して、この半導体集積回路装置は、ＳＯＩ基板上に形成されていて、直列接続された複数（図では４つ）のＣＭＯＳインバータ４１〜４４を備える。インバータ４１，４３の各々はメイン電源配線ＭＬ４１とローカル電源配線ＬＬ４１の間に直列接続されたｐチャネルＭＯＳトランジスタ４５およびｎチャネルＭＯＳトランジスタ４６を含む。インバータ４２，４４の各々はローカル電源配線ＬＬ４１とメイン電源配線ＭＬ４２の間に直列接続されたｐチャネルＭＯＳトランジスタ４５およびｎチャネルＭＯＳトランジスタ４６を含む。ローカル電源配線ＬＬ４１には、メイン電源配線ＭＬ４１を介して電源電位Ｖｃｃが与えられる。ローカル電源配線ＬＬ４２には、メイン電源配線ＭＬ４２を介して接地電位Ｖｓｓが与えられる。
【００６２】
入力信号Ｖｉｎは初段のインバータ４１に入力され、出力信号Ｖｏｕｔは最終段のインバータ４４から出力される。入力信号Ｖｉｎはスタンバイモード期間は「Ｌ」レベルに固定され、アクティブモード期間は「Ｈ」レベルとなる。
【００６３】
この回路では、スタンバイモード期間においてたとえばインバータ４３のｎチャネルＭＯＳトランジスタ４６のゲートはメイン電源配線ＭＬ４２から接地電位Ｖｓｓを受け、そのソースはローカル電源配線ＬＬ４２から接地電位Ｖｓｓを受ける。ｎチャネルＭＯＳトランジスタ４６のサブスレショールドリーク電流ＩL によってローカル電源配線ＬＬ４２の電位Ｖｓｓ′が上昇すると、ｎチャネルＭＯＳトランジスタ４６のゲート電位がそのソース電位よりも低くなり、サブスレショールドリーク電流ＩL が低減化される。ｐチャネルＭＯＳトランジスタ４５でも同様の理由でサブスレショールドリーク電流ＩL が低減化される。
【００６４】
この回路自体（ＳＯＩ基板上に形成されている点を除く）は 1993 Symposium on VLSI Circuit Dig. of Tech Papers pp.47-48に記載されたものであるが、この回路に本発明を適用すれば、さらにサブスレショールドリーク電流ＩL の低減化が可能となる。
【００６５】
すなわち、この半導体集積回路装置では、さらに切換スイッチ４７，４８が設けられる。切換スイッチ４７の共通端子４７ｃがローカル電源配線ＬＬ４１に接続され、その一方切換端子４７ａはメイン電源配線ＭＬ４１に接続され、その他方切換端子４７ｂは昇圧電位Ｖｐｐを受ける。切換スイッチ４８の共通端子４８ｃはローカル電源配線ＬＬ４２に接続され、その一方切換端子４８ａはメイン電源配線ＭＬ４２に接続され、その他方切換端子４８ｂは負電位Ｖｂｂを受ける。
【００６６】
図１１に示すように、スタンバイモード期間においてサブスレショールドリーク電流ＩL によってローカル電源配線ＬＬ４２の電位Ｖｓｓ′が上昇し、インバータ４１，４３のｎチャネルＭＯＳトランジスタ４６のボディ電位が上昇してサブスレショールドリーク電流ＩL が増大してきたときに、予め定める時間だけスイッチ４８を切換えてローカル電源配線ＬＬ４２に負電位Ｖｂｂをパルス的に与える。これにより、インバータ４１，４３のｐチャネルＭＯＳトランジスタ４６のボディ電位を低下させてサブスレショールドリーク電流ＩL を低減化させることができる。
【００６７】
同様に、スタンバイモード期間においてサブスレショールドリーク電流ＩL によってローカル電源配線ＬＬ４１の電位Ｖｃｃ′が低下し、インバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディ電位が低下してサブスレショールドリーク電流が増大してきたときに、予め定める時間だけスイッチ４７を切換えてローカル電源配線ＬＬ４１に昇圧電位Ｖｐｐをパルス的に与える。これにより、インバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディ電位を低下させてサブスレショールドリーク電流ＩL を低減化させることができる。
【００６８】
この実施の形態でも、実施の形態１と同じ効果が得られる。
なお、ローカル電源配線ＬＬ４２の電位Ｖｓｓ′が接地電位Ｖｓｓよりも低くなり過ぎると非導通状態にあるべきｎチャネルＭＯＳトランジスタ４６が導通し、ローカル電源配線ＬＬ４１の電位Ｖｃｃ′が電源電位Ｖｃｃよりも高くなり過ぎると非導通状態にあるべきｐチャネルＭＯＳトランジスタ４５が導通してしまうので、非導通状態にあるべきＭＯＳトランジスタ４５，４６を導通させないように負電位Ｖｂｂおよび昇圧電位Ｖｐｐを適値に設定する必要がある。
【００６９】
［実施の形態６］
図１２は、この発明の実施の形態６による半導体集積回路装置の要部の構成を示す回路図である。
【００７０】
図１２を参照して、この半導体集積回路装置が図１０の半導体集積回路装置と異なる点は、スイッチ４７，４８が除去されてローカル電源配線ＬＬ４１，ＬＬ４２がそれぞれメイン電源配線ＭＬ４１，ＭＬ４２に直接接続されている点と、スイッチ５１〜５４が新たに設けられている点である。スイッチ５１，５３の各々の一方端子はそれぞれインバータ４１，４３のｎチャネルＭＯＳトランジスタ４６のボディに接続され、各々の他方端子はともに負電位Ｖｂｂを受ける。スイッチ５２，５４の各々の一方端子はそれぞれインバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディに接続され、各々の他方端子はともに昇圧電位Ｖｐｐを受ける。
【００７１】
次に、図１２で示した回路の動作について説明する。スタンバイモード期間ではスイッチ５１〜５４は導通状態になり、インバータ４１，４３のｎチャネルＭＯＳトランジスタ４６のボディが負電位Ｖｂｂに固定され、インバータ４２，４４のｐチャネルＭＯＳトランジスタ４５のボディが昇圧電位Ｖｐｐに固定される。アクティブモード期間ではスイッチ５１〜５４は非導通状態になり、インバータ４１〜４３のＭＯＳトランジスタ４５，４６のボディがフローティング状態となる。
【００７２】
この実施の形態でも、実施の形態２と同様の効果が得られる。
【００７３】
【発明の効果】
以上のように、請求項１に係る発明では、スタンバイモード期間のうちの予め定める期間にＭＯＳトランジスタのソース領域に電源電位と異なる予め定める電位が与えられ、ＭＯＳトランジスタのボディ領域の蓄積電荷が排出されてサブスレショールドリーク電流が低減化される。したがって、コンタクト領域によってボディ電位を固定することによりサブスレショールドリーク電流の低減化を図っていた従来に比べ、コンタクト領域の分だけレイアウト面積の縮小化を図ることができる。
【００７４】
請求項２に係る発明では、スタンバイモード期間においてＭＯＳトランジスタのソース領域に予め定める電位が予め定める周期でパルス的に与えられる。したがって、予め定める電位を与えることにより生ずる消費電流が最小限に抑えられる。
【００７５】
請求項３に係る発明では、スタンバイモード期間のうちの予め定める期間に、反転回路のｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタのソースにそれぞれ昇圧電位および降圧電位が与えられ、ｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタのボディ領域の蓄積電荷が排出されてサブスレショールドリーク電流が低減化される。したがって、請求項１に係る発明と同じ効果が得られる。
【００７６】
請求項４に係る発明では、スタンバイモード期間において、ｐチャネルＭＯＳトランジスタのソースに昇圧電位が予め定める周期でパルス的に与えられ、ｎチャネルＭＯＳトランジスタのソースに降圧電位が予め定める周期でパルス的に与えられる。したがって、昇圧電位および降圧電位を与えることにより生じる消費電流が最小限に抑えられる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の原理を説明するための図である。
【図２】 図１で示した原理が適用された半導体集積回路装置の要部の構成を示す回路図である。
【図３】 図２で示した回路の動作を説明するためのタイムチャートである。
【図４】 図２で示した回路の動作を説明するための他のタイムチャートである。
【図５】 この発明の実施の形態２による半導体集積回路装置の要部の構成を示す回路図である。
【図６】 この発明の実施の形態３による半導体集積回路装置の要部の構成を示す回路図である。
【図７】 図６で示した回路の動作を説明するためのタイムチャートである。
【図８】 図６で示した回路の効果を説明するための図である。
【図９】 この発明の実施の形態４による半導体集積回路装置の要部の構成を示す回路図である。
【図１０】 この発明の実施の形態５による半導体集積回路装置の要部の構成を示す回路図である。
【図１１】 図１０に示した回路の動作を説明するためのタイムチャートである。
【図１２】 この発明の実施の形態６による半導体集積回路装置の要部の構成を示す回路図である。
【図１３】 従来の半導体集積回路装置のＣＭＯＳインバータの構成を示す回路図である。
【図１４】 図１３に示したｎチャネルＭＯＳトランジスタのデバイス構造を示す図である。
【図１５】 図１３に示した回路の問題点を説明するための図である。
【図１６】 図１３に示したｎチャネルＭＯＳトランジスタの他のデバイス構造を示す図である。
【符号の説明】
１〜３，１１〜１３，３１〜３３，４１〜４４，７０ ＣＭＯＳインバータ、４，１４，３４，３６，４５，７１ ｐチャネルＭＯＳトランジスタ、５，１５，３５，３７，４６，７２ ｎチャネルＭＯＳトランジスタ、６，７，２１〜２６，３８〜４０，４７，４８，５１〜５４ スイッチ、７３ ＳＯＩ基板、７４シリコン基板、７５ ＳｉＯ埋込酸化層、７６ ｐ- 型シリコン層、７７ ＳｉＯ絶縁層、８１ ゲート電極、８２ ｐ- 型ボディ領域、８３ ｎ+ 型ドレイン領域、８４ ｎ+ 型ソース領域、８５ ｐ+ 型コンタクト領域。
Claims (4)
- ＳＯＩ基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置であって、
ソース領域と、ドレイン領域と、該２つの領域間に位置するボディ領域とを含むＭＯＳトランジスタ、および
前記スタンバイモード期間のうちの予め定める期間は前記ＭＯＳトランジスタのボディ領域の蓄積電荷を排出するための予め定める電位を前記ソース領域に与え、それ以外の期間は電源電位を前記ソース領域に与えるソース電位切換手段を備える、半導体装置。 - 前記ソース電位切換手段は、前記スタンバイモード期間において予め定める周期で前記予め定める電位を前記ソース領域にパルス的に与える、請求項１に記載の半導体装置。
- ＳＯＩ基板上に形成され、スタンバイモードとアクティブモードを有する半導体装置であって、
それぞれが、ドレイン同士が接続されたｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタを含み、直列接続された複数の反転回路、
前記スタンバイモード期間のうちの予め定める期間は各反転回路のｐチャネルＭＯＳトランジスタのソース領域とドレイン領域の間にあるボディ領域の蓄積電荷を排出するための第１の電源電位よりも高い昇圧電位を該ｐチャネルＭＯＳトランジスタのソースに与え、それ以外の期間は該ｐチャネルＭＯＳトランジスタのソースに前記第１の電源電位を与える第１のソース電位切換手段、および
前記スタンバイモード期間のうちの予め定める期間は各反転回路のｎチャネルＭＯＳトランジスタのソース領域とドレイン領域の間にあるボディ領域の蓄積電荷を排出するための第２の電源電位よりも低い降圧電位を該ｎチャネルＭＯＳトランジスタのソースに与え、それ以外の期間は該ｎチャネルＭＯＳトランジスタのソースに前記第２の電源電位を与える第２のソース電位切換手段を備える、半導体装置。 - 前記第１のソース電位切換手段は、前記スタンバイモード期間において予め定める周期で前記ｐチャネルＭＯＳトランジスタのソースに前記昇圧電位をパルス的に与え、
前記第２のソース電位切換手段は、前記スタンバイモード期間において予め定める周期で前記ｎチャネルＭＯＳトランジスタのソースに前記降圧電位をパルス的に与える、請求項３に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693796A JP4023850B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置 |
| DE19700109A DE19700109C2 (de) | 1996-05-30 | 1997-01-03 | Auf einem SOI-Substrat gebildete Halbleitereinrichtung |
| KR1019970000343A KR100275392B1 (ko) | 1996-05-30 | 1997-01-09 | 반도체 장치 |
| US09/080,257 US6100563A (en) | 1996-05-30 | 1998-05-18 | Semiconductor device formed on SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13693796A JP4023850B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007226343A Division JP4118318B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体装置 |
| JP2007226344A Division JP4118319B2 (ja) | 2007-08-31 | 2007-08-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321259A JPH09321259A (ja) | 1997-12-12 |
| JP4023850B2 true JP4023850B2 (ja) | 2007-12-19 |
Family
ID=15187035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13693796A Expired - Fee Related JP4023850B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6100563A (ja) |
| JP (1) | JP4023850B2 (ja) |
| KR (1) | KR100275392B1 (ja) |
| DE (1) | DE19700109C2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160292A (en) * | 1997-04-23 | 2000-12-12 | International Business Machines Corporation | Circuit and methods to improve the operation of SOI devices |
| KR100451495B1 (ko) * | 1998-12-12 | 2004-12-31 | 주식회사 하이닉스반도체 | 대기전류감소회로를갖는반도체집적회로 |
| US6297686B1 (en) * | 1999-05-28 | 2001-10-02 | Winbond Electronics Corporation | Semiconductor integrated circuit for low-voltage high-speed operation |
| JP2001274265A (ja) * | 2000-03-28 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置 |
| US7061049B2 (en) | 2001-06-12 | 2006-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device using SOI device and semiconductor integrated circuit using the semiconductor device |
| US6738305B1 (en) * | 2002-07-25 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | Standby mode circuit design for SRAM standby power reduction |
| US7372765B2 (en) * | 2003-09-04 | 2008-05-13 | United Memories, Inc. | Power-gating system and method for integrated circuit devices |
| US7359277B2 (en) * | 2003-09-04 | 2008-04-15 | United Memories, Inc. | High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation |
| US7248522B2 (en) * | 2003-09-04 | 2007-07-24 | United Memories, Inc. | Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM) |
| US7203097B2 (en) * | 2004-07-27 | 2007-04-10 | Samsung Electronics Co., Ltd. | Method of operating a semiconductor device and the semiconductor device |
| CN101320754A (zh) | 2004-09-17 | 2008-12-10 | 日本电气株式会社 | 半导体器件 |
| JP4237221B2 (ja) * | 2006-11-20 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体装置 |
| DE102013022449B3 (de) * | 2012-05-11 | 2019-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und elektronisches Gerät |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US38835A (en) * | 1863-06-09 | Improvement in safety-paper | ||
| EP0564204A3 (en) * | 1992-03-30 | 1994-09-28 | Mitsubishi Electric Corp | Semiconductor device |
| JPH0786917A (ja) * | 1993-09-14 | 1995-03-31 | Sanyo Electric Co Ltd | インバータ回路 |
| JP3645593B2 (ja) * | 1994-09-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP3641511B2 (ja) * | 1995-06-16 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH0973784A (ja) * | 1995-09-07 | 1997-03-18 | Nec Corp | 半導体装置及びその制御回路 |
| US5770881A (en) * | 1996-09-12 | 1998-06-23 | International Business Machines Coproration | SOI FET design to reduce transient bipolar current |
-
1996
- 1996-05-30 JP JP13693796A patent/JP4023850B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-03 DE DE19700109A patent/DE19700109C2/de not_active Expired - Fee Related
- 1997-01-09 KR KR1019970000343A patent/KR100275392B1/ko not_active IP Right Cessation
-
1998
- 1998-05-18 US US09/080,257 patent/US6100563A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100275392B1 (ko) | 2000-12-15 |
| US6100563A (en) | 2000-08-08 |
| DE19700109A1 (de) | 1997-12-04 |
| DE19700109C2 (de) | 1999-06-02 |
| JPH09321259A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087893A (en) | Semiconductor integrated circuit having suppressed leakage currents | |
| KR100302535B1 (ko) | 가변 임계 전압을 가지는 soi형 반도체 장치 및 바이어스전압발생장치 | |
| KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
| US6373321B1 (en) | CMOS semiconductor device | |
| JP3533306B2 (ja) | 半導体集積回路装置 | |
| KR0169157B1 (ko) | 반도체 회로 및 mos-dram | |
| KR100297139B1 (ko) | 반도체 집적회로 | |
| US5973552A (en) | Power savings technique in solid state integrated circuits | |
| JP3480830B2 (ja) | ドライバ回路 | |
| US6177826B1 (en) | Silicon-on-insulator circuit having series connected PMOS transistors each having connected body and gate | |
| JP2939086B2 (ja) | 半導体装置 | |
| JP4023850B2 (ja) | 半導体装置 | |
| JP3552068B2 (ja) | Ｃｍｏｓ論理回路 | |
| KR20000004876A (ko) | 동적 임계치 mos 트랜지스터를 사용한 버퍼 | |
| JP2004147175A (ja) | 半導体装置 | |
| JP2001186007A (ja) | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 | |
| US6297686B1 (en) | Semiconductor integrated circuit for low-voltage high-speed operation | |
| JP4118319B2 (ja) | 半導体装置 | |
| JP4118318B2 (ja) | 半導体装置 | |
| US6288586B1 (en) | Circuit for standby current reduction | |
| JP2888513B2 (ja) | 論理回路 | |
| JP2005236654A (ja) | 半導体ｍｏｓ集積回路 | |
| JP2672023B2 (ja) | 基板電圧発生回路 | |
| JPH076581A (ja) | 基板バイアス・ポンプ装置 | |
| JP2000339981A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |