JP4015050B2 - 電子回路ユニットの製造方法 - Google Patents
電子回路ユニットの製造方法 Download PDFInfo
- Publication number
- JP4015050B2 JP4015050B2 JP2003106716A JP2003106716A JP4015050B2 JP 4015050 B2 JP4015050 B2 JP 4015050B2 JP 2003106716 A JP2003106716 A JP 2003106716A JP 2003106716 A JP2003106716 A JP 2003106716A JP 4015050 B2 JP4015050 B2 JP 4015050B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- component
- circuit unit
- electronic circuit
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/81951—Forming additional members, e.g. for reinforcing
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は近距離無線装置や携帯電話機等に使用して好適な電子回路ユニットに関する。
【０００２】
【従来の技術】
従来の電子回路ユニットの構成を図３に基づいて説明すると、プリント基板からなる回路基板５１の表面には、配線パターンの一部を構成する複数個のランド部５２が設けられている。
【０００３】
半導体チップからなる面実装部品５３は、その下面に複数個の電極５４が設けられており、この電極５４は、ランド部５２に塗布されたクリーム半田（図示せず）上に載置され、リフロー装置（図示せず）によって、ランド部５２に半田５５付けされて取り付けられると共に、回路基板５１上には、種々の電子部品（図示せず）が搭載されて、所望の電気回路が形成されている。
【０００４】
また、ランド部５２と電極５４が半田５５付けされた後、半田フラックスを除去するため、回路基板５１と面実装部品５３の洗浄作業を行い、しかる後、軟らかい樹脂からなるアンダーフィル５６が面実装部品５３の全下面と回路基板５１の表面との間に隙間無く充填された構成となっている。（例えば、特許文献１参照）
【０００５】
このような構成を有する従来の電子回路ユニットは、軟らかい樹脂（粘度が１４０００ｐａ・ｓ程度）からなるアンダーフィル５６が面実装部品５３の全下面と回路基板５１の表面との間に隙間無く設けられることによって、振動や衝撃等による面実装部品５３の剥がれを防止している。
【０００６】
しかしながら、アンダーフィル５６が面実装部品５３の全下面に設けられた場合、半田フラックスが存在すると、半田フラックスが膨張（気化）すると共に、この半田フラックスの逃げが無く、これよって半田５５の剥がれが生じる。
また、アンダーフィル５６が軟らかいため、面実装部品５３の回路基板５１への保持が弱いものであった。
【０００７】
【特許文献１】
特開２００１−１１０８２５号公報
【０００８】
【発明が解決しようとする課題】
従来の電子回路ユニットは、アンダーフィル５６が面実装部品５３の全下面に設けられているため、半田フラックスの洗浄作業を必要とし、生産性が悪く、コスト高になるという問題がある。
また、アンダーフィル５６が軟らかいため、面実装部品５３の回路基板５１への保持が弱いという問題がある。
【０００９】
そこで、本発明は生産性が良く、安価であると共に、面実装部品の回路基板への保持の強硬な電子回路ユニットを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、ランド部を有する回路基板と、下面に設けられた電極が前記ランド部に半田付けされた面実装部品からなる電子回路ユニットの製造方法であって、前記ランド部上にクリーム半田を塗布する工程と、前記面実装部品の側面と前記回路基板の表面とを接着する熱硬化性の樹脂を塗布する工程と、加熱して半田フラックスを気化して前記回路基板と前記面実装部品との間から前記半田フラックスを逃がし、前記回路基板と前記面実装部品とを半田付けすると共に、前記熱硬化性の樹脂を硬化する工程とを備え、前記熱硬化性の樹脂を塗布する工程において、前記面実装部品の側面と前記回路基板の表面とを接着する熱硬化性の樹脂を、対向する１対の第１の側面及び第２の側面に隙間無く設けると共に、前記第１の側面及び前記第２の側面と隣り合う第３の側面及び第４の側面の一部には、前記熱硬化性樹脂を設けないようにした構成とした。
【００１２】
また、第２の解決手段として、前記面実装部品が半導体チップで構成された構成とした。
【００１３】
【発明の実施の形態】
本発明の電子回路ユニットの図面を説明すると、図１は本発明の電子回路ユニットの平面図、図２は本発明の電子回路ユニットの要部の断面図である。
【００１４】
次に、本発明の電子回路ユニットの構成を図１，図２に基づいて説明すると、プリント基板からなる回路基板１の表面には、配線パターンの一部を構成する複数個のランド部２が設けられている。
【００１５】
半導体チップ等からなる面実装部品３は、その下面に複数個の電極４が設けられており、この電極４は、ランド部２に塗布されたクリーム半田（図示せず）上に載置され、リフロー装置（図示せず）によって、ランド部２に半田５付けされて取り付けられると共に、回路基板１上には、種々の電子部品（図示せず）が搭載されて、所望の電気回路が形成されている。
【００１６】
エポキシ系等の絶縁性の硬化樹脂からなる接着剤６は、互いに間隔を持って複数が配設され、この複数の接着剤６によって、面実装部品３の側面と回路基板１の表面とが接着されて、面実装部品３が回路基板１に強固に保持されている。
【００１７】
そして、この接着剤６は、例えば、粘度が５〜１１ｐａ・ｓ程度と低い熱硬化性の樹脂が互いに間隔を持って複数箇所にわたって塗布され、しかる後、この樹脂を加熱して硬化させて、硬い接着剤６が形成されている。
従って、この硬い接着剤６によって、面実装部品３の回路基板１への保持が強固となる。
【００１８】
また、二つの接着剤６は、面実装部品３の対向する一対の第１，第２の側面３ａ、３ｂと、この第１，第２の側面３ａ、３ｂに隣り合う一対の第３，第４の側面３ｃ、３ｄに跨って配置されている。
【００１９】
この時、二つの接着剤６は、互いに間隔を持って配設されているため、接着剤６間では、面実装部品３の下面と回路基板１との間の隙間が開放状態となっており、このため、半田フラックスが膨張（気化）しても、この開放状態の隙間から逃がすことができる。
従って、半田フラックスを除去するための洗浄作業が不要となって、生産性が良く、安価なものが得られる。
【００２０】
なお、この実施例では、二つの接着剤６が面実装部品３の第１〜第４の側面３ａ〜３ｄに跨って設けたもので説明したが、接着剤６は、少なくとも対向する二つの側面３ａ、３ｂ、又は３ｃ、３ｄに設けたものでも良い。
また、接着剤６は、３カ所以上設けても良い。
また、硬い接着剤６を使用するもので説明したが、軟らかい接着剤６でも良く、この場合、半田フラックスを除去するための洗浄作業を削除できる。
【００２１】
【発明の効果】
本発明の電子回路ユニットは、ランド部を有する回路基板と、下面に設けられた電極がランド部に半田付けされた面実装部品とを備え、面実装部品の外側面と回路基板の表面は、互いに間隔を持って配設された複数の接着剤によって接着されたため、接着剤の間においては、面実装部品の下面と回路基板との間の隙間が開放状態となっており、このため、半田フラックスが膨張（気化）しても、この開放状態の隙間から逃がすことができ、従って、半田フラックスを除去するための洗浄作業が不要となって、生産性が良く、安価なものが得られる。
【００２２】
また、接着剤は、面実装部品の対向する一対の第１，第２の側面側に配設されたため、その接着剤の塗布作業が簡単で、生産性の良好なものが得られる。
【００２３】
また、接着剤は、第１，第２の側面に隣り合う一対の第３，第４の側面側に跨って設けられたため、面実装部品の回路基板への保持の良好なものが得られる。
【００２４】
また、接着剤は、硬化性の樹脂で構成されたため、この硬い接着剤によって、面実装部品の回路基板への保持が強固となり、半田の剥がれの無いものが得られる。
【００２５】
また、面実装部品が半導体チップで構成されたため、下面の面積が比較的広く、また、電極の多い半導体チップに適用して好適である。
【図面の簡単な説明】
【図１】本発明の電子回路ユニットの平面図。
【図２】本発明の電子回路ユニットの要部の断面図。
【図３】従来の電子回路ユニットの要部の断面図。
【符号の説明】
１ 回路基板
２ ランド部
３ 面実装部品
３ａ 第１の側面
３ｂ 第２の側面
３ｃ 第３の側面
３ｄ 第４の側面
４ 電極
５ 半田
６ 接着剤
【発明の属する技術分野】
本発明は近距離無線装置や携帯電話機等に使用して好適な電子回路ユニットに関する。
【０００２】
【従来の技術】
従来の電子回路ユニットの構成を図３に基づいて説明すると、プリント基板からなる回路基板５１の表面には、配線パターンの一部を構成する複数個のランド部５２が設けられている。
【０００３】
半導体チップからなる面実装部品５３は、その下面に複数個の電極５４が設けられており、この電極５４は、ランド部５２に塗布されたクリーム半田（図示せず）上に載置され、リフロー装置（図示せず）によって、ランド部５２に半田５５付けされて取り付けられると共に、回路基板５１上には、種々の電子部品（図示せず）が搭載されて、所望の電気回路が形成されている。
【０００４】
また、ランド部５２と電極５４が半田５５付けされた後、半田フラックスを除去するため、回路基板５１と面実装部品５３の洗浄作業を行い、しかる後、軟らかい樹脂からなるアンダーフィル５６が面実装部品５３の全下面と回路基板５１の表面との間に隙間無く充填された構成となっている。（例えば、特許文献１参照）
【０００５】
このような構成を有する従来の電子回路ユニットは、軟らかい樹脂（粘度が１４０００ｐａ・ｓ程度）からなるアンダーフィル５６が面実装部品５３の全下面と回路基板５１の表面との間に隙間無く設けられることによって、振動や衝撃等による面実装部品５３の剥がれを防止している。
【０００６】
しかしながら、アンダーフィル５６が面実装部品５３の全下面に設けられた場合、半田フラックスが存在すると、半田フラックスが膨張（気化）すると共に、この半田フラックスの逃げが無く、これよって半田５５の剥がれが生じる。
また、アンダーフィル５６が軟らかいため、面実装部品５３の回路基板５１への保持が弱いものであった。
【０００７】
【特許文献１】
特開２００１−１１０８２５号公報
【０００８】
【発明が解決しようとする課題】
従来の電子回路ユニットは、アンダーフィル５６が面実装部品５３の全下面に設けられているため、半田フラックスの洗浄作業を必要とし、生産性が悪く、コスト高になるという問題がある。
また、アンダーフィル５６が軟らかいため、面実装部品５３の回路基板５１への保持が弱いという問題がある。
【０００９】
そこで、本発明は生産性が良く、安価であると共に、面実装部品の回路基板への保持の強硬な電子回路ユニットを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、ランド部を有する回路基板と、下面に設けられた電極が前記ランド部に半田付けされた面実装部品からなる電子回路ユニットの製造方法であって、前記ランド部上にクリーム半田を塗布する工程と、前記面実装部品の側面と前記回路基板の表面とを接着する熱硬化性の樹脂を塗布する工程と、加熱して半田フラックスを気化して前記回路基板と前記面実装部品との間から前記半田フラックスを逃がし、前記回路基板と前記面実装部品とを半田付けすると共に、前記熱硬化性の樹脂を硬化する工程とを備え、前記熱硬化性の樹脂を塗布する工程において、前記面実装部品の側面と前記回路基板の表面とを接着する熱硬化性の樹脂を、対向する１対の第１の側面及び第２の側面に隙間無く設けると共に、前記第１の側面及び前記第２の側面と隣り合う第３の側面及び第４の側面の一部には、前記熱硬化性樹脂を設けないようにした構成とした。
【００１２】
また、第２の解決手段として、前記面実装部品が半導体チップで構成された構成とした。
【００１３】
【発明の実施の形態】
本発明の電子回路ユニットの図面を説明すると、図１は本発明の電子回路ユニットの平面図、図２は本発明の電子回路ユニットの要部の断面図である。
【００１４】
次に、本発明の電子回路ユニットの構成を図１，図２に基づいて説明すると、プリント基板からなる回路基板１の表面には、配線パターンの一部を構成する複数個のランド部２が設けられている。
【００１５】
半導体チップ等からなる面実装部品３は、その下面に複数個の電極４が設けられており、この電極４は、ランド部２に塗布されたクリーム半田（図示せず）上に載置され、リフロー装置（図示せず）によって、ランド部２に半田５付けされて取り付けられると共に、回路基板１上には、種々の電子部品（図示せず）が搭載されて、所望の電気回路が形成されている。
【００１６】
エポキシ系等の絶縁性の硬化樹脂からなる接着剤６は、互いに間隔を持って複数が配設され、この複数の接着剤６によって、面実装部品３の側面と回路基板１の表面とが接着されて、面実装部品３が回路基板１に強固に保持されている。
【００１７】
そして、この接着剤６は、例えば、粘度が５〜１１ｐａ・ｓ程度と低い熱硬化性の樹脂が互いに間隔を持って複数箇所にわたって塗布され、しかる後、この樹脂を加熱して硬化させて、硬い接着剤６が形成されている。
従って、この硬い接着剤６によって、面実装部品３の回路基板１への保持が強固となる。
【００１８】
また、二つの接着剤６は、面実装部品３の対向する一対の第１，第２の側面３ａ、３ｂと、この第１，第２の側面３ａ、３ｂに隣り合う一対の第３，第４の側面３ｃ、３ｄに跨って配置されている。
【００１９】
この時、二つの接着剤６は、互いに間隔を持って配設されているため、接着剤６間では、面実装部品３の下面と回路基板１との間の隙間が開放状態となっており、このため、半田フラックスが膨張（気化）しても、この開放状態の隙間から逃がすことができる。
従って、半田フラックスを除去するための洗浄作業が不要となって、生産性が良く、安価なものが得られる。
【００２０】
なお、この実施例では、二つの接着剤６が面実装部品３の第１〜第４の側面３ａ〜３ｄに跨って設けたもので説明したが、接着剤６は、少なくとも対向する二つの側面３ａ、３ｂ、又は３ｃ、３ｄに設けたものでも良い。
また、接着剤６は、３カ所以上設けても良い。
また、硬い接着剤６を使用するもので説明したが、軟らかい接着剤６でも良く、この場合、半田フラックスを除去するための洗浄作業を削除できる。
【００２１】
【発明の効果】
本発明の電子回路ユニットは、ランド部を有する回路基板と、下面に設けられた電極がランド部に半田付けされた面実装部品とを備え、面実装部品の外側面と回路基板の表面は、互いに間隔を持って配設された複数の接着剤によって接着されたため、接着剤の間においては、面実装部品の下面と回路基板との間の隙間が開放状態となっており、このため、半田フラックスが膨張（気化）しても、この開放状態の隙間から逃がすことができ、従って、半田フラックスを除去するための洗浄作業が不要となって、生産性が良く、安価なものが得られる。
【００２２】
また、接着剤は、面実装部品の対向する一対の第１，第２の側面側に配設されたため、その接着剤の塗布作業が簡単で、生産性の良好なものが得られる。
【００２３】
また、接着剤は、第１，第２の側面に隣り合う一対の第３，第４の側面側に跨って設けられたため、面実装部品の回路基板への保持の良好なものが得られる。
【００２４】
また、接着剤は、硬化性の樹脂で構成されたため、この硬い接着剤によって、面実装部品の回路基板への保持が強固となり、半田の剥がれの無いものが得られる。
【００２５】
また、面実装部品が半導体チップで構成されたため、下面の面積が比較的広く、また、電極の多い半導体チップに適用して好適である。
【図面の簡単な説明】
【図１】本発明の電子回路ユニットの平面図。
【図２】本発明の電子回路ユニットの要部の断面図。
【図３】従来の電子回路ユニットの要部の断面図。
【符号の説明】
１ 回路基板
２ ランド部
３ 面実装部品
３ａ 第１の側面
３ｂ 第２の側面
３ｃ 第３の側面
３ｄ 第４の側面
４ 電極
５ 半田
６ 接着剤
Claims (2)
- ランド部を有する回路基板と、下面に設けられた電極が前記ランド部に半田付けされた面実装部品からなる電子回路ユニットの製造方法であって、前記ランド部上にクリーム半田を塗布する工程と、前記面実装部品の側面と前記回路基板の表面とを接着する熱硬化性の樹脂を塗布する工程と、加熱して半田フラックスを気化して前記回路基板と前記面実装部品との間から前記半田フラックスを逃がし、前記回路基板と前記面実装部品とを半田付けすると共に、前記熱硬化性の樹脂を硬化する工程とを備え、前記熱硬化性の樹脂を塗布する工程において、前記面実装部品の側面と前記回路基板の表面とを接着する熱硬化性の樹脂を、対向する１対の第１の側面及び第２の側面に隙間無く設けると共に、前記第１の側面及び前記第２の側面と隣り合う第３の側面及び第４の側面の一部には、前記熱硬化性樹脂を設けないようにしたことを特徴とする電子回路ユニットの製造方法。
- 前記面実装部品が半導体チップで構成されたことを特徴とする請求項１記載の電子回路ユニットの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106716A JP4015050B2 (ja) | 2003-04-10 | 2003-04-10 | 電子回路ユニットの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106716A JP4015050B2 (ja) | 2003-04-10 | 2003-04-10 | 電子回路ユニットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311898A JP2004311898A (ja) | 2004-11-04 |
| JP4015050B2 true JP4015050B2 (ja) | 2007-11-28 |
Family
ID=33468822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003106716A Expired - Fee Related JP4015050B2 (ja) | 2003-04-10 | 2003-04-10 | 電子回路ユニットの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4015050B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048976A (ja) * | 2005-08-10 | 2007-02-22 | Toshiba Corp | プリント回路板、およびプリント回路板を備えた電子機器 |
| JP5115524B2 (ja) | 2009-07-08 | 2013-01-09 | パナソニック株式会社 | 電子部品ユニット及び補強用接着剤 |
| CN102668726B (zh) | 2009-12-24 | 2015-07-01 | 古河电气工业株式会社 | 注塑成型基板与实装零件的安装结构 |
-
2003
- 2003-04-10 JP JP2003106716A patent/JP4015050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311898A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09214121A (ja) | ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法 | |
| JPH1022645A (ja) | キャビティ付きプリント配線板の製造方法 | |
| JP2016219559A5 (ja) | ||
| JP4015050B2 (ja) | 電子回路ユニットの製造方法 | |
| JP2001110925A (ja) | 導電性キャップ、電子部品及び導電性キャップの絶縁皮膜形成方法 | |
| JP3958608B2 (ja) | 配線基板の製造方法 | |
| JP6708264B2 (ja) | 電子部品内蔵基板の製造方法、電子部品内蔵基板、電子部品装置及び通信モジュール | |
| JP2010098077A (ja) | 回路モジュールの製造方法 | |
| TWI293643B (en) | Surface mounting method | |
| JP4099329B2 (ja) | 部品混載実装方法 | |
| JP3994327B2 (ja) | 電子部品の実装方法及びそれに使用される汚染防止用チップ | |
| JP2010021392A (ja) | 半導体装置及びその製造方法 | |
| JP4992760B2 (ja) | 半導体装置の実装方法 | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| JP2003188521A5 (ja) | ||
| JP3807874B2 (ja) | 電子回路ユニット | |
| KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| KR101898479B1 (ko) | 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법 | |
| JP2017108033A (ja) | 配線基板及びその製造方法 | |
| CN116110806A (zh) | 封装结构及其制作方法 | |
| JP2001345592A (ja) | 電子部品及びその製造方法 | |
| KR101974920B1 (ko) | 인쇄회로기판 사이의 연결 구조 | |
| TWI391048B (zh) | 線路板以及表面接合元件與線路板的組裝方法 | |
| JP2006093178A (ja) | 電子機器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |