JP4004847B2 - 連想メモリ装置 - Google Patents
連想メモリ装置 Download PDFInfo
- Publication number
- JP4004847B2 JP4004847B2 JP2002132422A JP2002132422A JP4004847B2 JP 4004847 B2 JP4004847 B2 JP 4004847B2 JP 2002132422 A JP2002132422 A JP 2002132422A JP 2002132422 A JP2002132422 A JP 2002132422A JP 4004847 B2 JP4004847 B2 JP 4004847B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- address
- plane
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
Description
【０００１】
【発明の属する技術分野】
本発明は、故障したメモリセルを含む製品を救済する機能を備える連想メモリ装置に関するものである。
【０００２】
【従来の技術】
連想メモリ（以下、ＣＡＭという）装置は、内容アドレス式メモリとも呼ばれ、それぞれのメモリセル（ＣＡＭセル）は、通常の半導体メモリ装置と同じようにデータを記憶する記憶部に加えて、この記憶部に記憶されているデータを検索する検索部を備えている。
【０００３】
ＣＡＭ装置では、検索対象となるデータ（以下、記憶データという）をそれぞれのＣＡＭセルの記憶部に記憶させた後、検索データを入力すると、検索データと記憶データとの一致検索が単一サイクルで行われる。その結果、検索データに一致する記憶データの有無、この記憶データが記憶されているメモリアドレス、このメモリアドレスに記憶されているデータ等を出力可能である。
【０００４】
ＣＡＭ装置を用いることにより、膨大な量のデータの中から目的とするデータを瞬時に得ることができる。このため、検索処理を頻繁に行うシステムの性能向上のために用いられている。
【０００５】
以下、従来のＣＡＭ装置について説明する。
【０００６】
図１１は、複数のバンクに分割されたメモリ部を備える、従来のＣＡＭ装置の一例の構成概略図である。
同図に示すＣＡＭ装置４０は、全体の動作の制御を司るロジック部１２と、前述の複数のＣＡＭセルを含むメモリ部１４とを備えている。メモリ部１４は、２＾Ｋ個のバンク２０に分割され、それぞれのバンク２０は、Ｎビット×２＾ＬワードのＣＡＭセルを備えている。すなわち、メモリ部１４全体でＮビット×２＾（Ｋ＋Ｌ）ワードのＣＡＭセルを備えている。
【０００７】
ここで、ロジック部１２には、ＣＡＭ装置４０の外部から、クロック信号、コマンド信号、アドレス信号、データ信号が入力され、ロジック部１２からＣＡＭ装置４０の外部へは、ステータス信号、アドレス信号、データ信号が出力されている。ロジック部１２からメモリ部１４に対してはコマンド信号およびクロック信号が入力され、メモリ部１４からロジック部１２に対してはステータス信号が入力されている。また、ロジック部１２とメモリ部１４とは、（Ｋ＋Ｌ）ビットのアドレスバスおよびＮビットのデータバスで相互に接続されている。
【０００８】
このＣＡＭ装置４０は、外部から入力されるクロック信号に同期して動作する。また、外部から入力されるアドレス信号の上位Ｋビットにより、メモリ部１４のバンク２０が指定され、下位Ｌビットにより、指定されたバンク２０内に含まれるワードが指定される。
【０００９】
例えば、メモリ部１４にデータを書き込む場合には、アドレス信号（入力）として、データを書き込むワードのメモリアドレスが入力され、データ信号（入力）として、このワードに書き込むデータが入力される。そして、コマンド信号として、データの書き込みを指示する信号が入力されると、ロジック部１２によって、メモリアドレスに対応するバンク２０およびワードが指定され、このワードに対してデータが書き込まれる。
【００１０】
メモリ部１４に記憶されたデータを読み出す場合には、アドレス信号（入力）として、データを読み出すワードのメモリアドレスが入力される。そして、コマンド信号として、データの読み出しを指示する信号が入力されると、ロジック部１２によって、メモリアドレスに対応するバンク２０およびワードが指定され、このワードに記憶されているデータが読み出される。読み出されたデータは、データ信号（出力）として、ロジック部１２を介して外部へ出力される。
【００１１】
また、一致検索を行う場合には、データ信号（入力）として、検索データが入力される。そして、コマンド信号として、一致検索を指示する信号が入力されると、メモリ部１４において、各々のワードに記憶されている記憶データと検索データとの比較が同時に行われ、ステータス信号として、その検索結果がロジック部１２を介してＣＡＭ装置４０の外部へ出力される。
【００１２】
ＣＡＭ装置４０の外部では、このステータス信号に基づいて、検索データに一致するデータの有無を知ることができる。検索データに一致するデータが存在する場合、コマンド信号として、この検索データに一致するデータが記憶されているメモリアドレスの出力を指示する信号が入力されると、アドレス信号（出力）として、検索データに一致するデータが記憶されているワードの内の、最優先順位のワードのメモリアドレスが出力される。
【００１３】
また、アドレス信号（入力）として、ＣＡＭ装置４０から出力された最優先順位のワードのメモリアドレスを入力し、コマンド信号として、データの読み出しを指示する信号が入力されると、データ信号（出力）として、この一致が検出されたワードに記憶されているデータが読み出される。
【００１４】
なお、検索データに一致するデータが記憶されているワードのメモリアドレス、およびこのワードに記憶されているデータの読み出し動作は、検索データに一致するデータが記憶されているワードについて、優先順位に従って順次繰り返し行うことができる。このようにして、検索データに一致するデータが記憶されているワードのメモリアドレス、およびこのワードに記憶されているデータを高速に検索することが可能である。
【００１５】
ところで、ＣＡＭ装置の大容量化や素子の微細化に伴って、製造歩留まりの向上は重要な課題となっている。従って、製造歩留まり向上のために、製造工程の管理と共に、ある程度のＣＡＭセルの故障を見込んで設計を行う手法が用いられている。例えば、あらかじめ冗長メモリセルを用意しておき、故障したＣＡＭセルがある場合に、この冗長メモリセルと置き換えて使用するという手法が従来より用いられている。
【００１６】
しかし、ＣＡＭ装置のメモリ容量が増大するに従って故障しているＣＡＭセルの数も増大し、故障しているＣＡＭセルの全てを冗長メモリセルと置換することができないために、製品を救済できない場合があるという問題があった。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、故障したメモリセルが大量にある場合であっても、製品を救済することができる連想メモリ装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数のバンクに分割されたメモリ部を備える連想メモリ装置であって、
複数の前記バンクは、それぞれ複数のプレーンに分割されており、
故障したメモリセルがある場合に、この故障したメモリセルがあるバンクのプレーンと、他の全てのバンクの中の前記故障したメモリセルがあるバンクのプレーンと同数の任意のプレーンを非選択状態とし、前記メモリ部のメモリ容量を削減する回路を備え、
前記メモリ部のメモリ容量を削減する回路は、各々の前記バンク内において、前記プレーンを指定するアドレス信号、および前記メモリ部のメモリ容量の削減を制御する制御信号に基づいて、いずれかの前記プレーンを選択するエンコーダと、このエンコーダから出力される選択信号に従って、それぞれの前記プレーンから出力されるデータを選択的に出力するセレクタと、あらかじめ設定されている優先順位に従って、前記プレーンから出力される、検索で一致したワードの有無を表すフラグおよび一致が検出されたワードのメモリアドレスを選択的に出力するセレクタとを備えることを特徴とする連想メモリ装置を提供するものである。
【００１９】
ここで、複数の前記バンクは、それぞれ２のべき乗個のプレーンに分割されており、
前記メモリ部のメモリ容量を削減する回路は、前記メモリ部のメモリ容量を２のべき乗分の１に削減するのが好ましい。
【００２０】
また、前記制御信号は、少なくとも前記メモリ部のメモリ容量の削減量を指定する第１制御信号、および、前記故障したメモリセルがあるプレーンを指定する第２制御信号を含むのが好ましい。また、前記第２制御信号は、各々の前記バンクで個別に設定され、各々の前記バンクにおいて、それぞれ異なるプレーンを指定可能であるのが好ましい。
【００２１】
また、前記メモリ部のメモリ容量が削減された場合に、当該連想メモリ装置の内部で使用される、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号と、該連想メモリ装置の外部で使用される、前記削減されたメモリ容量に対応する所定ビット数のアドレス信号との間のアドレス変換を行う回路を備えるのが好ましい。
【００２２】
また、前記アドレス変換を行う回路は、前記メモリ部のメモリ容量が２のべき乗分の１に削減された場合に、外部から当該連想メモリ装置へ入力される、前記２のべき乗分の１に削減されたメモリ容量に対応する所定ビット数のアドレス信号に対し、前記プレーンを指定するアドレス信号に対応する所定ビット数のダミービットを所定箇所に挿入して、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号を生成し、
前記メモリ部から該連想メモリ装置の外部へ出力される、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号に対し、前記プレーンを指定するアドレス信号に対応する所定ビット数のダミービットを所定箇所から取り除いて、前記２のべき乗分の１に削減されたメモリ容量に対応する所定ビット数のアドレス信号を生成するのが好ましい。
【００２３】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の連想メモリ装置を詳細に説明する。
【００２４】
図１は、本発明の連想メモリ装置の一実施例の構成概略図である。
同図に示す連想メモリ（以下、ＣＡＭという）装置１０は、故障したメモリセル（以下、ＣＡＭセルという）を含む製品を救済する機能を備えるものであり、図１１に示す従来のＣＡＭ装置４０に対して本発明を適用した場合の一例を示すものである。したがって、以下説明を簡単にするために、同一の構成要素に同一の符号を付して、その詳細な説明は省略する。
【００２５】
すなわち、図示例のＣＡＭ装置１０は、全体の動作の制御を司るロジック部１２と、複数のＣＡＭセルを含むメモリ部１４とを備えている。
【００２６】
ここで、ロジック部１２は、外部からＣＡＭ装置１０に入力されるアドレス信号およびＣＡＭ装置１０のメモリ部１４から外部へ出力されるアドレス信号を保持するアドレスレジスタ１６、このアドレスレジスタ１６を用いて、ＣＡＭ装置１０の内部で使用されるアドレス信号とＣＡＭ装置１０の外部で使用されるアドレス信号との間のアドレス変換を行うアドレス変換回路１８等を含む。なお、アドレス変換については後述する。
【００２７】
このロジック部１２には、図１１に示す従来のＣＡＭ装置４０と比べて、さらにＣＡＭ装置１０の外部から信号REDUCTION が入力されている。なお、本実施例の場合、前述のアドレス変換に伴って、アドレス信号（入力および出力）のビット数は、信号REDUCTION ＝‘０’の場合に（Ｋ＋Ｌ）ビットとなり、信号REDUCTION ＝‘１’の場合には（Ｋ＋Ｌ−Ｍ）ビットとなる。ここで、Ｍは２＾Ｍが１バンクを構成するプレーン数を表す指数である。また、ロジック部１２からＣＡＭ装置１０の外部へ出力される信号は、図１１に示す従来のＣＡＭ装置４０の場合と全く同じである。
【００２８】
メモリ部１４は、２＾Ｋ個のバンク２０（バンク１，２，…，２＾Ｋ）に分割され、それぞれのバンク２０は、説明の簡略化のため、以後、それぞれ２つのプレーン２２ａ、２２ｂ（プレーン０，１）に分割されているものとする。すなわちＭ＝１とする。また、それぞれのバンク２０は、Ｎビット×２＾ＬワードのＣＡＭセルを備え、それぞれのプレーン０，１は、Ｎビット×２＾（Ｌ−１）ワードのＣＡＭセルを備えている。すなわち、メモリ部１４全体でＮビット×２＾（Ｋ＋Ｌ）ワードのＣＡＭセルを備えている。
【００２９】
なお、ロジック部１２からメモリ部１４に対してはコマンド信号およびクロック信号が入力され、メモリ部１４からロジック部１２に対してはステータス信号が入力されている。また、ロジック部１２とメモリ部１４とは、（Ｋ＋Ｌ）ビットのアドレスバスおよびＮビットのデータバスで相互に接続されている。
【００３０】
続いて、メモリ部１４の各バンク２０の内部構成について説明する。
【００３１】
図２は、バンクの内部構成を表す一実施例の概略図である。
同図に示すように、それぞれのバンク２０は、２つのプレーン２２ａ、２２ｂ（プレーン０，１）の他に、アドレスのエンコーダ２４、データ用のセレクタ２６、フラグおよびアドレス用のセレクタ２８、２つのＡＮＤゲート３０，３２を備えている。
【００３２】
ここで、エンコーダ２４には、信号ADDRESS[MSB]、制御信号REDUCTION 、制御信号FAILPLANE が入力されている。また、エンコーダ２４からは、選択信号ENABLE0 、ENABLE1 が出力され、それぞれＡＮＤゲート３０，３２の一方の入力端子に入力されている。なお、信号REDUCTION は、メモリ部１４のメモリ容量の削減量を指示する信号であり、信号FAILPLANE は、故障したＣＡＭセルがあるプレーンを指定する信号である。
【００３３】
ＡＮＤゲート３０，３２の他方の入力端子には信号COMMAND が共通に入力され、その出力信号は、それぞれプレーン０，１の入力端子COMMAND に入力されている。
【００３４】
また、プレーン０，１の入力端子ADDRESS[MSB-1:0]には信号ADDRESS[MSB-1:0]が共通に入力され、その入力端子DATAIN[N-1:0] には信号DATAIN[N-1:0] が共通に入力されている。
【００３５】
データ用のセレクタ２６の入力端子１，０には、それぞれプレーン０，１の出力端子DATAOUT[N-1:0]から出力される信号が入力され、その選択入力端子には、エンコーダ２４から出力される信号ENABLE0 が入力され、セレクタ２６からは信号DATAOUT[N-1:0]が出力されている。
【００３６】
また、フラグおよびアドレス用のセレクタ２８の入力端子には、プレーン０，１の出力端子FLAG0,FLAG1 から出力される、そのプレーンに検索一致ワードの有無を示す信号、および出力端子HA0[MSB-1:0],HA1[MSB-1:0] から出力されるヒットアドレス信号が入力され、セレクタ２８からは信号FLAG、およびヒットアドレス信号HA[MSB:0] が出力されている。
【００３７】
次に、ＣＡＭ装置１０の動作を説明する。
まず、本実施例におけるメモリアドレスの構成について説明する。
【００３８】
図３は、ＣＡＭ装置の内部で用いられるメモリアドレスの構成を表す一実施例の概念図である。同図に示すように、Ｋ＋Ｌビットのメモリアドレスの内、上位側のＫビット（ADDRESS[K+L-1:L]）はバンク２０の番号を表し、下位側のＬビット（ADDRESS[L-1:0]）は、バンク２０内に含まれるワードを指定するアドレスを表す。また、下位側のＬビットの内の上位Ｍビット（ADDRESS[L-1:L-M]）はプレーンの番号を表し、前出のADDRESS[MSB]は、その最上位ビットである。
【００３９】
ＣＡＭ装置１０では、故障したＣＡＭセルが存在しない場合、信号REDUCTION が‘０’に設定され、故障したＣＡＭセルが存在する場合、信号REDUCTION は‘１’に設定される。
【００４０】
以下、Ｍ＝１の場合について説明する。
信号REDUCTION が‘０’に設定された場合、図５の表１に示すように、エンコーダ２４では、信号FAILPLANE の状態に関係なく、信号ADDRESS[MSB]が‘０’である場合には信号ENABLE0 が‘１’、信号ENABLE1 が‘０’となる。すなわち、プレーン０が選択、プレーン１が非選択とされる。逆に、信号ADDRESS[MSB]が‘１’の場合には信号ENABLE0 が‘０’、信号ENABLE1 が‘１’となる。すなわち、プレーン１が選択、プレーン０が非選択とされる。
【００４１】
信号REDUCTION が‘０’に設定された場合、すなわち故障したＣＡＭセルがない場合のＣＡＭ装置１０の書き込み、読み出しおよび一致検索動作は、図１１に示す従来のＣＡＭ装置４０の場合と全く同じであるから、ここではその詳細な説明は省略する。信号REDUCTION が‘０’の場合、アドレス信号（入力および出力）は、前述のように（Ｋ＋Ｌ）ビットとなる。なお、信号FAILPLANE は、‘０’または‘１’のどちらに設定してもよい。
【００４２】
一方、信号REDUCTION が‘１’に設定された場合、エンコーダ２４では、図５の表１に示すように、信号ADDRESS[MSB]の状態に関係なく、信号FAILPLANE が‘０’である場合には信号ENABLE0 が‘０’、信号ENABLE1 が‘１’となる、すなわち、プレーン１が選択、プレーン０が非選択とされる。逆に、信号FAILPLANE が‘１’である場合には信号ENABLE0 が‘１’、信号ENABLE1 が‘０’となる。すなわち、プレーン０が選択、プレーン１が非選択とされる。
【００４３】
言い換えると、本実施例では、信号REDUCTION が‘１’の場合には、故障したＣＡＭセルがあり、従って、メモリ部１４のメモリ容量を２分の１に削減することを意味する。また、信号REDUCTION が‘１’の場合に、信号FAILPLANE が‘０’であれば、プレーン０に故障したＣＡＭセルがあることを意味し、逆に、信号FAILPLANE が‘１’であれば、プレーン１に故障したＣＡＭセルがあることを意味する。
【００４４】
本実施例においては、故障したＣＡＭセルがある場合、全てのバンク２０において、故障したＣＡＭセルを含むプレーンと同じ番号のプレーンが常に非選択状態とされる。例えば、図１に示すＣＡＭ装置１０において、図中一番上にあるバンク１のプレーン０に故障したＣＡＭセルがある場合、他のバンク２，３，…，２＾Ｋのプレーン０も全て常に非選択状態とされる。
【００４５】
従って、図４に示すように、有効なアドレス信号（入力および出力）は、信号ADDRESS[MSB]を除く（Ｋ＋Ｌ−１）ビットとなり、見かけ上のメモリ容量が半減される。そして、信号REDUCTION が‘０’の場合と全く同じようにして、選択された方のプレーンに対してのみ、書き込み、読み出しおよび一致検索動作が行われる。
【００４６】
続いて、データ用のセレクタ２６からは、信号ENABLE0 が‘１’、すなわちプレーン０が選択された場合、その出力信号DATAOUT[N-1:0]として、プレーン０の出力端子DATAOUT[N-1:0]から出力される信号が選択的に出力される。逆に、信号ENABLE0 が‘０’すなわち信号ENABLE1 が‘１’であり、プレーン１が選択された場合、出力信号DATAOUT[N-1:0]として、プレーン１の出力端子DATAOUT[N-1:0]から出力される信号が選択的に出力される。
【００４７】
フラグおよびアドレス用のセレクタ２８からは、あらかじめ決定されている優先順位に従って、検索結果を表す信号FLAG、および一致が検出されたワードのメモリアドレス（一致アドレス）を表す信号HA[MSB:0] が選択的に出力される。例えば、プレーン１よりもプレーン０の方が優先順位が高い場合、セレクタ２８からは、プレーン０の出力端子FLAG0 および出力端子HA0[MSB-1:0]から出力される信号が順次優先的に出力される。
【００４８】
前述のように、プレーン１よりもプレーン０の方が優先順位が高い場合、例えば図６の表２に示すように、プレーン０，１の出力端子FLAG0,FLAG1 から出力される信号が共に‘０’であれば、すなわちこのバンク２０内に、検索データに一致する記憶データが存在しない場合には、セレクタ２８から出力される信号FLAGは‘０’となる。この場合、セレクタ２８から信号HAは出力されない（ないしは無意味な値が出力され、外部では使用されない）。
【００４９】
また、プレーン０の出力端子FLAG0 から出力される信号が‘１’であれば、すなわちプレーン０内に、検索データに一致する記憶データが存在する場合、プレーン１の出力端子FLAG1 から出力される信号の状態に関係なく、セレクタ２８からは‘１’が出力される。また、セレクタ２８からは、信号HA[MSB:0] として、プレーン０の出力端子HA0[MSB-1:0]から出力される信号が出力される。なお、セレクタ２８から出力される信号HA[MSB] は、プレーン０の出力端子HA0[MSB-1:0]から出力される信号が選択的に出力されるので‘０’とされる。
【００５０】
これに対し、プレーン０の出力端子FLAG0 から出力される信号が‘０’、かつプレーン１の出力端子FLAG1 から出力される信号が‘１’の場合、すなわちプレーン０内に、検索データに一致する記憶データが存在せず、プレーン１内に、検索データに一致する記憶データが存在する場合、セレクタ２８からは‘１’が出力される。また、セレクタ２８からは、信号HA[MSB:0] として、プレーン１の出力端子HA1[MSB-1:0]から出力される信号が出力される。なお、セレクタ２８から出力される信号HA[MSB] は、プレーン１の出力端子HA1[MSB-1:0]から出力される信号が選択的に出力される場合なので‘１’とされる。
【００５１】
以上のように、図示例のＣＡＭ装置１０は、故障したＣＡＭセルがない場合は、本来のＮビット×２＾（Ｋ＋Ｌ）ワードのＣＡＭセルを備えるＣＡＭ装置として使用することができると共に、故障したＣＡＭセルがある場合には、この故障したＣＡＭセルを含むプレーンを常に非選択状態として、Ｎビット×２＾（Ｋ＋Ｌ−１）ワードのＣＡＭセルを備えるＣＡＭ装置として使用することができるので、製品の歩留まりを向上させることができる。
【００５２】
次に、アドレス変換について説明する。
【００５３】
前述のように、故障したＣＡＭセルがある場合に、各バンク２０のメモリ容量を半減させた場合（Ｍ＝１）、メモリアドレスの構成は図４に示す状態となる。すなわち、外部からＣＡＭ装置１０に入力されるアドレス信号の内の信号ADDRESS[MSB]に相当するビットはＣＡＭ装置１０内部では無視され、逆にＣＡＭ装置１０から外部へ出力されるアドレス信号の信号ADDRESS[MSB]は、‘０’または‘１’固定とされ、外部では使用されない無意味なものとなる。
【００５４】
メモリ容量を削減したＣＡＭ装置１０を製品として出荷する場合、信号ADDRESS[L-1:L-M]に相当する外部ピンを有効（使用する）にすると、使い勝手が悪いだけでなく、例えば最初からそのメモリ容量のＣＡＭ装置との外部ピンの互換性の問題も発生する。従って、信号ADDRESS[L-1:L-M]に相当する外部ピンを無効（使用しない）とし、ＣＡＭ装置１０の外部から、アドレス信号があらかじめ（Ｋ＋Ｌ−Ｍ）ビットの信号として扱えるように、ＣＡＭ装置１０の内部でアドレス変換を行うのが好ましい。
【００５５】
アドレス変換回路１８は、メモリ容量を削減した場合に、ＣＡＭ装置１０の内部で使用される、メモリ部１４の実際のメモリ容量に対応するビット数、本実施例の場合には、（Ｋ＋Ｌ）ビットのアドレス信号と、ＣＡＭ装置１０の外部で使用される、見かけ上半分のメモリ容量に対応するビット数、本実施例の場合には、（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号との間のアドレス変換を行う。
【００５６】
以下、アドレス変換の一例を挙げて説明する。
【００５７】
図７は、アドレス変換回路の動作を表す一実施例の概念図、図８は、メモリアドレスのシフト動作を表す一実施例の概念図である。
これらの図は、故障したＣＡＭセルがある場合に、外部からＣＡＭ装置１０へ入力される（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号を、ＣＡＭ装置１０の内部で用いられる（Ｋ＋Ｌ）ビットのアドレス信号に変換して、メモリ部１４へ供給する場合のアドレス変換回路１８の動作を概念的に表したものである。
【００５８】
信号REDUCTION が‘１’である場合、すなわち故障したＣＡＭセルがある場合、外部から入力される（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号はロジック部１２のアドレスレジスタ１６に保持される。図８に示すように、アドレスレジスタ１６に保持されたアドレス信号Ａは、バンク２０を表す上位側のＫビットと、信号ADDRESS[L-1:L-M]に相当するビットを除く、バンク２０内のワードのメモリアドレスを指定する下位側の（Ｌ−Ｍ）ビットからなる合計 （Ｋ＋Ｌ−Ｍ）ビットで構成される。
【００５９】
アドレス変換回路１８では、信号REDUCTION が‘１’の場合、アドレスレジスタ１６に保持された（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号の内、バンクを表す上位側のＫビットを図中左側、すなわち上位ビット側へＭビットシフトし、信号ADDRESS[L-1:L-M]に相当するビットとしてＭビットのダミービットを挿入する。これにより、アドレス変換回路１８から出力されるアドレス信号Ｂは、（Ｋ＋Ｌ）ビットとなり、メモリ部１４は、この（Ｋ＋Ｌ）ビットのメモリアドレスによって制御される。
【００６０】
続いて、図９は、アドレス変換回路の動作を表す別の実施例の概念図、図１０は、メモリアドレスのシフト動作を表す別の実施例の概念図である。
これらの図は、故障したＣＡＭセルがある場合に、メモリ部１４から出力される（Ｋ＋Ｌ）ビットのアドレス信号を、ＣＡＭ装置１０の外部で用いられる（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号に変換して、ＣＡＭ装置１０から外部へ出力する場合のアドレス変換回路１８の動作を概念的に表したものである。
【００６１】
メモリ部１４からは、（Ｋ＋Ｌ）ビットのアドレス信号が出力される。このアドレス信号Ｃは、図１０に示すように、バンク２０を表す上位側のＫビットと、バンク２０内のワードのアドレスを指定する下位側のＬビットからなる合計（Ｋ＋Ｌ）ビットで構成される。なお、下位側のＬビットの内、信号ADDRESS[L-1:L-M]に相当するビットは‘０’または‘１’に固定されており、有効なビットは、この信号ADDRESS[MSB]に相当するビットを除く（Ｌ−Ｍ）ビットである。
【００６２】
アドレス変換回路１８では、信号REDUCTION が‘１’の場合、メモリ部１４から出力される（Ｋ＋Ｌ）ビットのアドレス信号Ｃの内、信号ADDRESS[L-1:L-M]に相当するビットを取り除き、バンク２０を表す上位側のＫビットを図中右側、すなわち下位ビット側へ１ビットシフトする。これにより、アドレス変換回路１８から出力されるアドレス信号Ｄは、（Ｋ＋Ｌ−Ｍ）ビットとなり、この（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号Ｄはアドレスレジスタ１６に保持された後、外部へ出力される。
【００６３】
一方、信号REDUCTION が‘０’の場合、すなわち故障したＣＡＭセルがない場合には、外部からＣＡＭ装置１０へ入力されるアドレス信号、ＣＡＭ装置１０から外部へ出力されるアドレス信号共に、上記シフト動作は行われない。すなわち、外部からＣＡＭ装置１０に対して（Ｋ＋Ｌ）ビットのアドレス信号が入力され、ＣＡＭ装置１０から外部に対しても（Ｋ＋Ｌ）ビットのアドレス信号が出力される。
【００６４】
上記のように、アドレス変換を行うことにより、たとえＣＡＭ装置１０のメモリ容量を半減した（Ｍ＝１）状態で出荷した製品であっても、外部からは、最初からメモリ容量が半分のＣＡＭ装置と等価に取り扱うことができる。
【００６５】
なお、本発明のＣＡＭ装置は、上記実施例の構成に限定されるものではない。すなわち、本発明のＣＡＭ装置は、故障したメモリセルがある場合に、この故障したメモリセルがあるバンク２０のプレーンと、他の全てのバンクの任意のプレーンを常に非選択状態とし、メモリ部１４のメモリ容量を２のべき乗分の１に削減する回路を備えていればよく、その具体的な回路構成は何ら限定されない。
【００６６】
また、メモリ部１４のメモリ容量、すなわちメモリアドレスのビット数やデータのビット数は何ら限定されない。メモリ部１４は２以上いくつのバンク２０に分割されていてもよいし、それぞれのバンク２０も基本的に２以上の、２のべき乗個のいくつのプレーンに分割されていてもよい。また、バンク２０の内部構成やアドレス変換回路の具体的な構成も何ら限定されない。
【００６７】
また、制御信号REDUCTION,FAILPLANE のビット数も限定されず、それぞれのバンク２０に含まれるプレーンの個数に応じて適宜変更すればよい。例えば、それぞれのバンク２０を８個のプレーンに分割した場合（Ｍ＝３）、２ビットの信号REDUCTION を用いて、メモリ部１４のメモリ容量を１／２，１／４，１／８というように、２のべき乗分の１に削減するよう指示することが可能である。また、信号FAILPLANE は、全てのバンク２０で共通のものを使用してもよいし、あるいは各々のバンクで個別に設定し、各々のバンク２０において、それぞれ異なるプレーンを指定可能としてもよい。更に２ビット以上のREDUCTION 信号を用いて、メモリ容量を７／８，６／８，５／８，…等に設定することも可能である。
【００６８】
また、バンク２０の番号を指定するビットや、バンク２０内のワードのメモリアドレスを指定するビット、プレーンを指定するビット、さらにアドレス変換時のダミービット等も限定されず、これらのビットは、アドレス信号の中のどのビットに割り当ててもよい。また、本発明を適用するＣＡＭ装置において、冗長メモリセルを設けておき、故障したＣＡＭセルの代わりに使用するように構成してもよい。これにより、さらに製品の歩留まりを向上させることも可能である。
【００６９】
また、アドレス変換回路１８は、メモリ部１４のメモリ容量が削減された場合に、ＣＡＭ装置の内部で使用される、メモリ部１４のメモリ容量に対応する所定ビット数のアドレス信号と、ＣＡＭ装置の外部で使用される、削減されたメモリ容量に対応する所定ビット数のアドレス信号との間のアドレス変換を行うものであれば、その具体的な回路構成は何ら限定されない。
【００７０】
本発明の連想メモリ装置は、基本的に以上のようなものである。
以上、本発明の連想メモリ装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００７１】
【発明の効果】
以上詳細に説明した様に、本発明の連想メモリ装置は、複数のバンクに分割されたメモリ部を備える連想メモリ装置において、それぞれのバンクを複数のプレーンに分割し、故障したメモリセルがある場合に、この故障したメモリセルがあるバンクのプレーンと、他の全てのバンクの任意のプレーンを非選択状態とし、メモリ部のメモリ容量を削減するようにしたものである。
これにより、本発明の連想メモリ装置によれば、故障したメモリセルが大量にある場合であっても、本来不良品となる製品を、メモリ容量が削減された製品として救済することができる。
【図面の簡単な説明】
【図１】 本発明の連想メモリ装置の一実施例の構成概略図である。
【図２】 バンクの内部構成を表す一実施例の概略図である。
【図３】 本発明の連想メモリ装置の内部で用いられるメモリアドレスの構成を表す一実施例の概念図である。
【図４】 故障がある場合のメモリアドレスの構成を表す一実施例の概念図である。
【図５】 各信号間の関係を表す一実施例の真理値表である。
【図６】 各信号間の関係を表す別の実施例の真理値表である。
【図７】 アドレス変換回路の動作を表す一実施例の概念図である。
【図８】 メモリアドレスのシフト動作を表す一実施例の概念図である。
【図９】 アドレス変換回路の動作を表す別の実施例の概念図である。
【図１０】 メモリアドレスのシフト動作を表す別の実施例の概念図である。
【図１１】 従来の連想メモリ装置の一例の構成概略図である。
【符号の説明】
１０，４０ 連想メモリ装置
１２ ロジック部
１４ メモリ部
１６ アドレスレジスタ
１８ アドレス変換回路
２０ バンク
２２ａ，２２ｂ プレーン
２４ エンコーダ
２６，２８ セレクタ
３０，３２ ＡＮＤゲート
【発明の属する技術分野】
本発明は、故障したメモリセルを含む製品を救済する機能を備える連想メモリ装置に関するものである。
【０００２】
【従来の技術】
連想メモリ（以下、ＣＡＭという）装置は、内容アドレス式メモリとも呼ばれ、それぞれのメモリセル（ＣＡＭセル）は、通常の半導体メモリ装置と同じようにデータを記憶する記憶部に加えて、この記憶部に記憶されているデータを検索する検索部を備えている。
【０００３】
ＣＡＭ装置では、検索対象となるデータ（以下、記憶データという）をそれぞれのＣＡＭセルの記憶部に記憶させた後、検索データを入力すると、検索データと記憶データとの一致検索が単一サイクルで行われる。その結果、検索データに一致する記憶データの有無、この記憶データが記憶されているメモリアドレス、このメモリアドレスに記憶されているデータ等を出力可能である。
【０００４】
ＣＡＭ装置を用いることにより、膨大な量のデータの中から目的とするデータを瞬時に得ることができる。このため、検索処理を頻繁に行うシステムの性能向上のために用いられている。
【０００５】
以下、従来のＣＡＭ装置について説明する。
【０００６】
図１１は、複数のバンクに分割されたメモリ部を備える、従来のＣＡＭ装置の一例の構成概略図である。
同図に示すＣＡＭ装置４０は、全体の動作の制御を司るロジック部１２と、前述の複数のＣＡＭセルを含むメモリ部１４とを備えている。メモリ部１４は、２＾Ｋ個のバンク２０に分割され、それぞれのバンク２０は、Ｎビット×２＾ＬワードのＣＡＭセルを備えている。すなわち、メモリ部１４全体でＮビット×２＾（Ｋ＋Ｌ）ワードのＣＡＭセルを備えている。
【０００７】
ここで、ロジック部１２には、ＣＡＭ装置４０の外部から、クロック信号、コマンド信号、アドレス信号、データ信号が入力され、ロジック部１２からＣＡＭ装置４０の外部へは、ステータス信号、アドレス信号、データ信号が出力されている。ロジック部１２からメモリ部１４に対してはコマンド信号およびクロック信号が入力され、メモリ部１４からロジック部１２に対してはステータス信号が入力されている。また、ロジック部１２とメモリ部１４とは、（Ｋ＋Ｌ）ビットのアドレスバスおよびＮビットのデータバスで相互に接続されている。
【０００８】
このＣＡＭ装置４０は、外部から入力されるクロック信号に同期して動作する。また、外部から入力されるアドレス信号の上位Ｋビットにより、メモリ部１４のバンク２０が指定され、下位Ｌビットにより、指定されたバンク２０内に含まれるワードが指定される。
【０００９】
例えば、メモリ部１４にデータを書き込む場合には、アドレス信号（入力）として、データを書き込むワードのメモリアドレスが入力され、データ信号（入力）として、このワードに書き込むデータが入力される。そして、コマンド信号として、データの書き込みを指示する信号が入力されると、ロジック部１２によって、メモリアドレスに対応するバンク２０およびワードが指定され、このワードに対してデータが書き込まれる。
【００１０】
メモリ部１４に記憶されたデータを読み出す場合には、アドレス信号（入力）として、データを読み出すワードのメモリアドレスが入力される。そして、コマンド信号として、データの読み出しを指示する信号が入力されると、ロジック部１２によって、メモリアドレスに対応するバンク２０およびワードが指定され、このワードに記憶されているデータが読み出される。読み出されたデータは、データ信号（出力）として、ロジック部１２を介して外部へ出力される。
【００１１】
また、一致検索を行う場合には、データ信号（入力）として、検索データが入力される。そして、コマンド信号として、一致検索を指示する信号が入力されると、メモリ部１４において、各々のワードに記憶されている記憶データと検索データとの比較が同時に行われ、ステータス信号として、その検索結果がロジック部１２を介してＣＡＭ装置４０の外部へ出力される。
【００１２】
ＣＡＭ装置４０の外部では、このステータス信号に基づいて、検索データに一致するデータの有無を知ることができる。検索データに一致するデータが存在する場合、コマンド信号として、この検索データに一致するデータが記憶されているメモリアドレスの出力を指示する信号が入力されると、アドレス信号（出力）として、検索データに一致するデータが記憶されているワードの内の、最優先順位のワードのメモリアドレスが出力される。
【００１３】
また、アドレス信号（入力）として、ＣＡＭ装置４０から出力された最優先順位のワードのメモリアドレスを入力し、コマンド信号として、データの読み出しを指示する信号が入力されると、データ信号（出力）として、この一致が検出されたワードに記憶されているデータが読み出される。
【００１４】
なお、検索データに一致するデータが記憶されているワードのメモリアドレス、およびこのワードに記憶されているデータの読み出し動作は、検索データに一致するデータが記憶されているワードについて、優先順位に従って順次繰り返し行うことができる。このようにして、検索データに一致するデータが記憶されているワードのメモリアドレス、およびこのワードに記憶されているデータを高速に検索することが可能である。
【００１５】
ところで、ＣＡＭ装置の大容量化や素子の微細化に伴って、製造歩留まりの向上は重要な課題となっている。従って、製造歩留まり向上のために、製造工程の管理と共に、ある程度のＣＡＭセルの故障を見込んで設計を行う手法が用いられている。例えば、あらかじめ冗長メモリセルを用意しておき、故障したＣＡＭセルがある場合に、この冗長メモリセルと置き換えて使用するという手法が従来より用いられている。
【００１６】
しかし、ＣＡＭ装置のメモリ容量が増大するに従って故障しているＣＡＭセルの数も増大し、故障しているＣＡＭセルの全てを冗長メモリセルと置換することができないために、製品を救済できない場合があるという問題があった。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、故障したメモリセルが大量にある場合であっても、製品を救済することができる連想メモリ装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数のバンクに分割されたメモリ部を備える連想メモリ装置であって、
複数の前記バンクは、それぞれ複数のプレーンに分割されており、
故障したメモリセルがある場合に、この故障したメモリセルがあるバンクのプレーンと、他の全てのバンクの中の前記故障したメモリセルがあるバンクのプレーンと同数の任意のプレーンを非選択状態とし、前記メモリ部のメモリ容量を削減する回路を備え、
前記メモリ部のメモリ容量を削減する回路は、各々の前記バンク内において、前記プレーンを指定するアドレス信号、および前記メモリ部のメモリ容量の削減を制御する制御信号に基づいて、いずれかの前記プレーンを選択するエンコーダと、このエンコーダから出力される選択信号に従って、それぞれの前記プレーンから出力されるデータを選択的に出力するセレクタと、あらかじめ設定されている優先順位に従って、前記プレーンから出力される、検索で一致したワードの有無を表すフラグおよび一致が検出されたワードのメモリアドレスを選択的に出力するセレクタとを備えることを特徴とする連想メモリ装置を提供するものである。
【００１９】
ここで、複数の前記バンクは、それぞれ２のべき乗個のプレーンに分割されており、
前記メモリ部のメモリ容量を削減する回路は、前記メモリ部のメモリ容量を２のべき乗分の１に削減するのが好ましい。
【００２０】
また、前記制御信号は、少なくとも前記メモリ部のメモリ容量の削減量を指定する第１制御信号、および、前記故障したメモリセルがあるプレーンを指定する第２制御信号を含むのが好ましい。また、前記第２制御信号は、各々の前記バンクで個別に設定され、各々の前記バンクにおいて、それぞれ異なるプレーンを指定可能であるのが好ましい。
【００２１】
また、前記メモリ部のメモリ容量が削減された場合に、当該連想メモリ装置の内部で使用される、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号と、該連想メモリ装置の外部で使用される、前記削減されたメモリ容量に対応する所定ビット数のアドレス信号との間のアドレス変換を行う回路を備えるのが好ましい。
【００２２】
また、前記アドレス変換を行う回路は、前記メモリ部のメモリ容量が２のべき乗分の１に削減された場合に、外部から当該連想メモリ装置へ入力される、前記２のべき乗分の１に削減されたメモリ容量に対応する所定ビット数のアドレス信号に対し、前記プレーンを指定するアドレス信号に対応する所定ビット数のダミービットを所定箇所に挿入して、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号を生成し、
前記メモリ部から該連想メモリ装置の外部へ出力される、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号に対し、前記プレーンを指定するアドレス信号に対応する所定ビット数のダミービットを所定箇所から取り除いて、前記２のべき乗分の１に削減されたメモリ容量に対応する所定ビット数のアドレス信号を生成するのが好ましい。
【００２３】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の連想メモリ装置を詳細に説明する。
【００２４】
図１は、本発明の連想メモリ装置の一実施例の構成概略図である。
同図に示す連想メモリ（以下、ＣＡＭという）装置１０は、故障したメモリセル（以下、ＣＡＭセルという）を含む製品を救済する機能を備えるものであり、図１１に示す従来のＣＡＭ装置４０に対して本発明を適用した場合の一例を示すものである。したがって、以下説明を簡単にするために、同一の構成要素に同一の符号を付して、その詳細な説明は省略する。
【００２５】
すなわち、図示例のＣＡＭ装置１０は、全体の動作の制御を司るロジック部１２と、複数のＣＡＭセルを含むメモリ部１４とを備えている。
【００２６】
ここで、ロジック部１２は、外部からＣＡＭ装置１０に入力されるアドレス信号およびＣＡＭ装置１０のメモリ部１４から外部へ出力されるアドレス信号を保持するアドレスレジスタ１６、このアドレスレジスタ１６を用いて、ＣＡＭ装置１０の内部で使用されるアドレス信号とＣＡＭ装置１０の外部で使用されるアドレス信号との間のアドレス変換を行うアドレス変換回路１８等を含む。なお、アドレス変換については後述する。
【００２７】
このロジック部１２には、図１１に示す従来のＣＡＭ装置４０と比べて、さらにＣＡＭ装置１０の外部から信号REDUCTION が入力されている。なお、本実施例の場合、前述のアドレス変換に伴って、アドレス信号（入力および出力）のビット数は、信号REDUCTION ＝‘０’の場合に（Ｋ＋Ｌ）ビットとなり、信号REDUCTION ＝‘１’の場合には（Ｋ＋Ｌ−Ｍ）ビットとなる。ここで、Ｍは２＾Ｍが１バンクを構成するプレーン数を表す指数である。また、ロジック部１２からＣＡＭ装置１０の外部へ出力される信号は、図１１に示す従来のＣＡＭ装置４０の場合と全く同じである。
【００２８】
メモリ部１４は、２＾Ｋ個のバンク２０（バンク１，２，…，２＾Ｋ）に分割され、それぞれのバンク２０は、説明の簡略化のため、以後、それぞれ２つのプレーン２２ａ、２２ｂ（プレーン０，１）に分割されているものとする。すなわちＭ＝１とする。また、それぞれのバンク２０は、Ｎビット×２＾ＬワードのＣＡＭセルを備え、それぞれのプレーン０，１は、Ｎビット×２＾（Ｌ−１）ワードのＣＡＭセルを備えている。すなわち、メモリ部１４全体でＮビット×２＾（Ｋ＋Ｌ）ワードのＣＡＭセルを備えている。
【００２９】
なお、ロジック部１２からメモリ部１４に対してはコマンド信号およびクロック信号が入力され、メモリ部１４からロジック部１２に対してはステータス信号が入力されている。また、ロジック部１２とメモリ部１４とは、（Ｋ＋Ｌ）ビットのアドレスバスおよびＮビットのデータバスで相互に接続されている。
【００３０】
続いて、メモリ部１４の各バンク２０の内部構成について説明する。
【００３１】
図２は、バンクの内部構成を表す一実施例の概略図である。
同図に示すように、それぞれのバンク２０は、２つのプレーン２２ａ、２２ｂ（プレーン０，１）の他に、アドレスのエンコーダ２４、データ用のセレクタ２６、フラグおよびアドレス用のセレクタ２８、２つのＡＮＤゲート３０，３２を備えている。
【００３２】
ここで、エンコーダ２４には、信号ADDRESS[MSB]、制御信号REDUCTION 、制御信号FAILPLANE が入力されている。また、エンコーダ２４からは、選択信号ENABLE0 、ENABLE1 が出力され、それぞれＡＮＤゲート３０，３２の一方の入力端子に入力されている。なお、信号REDUCTION は、メモリ部１４のメモリ容量の削減量を指示する信号であり、信号FAILPLANE は、故障したＣＡＭセルがあるプレーンを指定する信号である。
【００３３】
ＡＮＤゲート３０，３２の他方の入力端子には信号COMMAND が共通に入力され、その出力信号は、それぞれプレーン０，１の入力端子COMMAND に入力されている。
【００３４】
また、プレーン０，１の入力端子ADDRESS[MSB-1:0]には信号ADDRESS[MSB-1:0]が共通に入力され、その入力端子DATAIN[N-1:0] には信号DATAIN[N-1:0] が共通に入力されている。
【００３５】
データ用のセレクタ２６の入力端子１，０には、それぞれプレーン０，１の出力端子DATAOUT[N-1:0]から出力される信号が入力され、その選択入力端子には、エンコーダ２４から出力される信号ENABLE0 が入力され、セレクタ２６からは信号DATAOUT[N-1:0]が出力されている。
【００３６】
また、フラグおよびアドレス用のセレクタ２８の入力端子には、プレーン０，１の出力端子FLAG0,FLAG1 から出力される、そのプレーンに検索一致ワードの有無を示す信号、および出力端子HA0[MSB-1:0],HA1[MSB-1:0] から出力されるヒットアドレス信号が入力され、セレクタ２８からは信号FLAG、およびヒットアドレス信号HA[MSB:0] が出力されている。
【００３７】
次に、ＣＡＭ装置１０の動作を説明する。
まず、本実施例におけるメモリアドレスの構成について説明する。
【００３８】
図３は、ＣＡＭ装置の内部で用いられるメモリアドレスの構成を表す一実施例の概念図である。同図に示すように、Ｋ＋Ｌビットのメモリアドレスの内、上位側のＫビット（ADDRESS[K+L-1:L]）はバンク２０の番号を表し、下位側のＬビット（ADDRESS[L-1:0]）は、バンク２０内に含まれるワードを指定するアドレスを表す。また、下位側のＬビットの内の上位Ｍビット（ADDRESS[L-1:L-M]）はプレーンの番号を表し、前出のADDRESS[MSB]は、その最上位ビットである。
【００３９】
ＣＡＭ装置１０では、故障したＣＡＭセルが存在しない場合、信号REDUCTION が‘０’に設定され、故障したＣＡＭセルが存在する場合、信号REDUCTION は‘１’に設定される。
【００４０】
以下、Ｍ＝１の場合について説明する。
信号REDUCTION が‘０’に設定された場合、図５の表１に示すように、エンコーダ２４では、信号FAILPLANE の状態に関係なく、信号ADDRESS[MSB]が‘０’である場合には信号ENABLE0 が‘１’、信号ENABLE1 が‘０’となる。すなわち、プレーン０が選択、プレーン１が非選択とされる。逆に、信号ADDRESS[MSB]が‘１’の場合には信号ENABLE0 が‘０’、信号ENABLE1 が‘１’となる。すなわち、プレーン１が選択、プレーン０が非選択とされる。
【００４１】
信号REDUCTION が‘０’に設定された場合、すなわち故障したＣＡＭセルがない場合のＣＡＭ装置１０の書き込み、読み出しおよび一致検索動作は、図１１に示す従来のＣＡＭ装置４０の場合と全く同じであるから、ここではその詳細な説明は省略する。信号REDUCTION が‘０’の場合、アドレス信号（入力および出力）は、前述のように（Ｋ＋Ｌ）ビットとなる。なお、信号FAILPLANE は、‘０’または‘１’のどちらに設定してもよい。
【００４２】
一方、信号REDUCTION が‘１’に設定された場合、エンコーダ２４では、図５の表１に示すように、信号ADDRESS[MSB]の状態に関係なく、信号FAILPLANE が‘０’である場合には信号ENABLE0 が‘０’、信号ENABLE1 が‘１’となる、すなわち、プレーン１が選択、プレーン０が非選択とされる。逆に、信号FAILPLANE が‘１’である場合には信号ENABLE0 が‘１’、信号ENABLE1 が‘０’となる。すなわち、プレーン０が選択、プレーン１が非選択とされる。
【００４３】
言い換えると、本実施例では、信号REDUCTION が‘１’の場合には、故障したＣＡＭセルがあり、従って、メモリ部１４のメモリ容量を２分の１に削減することを意味する。また、信号REDUCTION が‘１’の場合に、信号FAILPLANE が‘０’であれば、プレーン０に故障したＣＡＭセルがあることを意味し、逆に、信号FAILPLANE が‘１’であれば、プレーン１に故障したＣＡＭセルがあることを意味する。
【００４４】
本実施例においては、故障したＣＡＭセルがある場合、全てのバンク２０において、故障したＣＡＭセルを含むプレーンと同じ番号のプレーンが常に非選択状態とされる。例えば、図１に示すＣＡＭ装置１０において、図中一番上にあるバンク１のプレーン０に故障したＣＡＭセルがある場合、他のバンク２，３，…，２＾Ｋのプレーン０も全て常に非選択状態とされる。
【００４５】
従って、図４に示すように、有効なアドレス信号（入力および出力）は、信号ADDRESS[MSB]を除く（Ｋ＋Ｌ−１）ビットとなり、見かけ上のメモリ容量が半減される。そして、信号REDUCTION が‘０’の場合と全く同じようにして、選択された方のプレーンに対してのみ、書き込み、読み出しおよび一致検索動作が行われる。
【００４６】
続いて、データ用のセレクタ２６からは、信号ENABLE0 が‘１’、すなわちプレーン０が選択された場合、その出力信号DATAOUT[N-1:0]として、プレーン０の出力端子DATAOUT[N-1:0]から出力される信号が選択的に出力される。逆に、信号ENABLE0 が‘０’すなわち信号ENABLE1 が‘１’であり、プレーン１が選択された場合、出力信号DATAOUT[N-1:0]として、プレーン１の出力端子DATAOUT[N-1:0]から出力される信号が選択的に出力される。
【００４７】
フラグおよびアドレス用のセレクタ２８からは、あらかじめ決定されている優先順位に従って、検索結果を表す信号FLAG、および一致が検出されたワードのメモリアドレス（一致アドレス）を表す信号HA[MSB:0] が選択的に出力される。例えば、プレーン１よりもプレーン０の方が優先順位が高い場合、セレクタ２８からは、プレーン０の出力端子FLAG0 および出力端子HA0[MSB-1:0]から出力される信号が順次優先的に出力される。
【００４８】
前述のように、プレーン１よりもプレーン０の方が優先順位が高い場合、例えば図６の表２に示すように、プレーン０，１の出力端子FLAG0,FLAG1 から出力される信号が共に‘０’であれば、すなわちこのバンク２０内に、検索データに一致する記憶データが存在しない場合には、セレクタ２８から出力される信号FLAGは‘０’となる。この場合、セレクタ２８から信号HAは出力されない（ないしは無意味な値が出力され、外部では使用されない）。
【００４９】
また、プレーン０の出力端子FLAG0 から出力される信号が‘１’であれば、すなわちプレーン０内に、検索データに一致する記憶データが存在する場合、プレーン１の出力端子FLAG1 から出力される信号の状態に関係なく、セレクタ２８からは‘１’が出力される。また、セレクタ２８からは、信号HA[MSB:0] として、プレーン０の出力端子HA0[MSB-1:0]から出力される信号が出力される。なお、セレクタ２８から出力される信号HA[MSB] は、プレーン０の出力端子HA0[MSB-1:0]から出力される信号が選択的に出力されるので‘０’とされる。
【００５０】
これに対し、プレーン０の出力端子FLAG0 から出力される信号が‘０’、かつプレーン１の出力端子FLAG1 から出力される信号が‘１’の場合、すなわちプレーン０内に、検索データに一致する記憶データが存在せず、プレーン１内に、検索データに一致する記憶データが存在する場合、セレクタ２８からは‘１’が出力される。また、セレクタ２８からは、信号HA[MSB:0] として、プレーン１の出力端子HA1[MSB-1:0]から出力される信号が出力される。なお、セレクタ２８から出力される信号HA[MSB] は、プレーン１の出力端子HA1[MSB-1:0]から出力される信号が選択的に出力される場合なので‘１’とされる。
【００５１】
以上のように、図示例のＣＡＭ装置１０は、故障したＣＡＭセルがない場合は、本来のＮビット×２＾（Ｋ＋Ｌ）ワードのＣＡＭセルを備えるＣＡＭ装置として使用することができると共に、故障したＣＡＭセルがある場合には、この故障したＣＡＭセルを含むプレーンを常に非選択状態として、Ｎビット×２＾（Ｋ＋Ｌ−１）ワードのＣＡＭセルを備えるＣＡＭ装置として使用することができるので、製品の歩留まりを向上させることができる。
【００５２】
次に、アドレス変換について説明する。
【００５３】
前述のように、故障したＣＡＭセルがある場合に、各バンク２０のメモリ容量を半減させた場合（Ｍ＝１）、メモリアドレスの構成は図４に示す状態となる。すなわち、外部からＣＡＭ装置１０に入力されるアドレス信号の内の信号ADDRESS[MSB]に相当するビットはＣＡＭ装置１０内部では無視され、逆にＣＡＭ装置１０から外部へ出力されるアドレス信号の信号ADDRESS[MSB]は、‘０’または‘１’固定とされ、外部では使用されない無意味なものとなる。
【００５４】
メモリ容量を削減したＣＡＭ装置１０を製品として出荷する場合、信号ADDRESS[L-1:L-M]に相当する外部ピンを有効（使用する）にすると、使い勝手が悪いだけでなく、例えば最初からそのメモリ容量のＣＡＭ装置との外部ピンの互換性の問題も発生する。従って、信号ADDRESS[L-1:L-M]に相当する外部ピンを無効（使用しない）とし、ＣＡＭ装置１０の外部から、アドレス信号があらかじめ（Ｋ＋Ｌ−Ｍ）ビットの信号として扱えるように、ＣＡＭ装置１０の内部でアドレス変換を行うのが好ましい。
【００５５】
アドレス変換回路１８は、メモリ容量を削減した場合に、ＣＡＭ装置１０の内部で使用される、メモリ部１４の実際のメモリ容量に対応するビット数、本実施例の場合には、（Ｋ＋Ｌ）ビットのアドレス信号と、ＣＡＭ装置１０の外部で使用される、見かけ上半分のメモリ容量に対応するビット数、本実施例の場合には、（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号との間のアドレス変換を行う。
【００５６】
以下、アドレス変換の一例を挙げて説明する。
【００５７】
図７は、アドレス変換回路の動作を表す一実施例の概念図、図８は、メモリアドレスのシフト動作を表す一実施例の概念図である。
これらの図は、故障したＣＡＭセルがある場合に、外部からＣＡＭ装置１０へ入力される（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号を、ＣＡＭ装置１０の内部で用いられる（Ｋ＋Ｌ）ビットのアドレス信号に変換して、メモリ部１４へ供給する場合のアドレス変換回路１８の動作を概念的に表したものである。
【００５８】
信号REDUCTION が‘１’である場合、すなわち故障したＣＡＭセルがある場合、外部から入力される（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号はロジック部１２のアドレスレジスタ１６に保持される。図８に示すように、アドレスレジスタ１６に保持されたアドレス信号Ａは、バンク２０を表す上位側のＫビットと、信号ADDRESS[L-1:L-M]に相当するビットを除く、バンク２０内のワードのメモリアドレスを指定する下位側の（Ｌ−Ｍ）ビットからなる合計 （Ｋ＋Ｌ−Ｍ）ビットで構成される。
【００５９】
アドレス変換回路１８では、信号REDUCTION が‘１’の場合、アドレスレジスタ１６に保持された（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号の内、バンクを表す上位側のＫビットを図中左側、すなわち上位ビット側へＭビットシフトし、信号ADDRESS[L-1:L-M]に相当するビットとしてＭビットのダミービットを挿入する。これにより、アドレス変換回路１８から出力されるアドレス信号Ｂは、（Ｋ＋Ｌ）ビットとなり、メモリ部１４は、この（Ｋ＋Ｌ）ビットのメモリアドレスによって制御される。
【００６０】
続いて、図９は、アドレス変換回路の動作を表す別の実施例の概念図、図１０は、メモリアドレスのシフト動作を表す別の実施例の概念図である。
これらの図は、故障したＣＡＭセルがある場合に、メモリ部１４から出力される（Ｋ＋Ｌ）ビットのアドレス信号を、ＣＡＭ装置１０の外部で用いられる（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号に変換して、ＣＡＭ装置１０から外部へ出力する場合のアドレス変換回路１８の動作を概念的に表したものである。
【００６１】
メモリ部１４からは、（Ｋ＋Ｌ）ビットのアドレス信号が出力される。このアドレス信号Ｃは、図１０に示すように、バンク２０を表す上位側のＫビットと、バンク２０内のワードのアドレスを指定する下位側のＬビットからなる合計（Ｋ＋Ｌ）ビットで構成される。なお、下位側のＬビットの内、信号ADDRESS[L-1:L-M]に相当するビットは‘０’または‘１’に固定されており、有効なビットは、この信号ADDRESS[MSB]に相当するビットを除く（Ｌ−Ｍ）ビットである。
【００６２】
アドレス変換回路１８では、信号REDUCTION が‘１’の場合、メモリ部１４から出力される（Ｋ＋Ｌ）ビットのアドレス信号Ｃの内、信号ADDRESS[L-1:L-M]に相当するビットを取り除き、バンク２０を表す上位側のＫビットを図中右側、すなわち下位ビット側へ１ビットシフトする。これにより、アドレス変換回路１８から出力されるアドレス信号Ｄは、（Ｋ＋Ｌ−Ｍ）ビットとなり、この（Ｋ＋Ｌ−Ｍ）ビットのアドレス信号Ｄはアドレスレジスタ１６に保持された後、外部へ出力される。
【００６３】
一方、信号REDUCTION が‘０’の場合、すなわち故障したＣＡＭセルがない場合には、外部からＣＡＭ装置１０へ入力されるアドレス信号、ＣＡＭ装置１０から外部へ出力されるアドレス信号共に、上記シフト動作は行われない。すなわち、外部からＣＡＭ装置１０に対して（Ｋ＋Ｌ）ビットのアドレス信号が入力され、ＣＡＭ装置１０から外部に対しても（Ｋ＋Ｌ）ビットのアドレス信号が出力される。
【００６４】
上記のように、アドレス変換を行うことにより、たとえＣＡＭ装置１０のメモリ容量を半減した（Ｍ＝１）状態で出荷した製品であっても、外部からは、最初からメモリ容量が半分のＣＡＭ装置と等価に取り扱うことができる。
【００６５】
なお、本発明のＣＡＭ装置は、上記実施例の構成に限定されるものではない。すなわち、本発明のＣＡＭ装置は、故障したメモリセルがある場合に、この故障したメモリセルがあるバンク２０のプレーンと、他の全てのバンクの任意のプレーンを常に非選択状態とし、メモリ部１４のメモリ容量を２のべき乗分の１に削減する回路を備えていればよく、その具体的な回路構成は何ら限定されない。
【００６６】
また、メモリ部１４のメモリ容量、すなわちメモリアドレスのビット数やデータのビット数は何ら限定されない。メモリ部１４は２以上いくつのバンク２０に分割されていてもよいし、それぞれのバンク２０も基本的に２以上の、２のべき乗個のいくつのプレーンに分割されていてもよい。また、バンク２０の内部構成やアドレス変換回路の具体的な構成も何ら限定されない。
【００６７】
また、制御信号REDUCTION,FAILPLANE のビット数も限定されず、それぞれのバンク２０に含まれるプレーンの個数に応じて適宜変更すればよい。例えば、それぞれのバンク２０を８個のプレーンに分割した場合（Ｍ＝３）、２ビットの信号REDUCTION を用いて、メモリ部１４のメモリ容量を１／２，１／４，１／８というように、２のべき乗分の１に削減するよう指示することが可能である。また、信号FAILPLANE は、全てのバンク２０で共通のものを使用してもよいし、あるいは各々のバンクで個別に設定し、各々のバンク２０において、それぞれ異なるプレーンを指定可能としてもよい。更に２ビット以上のREDUCTION 信号を用いて、メモリ容量を７／８，６／８，５／８，…等に設定することも可能である。
【００６８】
また、バンク２０の番号を指定するビットや、バンク２０内のワードのメモリアドレスを指定するビット、プレーンを指定するビット、さらにアドレス変換時のダミービット等も限定されず、これらのビットは、アドレス信号の中のどのビットに割り当ててもよい。また、本発明を適用するＣＡＭ装置において、冗長メモリセルを設けておき、故障したＣＡＭセルの代わりに使用するように構成してもよい。これにより、さらに製品の歩留まりを向上させることも可能である。
【００６９】
また、アドレス変換回路１８は、メモリ部１４のメモリ容量が削減された場合に、ＣＡＭ装置の内部で使用される、メモリ部１４のメモリ容量に対応する所定ビット数のアドレス信号と、ＣＡＭ装置の外部で使用される、削減されたメモリ容量に対応する所定ビット数のアドレス信号との間のアドレス変換を行うものであれば、その具体的な回路構成は何ら限定されない。
【００７０】
本発明の連想メモリ装置は、基本的に以上のようなものである。
以上、本発明の連想メモリ装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００７１】
【発明の効果】
以上詳細に説明した様に、本発明の連想メモリ装置は、複数のバンクに分割されたメモリ部を備える連想メモリ装置において、それぞれのバンクを複数のプレーンに分割し、故障したメモリセルがある場合に、この故障したメモリセルがあるバンクのプレーンと、他の全てのバンクの任意のプレーンを非選択状態とし、メモリ部のメモリ容量を削減するようにしたものである。
これにより、本発明の連想メモリ装置によれば、故障したメモリセルが大量にある場合であっても、本来不良品となる製品を、メモリ容量が削減された製品として救済することができる。
【図面の簡単な説明】
【図１】 本発明の連想メモリ装置の一実施例の構成概略図である。
【図２】 バンクの内部構成を表す一実施例の概略図である。
【図３】 本発明の連想メモリ装置の内部で用いられるメモリアドレスの構成を表す一実施例の概念図である。
【図４】 故障がある場合のメモリアドレスの構成を表す一実施例の概念図である。
【図５】 各信号間の関係を表す一実施例の真理値表である。
【図６】 各信号間の関係を表す別の実施例の真理値表である。
【図７】 アドレス変換回路の動作を表す一実施例の概念図である。
【図８】 メモリアドレスのシフト動作を表す一実施例の概念図である。
【図９】 アドレス変換回路の動作を表す別の実施例の概念図である。
【図１０】 メモリアドレスのシフト動作を表す別の実施例の概念図である。
【図１１】 従来の連想メモリ装置の一例の構成概略図である。
【符号の説明】
１０，４０ 連想メモリ装置
１２ ロジック部
１４ メモリ部
１６ アドレスレジスタ
１８ アドレス変換回路
２０ バンク
２２ａ，２２ｂ プレーン
２４ エンコーダ
２６，２８ セレクタ
３０，３２ ＡＮＤゲート
Claims (6)
- 複数のバンクに分割されたメモリ部を備える連想メモリ装置であって、
複数の前記バンクは、それぞれ複数のプレーンに分割されており、
故障したメモリセルがある場合に、この故障したメモリセルがあるバンクのプレーンと、他の全てのバンクの中の前記故障したメモリセルがあるバンクのプレーンと同数の任意のプレーンを非選択状態とし、前記メモリ部のメモリ容量を削減する回路を備え、
前記メモリ部のメモリ容量を削減する回路は、各々の前記バンク内において、前記プレーンを指定するアドレス信号、および前記メモリ部のメモリ容量の削減を制御する制御信号に基づいて、いずれかの前記プレーンを選択するエンコーダと、このエンコーダから出力される選択信号に従って、それぞれの前記プレーンから出力されるデータを選択的に出力するセレクタと、あらかじめ設定されている優先順位に従って、前記プレーンから出力される、検索で一致したワードの有無を表すフラグおよび一致が検出されたワードのメモリアドレスを選択的に出力するセレクタとを備えることを特徴とする連想メモリ装置。 - 複数の前記バンクは、それぞれ２のべき乗個のプレーンに分割されており、
前記メモリ部のメモリ容量を削減する回路は、前記メモリ部のメモリ容量を２のべき乗分の１に削減することを特徴とする請求項１に記載の連想メモリ装置。 - 前記制御信号は、少なくとも前記メモリ部のメモリ容量の削減量を指定する第１制御信号、および、前記故障したメモリセルがあるプレーンを指定する第２制御信号を含む請求項１または２に記載の連想メモリ装置。
- 前記第２制御信号は、各々の前記バンクで個別に設定され、各々の前記バンクにおいて、それぞれ異なるプレーンを指定可能である請求項３に記載の連想メモリ装置。
- 前記メモリ部のメモリ容量が削減された場合に、当該連想メモリ装置の内部で使用される、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号と、該連想メモリ装置の外部で使用される、前記削減されたメモリ容量に対応する所定ビット数のアドレス信号との間のアドレス変換を行う回路を備える請求項１〜４のいずれかに記載の連想メモリ装置。
- 前記アドレス変換を行う回路は、前記メモリ部のメモリ容量が２のべき乗分の１に削減された場合に、外部から当該連想メモリ装置へ入力される、前記２のべき乗分の１に削減されたメモリ容量に対応する所定ビット数のアドレス信号に対し、前記プレーンを指定するアドレス信号に対応する所定ビット数のダミービットを所定箇所に挿入して、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号を生成し、
前記メモリ部から該連想メモリ装置の外部へ出力される、前記メモリ部のメモリ容量に対応する所定ビット数のアドレス信号に対し、前記プレーンを指定するアドレス信号に対応する所定ビット数のダミービットを所定箇所から取り除いて、前記２のべき乗分の１に削減されたメモリ容量に対応する所定ビット数のアドレス信号を生成する請求項５に記載の連想メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002132422A JP4004847B2 (ja) | 2002-05-08 | 2002-05-08 | 連想メモリ装置 |
| US10/431,387 US6839257B2 (en) | 2002-05-08 | 2003-05-08 | Content addressable memory device capable of reducing memory capacity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002132422A JP4004847B2 (ja) | 2002-05-08 | 2002-05-08 | 連想メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003331584A JP2003331584A (ja) | 2003-11-21 |
| JP4004847B2 true JP4004847B2 (ja) | 2007-11-07 |
Family
ID=29696029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002132422A Expired - Fee Related JP4004847B2 (ja) | 2002-05-08 | 2002-05-08 | 連想メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6839257B2 (ja) |
| JP (1) | JP4004847B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338182A (ja) * | 2002-05-20 | 2003-11-28 | Kawasaki Microelectronics Kk | 連想メモリ |
| US20040168022A1 (en) * | 2002-09-26 | 2004-08-26 | Xiaohua Huang | Pipeline scalable architecture for high density and high speed content addressable memory (CAM) |
| US7065694B2 (en) * | 2003-09-25 | 2006-06-20 | International Business Machines Corporation | Adaptive runtime repairable entry register file |
| JP4284200B2 (ja) * | 2004-01-28 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶システム |
| KR100610006B1 (ko) * | 2004-05-04 | 2006-08-08 | 삼성전자주식회사 | 호스트 시스템의 다중동작 지원에 적합한 메모리 구조를갖는 반도체 메모리 장치 |
| JP2006120241A (ja) * | 2004-10-21 | 2006-05-11 | Toshiba Corp | 半導体装置 |
| US7280054B2 (en) * | 2004-12-02 | 2007-10-09 | Nokia Corporation | Integrated circuit interface that encodes information using at least one input signal sampled at two consecutive edge transitions of a clock signal |
| JP5106151B2 (ja) * | 2008-01-28 | 2012-12-26 | 株式会社東芝 | 積層型スタックｎａｎｄメモリ及び半導体装置 |
| WO2022252205A1 (en) * | 2021-06-04 | 2022-12-08 | Yangtze Memory Technologies Co., Ltd. | Firmware repair for three-dimensional nand memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000030487A (ja) | 1998-07-16 | 2000-01-28 | Hitachi Ltd | 半導体記憶装置 |
| KR100399435B1 (ko) * | 2001-02-27 | 2003-09-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 그의 리페어 해석 방법 |
| JP2002260389A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | 連想メモリ |
| US6597595B1 (en) * | 2001-08-03 | 2003-07-22 | Netlogic Microsystems, Inc. | Content addressable memory with error detection signaling |
-
2002
- 2002-05-08 JP JP2002132422A patent/JP4004847B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-08 US US10/431,387 patent/US6839257B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6839257B2 (en) | 2005-01-04 |
| US20040085825A1 (en) | 2004-05-06 |
| JP2003331584A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7962784B2 (en) | Repairable block redundancy scheme | |
| US7505357B2 (en) | Column/row redundancy architecture using latches programmed from a look up table | |
| JP4062247B2 (ja) | 半導体記憶装置 | |
| US5758056A (en) | Memory system having defective address identification and replacement | |
| JPH08101797A (ja) | 変換索引バッファ | |
| EP0689695B1 (en) | Fault tolerant memory system | |
| JPH11273365A (ja) | 内容呼出し可能メモリ（ｃａｍ） | |
| US8477547B2 (en) | Semiconductor memory device and method of operating the same | |
| US11069423B2 (en) | Buffer circuit with adaptive repair capability | |
| US6169685B1 (en) | Content addressable memories | |
| US6525987B2 (en) | Dynamically configured storage array utilizing a split-decoder | |
| JP4004847B2 (ja) | 連想メモリ装置 | |
| US8230277B2 (en) | Storage of data in data stores having some faulty storage locations | |
| US20140071770A1 (en) | Burst Sequence Control And Multi-Valued Fuse Scheme In Memory Device | |
| JP3425811B2 (ja) | 半導体メモリ | |
| US4975882A (en) | User programmable redundant memory | |
| KR100517765B1 (ko) | 캐시 메모리 및 그 제어 방법 | |
| KR100518538B1 (ko) | 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. | |
| US20040085850A1 (en) | Semiconductor memory capable of performing high-speed processing | |
| CN115620772B (zh) | 访问字线的方法及字线解码电路结构 | |
| JPH0628869A (ja) | メモリデバイス | |
| JP2006343803A (ja) | キャッシュメモリ | |
| JPH04162290A (ja) | リード・ライト・メモリｉｃ | |
| JPH01171022A (ja) | ハッシュビットアレイ構成方法 | |
| JPH04102145A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |