KR100518538B1 - 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. - Google Patents
데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. Download PDFInfo
- Publication number
- KR100518538B1 KR100518538B1 KR20020065682A KR20020065682A KR100518538B1 KR 100518538 B1 KR100518538 B1 KR 100518538B1 KR 20020065682 A KR20020065682 A KR 20020065682A KR 20020065682 A KR20020065682 A KR 20020065682A KR 100518538 B1 KR100518538 B1 KR 100518538B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- read
- write
- cache memory
- memory block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/304—In main memory subsystem
- G06F2212/3042—In main memory subsystem being part of a memory device, e.g. cache DRAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2245—Memory devices with an internal cache buffer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/229—Timing of a write operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (30)
- 입출력 포트가 분리되어 있고, 클럭 신호의 한 주기동안 기입 어드레스와 독출 어드레스가 입력되는 집적 회로에 있어서,복수개의 서브 메모리 블록들을 각각 구비하는 메모리 블록들 ;상기 메모리 블록들에 대응되는 캐쉬 메모리 블록들 ; 및상기 기입 어드레스 또는 상기 독출 어드레스에 응답하여 상기 메모리 블록들 및 상기 캐쉬 메모리 블록들에 저장된 데이터를 독출하거나 상기 메모리 블록들 및 상기 캐쉬 메모리 블록들로 상기 데이터를 기입하는 태그 메모리 제어부를 구비하고,상기 태그 메모리 제어부는,상기 기입 어드레스 및 상기 독출 어드레스의 상위 어드레스가 동일한 경우, 상기 데이터의 독출 동작과 기입 동작이 상기 메모리 블록과 상기 캐쉬 메모리 블록에 각각 나누어져 동시에 수행되도록 제어하는 것을 특징으로 하는 집적 회로.
- 제 1항에 있어서,상기 기입 어드레스 및 상기 독출 어드레스가 다른 경우, 상기 각각의 기입 및 독출 어드레스에 대응되는 서로 다른 2개의 서브 메모리 블록들이 각각 디코딩 되는 것을 특징으로 하는 집적 회로.
- 제 1항에 있어서, 상기 집적 회로는,서로 분리되어 있는 기입 어드레스 디코딩 패스와 독출 어드레스 디코딩 패스를 구비하고,상기 서브 메모리 블록들은상기 기입 어드레스 디코딩 패스와 상기 독출 어드레스 디코딩 패스에 각각 연결되는 것을 특징으로 하는 집적 회로.
- 제 1항에 있어서,메모리 블록 내부의 서로 다른 서브 메모리 블록들 중 동일한 하위 어드레스를 가지는 메모리 셀들은 상기 캐쉬 메모리 블록의 하나의 메모리 셀에 대응되는 것을 특징으로 하는 집적 회로.
- 제 1항에 있어서, 상기 캐쉬 메모리 블록의 사이즈는,상기 하나의 서브 메모리 블록의 사이즈와 같거나 큰 것을 특징으로 하는 집적 회로.
- 제 1항에 있어서, 상기 태그 메모리 제어부는,상기 캐쉬 메모리 블록에 대응되는 상기 서브 메모리 블록의 어드레스를 나타내는 캐쉬 메모리 어드레스 및 상기 캐쉬 메모리 블록에 저장되어 있는 데이터가 유효한지를 판단하는 유효 판단 정보를 저장하는 것을 특징으로 하는 집적 회로.
- 제 6항에 있어서, 상기 태그 메모리 제어부는,상기 서브 메모리 블록들 중 하나를 선택하는 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 서로 동일한 경우,상기 기입 어드레스와 상기 독출 어드레스 중 어느 하나도 상기 캐쉬 메모리 어드레스와 동일하지 않으면 상기 독출 어드레스에 대응되는 상기 메모리 블록에서 독출 동작을 수행하고 상기 캐쉬 메모리 블록에서 기입 동작을 수행하며,상기 독출 동작 및 상기 기입 동작은 동시에 수행되는 것을 특징으로 하는 집적 회로.
- 제 6항에 있어서, 상기 태그 메모리 제어부는,상기 서브 메모리 블록들 중 하나를 선택하는 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 서로 동일한 경우,상기 기입 어드레스 및 상기 독출 어드레스 중 하나가 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 메모리 어드레스와 일치된 어드레스에 대응되는 동작이 상기 캐쉬 메모리 블록에서 수행되고 일치되지 않은 어드레스에 대응되는 동작이 상기 메모리 블록에서 수행되며,상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 메모리 블록에서 독출 동작이 수행되고 상기 메모리 블록에서 기입 동작이 수행되며,상기 독출 동작 및 상기 기입 동작은 동시에 수행되는 것을 특징으로 하는 집적 회로.
- 제 6항에 있어서, 상기 태그 메모리 제어부는,상기 서브 메모리 블록들 중 하나를 선택하는 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 서로 다른 경우,상기 기입 어드레스 및 상기 독출 어드레스 중 하나가 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 메모리 어드레스와 일치된 어드레스에 대응되는 동작이 상기 캐쉬 메모리 블록에서 수행되고 일치되지 않은 어드레스에 대응되는 동작이 상기 메모리 블록에서 수행되며,상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 메모리 블록에서 독출 동작이 수행되고 상기 메모리 블록에서 기입 동작이 수행되며,상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되지 않으면,상기 선택된 메모리 블록 중 상기 기입 어드레스 및 상기 독출 어드레스에 대응되는 서로 다른 서브 메모리 블록에서 기입 동작 및 독출 동작이 수행되며,상기 독출 동작 및 상기 기입 동작은 동시에 수행되는 것을 특징으로 하는 집적 회로.
- 제 1항에 있어서, 상기 데이터는,단일 데이터 율(SDR: Single Data Rate) 또는 이중 데이터 율(DDR: Double Data Rate)로 입력 또는 출력되는 것을 특징으로 하는 집적 회로.
- 입출력 포트가 분리되어 있는 집적 회로에 있어서,복수개의 서브 메모리 블록들을 각각 구비하는 메모리 블록들 ;상기 각각의 메모리 블록에 대응되며, 소정의 캐쉬 제어 신호에 응답하여 저장된 데이터가 출력되거나 또는 데이터가 기입되는 복수개의 캐쉬 메모리 블록들 ;상기 각각의 메모리 블록에 대응되며, 기입 어드레스 또는 독출 어드레스, 소정의 디코딩 제어 신호에 응답하여 상기 서브 메모리 블록들을 제어하는 디코딩 신호를 발생하는 복수개의 디코딩부들 ;기입 선택 신호 또는 독출 선택 신호, 상기 기입 어드레스 또는 상기 독출 어드레스를 수신하고, 클럭 신호의 한 주기 동안 입력되는 상기 기입 어드레스와 상기 독출 어드레스가 동일한 지에 따라 상기 데이터의 기입 동작 및 독출 동작이 동시에 수행되도록 상기 캐쉬 제어 신호 또는 상기 디코딩 제어 신호를 발생하는 태그 메모리 제어부를 구비하며,상기 디코딩부들은 각각 상기 서브 메모리 블록들에 대응되는 복수개의 디코딩 회로들을 구비하고,상기 디코딩 회로들은 서로 분리되어 있는 기입 어드레스 디코딩 패스 및 독출 어드레스 디코딩 패스와 연결되고, 상기 서브 메모리 블록들은 상기 기입 어드레스 디코딩 패스와 상기 독출 어드레스 디코딩 패스에 각각 연결되는 것을 특징으로 하는 집적 회로.
- 삭제
- 삭제
- 제 11항에 있어서,상기 기입 어드레스 및 상기 독출 어드레스가 다른 경우, 상기 각각의 기입 및 독출 어드레스에 대응되는 서로 다른 2개의 서브 메모리 블록들이 각각 디코딩 되는 것을 특징으로 하는 집적 회로.
- 제 11항에 있어서,상기 메모리 블록 내부의 서로 다른 서브 메모리 블록들 중 동일한 하위 어드레스를 가지는 메모리 셀들은 상기 캐쉬 메모리 블록의 하나의 메모리 셀에 대응되는 것을 특징으로 하는 집적 회로.
- 제 11항에 있어서, 상기 캐쉬 메모리 블록의 사이즈는,상기 하나의 서브 메모리 블록의 사이즈와 같거나 큰 것을 특징으로 하는 집적 회로.
- 제 11항에 있어서, 상기 태그 메모리 제어부는,상기 캐쉬 메모리 블록에 대응되는 상기 서브 메모리 블록의 어드레스를 나타내는 캐쉬 메모리 어드레스 및 상기 캐쉬 메모리 블록에 저장되어 있는 데이터가 유효한지를 판단하는 유효 판단 정보를 저장하는 것을 특징으로 하는 집적 회로.
- 제 17항에 있어서, 상기 태그 메모리 제어부는,상기 서브 메모리 블록들 중 하나를 선택하는 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 서로 동일한 경우,상기 기입 어드레스와 상기 독출 어드레스 중 어느 하나도 상기 캐쉬 메모리 어드레스와 동일하지 않으면 상기 디코딩 제어 신호를 발생하여 상기 독출 어드레스에 대응되는 상기 메모리 블록에서 독출 동작을 수행하고, 상기 캐쉬 제어 신호를 발생하여 상기 캐쉬 메모리 블록에서 기입 동작을 수행하며,상기 독출 동작 및 상기 기입 동작은 동시에 수행되는 것을 특징으로 하는 집적 회로.
- 제 17항에 있어서, 상기 태그 메모리 제어부는,상기 서브 메모리 블록들 중 하나를 선택하는 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 서로 동일한 경우,상기 기입 어드레스 및 상기 독출 어드레스 중 하나가 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 제어 신호를 발생하여 상기 캐쉬 메모리 어드레스와 일치된 어드레스에 대응되는 동작을 상기 캐쉬 메모리 블록에서 수행하고, 상기 디코딩 제어 신호를 발생하여 상기 캐쉬 메모리 어드레스와 일치되지 않은 어드레스에 대응되는 동작을 상기 메모리 블록에서 수행하며,상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 제어 신호를 발생하여 상기 캐쉬 메모리 블록에서 독출 동작을 수행하고, 상기 디코딩 제어 신호를 발생하여 상기 메모리 블록에서 기입 동작을 수행하며,상기 독출 동작 및 상기 기입 동작은 동시에 수행되는 것을 특징으로 하는 집적 회로.
- 제 17항에 있어서, 상기 태그 메모리 제어부는,상기 서브 메모리 블록들 중 하나를 선택하는 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 서로 다른 경우,상기 기입 어드레스 및 상기 독출 어드레스 중 하나가 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 제어 신호를 발생하여 상기 캐쉬 메모리 어드레스와 일치된 어드레스에 대응되는 동작을 상기 캐쉬 메모리 블록에서 수행하고, 상기 디코딩 제어 신호를 발생하여 상기 캐쉬 메모리 어드레스와 일치되지 않은 어드레스에 대응되는 동작을 상기 메모리 블록에서 수행하며,상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되면,상기 캐쉬 제어 신호를 발생하여 상기 캐쉬 메모리 블록에서 독출 동작을 수행하고, 상기 디코딩 제어 신호를 발생하여 상기 메모리 블록에서 기입 동작을 수행하며,상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되지 않으면,상기 디코딩 제어 신호를 발생하여 상기 선택된 메모리 블록 중 상기 기입 어드레스 및 상기 독출 어드레스에 대응되는 서로 다른 서브 메모리 블록에서 기입 동작 및 독출 동작을 수행하며,상기 독출 동작 및 상기 기입 동작은 동시에 수행되는 것을 특징으로 하는 집적 회로.
- 제 11항에 있어서, 상기 데이터는,단일 데이터 율(SDR: Single Data Rate) 또는 이중 데이터 율(DDR: Double Data Rate)로 입력 또는 출력되는 것을 특징으로 하는 집적 회로.
- 입출력 포트가 분리되어 있고 클럭 신호의 한 주기 동안 기입 어드레스와 독출 어드레스가 입력되며, 복수개의 서브 메모리 블록들을 각각 구비하는 복수개의 메모리 블록들, 상기 메모리 블록들에 대응되는 캐쉬 메모리 블록들을 구비하는 집적 회로의 데이터 독출 동작과 기입 동작을 동시에 수행하는 방법에 있어서,(a)클럭 신호의 한 주기 동안 상기 기입 어드레스와 상기 독출 어드레스가 모두 입력되는지 상기 기입 어드레스 및 상기 독출 어드레스 중 어느 하나만 입력되는지를 판단하는 단계 ;(b)상기 기입 어드레스와 상기 독출 어드레스가 모두 입력되면 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 동일한지를 판단하는 단계 ;(c)상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 동일하면, 상기 기입 어드레스와 상기 독출 어드레스가 소정의 캐쉬 메모리 어드레스와 동일한지를 판단하는 단계 ; 및(d)상기 기입 어드레스와 상기 독출 어드레스 중 어느 하나도 상기 캐쉬 메모리 어드레스와 동일하지 않으면, 상기 독출 어드레스에 대응되는 상기 메모리 블록에서 독출 동작을 수행하고, 상기 캐쉬 메모리 블록에서 기입 동작을 수행하는 단계를 구비하는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 (d) 단계는,(d1)상기 캐쉬 메모리 블록에 저장되어 있는 데이터가 유효한지를 판단하는 단계 ;(d2)상기 캐쉬 메모리 블록에 저장되어 있는 데이터가 유효하지 않으면 상기 독출 어드레스에 대응되는 상기 메모리 블록에서 독출 동작을 수행하고, 상기 캐쉬 메모리 블록에서 기입 동작을 수행하는 단계 ;(d3)상기 캐쉬 메모리 블록에 기입된 데이터에 관한 정보를 업데이트(update) 시키는 단계 ;(d4)상기 캐쉬 메모리 블록에 저장되어 있는 데이터가 유효하면 상기 독출 어드레스에 대응되는 상기 메모리 블록에서 독출 동작을 수행하고, 상기 캐쉬 메모리 블록에 저장되어 있는 유효한 데이터를 독출하여 대응되는 메모리 블록에 기입하는 단계 ; 및(d5)상기 캐쉬 메모리 블록에 기입 동작을 수행하고, 상기 캐쉬 메모리 블록에 기입된 데이터에 관한 정보를 업데이트(update) 시키는 단계를 구비하는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 캐쉬 메모리 어드레스는,상기 캐쉬 메모리 블록에 대응되는 상기 서브 메모리 블록의 어드레스를 나타내는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 (c)는,(c1)상기 기입 어드레스 및 상기 독출 어드레스 중 하나가 상기 캐쉬 메모리 어드레스와 일치되면, 상기 캐쉬 메모리 어드레스와 일치된 어드레스에 대응되는 동작을 상기 캐쉬 메모리 블록에서 수행하고, 상기 캐쉬 메모리 어드레스와 일치되지 않은 어드레스에 대응되는 동작을 상기 메모리 블록에서 수행하는 단계 ; 및(c2)상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되면, 상기 캐쉬 메모리 블록에서 독출 동작을 수행하고, 상기 메모리 블록에서 기입 동작을 수행하며, 상기 메모리 블록에 기입된 데이터에 관한 정보를 업데이트(update) 시키는 단계를 구비하는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 (b) 단계는,(b1) 상기 기입 어드레스의 상위 어드레스와 상기 독출 어드레스의 상위 어드레스가 동일하지 않으면 상기 기입 어드레스와 상기 독출 어드레스가 상기 캐쉬 메모리 어드레스와 일치되는지를 판단하는 단계 ;(b2)상기 기입 어드레스 및 상기 독출 어드레스 중 어느 하나가 상기 캐쉬 메모리 어드레스와 일치되면, 상기 캐쉬 메모리 어드레스와 일치된 어드레스에 대응되는 동작을 상기 캐쉬 메모리 블록에서 수행하고, 상기 캐쉬 메모리 어드레스와 일치되지 않은 어드레스에 대응되는 동작을 상기 메모리 블록에서 수행하는 단계 ;(b3)상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되면, 상기 캐쉬 메모리 블록에서 독출 동작을 수행하고, 상기 메모리 블록에서 기입 동작을 수행한 후, 상기 메모리 블록에 기입된 데이터에 관한 정보를 업데이트(update) 시키는 단계 ; 및(b4)상기 기입 어드레스 및 상기 독출 어드레스가 모두 상기 캐쉬 메모리 어드레스와 일치되지 않으면, 상기 선택된 메모리 블록 중 상기 기입 어드레스 및 상기 독출 어드레스에 대응되는 서로 다른 서브 메모리 블록에서 기입 동작 및 독출 동작을 수행하는 단계를 구비하는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 (a) 단계는,(a1)상기 기입 어드레스 및 상기 독출 어드레스 중 어느 하나만 입력되면 입력된 상기 기입 어드레스 및 상기 독출 어드레스 중 어느 하나가 상기 캐쉬 메모리 어드레스와 일치되는 지를 판단하는 단계 ;(a2)입력된 상기 기입 어드레스 또는 상기 독출 어드레스가 상기 캐쉬 메모리 어드레스와 일치되면, 상기 캐쉬 메모리 어드레스와 일치된 기입 어드레스 또는 독출 어드레스에 대응되는 동작을 상기 캐쉬 메모리 블록에서 수행하는 단계 ; 및(a3)입력된 상기 기입 어드레스 또는 상기 독출 어드레스가 상기 캐쉬 메모리 어드레스와 일치되지 않으면, 상기 캐쉬 메모리 어드레스와 일치되지 않은 기입 어드레스 또는 독출 어드레스에 대응되는 동작을 상기 메모리 블록에서 수행하는 단계를 구비하는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서,상기 메모리 블록 내부의 서로 다른 서브 메모리 블록들 중 동일한 하위 어드레스를 가지는 메모리 셀들은 상기 캐쉬 메모리 블록의 하나의 메모리 셀에 대응되는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 캐쉬 메모리 블록의 사이즈는,상기 하나의 서브 메모리 블록의 사이즈와 같거나 큰 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
- 제 22항에 있어서, 상기 데이터는,단일 데이터 율(SDR: Single Data Rate) 또는 이중 데이터 율(DDR: Double Data Rate)로 입력 또는 출력되는 것을 특징으로 하는 데이터의 독출 동작과 기입 동작을 동시에 수행하는 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020065682A KR100518538B1 (ko) | 2002-10-26 | 2002-10-26 | 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. |
DE2003149949 DE10349949A1 (de) | 2002-10-26 | 2003-10-24 | Integrierter Schaltkreis und zugehöriges Schreib-/Leseverfahren |
US10/692,997 US6826088B2 (en) | 2002-10-26 | 2003-10-24 | Method and integrated circuit capable of reading and writing data simultaneously |
CNB200310124070XA CN100367240C (zh) | 2002-10-26 | 2003-10-27 | 能同时读写数据的方法和集成电路 |
JP2003366262A JP4220351B2 (ja) | 2002-10-26 | 2003-10-27 | データ読み取り動作及び書き込み動作を同時に実行可能な集積回路及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020065682A KR100518538B1 (ko) | 2002-10-26 | 2002-10-26 | 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040036477A KR20040036477A (ko) | 2004-04-30 |
KR100518538B1 true KR100518538B1 (ko) | 2005-10-04 |
Family
ID=32226196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20020065682A KR100518538B1 (ko) | 2002-10-26 | 2002-10-26 | 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4220351B2 (ko) |
KR (1) | KR100518538B1 (ko) |
CN (1) | CN100367240C (ko) |
DE (1) | DE10349949A1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6858464B2 (en) | 2002-06-19 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing light emitting device |
CN100544533C (zh) | 2002-11-11 | 2009-09-23 | 株式会社半导体能源研究所 | 发光装置的制造方法 |
KR100518567B1 (ko) * | 2003-04-15 | 2005-10-04 | 삼성전자주식회사 | 독출 동작과 기입 동작이 동시에 수행되는 메모리 셀어레이 구조를 가지는 집적 회로 |
KR100518566B1 (ko) | 2003-04-15 | 2005-10-04 | 삼성전자주식회사 | 독출 동작과 기입 동작이 동시에 수행되는 집적 회로의동작 제어 방법 |
WO2018067132A1 (en) | 2016-10-05 | 2018-04-12 | Hewlett-Packard Development Company, L.P. | Fluid ejection device capping |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1171094C (zh) * | 1989-01-27 | 2004-10-13 | 松下电器产业株式会社 | 集成电路内部信号监控设备 |
IE940855A1 (en) * | 1993-12-20 | 1995-06-28 | Motorola Inc | Data processor with speculative instruction fetching and¹method of operation |
CN1129188C (zh) * | 1998-01-07 | 2003-11-26 | 盛群半导体股份有限公司 | 半导体只读存储器的高密度行解码装置 |
US6122710A (en) * | 1998-02-17 | 2000-09-19 | International Business Machines Corporation | Dynamic word line driver for cache |
-
2002
- 2002-10-26 KR KR20020065682A patent/KR100518538B1/ko active IP Right Grant
-
2003
- 2003-10-24 DE DE2003149949 patent/DE10349949A1/de not_active Ceased
- 2003-10-27 JP JP2003366262A patent/JP4220351B2/ja not_active Expired - Fee Related
- 2003-10-27 CN CNB200310124070XA patent/CN100367240C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20040036477A (ko) | 2004-04-30 |
JP2004146051A (ja) | 2004-05-20 |
CN100367240C (zh) | 2008-02-06 |
DE10349949A1 (de) | 2004-05-27 |
CN1507051A (zh) | 2004-06-23 |
JP4220351B2 (ja) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7212457B2 (en) | Method and apparatus for implementing high speed memory | |
US7120754B2 (en) | Synchronous DRAM with selectable internal prefetch size | |
US20090276548A1 (en) | Dynamically setting burst type of a double data rate memory device | |
KR100384775B1 (ko) | 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로 | |
US20070070793A1 (en) | Semiconductor memory device | |
KR20010071575A (ko) | 클럭킹 회로의 데이터 레이트 제어 방법 및 장치 | |
US20080183985A1 (en) | Rank Select Operation Between an XIO Interface and a Double Data Rate Interface | |
KR100578233B1 (ko) | 동기식메모리장치의 데이터 입출력 가변제어장치 | |
KR100518538B1 (ko) | 데이터 독출 동작과 기입 동작을 동시에 수행할 수 있는집적 회로 및 방법. | |
KR100317542B1 (ko) | 반도체메모리장치 | |
KR20000013391A (ko) | 동기형 반도체 메모리 장치의 데이터 전송 회로 | |
KR20050034402A (ko) | 동작 모드의 재설정없이 버스트 길이를 제어할 수 있는반도체 메모리 장치 및 그것을 포함하는 메모리 시스템 | |
JP4004847B2 (ja) | 連想メモリ装置 | |
KR100518567B1 (ko) | 독출 동작과 기입 동작이 동시에 수행되는 메모리 셀어레이 구조를 가지는 집적 회로 | |
US6826088B2 (en) | Method and integrated circuit capable of reading and writing data simultaneously | |
KR100518566B1 (ko) | 독출 동작과 기입 동작이 동시에 수행되는 집적 회로의동작 제어 방법 | |
US6556484B2 (en) | Plural line buffer type memory LSI | |
KR100517765B1 (ko) | 캐시 메모리 및 그 제어 방법 | |
KR100532454B1 (ko) | 임시 저장 메모리를 구비하는 집적 회로 및 집적 회로의데이터 저장 방법 | |
KR100291191B1 (ko) | 데이터의 대역폭을 확장하기 위한 데이터 멀티플렉싱 장치 | |
KR20050096276A (ko) | 동기 반도체 메모리 장치에서의 코어 파라메터 프로그램방법 | |
JPH08221322A (ja) | メモリの制御装置およびメモリの制御方法 | |
KR20010036729A (ko) | 플래쉬 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 15 |