JP4001423B2 - 同符号耐力試験装置 - Google Patents
同符号耐力試験装置 Download PDFInfo
- Publication number
- JP4001423B2 JP4001423B2 JP23668698A JP23668698A JP4001423B2 JP 4001423 B2 JP4001423 B2 JP 4001423B2 JP 23668698 A JP23668698 A JP 23668698A JP 23668698 A JP23668698 A JP 23668698A JP 4001423 B2 JP4001423 B2 JP 4001423B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- same sign
- test
- pattern
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は同符号耐力試験装置に関し、特に伝送装置の受信機能に対する同符号の耐力試験を行う同符号耐力試験装置に関する。
【０００２】
【従来の技術】
データ伝送では、送信側でデータの中にクロック情報を含ませて送信し、受信側ではデータ中に含まれているクロック情報を取り出して、その情報からクロックタイミングを再生して使用する自己同期方式が行われている。
【０００３】
データの符号化を行って自己同期をとる場合は、通常、０から１、１から０への変化がクロック情報となるので、データ自体に０や１が長く連続するとクロック情報が保証されなくなり、同期が正しくとれない場合がある。
【０００４】
したがって、一般にはスクランブルを行って自己同期をとっている。すなわち、ビット列の反転／非反転の変換をランダムに行う。その結果、元のデータに０または１が連続していても１と０が混じり合うので、０や１の長い連続がなくなり、クロック情報を保証することができる。
【０００５】
ただし、擬似的にランダム化するので、完全に０や１が続かないようにすることはできない。このため、どれだけの同符号（０または１の連続符号）でクロック再生ができなくなるかを確認するために、同符号耐力試験を行う必要がある。
【０００６】
従来の同符号耐力試験では、試験装置内のスクランブル回路から同符号が出力されるように、試験用のＰＮパターン等をユーザが設定して行っていた。
【０００７】
【発明が解決しようとする課題】
しかし、上記で説明したような従来の同符号耐力試験では、スクランブル回路内でのＰＮパターン生成周期やリセット位置等を考慮して、ユーザが試験用ＰＮパターンの初期値をあらかじめ机上にて割り出す必要があるため、利便性に欠けるといった問題があった。
【０００８】
また、一度、試験用ＰＮパターンの初期値や挿入位置を決めてしまうと、変更する場合には、再び初期値の割り出し等を行わなければならない。このため、非常に手間がかかり、柔軟で効率のよい同符号耐力試験を行うことができなかった。
【０００９】
本発明はこのような点に鑑みてなされたものであり、ユーザが初期値の割り出し等を行わずに、任意の位置及び任意の範囲に同符号を生成させて、効率のよい同符号耐力試験を行う同符号耐力試験装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、伝送装置の受信機能に対する同符号の耐力試験を行う同符号耐力試験装置１において、符号パターンデータを内部で発生させ、試験パターン挿入データＴＤと符号パターンデータから、同符号を持つ同符号パターンデータＤｏを生成する同符号パターンデータ生成手段１０と、同符号パターンデータ生成手段１０から符号パターンデータ発生時の初期値Ｉを抽出する初期値抽出手段２０と、同符号を生成させる位置及び範囲を設定する同符号位置／範囲設定手段３０と、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する試験パターン生成手段４０と、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する試験パターン挿入データ生成手段５０と、を有することを特徴とする同符号耐力試験装置１が提供される。
【００１１】
ここで、同符号パターンデータ生成手段１０は、符号パターンデータを内部で発生させ、試験パターン挿入データＴＤと符号パターンデータから、同符号を持つ同符号パターンデータＤｏを生成する。初期値抽出手段２０は、同符号パターンデータ生成手段１０から符号パターンデータ発生時の初期値Ｉを抽出する。同符号位置／範囲設定手段３０は、同符号を生成させる位置及び範囲を設定する。試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する。試験パターン挿入データ生成手段５０は、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の同符号耐力試験装置の原理図である。同符号耐力試験装置１は、伝送装置の受信機能に対して、どれだけの同符号（０または１の連続符号）でクロック再生ができなくなるかの耐力を測定する同符号耐力試験を行う。
【００１３】
同符号パターンデータ生成手段１０は、符号パターン（ＰＮパターン）データを内部で発生させる。そして、試験パターン挿入データＴＤと符号パターンデータとの排他論理和をとって、同符号を持つ同符号パターンデータＤｏを生成する。この同符号パターンデータＤｏを受信側に送信することで、同符号耐力試験を行う。
【００１４】
初期値抽出手段２０は、同符号パターンデータ生成手段１０から符号パターンデータ発生時の初期値Ｉを抽出する。同符号位置／範囲設定手段３０は、同符号を生成させる位置及び範囲を設定する。この位置及び範囲については、ユーザが任意に設定可能である。
【００１５】
試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する。
試験パターン挿入データ生成手段５０は、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。
【００１６】
そして、同符号パターンデータ生成手段１０で、試験パターン挿入データＴＤと符号パターンデータとの排他論理和をとることで、試験パターンＴと符号パターンデータとの同一データ値の部分（同符号位置／範囲設定手段３０が設定した範囲に相当する）が相殺されて、同符号を持つ同符号パターンデータＤｏを生成することができる。なお、実際には、誤り訂正符号が付加された試験パターン挿入データＴＤを処理することになる。
【００１７】
次に動作について説明する。図２は同符号耐力試験装置１の動作手順を示すフローチャートである。
〔Ｓ１〕初期値抽出手段２０は、同符号パターンデータ生成手段１０から同符号を生成するための初期値Ｉを抽出する。
〔Ｓ２〕同符号位置／範囲設定手段３０は、入力データＤｉ中に同符号を生成させる位置及び範囲を設定する。
〔Ｓ３〕試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、試験パターンＴを生成する。
〔Ｓ４〕試験パターン挿入データ生成手段５０は、設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。
〔Ｓ５〕同符号パターンデータ生成手段１０は、試験パターン挿入データＴＤと内部で生成した符号パターンデータとから、同符号を持つ同符号パターンデータＤｏを生成する。
【００１８】
次に本発明の第１の実施の形態について説明する。図３は第１の実施の形態の構成を示す図である。
第１の実施の形態の同符号耐力試験装置１ａは、同符号を生成させる位置及び範囲を、入力データＤｉのすべてのフレーム中の任意の位置及び任意の範囲に設定する。
【００１９】
同符号位置／範囲設定手段３０ａは、バイトカウンタ３１、バイト設定手段３２及び比較手段３３から構成される。
バイトカウンタ３１は、入力データＤｉのフレームパルスＦｐが入力され、入力データＤｉが１フレームｍバイトである場合に、ｍバイトをカウントするｍ進バイトカウンタである。
【００２０】
そして、出力として、カウント値とフレーム先頭位置を表すＣＯＤＥＥＮ信号（同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブルとなる）を出力する。
【００２１】
バイト設定手段３２は、同符号を生成させるフレーム中の位置をバイト単位に設定する。この位置はユーザが任意に設定可能である。
比較手段３３は、バイトカウンタ３１からのカウント値と、バイト設定手段３２からの設定値と、の比較を行い、一致した部分をＬＴ信号として出力する。このＬＴ信号の位置が同符号生成位置を示す。
【００２２】
また、比較手段３３は、ＬＴ信号を基準として、同符号を生成させる範囲（同符号の長さ）ＥＮ信号を生成する。この範囲はユーザが任意に設定可能である。初期値抽出手段２０は、同符号パターンデータ生成手段１０から同符号を生成するための初期値Ｉを抽出し、ＬＴ信号を用いてラッチし、初期値データＩＤを出力する。
【００２３】
試験パターン生成手段４０は、ＬＴ信号にもとづき、初期値データＩＤから試験パターンＴを生成して出力する。試験パターン挿入データ生成手段５０は、ＥＮ信号を受信して、ＥＮ信号が有効時に、試験パターンＴを入力データＤｉに挿入し、試験パターン挿入データＴＤを生成する。
【００２４】
誤り訂正符号付加手段６０は、試験パターン挿入データＴＤに対し、パリティやＣＲＣの誤り訂正符号を付加して、誤り訂正符号が付加された試験パターン挿入データＴＤａを生成する。
【００２５】
同符号パターンデータ生成手段１０は、誤り訂正符号が付加された試験パターン挿入データＴＤａを受信する。そして、ＣＯＤＥＥＮ信号にもとづいて発生させた符号パターンデータと試験パターン挿入データＴＤａから、同符号パターンデータＤｏを生成する。
【００２６】
次に同符号耐力試験装置１ａの動作を表すタイミングチャートについて説明する。図４、図５は同符号耐力試験装置１ａのタイミングチャートを示す図である。
【００２７】
ＣＬＫは、同符号耐力試験装置１ａの動作基準クロックである。フレームパルスＦｐは、入力データＤｉのフレームパルスであり、１フレームｍバイトである。
【００２８】
入力データＤｉは、データの先頭にフレームパターンＦを持つデータである。カウント値は、バイトカウンタ３１の出力であり、フレームパルスＦｐによりロードされて、０〜ｍ−１のバイトをカウントした値である。
【００２９】
ＣＯＤＥＥＮ信号は、バイトカウンタ３１の出力であり、フレーム先頭位置を表し、同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブル信号となる。
【００３０】
初期値Ｉは、初期値抽出手段２０が同符号パターンデータ生成手段１０から同符号を生成するために抽出した値である。
ＬＴ信号は、バイトカウンタ３１のカウント値とバイト設定手段３２からの設定値が一致した部分がＨとなる信号であり、このＬＴ信号の位置が同符号生成位置を示す。ここでは、バイト設定手段３２でｍ−７の位置が設定されたものとする。
【００３１】
初期値データＩＤは、初期値抽出手段２０の出力であり、初期値ＩをＬＴ信号を用いてラッチしたデータである。
ＥＮ信号は、比較手段３３の出力であり、同符号を生成させる範囲（同符号の長さ）を示す信号である。
【００３２】
試験パターンＴは、試験パターン生成手段４０の出力であり、ＥＮ信号の幅の分の試験パターンを初期値データＩＤから生成する。なお、試験パターンＴは図のように１フレーム遅れて出力される。
【００３３】
試験パターン挿入データＴＤは、試験パターン挿入データ生成手段５０の出力であり、ＥＮ信号がＨの時に、試験パターンＴが入力データＤｉに挿入されてできたデータである。
【００３４】
誤り訂正符号が付加された試験パターン挿入データＴＤａは、試験パターン挿入データＴＤにパリティやＣＲＣの誤り訂正符号（図のＰ／Ｃ）が付加されたデータである。
【００３５】
同符号パターンデータＤｏは、同符号パターンデータ生成手段１０の出力であり、試験パターンＴの部分に０連続の同符号が生成したデータである。
以上説明したように、本発明の第１の実施の形態の同符号耐力試験装置１ａは、同符号位置／範囲設定手段３０により同符号を生成させる位置及び範囲を入力データＤｉのすべてのフレーム中の任意の位置及び任意の範囲に設定し、同符号パターンデータ生成手段１０から抽出された同符号を生成するための初期値Ｉにもとづいて、同符号を持つ同符号パターンデータＤｏを生成する構成とした。
【００３６】
これにより、初期値抽出手段２０が、同符号パターンデータ生成手段１０内での符号パターンデータ発生時の初期値Ｉを自動的に抽出するので、ユーザによる初期値の割り出し等を行う必要がなく、効率よく同符号耐力試験を行うことが可能になる。
【００３７】
また、同符号位置／範囲設定手段３０により、入力データＤｉのフレーム中に対して、自由に同符号の設定を行うことが可能になる。
次に本発明の第２の実施の形態について説明する。図６は第２の実施の形態の構成を示す図である。
【００３８】
第２の実施の形態の同符号耐力試験装置１ｂは、試験モード切替え制御手段７０を持ち、同符号耐力試験と、伝送路のデータ疎通を確認するための試験であるデータ疎通試験との２つの試験モードの切替え制御をＭＯＤＥ信号にて行う。
【００３９】
すなわち、同符号耐力試験を行う場合は、同符号パターンデータ生成手段１０で同符号に変換されるようなＰＮパターンである試験パターンを試験パターン生成手段４０で生成させるように制御する。
【００４０】
データ疎通試験を行う場合は、同符号パターンデータ生成手段１０で同符号に変換されないＰＮパターンである試験パターンを試験パターン生成手段４０で生成させるように制御する。
【００４１】
このように、第２の実施の形態では、試験モード切替えを行って、同符号耐力試験とデータ疎通試験の切替えができる構成とした。
これにより、同符号パターンデータ生成手段１０から出力される符号パターンデータを受信側の装置でも用意して、受信時に比較することにより、データが正常に伝送されているか否かのデータ疎通試験に対しても容易に行うことが可能になる。なお、試験モード切替え制御手段７０以外のその他の構成要素については、図３と同様なので説明は省略する。
【００４２】
次に同符号耐力試験装置１ｂの試験モード切替え時のタイミングチャートについて説明する。図７は同符号耐力試験装置１ｂの試験モード切替え時のタイミングチャートを示す図である。なお、説明の簡単のため、ＭＯＤＥ信号と同符号パターンデータ生成手段１０の出力データのみ示す。
【００４３】
ＭＯＤＥ信号は、試験モード切替え制御手段７０からの出力信号であり、ここではＬで同符号耐力試験を、Ｈでデータ疎通試験となるように試験モードの切替えを行う。
【００４４】
出力データは、ＭＯＤＥ信号がＬの時は同符号耐力試験用の同符号パターンデータＤｏとなり、ＭＯＤＥ信号がＨの時はデータ疎通試験用の同符号を持たない符号パターンデータとなる。
【００４５】
以上説明したように、本発明の第２の実施の形態の同符号耐力試験装置１ｂは、試験モード切替え制御手段７０を設けて、同符号が発生するような試験パターン、または同符号を発生させない試験パターンのいずれかを生成させる制御を試験パターン生成手段４０に対して行う構成とした。
【００４６】
これにより、同符号耐力試験とデータ疎通試験の両方が行え、また容易に試験モードの切替えが可能になる。
次に本発明の第３の実施の形態について説明する。図８は第３の実施の形態の構成を示す図である。
【００４７】
第３の実施の形態の同符号耐力試験装置１ｃは、同符号を生成させる位置及び範囲を、入力データＤｉの特定の１フレーム中の任意の位置及び任意の範囲に設定する。
【００４８】
同符号位置／範囲設定手段３０ｃは、バイトカウンタ３１、バイト設定手段３２、比較手段３３の他に、あらたにトリガ設定手段３４とエッジ検出手段３５を含む。
【００４９】
トリガ設定手段３４は、特定の１フレームを選択するためのトリガ信号を出力する。エッジ検出手段３５は、バイトカウンタ３１にて生成されるフレームの先頭を示すＦＬＴ信号を用いて、トリガ信号の立ち上がりエッジ検出を行い、ＦＥＮ信号を出力する。
【００５０】
そして、比較手段３３は、ＦＥＮ信号が出力している時のＬＴ信号を有効とし、このＬＴ信号にもとづいたＥＮ信号を出力する。なお、その他の構成要素については、図３と同様なので説明は省略する。
【００５１】
次に同符号耐力試験装置１ｃの動作を表すタイミングチャートについて説明する。図９〜図１１は同符号耐力試験装置１ｃのタイミングチャートを示す図である。
【００５２】
ＣＬＫは、同符号耐力試験装置１ｃの動作基準クロックである。フレームパルスＦｐは、入力データＤｉのフレームパルスであり、１フレームｍバイトである。
【００５３】
入力データＤｉは、データの先頭にフレームパターンＦを持つデータである。カウント値は、バイトカウンタ３１の出力であり、フレームパルスＦｐによりロードされて、０〜ｍ−１のバイトをカウントした値である。
【００５４】
ＣＯＤＥＥＮ信号は、バイトカウンタ３１の出力であり、フレーム先頭位置を表し、同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブル信号となる。
【００５５】
初期値Ｉは、初期値抽出手段２０が同符号パターンデータ生成手段１０から同符号を生成するために抽出した値である。
トリガ信号は、トリガ設定手段３４の出力であり、特定の１フレームを選択するための信号であり、Ｈで有効である。
【００５６】
ＦＬＴ信号は、バイトカウンタ３１の出力であり、フレームの先頭を示す。ＦＥＮ信号は、エッジ検出手段３５の出力であり、ＦＬＴ信号を用いてトリガ信号の立ち上がり検出された結果を示す信号である。
【００５７】
ＬＴ信号は、バイトカウンタ３１のカウント値とバイト設定手段３２からの設定値が一致した部分がＨとなる信号であり、このＬＴ信号の位置が同符号生成位置を示す。ここでは、バイト設定手段３２でｍ−７の位置が設定されたものとする。また、ＦＥＮ信号がＨの時のＬＴ信号を有効とする。
【００５８】
初期値データＩＤは、初期値抽出手段２０の出力であり、初期値ＩをＬＴ信号を用いてラッチしたデータである。
ＥＮ信号は、比較手段３３の出力であり、同符号を生成させる範囲（同符号の長さ）を示し、有効となったＬＴ信号にもとづくワンショットの信号である。
【００５９】
試験パターンＴは、試験パターン生成手段４０の出力であり、ＥＮ信号の幅の分の試験パターンを初期値データＩＤから生成する。なお、試験パターンＴは図のように１フレーム遅れて出力される。
【００６０】
試験パターン挿入データＴＤは、試験パターン挿入データ生成手段５０の出力であり、ＥＮ信号がＨの時に、試験パターンＴが入力データＤｉに挿入されてできたデータである。
【００６１】
誤り訂正符号が付加された試験パターン挿入データＴＤａは、試験パターン挿入データＴＤにパリティやＣＲＣの誤り訂正符号（図のＰ／Ｃ）が付加されたデータである。
【００６２】
同符号パターンデータＤｏは、同符号パターンデータ生成手段１０の出力であり、試験パターンＴの部分に０連続の同符号が生成したワンショットのデータである。
【００６３】
以上説明したように、本発明の第３の実施の形態の同符号耐力試験装置１ｃは、同符号を生成させる位置及び範囲を、特定の１フレーム中の任意の位置及び任意の範囲、すなわちワンショットで設定する構成とした。
【００６４】
これにより、ノイズ等によって瞬間的に発生する同符号を擬似的に再現できるので、このようにして発生する同符号を考慮した耐力試験も効率よく行うことが可能になる。
【００６５】
次に本発明の第４の実施の形態について説明する。図１２は第４の実施の形態の構成を示す図である。
第４の実施の形態の同符号耐力試験装置１ｄは、同符号を生成させる位置及び範囲を、入力データＤｉの特定の複数フレーム中の任意の位置及び任意の範囲に設定する。
【００６６】
同符号位置／範囲設定手段３０ｄは、バイトカウンタ３１、バイト設定手段３２、比較手段３３の他に、あらたにフレーム設定手段３６とフレームカウンタ３７を含む。
【００６７】
フレーム設定手段３６は、同符号を生成させたいフレームを設定する。フレームカウンタ３７は、バイトカウンタ３１にて生成されるフレームの先頭を示すＦＬＴａ信号を用いて、フレームのカウントアップを行う。
【００６８】
そして、フレームカウンタ３７のカウント値とフレーム設定手段３６の設定値が一致した場合に、フレームカウンタ３７はＹＵＦ信号を出力する。
そして、比較手段３３は、ＹＵＦ信号が出力している時のＬＴ信号を有効とし、このＬＴ信号にもとづいたＥＮ信号を出力する。なお、その他の構成要素については、図３と同様なので説明は省略する。
【００６９】
次に同符号耐力試験装置１ｄの動作を表すタイミングチャートについて説明する。図１３〜図１５は同符号耐力試験装置１ｄのタイミングチャートを示す図である。
【００７０】
ＣＬＫは、同符号耐力試験装置１ｄの動作基準クロックである。フレームパルスＦｐは、入力データＤｉのフレームパルスであり、１フレームｍバイトである。
【００７１】
入力データＤｉは、データの先頭にフレームパターンＦを持つデータである。カウント値は、バイトカウンタ３１の出力であり、フレームパルスＦｐによりロードされて、０〜ｍ−１のバイトをカウントした値である。
【００７２】
ＣＯＤＥＥＮ信号は、バイトカウンタ３１の出力であり、フレーム先頭位置を表し、同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブル信号となる。
【００７３】
ＦＬＴａ信号は、バイトカウンタ３２の出力であり、フレームの先頭を示す信号である。
フレームカウント値は、フレームカウンタ３７で０〜ｎ−１のフレームをカウントした値である。
【００７４】
ＹＵＦ信号は、フレームカウンタ３７の出力であり、フレームのカウント値とフレーム設定手段３６の設定値が一致した場合に出力する信号である。ここでは、ｎ−３のフレームとｎ−２のフレームに、同符号を挿入するものとして設定してある。
【００７５】
ＬＴ信号は、バイトカウンタ３１のカウント値とバイト設定手段３２からの設定値が一致した部分がＨとなる信号であり、このＬＴ信号の位置が同符号生成位置を示す。ここでは、バイト設定手段３２でｍ−７の位置が設定されたものとする。また、ＹＵＦ信号がＨの時のＬＴ信号を有効とする。
【００７６】
初期値Ｉは、初期値抽出手段２０が同符号パターンデータ生成手段１０から同符号を生成するために抽出した値である。
初期値データＩＤは、初期値抽出手段２０の出力であり、初期値ＩをＬＴ信号を用いてラッチしたデータである。
【００７７】
ＥＮ信号は、比較手段３３の出力であり、同符号を生成させる範囲（同符号の長さ）を示す。有効となるＬＴ信号にもとづいて出力される。
試験パターンＴは、試験パターン生成手段４０の出力であり、ＥＮ信号の幅の分の試験パターンを初期値データＩＤから生成する。なお、試験パターンＴは図のように１フレーム遅れて出力される。
【００７８】
試験パターン挿入データＴＤは、試験パターン挿入データ生成手段５０の出力であり、ＥＮ信号がＨの時に、試験パターンＴが入力データＤｉに挿入されてできたデータである。
【００７９】
誤り訂正符号が付加された試験パターン挿入データＴＤａは、試験パターン挿入データＴＤにパリティやＣＲＣの誤り訂正符号（図のＰ／Ｃ）が付加されたデータである。
【００８０】
同符号パターンデータＤｏは、試験パターンＴの部分に０連続の同符号が生成した特定の複数フレーム（図では２フレーム）のデータである。
以上説明したように、本発明の第４の実施の形態の同符号耐力試験装置１ｄは、同符号を生成させる位置及び範囲を、特定の複数フレーム中の任意の位置及び任意の範囲に設定する構成とした。これにより、マルチフレーム構成のデータに対しても、効率よく同符号耐力試験を行うことが可能になる。
【００８１】
次に本発明の第５の実施の形態について説明する。図１６は第５の実施の形態の構成を示す図である。
第５の実施の形態の同符号耐力試験装置１ｅは、同符号として、０の連続符号または１の連続符号のいずれかを設定する外部設定手段８０を持つ。
【００８２】
例えば、外部設定信号をＬとすれば、同符号パターンデータ生成手段１０で０の同符号に変換されるようなＰＮパターンである試験パターンを生成させるように試験パターン生成手段４０を制御する。
【００８３】
また、外部設定信号をＨとすれば、同符号パターンデータ生成手段１０で１の同符号に変換されるようなＰＮパターンである試験パターンを生成させるように試験パターン生成手段４０を制御する。
【００８４】
さらに、外部設定手段８０により、同符号パターンデータ生成手段１０の出力を制御することにより、０と１の同符号の切替えを行ってもよい。なお、その他の構成要素及び動作タイミングについては同様なので説明は省略する。
【００８５】
次に同符号耐力試験装置１の詳細構成について説明する。図１７は同符号耐力試験装置１の詳細構成を示す図である。
同符号パターンデータ生成手段１０は、ＰＮパターン生成手段１１とＥ−ＯＲ回路１２からなる。ＰＮパターン生成手段１１は、同符号位置／範囲設定手段３０からのＣＯＤＥＥＮ信号を受けて符号パターンデータであるＰＮパターンを生成し、また同符号試験のための初期値Ｉを出力する。
【００８６】
Ｅ−ＯＲ回路１２は、ＰＮパターン生成手段１１で生成されたＰＮパターンと誤り訂正符号が付加された試験パターン挿入データＴＤａの排他論理和をとって、同符号パターンデータＤｏとして出力する。
【００８７】
初期値抽出手段２０は、抽出した初期値Ｉを同符号位置／範囲設定手段３０からのＬＴ信号でラッチして、初期値データＩＤを生成する。
同符号位置／範囲設定手段３０は、ＰＮパターン発生のイネーブル信号であるＣＯＤＥＥＮ信号、同符号を生成させる位置を設定するＬＴ信号、及び同符号を生成させる範囲を設定するＥＮ信号を出力する。
【００８８】
試験パターン生成手段４０は、ＬＴ信号、ＥＮ信号にもとづいて、初期値データＩＤから試験パターンＴを生成する。
試験パターン挿入データ生成手段５０は、設定された位置に試験パターンＴを入力データＤｉ中に挿入し、試験パターン挿入データＴＤを生成する。
【００８９】
誤り訂正符号付加手段６０は、試験パターン挿入データＴＤにパリティやＣＲＣなどの誤り訂正符号を付加する。
次に同符号パターンデータ生成手段１０内のＰＮパターン生成手段１１の詳細構成について説明する。図１８はＰＮパターン生成手段１１の詳細構成を示す図である。
【００９０】
各回路素子の接続関係について説明する。なお、ＰＮパターンの生成多項式はＸ7 ＋Ｘ 6＋１である。
ＩＣ１〜ＩＣ７のフリップフロップＦＦの入力端子は、それぞれＩＣ１１〜ＩＣ１７のセレクタＳＥＬの出力端子と接続する。
【００９１】
ＩＣ１〜ＩＣ７のフリップフロップＦＦの出力端子は、ＰＮパターン（ＰＮ２〜ＰＮ８）を出力し、また、ＩＣ１１〜ＩＣ１７のセレクタＳＥＬの一方の入力端子と接続する。
【００９２】
ＩＣ１１〜ＩＣ１７のセレクタＳＥＬの他方の入力端子は、ＩＣ２１〜ＩＣ２７のＥ−ＯＲ素子の出力と接続する。また、ＩＣ２１〜ＩＣ２７のＥ−ＯＲ素子のそれぞれの出力は初期値Ｉ（ＳＥＴ１〜ＳＥＴ７）となる。さらに、ＣＯＤＥＥＮ信号が、ＩＣ１１〜ＩＣ１７のセレクタＳＥＬのセレクト制御端子と接続する。
【００９３】
ＩＣ２１〜ＩＣ２７のＥ−ＯＲ素子は、ＩＣ２２が３端子入力のＥ−ＯＲ素子であり、その他は２端子入力のＥ−ＯＲ素子である。
ＩＣ２１の入力には、ＩＣ６とＩＣ７の出力が接続する。ＩＣ２２の入力には、ＩＣ１とＩＣ６とＩＣ７の入力が接続する。
【００９４】
ＩＣ２３の入力には、ＩＣ１とＩＣ２の出力が接続する。ＩＣ２４の入力には、ＩＣ２とＩＣ３の出力が接続する。
ＩＣ２５の入力には、ＩＣ３とＩＣ４の出力が接続する。ＩＣ２６の入力には、ＩＣ４とＩＣ５の出力が接続する。ＩＣ２７の入力には、ＩＣ５とＩＣ６の出力が接続する。
【００９５】
また、ＩＣ２８のＥ−ＯＲ素子の入力には、ＩＣ６とＩＣ７の出力が接続し、ＩＣ２８の出力はＰＮパターン（ＰＮ１）となる。
次に試験パターン生成手段４０の詳細構成について説明する。図１９は試験パターン生成手段４０の詳細構成を示す図である。
【００９６】
各回路素子の接続関係について説明する。なお、ＰＮパターンの生成多項式はＸ7 ＋Ｘ 6＋１である。
ＩＣ３１〜ＩＣ３７のフリップフロップＦＦの入力端子は、それぞれＩＣ４１〜ＩＣ４７のセレクタＳＥＬの出力端子と接続する。
【００９７】
ＩＣ３１〜ＩＣ３７のフリップフロップＦＦの出力端子は、試験パターンＴ（ＰＴＮ２〜ＰＴＮ８）を出力し、また、ＩＣ４１〜ＩＣ４７のセレクタＳＥＬの一方の入力端子と接続する。
【００９８】
ＩＣ４１〜ＩＣ４７のセレクタＳＥＬのもう一方の入力端子は、ＩＣ５１〜ＩＣ５７のＥ−ＯＲ素子の出力と接続する。
ＩＣ４１〜ＩＣ４７のセレクタＳＥＬの他方の入力端子は、初期値データＩＤ（ＬＴＳＥＴ１〜ＬＴＳＥＴ７）と接続する。
【００９９】
さらに、ＥＮ信号及びＬＴ信号が、ＩＣ４１〜ＩＣ４７のセレクタＳＥＬの２つのセレクト制御端子と接続する。
ＩＣ５１〜ＩＣ５７のＥ−ＯＲ素子は、ＩＣ５２が３端子入力のＥ−ＯＲ素子であり、その他は２端子入力のＥ−ＯＲ素子である。
【０１００】
ＩＣ５１の入力には、ＩＣ３５とＩＣ３７の出力が接続する。ＩＣ５２の入力には、ＩＣ３１とＩＣ３６とＩＣ３７の入力が接続する。
ＩＣ５３の入力には、ＩＣ３１とＩＣ３２の出力が接続する。ＩＣ５４の入力には、ＩＣ３２とＩＣ３３の出力が接続する。
【０１０１】
ＩＣ５５の入力には、ＩＣ３３とＩＣ３４の出力が接続する。ＩＣ５６の入力には、ＩＣ３４とＩＣ３５の出力が接続する。ＩＣ５７の入力には、ＩＣ３５とＩＣ３６の出力が接続する。
【０１０２】
また、ＩＣ５８のＥ−ＯＲ素子の入力には、ＩＣ３６とＩＣ３７の出力が接続し、ＩＣ５８の出力は試験パターンＴ（ＰＴＮ１）となる。
次に試験パターンＴが生成されるまでのタイミングチャートについて説明する。図２０は試験パターンＴが生成されるまでのタイミングチャートを示す図である。
【０１０３】
ＰＮパターンは、ＰＮパターン生成手段１１で生成される信号である。初期値Ｉは、ＰＮパターンを生成する際の初期値である。ＬＴ信号は、ここでは初期値Ｉが６ＡのデータでＨとなるように設定されている。
【０１０４】
初期値データＩＤは、６Ａの初期値ＩがＬＴ信号でラッチされたデータである。ＥＮ信号は、ここでは４バイト分設定されている（すなわち、同符号が４バイトの範囲となるように設定）。試験パターンＴは、１フレーム遅れて生成され、Ｄ４、ＦＡ、１Ｃ、４９のデータ値を持つＰＮパターンと同一なデータ値を持つＰＮパターンである（試験パターン生成手段４０で初期値データＩＤである６Ａをロードして生成される）。
【０１０５】
そして、ＥＮ信号がＨの区間分の４バイトにＤ４、ＦＡ、１Ｃ、４９のデータ値を持つ試験パターンＴが挿入されて、同符号パターンデータ生成手段１０内のＥ−ＯＲ回路１２により、この部分だけが同符号（ＰＮパターンと同一な値であるため）となる同符号パターンデータＤｏが出力される。
【０１０６】
以上説明したように、本発明の同符号耐力試験装置１は、同符号位置／範囲設定手段３０により同符号を生成させる位置及び範囲を設定し、抽出した初期値Ｉから生成した試験パターン挿入データＴＤと符号パターンデータとの排他論理和をとることで、試験パターンＴと符号パターンデータとの同一データ値の部分が相殺されて、同符号を持つデータを生成する構成とした。
【０１０７】
これにより、ユーザが初期値の割り出しや面倒な設定等を行う必要がなく、効率よく同符号耐力試験を行うことが可能になる。
なお、上記の説明では、バイト単位で同符号の設定を行ったが、ビット単位で行ってもよい。
【０１０８】
【発明の効果】
以上説明したように、本発明の同符号耐力試験装置は、同符号位置／範囲設定手段により同符号を生成させる位置及び範囲を設定し、同符号パターンデータ生成手段から抽出された初期値にもとづいて、同符号を持つ同符号パターンデータを生成する構成とした。これにより、ユーザが初期値の割り出しや設定等を行う必要がなく、効率よく同符号耐力試験を行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の同符号耐力試験装置の原理図である。
【図２】同符号耐力試験装置の動作手順を示すフローチャートである。
【図３】第１の実施の形態の構成を示す図である。
【図４】同符号耐力試験装置のタイミングチャートを示す図である。
【図５】同符号耐力試験装置のタイミングチャートを示す図である。
【図６】第２の実施の形態の構成を示す図である。
【図７】同符号耐力試験装置の試験モード切替え時のタイミングチャートを示す図である。
【図８】第３の実施の形態の構成を示す図である。
【図９】同符号耐力試験装置のタイミングチャートを示す図である。
【図１０】同符号耐力試験装置のタイミングチャートを示す図である。
【図１１】同符号耐力試験装置のタイミングチャートを示す図である。
【図１２】第４の実施の形態の構成を示す図である。
【図１３】同符号耐力試験装置のタイミングチャートを示す図である。
【図１４】同符号耐力試験装置のタイミングチャートを示す図である。
【図１５】同符号耐力試験装置のタイミングチャートを示す図である。
【図１６】第５の実施の形態の構成を示す図である。
【図１７】同符号耐力試験装置の詳細構成を示す図である。
【図１８】ＰＮパターン生成手段の詳細構成を示す図である。
【図１９】試験パターン生成手段の詳細構成を示す図である。
【図２０】試験パターンが生成されるまでのタイミングチャートを示す図である。
【符号の説明】
１ 同符号耐力試験装置
１０ 同符号パターンデータ生成手段
２０ 初期値抽出手段
３０ 同符号位置／範囲設定手段
４０ 試験パターン生成手段
５０ 試験パターン挿入データ生成手段
Ｄｉ 入力データ
Ｄｏ 同符号パターンデータ
Ｉ 初期値
Ｔ 試験パターン
ＴＤ 試験パターン挿入データ
【発明の属する技術分野】
本発明は同符号耐力試験装置に関し、特に伝送装置の受信機能に対する同符号の耐力試験を行う同符号耐力試験装置に関する。
【０００２】
【従来の技術】
データ伝送では、送信側でデータの中にクロック情報を含ませて送信し、受信側ではデータ中に含まれているクロック情報を取り出して、その情報からクロックタイミングを再生して使用する自己同期方式が行われている。
【０００３】
データの符号化を行って自己同期をとる場合は、通常、０から１、１から０への変化がクロック情報となるので、データ自体に０や１が長く連続するとクロック情報が保証されなくなり、同期が正しくとれない場合がある。
【０００４】
したがって、一般にはスクランブルを行って自己同期をとっている。すなわち、ビット列の反転／非反転の変換をランダムに行う。その結果、元のデータに０または１が連続していても１と０が混じり合うので、０や１の長い連続がなくなり、クロック情報を保証することができる。
【０００５】
ただし、擬似的にランダム化するので、完全に０や１が続かないようにすることはできない。このため、どれだけの同符号（０または１の連続符号）でクロック再生ができなくなるかを確認するために、同符号耐力試験を行う必要がある。
【０００６】
従来の同符号耐力試験では、試験装置内のスクランブル回路から同符号が出力されるように、試験用のＰＮパターン等をユーザが設定して行っていた。
【０００７】
【発明が解決しようとする課題】
しかし、上記で説明したような従来の同符号耐力試験では、スクランブル回路内でのＰＮパターン生成周期やリセット位置等を考慮して、ユーザが試験用ＰＮパターンの初期値をあらかじめ机上にて割り出す必要があるため、利便性に欠けるといった問題があった。
【０００８】
また、一度、試験用ＰＮパターンの初期値や挿入位置を決めてしまうと、変更する場合には、再び初期値の割り出し等を行わなければならない。このため、非常に手間がかかり、柔軟で効率のよい同符号耐力試験を行うことができなかった。
【０００９】
本発明はこのような点に鑑みてなされたものであり、ユーザが初期値の割り出し等を行わずに、任意の位置及び任意の範囲に同符号を生成させて、効率のよい同符号耐力試験を行う同符号耐力試験装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示すような、伝送装置の受信機能に対する同符号の耐力試験を行う同符号耐力試験装置１において、符号パターンデータを内部で発生させ、試験パターン挿入データＴＤと符号パターンデータから、同符号を持つ同符号パターンデータＤｏを生成する同符号パターンデータ生成手段１０と、同符号パターンデータ生成手段１０から符号パターンデータ発生時の初期値Ｉを抽出する初期値抽出手段２０と、同符号を生成させる位置及び範囲を設定する同符号位置／範囲設定手段３０と、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する試験パターン生成手段４０と、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する試験パターン挿入データ生成手段５０と、を有することを特徴とする同符号耐力試験装置１が提供される。
【００１１】
ここで、同符号パターンデータ生成手段１０は、符号パターンデータを内部で発生させ、試験パターン挿入データＴＤと符号パターンデータから、同符号を持つ同符号パターンデータＤｏを生成する。初期値抽出手段２０は、同符号パターンデータ生成手段１０から符号パターンデータ発生時の初期値Ｉを抽出する。同符号位置／範囲設定手段３０は、同符号を生成させる位置及び範囲を設定する。試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する。試験パターン挿入データ生成手段５０は、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の同符号耐力試験装置の原理図である。同符号耐力試験装置１は、伝送装置の受信機能に対して、どれだけの同符号（０または１の連続符号）でクロック再生ができなくなるかの耐力を測定する同符号耐力試験を行う。
【００１３】
同符号パターンデータ生成手段１０は、符号パターン（ＰＮパターン）データを内部で発生させる。そして、試験パターン挿入データＴＤと符号パターンデータとの排他論理和をとって、同符号を持つ同符号パターンデータＤｏを生成する。この同符号パターンデータＤｏを受信側に送信することで、同符号耐力試験を行う。
【００１４】
初期値抽出手段２０は、同符号パターンデータ生成手段１０から符号パターンデータ発生時の初期値Ｉを抽出する。同符号位置／範囲設定手段３０は、同符号を生成させる位置及び範囲を設定する。この位置及び範囲については、ユーザが任意に設定可能である。
【００１５】
試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する。
試験パターン挿入データ生成手段５０は、入力データＤｉ中の設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。
【００１６】
そして、同符号パターンデータ生成手段１０で、試験パターン挿入データＴＤと符号パターンデータとの排他論理和をとることで、試験パターンＴと符号パターンデータとの同一データ値の部分（同符号位置／範囲設定手段３０が設定した範囲に相当する）が相殺されて、同符号を持つ同符号パターンデータＤｏを生成することができる。なお、実際には、誤り訂正符号が付加された試験パターン挿入データＴＤを処理することになる。
【００１７】
次に動作について説明する。図２は同符号耐力試験装置１の動作手順を示すフローチャートである。
〔Ｓ１〕初期値抽出手段２０は、同符号パターンデータ生成手段１０から同符号を生成するための初期値Ｉを抽出する。
〔Ｓ２〕同符号位置／範囲設定手段３０は、入力データＤｉ中に同符号を生成させる位置及び範囲を設定する。
〔Ｓ３〕試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、試験パターンＴを生成する。
〔Ｓ４〕試験パターン挿入データ生成手段５０は、設定された位置に試験パターンＴを挿入し、試験パターン挿入データＴＤを生成する。
〔Ｓ５〕同符号パターンデータ生成手段１０は、試験パターン挿入データＴＤと内部で生成した符号パターンデータとから、同符号を持つ同符号パターンデータＤｏを生成する。
【００１８】
次に本発明の第１の実施の形態について説明する。図３は第１の実施の形態の構成を示す図である。
第１の実施の形態の同符号耐力試験装置１ａは、同符号を生成させる位置及び範囲を、入力データＤｉのすべてのフレーム中の任意の位置及び任意の範囲に設定する。
【００１９】
同符号位置／範囲設定手段３０ａは、バイトカウンタ３１、バイト設定手段３２及び比較手段３３から構成される。
バイトカウンタ３１は、入力データＤｉのフレームパルスＦｐが入力され、入力データＤｉが１フレームｍバイトである場合に、ｍバイトをカウントするｍ進バイトカウンタである。
【００２０】
そして、出力として、カウント値とフレーム先頭位置を表すＣＯＤＥＥＮ信号（同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブルとなる）を出力する。
【００２１】
バイト設定手段３２は、同符号を生成させるフレーム中の位置をバイト単位に設定する。この位置はユーザが任意に設定可能である。
比較手段３３は、バイトカウンタ３１からのカウント値と、バイト設定手段３２からの設定値と、の比較を行い、一致した部分をＬＴ信号として出力する。このＬＴ信号の位置が同符号生成位置を示す。
【００２２】
また、比較手段３３は、ＬＴ信号を基準として、同符号を生成させる範囲（同符号の長さ）ＥＮ信号を生成する。この範囲はユーザが任意に設定可能である。初期値抽出手段２０は、同符号パターンデータ生成手段１０から同符号を生成するための初期値Ｉを抽出し、ＬＴ信号を用いてラッチし、初期値データＩＤを出力する。
【００２３】
試験パターン生成手段４０は、ＬＴ信号にもとづき、初期値データＩＤから試験パターンＴを生成して出力する。試験パターン挿入データ生成手段５０は、ＥＮ信号を受信して、ＥＮ信号が有効時に、試験パターンＴを入力データＤｉに挿入し、試験パターン挿入データＴＤを生成する。
【００２４】
誤り訂正符号付加手段６０は、試験パターン挿入データＴＤに対し、パリティやＣＲＣの誤り訂正符号を付加して、誤り訂正符号が付加された試験パターン挿入データＴＤａを生成する。
【００２５】
同符号パターンデータ生成手段１０は、誤り訂正符号が付加された試験パターン挿入データＴＤａを受信する。そして、ＣＯＤＥＥＮ信号にもとづいて発生させた符号パターンデータと試験パターン挿入データＴＤａから、同符号パターンデータＤｏを生成する。
【００２６】
次に同符号耐力試験装置１ａの動作を表すタイミングチャートについて説明する。図４、図５は同符号耐力試験装置１ａのタイミングチャートを示す図である。
【００２７】
ＣＬＫは、同符号耐力試験装置１ａの動作基準クロックである。フレームパルスＦｐは、入力データＤｉのフレームパルスであり、１フレームｍバイトである。
【００２８】
入力データＤｉは、データの先頭にフレームパターンＦを持つデータである。カウント値は、バイトカウンタ３１の出力であり、フレームパルスＦｐによりロードされて、０〜ｍ−１のバイトをカウントした値である。
【００２９】
ＣＯＤＥＥＮ信号は、バイトカウンタ３１の出力であり、フレーム先頭位置を表し、同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブル信号となる。
【００３０】
初期値Ｉは、初期値抽出手段２０が同符号パターンデータ生成手段１０から同符号を生成するために抽出した値である。
ＬＴ信号は、バイトカウンタ３１のカウント値とバイト設定手段３２からの設定値が一致した部分がＨとなる信号であり、このＬＴ信号の位置が同符号生成位置を示す。ここでは、バイト設定手段３２でｍ−７の位置が設定されたものとする。
【００３１】
初期値データＩＤは、初期値抽出手段２０の出力であり、初期値ＩをＬＴ信号を用いてラッチしたデータである。
ＥＮ信号は、比較手段３３の出力であり、同符号を生成させる範囲（同符号の長さ）を示す信号である。
【００３２】
試験パターンＴは、試験パターン生成手段４０の出力であり、ＥＮ信号の幅の分の試験パターンを初期値データＩＤから生成する。なお、試験パターンＴは図のように１フレーム遅れて出力される。
【００３３】
試験パターン挿入データＴＤは、試験パターン挿入データ生成手段５０の出力であり、ＥＮ信号がＨの時に、試験パターンＴが入力データＤｉに挿入されてできたデータである。
【００３４】
誤り訂正符号が付加された試験パターン挿入データＴＤａは、試験パターン挿入データＴＤにパリティやＣＲＣの誤り訂正符号（図のＰ／Ｃ）が付加されたデータである。
【００３５】
同符号パターンデータＤｏは、同符号パターンデータ生成手段１０の出力であり、試験パターンＴの部分に０連続の同符号が生成したデータである。
以上説明したように、本発明の第１の実施の形態の同符号耐力試験装置１ａは、同符号位置／範囲設定手段３０により同符号を生成させる位置及び範囲を入力データＤｉのすべてのフレーム中の任意の位置及び任意の範囲に設定し、同符号パターンデータ生成手段１０から抽出された同符号を生成するための初期値Ｉにもとづいて、同符号を持つ同符号パターンデータＤｏを生成する構成とした。
【００３６】
これにより、初期値抽出手段２０が、同符号パターンデータ生成手段１０内での符号パターンデータ発生時の初期値Ｉを自動的に抽出するので、ユーザによる初期値の割り出し等を行う必要がなく、効率よく同符号耐力試験を行うことが可能になる。
【００３７】
また、同符号位置／範囲設定手段３０により、入力データＤｉのフレーム中に対して、自由に同符号の設定を行うことが可能になる。
次に本発明の第２の実施の形態について説明する。図６は第２の実施の形態の構成を示す図である。
【００３８】
第２の実施の形態の同符号耐力試験装置１ｂは、試験モード切替え制御手段７０を持ち、同符号耐力試験と、伝送路のデータ疎通を確認するための試験であるデータ疎通試験との２つの試験モードの切替え制御をＭＯＤＥ信号にて行う。
【００３９】
すなわち、同符号耐力試験を行う場合は、同符号パターンデータ生成手段１０で同符号に変換されるようなＰＮパターンである試験パターンを試験パターン生成手段４０で生成させるように制御する。
【００４０】
データ疎通試験を行う場合は、同符号パターンデータ生成手段１０で同符号に変換されないＰＮパターンである試験パターンを試験パターン生成手段４０で生成させるように制御する。
【００４１】
このように、第２の実施の形態では、試験モード切替えを行って、同符号耐力試験とデータ疎通試験の切替えができる構成とした。
これにより、同符号パターンデータ生成手段１０から出力される符号パターンデータを受信側の装置でも用意して、受信時に比較することにより、データが正常に伝送されているか否かのデータ疎通試験に対しても容易に行うことが可能になる。なお、試験モード切替え制御手段７０以外のその他の構成要素については、図３と同様なので説明は省略する。
【００４２】
次に同符号耐力試験装置１ｂの試験モード切替え時のタイミングチャートについて説明する。図７は同符号耐力試験装置１ｂの試験モード切替え時のタイミングチャートを示す図である。なお、説明の簡単のため、ＭＯＤＥ信号と同符号パターンデータ生成手段１０の出力データのみ示す。
【００４３】
ＭＯＤＥ信号は、試験モード切替え制御手段７０からの出力信号であり、ここではＬで同符号耐力試験を、Ｈでデータ疎通試験となるように試験モードの切替えを行う。
【００４４】
出力データは、ＭＯＤＥ信号がＬの時は同符号耐力試験用の同符号パターンデータＤｏとなり、ＭＯＤＥ信号がＨの時はデータ疎通試験用の同符号を持たない符号パターンデータとなる。
【００４５】
以上説明したように、本発明の第２の実施の形態の同符号耐力試験装置１ｂは、試験モード切替え制御手段７０を設けて、同符号が発生するような試験パターン、または同符号を発生させない試験パターンのいずれかを生成させる制御を試験パターン生成手段４０に対して行う構成とした。
【００４６】
これにより、同符号耐力試験とデータ疎通試験の両方が行え、また容易に試験モードの切替えが可能になる。
次に本発明の第３の実施の形態について説明する。図８は第３の実施の形態の構成を示す図である。
【００４７】
第３の実施の形態の同符号耐力試験装置１ｃは、同符号を生成させる位置及び範囲を、入力データＤｉの特定の１フレーム中の任意の位置及び任意の範囲に設定する。
【００４８】
同符号位置／範囲設定手段３０ｃは、バイトカウンタ３１、バイト設定手段３２、比較手段３３の他に、あらたにトリガ設定手段３４とエッジ検出手段３５を含む。
【００４９】
トリガ設定手段３４は、特定の１フレームを選択するためのトリガ信号を出力する。エッジ検出手段３５は、バイトカウンタ３１にて生成されるフレームの先頭を示すＦＬＴ信号を用いて、トリガ信号の立ち上がりエッジ検出を行い、ＦＥＮ信号を出力する。
【００５０】
そして、比較手段３３は、ＦＥＮ信号が出力している時のＬＴ信号を有効とし、このＬＴ信号にもとづいたＥＮ信号を出力する。なお、その他の構成要素については、図３と同様なので説明は省略する。
【００５１】
次に同符号耐力試験装置１ｃの動作を表すタイミングチャートについて説明する。図９〜図１１は同符号耐力試験装置１ｃのタイミングチャートを示す図である。
【００５２】
ＣＬＫは、同符号耐力試験装置１ｃの動作基準クロックである。フレームパルスＦｐは、入力データＤｉのフレームパルスであり、１フレームｍバイトである。
【００５３】
入力データＤｉは、データの先頭にフレームパターンＦを持つデータである。カウント値は、バイトカウンタ３１の出力であり、フレームパルスＦｐによりロードされて、０〜ｍ−１のバイトをカウントした値である。
【００５４】
ＣＯＤＥＥＮ信号は、バイトカウンタ３１の出力であり、フレーム先頭位置を表し、同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブル信号となる。
【００５５】
初期値Ｉは、初期値抽出手段２０が同符号パターンデータ生成手段１０から同符号を生成するために抽出した値である。
トリガ信号は、トリガ設定手段３４の出力であり、特定の１フレームを選択するための信号であり、Ｈで有効である。
【００５６】
ＦＬＴ信号は、バイトカウンタ３１の出力であり、フレームの先頭を示す。ＦＥＮ信号は、エッジ検出手段３５の出力であり、ＦＬＴ信号を用いてトリガ信号の立ち上がり検出された結果を示す信号である。
【００５７】
ＬＴ信号は、バイトカウンタ３１のカウント値とバイト設定手段３２からの設定値が一致した部分がＨとなる信号であり、このＬＴ信号の位置が同符号生成位置を示す。ここでは、バイト設定手段３２でｍ−７の位置が設定されたものとする。また、ＦＥＮ信号がＨの時のＬＴ信号を有効とする。
【００５８】
初期値データＩＤは、初期値抽出手段２０の出力であり、初期値ＩをＬＴ信号を用いてラッチしたデータである。
ＥＮ信号は、比較手段３３の出力であり、同符号を生成させる範囲（同符号の長さ）を示し、有効となったＬＴ信号にもとづくワンショットの信号である。
【００５９】
試験パターンＴは、試験パターン生成手段４０の出力であり、ＥＮ信号の幅の分の試験パターンを初期値データＩＤから生成する。なお、試験パターンＴは図のように１フレーム遅れて出力される。
【００６０】
試験パターン挿入データＴＤは、試験パターン挿入データ生成手段５０の出力であり、ＥＮ信号がＨの時に、試験パターンＴが入力データＤｉに挿入されてできたデータである。
【００６１】
誤り訂正符号が付加された試験パターン挿入データＴＤａは、試験パターン挿入データＴＤにパリティやＣＲＣの誤り訂正符号（図のＰ／Ｃ）が付加されたデータである。
【００６２】
同符号パターンデータＤｏは、同符号パターンデータ生成手段１０の出力であり、試験パターンＴの部分に０連続の同符号が生成したワンショットのデータである。
【００６３】
以上説明したように、本発明の第３の実施の形態の同符号耐力試験装置１ｃは、同符号を生成させる位置及び範囲を、特定の１フレーム中の任意の位置及び任意の範囲、すなわちワンショットで設定する構成とした。
【００６４】
これにより、ノイズ等によって瞬間的に発生する同符号を擬似的に再現できるので、このようにして発生する同符号を考慮した耐力試験も効率よく行うことが可能になる。
【００６５】
次に本発明の第４の実施の形態について説明する。図１２は第４の実施の形態の構成を示す図である。
第４の実施の形態の同符号耐力試験装置１ｄは、同符号を生成させる位置及び範囲を、入力データＤｉの特定の複数フレーム中の任意の位置及び任意の範囲に設定する。
【００６６】
同符号位置／範囲設定手段３０ｄは、バイトカウンタ３１、バイト設定手段３２、比較手段３３の他に、あらたにフレーム設定手段３６とフレームカウンタ３７を含む。
【００６７】
フレーム設定手段３６は、同符号を生成させたいフレームを設定する。フレームカウンタ３７は、バイトカウンタ３１にて生成されるフレームの先頭を示すＦＬＴａ信号を用いて、フレームのカウントアップを行う。
【００６８】
そして、フレームカウンタ３７のカウント値とフレーム設定手段３６の設定値が一致した場合に、フレームカウンタ３７はＹＵＦ信号を出力する。
そして、比較手段３３は、ＹＵＦ信号が出力している時のＬＴ信号を有効とし、このＬＴ信号にもとづいたＥＮ信号を出力する。なお、その他の構成要素については、図３と同様なので説明は省略する。
【００６９】
次に同符号耐力試験装置１ｄの動作を表すタイミングチャートについて説明する。図１３〜図１５は同符号耐力試験装置１ｄのタイミングチャートを示す図である。
【００７０】
ＣＬＫは、同符号耐力試験装置１ｄの動作基準クロックである。フレームパルスＦｐは、入力データＤｉのフレームパルスであり、１フレームｍバイトである。
【００７１】
入力データＤｉは、データの先頭にフレームパターンＦを持つデータである。カウント値は、バイトカウンタ３１の出力であり、フレームパルスＦｐによりロードされて、０〜ｍ−１のバイトをカウントした値である。
【００７２】
ＣＯＤＥＥＮ信号は、バイトカウンタ３１の出力であり、フレーム先頭位置を表し、同符号パターンデータ生成手段１０での符号パターンデータ発生のイネーブル信号となる。
【００７３】
ＦＬＴａ信号は、バイトカウンタ３２の出力であり、フレームの先頭を示す信号である。
フレームカウント値は、フレームカウンタ３７で０〜ｎ−１のフレームをカウントした値である。
【００７４】
ＹＵＦ信号は、フレームカウンタ３７の出力であり、フレームのカウント値とフレーム設定手段３６の設定値が一致した場合に出力する信号である。ここでは、ｎ−３のフレームとｎ−２のフレームに、同符号を挿入するものとして設定してある。
【００７５】
ＬＴ信号は、バイトカウンタ３１のカウント値とバイト設定手段３２からの設定値が一致した部分がＨとなる信号であり、このＬＴ信号の位置が同符号生成位置を示す。ここでは、バイト設定手段３２でｍ−７の位置が設定されたものとする。また、ＹＵＦ信号がＨの時のＬＴ信号を有効とする。
【００７６】
初期値Ｉは、初期値抽出手段２０が同符号パターンデータ生成手段１０から同符号を生成するために抽出した値である。
初期値データＩＤは、初期値抽出手段２０の出力であり、初期値ＩをＬＴ信号を用いてラッチしたデータである。
【００７７】
ＥＮ信号は、比較手段３３の出力であり、同符号を生成させる範囲（同符号の長さ）を示す。有効となるＬＴ信号にもとづいて出力される。
試験パターンＴは、試験パターン生成手段４０の出力であり、ＥＮ信号の幅の分の試験パターンを初期値データＩＤから生成する。なお、試験パターンＴは図のように１フレーム遅れて出力される。
【００７８】
試験パターン挿入データＴＤは、試験パターン挿入データ生成手段５０の出力であり、ＥＮ信号がＨの時に、試験パターンＴが入力データＤｉに挿入されてできたデータである。
【００７９】
誤り訂正符号が付加された試験パターン挿入データＴＤａは、試験パターン挿入データＴＤにパリティやＣＲＣの誤り訂正符号（図のＰ／Ｃ）が付加されたデータである。
【００８０】
同符号パターンデータＤｏは、試験パターンＴの部分に０連続の同符号が生成した特定の複数フレーム（図では２フレーム）のデータである。
以上説明したように、本発明の第４の実施の形態の同符号耐力試験装置１ｄは、同符号を生成させる位置及び範囲を、特定の複数フレーム中の任意の位置及び任意の範囲に設定する構成とした。これにより、マルチフレーム構成のデータに対しても、効率よく同符号耐力試験を行うことが可能になる。
【００８１】
次に本発明の第５の実施の形態について説明する。図１６は第５の実施の形態の構成を示す図である。
第５の実施の形態の同符号耐力試験装置１ｅは、同符号として、０の連続符号または１の連続符号のいずれかを設定する外部設定手段８０を持つ。
【００８２】
例えば、外部設定信号をＬとすれば、同符号パターンデータ生成手段１０で０の同符号に変換されるようなＰＮパターンである試験パターンを生成させるように試験パターン生成手段４０を制御する。
【００８３】
また、外部設定信号をＨとすれば、同符号パターンデータ生成手段１０で１の同符号に変換されるようなＰＮパターンである試験パターンを生成させるように試験パターン生成手段４０を制御する。
【００８４】
さらに、外部設定手段８０により、同符号パターンデータ生成手段１０の出力を制御することにより、０と１の同符号の切替えを行ってもよい。なお、その他の構成要素及び動作タイミングについては同様なので説明は省略する。
【００８５】
次に同符号耐力試験装置１の詳細構成について説明する。図１７は同符号耐力試験装置１の詳細構成を示す図である。
同符号パターンデータ生成手段１０は、ＰＮパターン生成手段１１とＥ−ＯＲ回路１２からなる。ＰＮパターン生成手段１１は、同符号位置／範囲設定手段３０からのＣＯＤＥＥＮ信号を受けて符号パターンデータであるＰＮパターンを生成し、また同符号試験のための初期値Ｉを出力する。
【００８６】
Ｅ−ＯＲ回路１２は、ＰＮパターン生成手段１１で生成されたＰＮパターンと誤り訂正符号が付加された試験パターン挿入データＴＤａの排他論理和をとって、同符号パターンデータＤｏとして出力する。
【００８７】
初期値抽出手段２０は、抽出した初期値Ｉを同符号位置／範囲設定手段３０からのＬＴ信号でラッチして、初期値データＩＤを生成する。
同符号位置／範囲設定手段３０は、ＰＮパターン発生のイネーブル信号であるＣＯＤＥＥＮ信号、同符号を生成させる位置を設定するＬＴ信号、及び同符号を生成させる範囲を設定するＥＮ信号を出力する。
【００８８】
試験パターン生成手段４０は、ＬＴ信号、ＥＮ信号にもとづいて、初期値データＩＤから試験パターンＴを生成する。
試験パターン挿入データ生成手段５０は、設定された位置に試験パターンＴを入力データＤｉ中に挿入し、試験パターン挿入データＴＤを生成する。
【００８９】
誤り訂正符号付加手段６０は、試験パターン挿入データＴＤにパリティやＣＲＣなどの誤り訂正符号を付加する。
次に同符号パターンデータ生成手段１０内のＰＮパターン生成手段１１の詳細構成について説明する。図１８はＰＮパターン生成手段１１の詳細構成を示す図である。
【００９０】
各回路素子の接続関係について説明する。なお、ＰＮパターンの生成多項式はＸ7 ＋Ｘ 6＋１である。
ＩＣ１〜ＩＣ７のフリップフロップＦＦの入力端子は、それぞれＩＣ１１〜ＩＣ１７のセレクタＳＥＬの出力端子と接続する。
【００９１】
ＩＣ１〜ＩＣ７のフリップフロップＦＦの出力端子は、ＰＮパターン（ＰＮ２〜ＰＮ８）を出力し、また、ＩＣ１１〜ＩＣ１７のセレクタＳＥＬの一方の入力端子と接続する。
【００９２】
ＩＣ１１〜ＩＣ１７のセレクタＳＥＬの他方の入力端子は、ＩＣ２１〜ＩＣ２７のＥ−ＯＲ素子の出力と接続する。また、ＩＣ２１〜ＩＣ２７のＥ−ＯＲ素子のそれぞれの出力は初期値Ｉ（ＳＥＴ１〜ＳＥＴ７）となる。さらに、ＣＯＤＥＥＮ信号が、ＩＣ１１〜ＩＣ１７のセレクタＳＥＬのセレクト制御端子と接続する。
【００９３】
ＩＣ２１〜ＩＣ２７のＥ−ＯＲ素子は、ＩＣ２２が３端子入力のＥ−ＯＲ素子であり、その他は２端子入力のＥ−ＯＲ素子である。
ＩＣ２１の入力には、ＩＣ６とＩＣ７の出力が接続する。ＩＣ２２の入力には、ＩＣ１とＩＣ６とＩＣ７の入力が接続する。
【００９４】
ＩＣ２３の入力には、ＩＣ１とＩＣ２の出力が接続する。ＩＣ２４の入力には、ＩＣ２とＩＣ３の出力が接続する。
ＩＣ２５の入力には、ＩＣ３とＩＣ４の出力が接続する。ＩＣ２６の入力には、ＩＣ４とＩＣ５の出力が接続する。ＩＣ２７の入力には、ＩＣ５とＩＣ６の出力が接続する。
【００９５】
また、ＩＣ２８のＥ−ＯＲ素子の入力には、ＩＣ６とＩＣ７の出力が接続し、ＩＣ２８の出力はＰＮパターン（ＰＮ１）となる。
次に試験パターン生成手段４０の詳細構成について説明する。図１９は試験パターン生成手段４０の詳細構成を示す図である。
【００９６】
各回路素子の接続関係について説明する。なお、ＰＮパターンの生成多項式はＸ7 ＋Ｘ 6＋１である。
ＩＣ３１〜ＩＣ３７のフリップフロップＦＦの入力端子は、それぞれＩＣ４１〜ＩＣ４７のセレクタＳＥＬの出力端子と接続する。
【００９７】
ＩＣ３１〜ＩＣ３７のフリップフロップＦＦの出力端子は、試験パターンＴ（ＰＴＮ２〜ＰＴＮ８）を出力し、また、ＩＣ４１〜ＩＣ４７のセレクタＳＥＬの一方の入力端子と接続する。
【００９８】
ＩＣ４１〜ＩＣ４７のセレクタＳＥＬのもう一方の入力端子は、ＩＣ５１〜ＩＣ５７のＥ−ＯＲ素子の出力と接続する。
ＩＣ４１〜ＩＣ４７のセレクタＳＥＬの他方の入力端子は、初期値データＩＤ（ＬＴＳＥＴ１〜ＬＴＳＥＴ７）と接続する。
【００９９】
さらに、ＥＮ信号及びＬＴ信号が、ＩＣ４１〜ＩＣ４７のセレクタＳＥＬの２つのセレクト制御端子と接続する。
ＩＣ５１〜ＩＣ５７のＥ−ＯＲ素子は、ＩＣ５２が３端子入力のＥ−ＯＲ素子であり、その他は２端子入力のＥ−ＯＲ素子である。
【０１００】
ＩＣ５１の入力には、ＩＣ３５とＩＣ３７の出力が接続する。ＩＣ５２の入力には、ＩＣ３１とＩＣ３６とＩＣ３７の入力が接続する。
ＩＣ５３の入力には、ＩＣ３１とＩＣ３２の出力が接続する。ＩＣ５４の入力には、ＩＣ３２とＩＣ３３の出力が接続する。
【０１０１】
ＩＣ５５の入力には、ＩＣ３３とＩＣ３４の出力が接続する。ＩＣ５６の入力には、ＩＣ３４とＩＣ３５の出力が接続する。ＩＣ５７の入力には、ＩＣ３５とＩＣ３６の出力が接続する。
【０１０２】
また、ＩＣ５８のＥ−ＯＲ素子の入力には、ＩＣ３６とＩＣ３７の出力が接続し、ＩＣ５８の出力は試験パターンＴ（ＰＴＮ１）となる。
次に試験パターンＴが生成されるまでのタイミングチャートについて説明する。図２０は試験パターンＴが生成されるまでのタイミングチャートを示す図である。
【０１０３】
ＰＮパターンは、ＰＮパターン生成手段１１で生成される信号である。初期値Ｉは、ＰＮパターンを生成する際の初期値である。ＬＴ信号は、ここでは初期値Ｉが６ＡのデータでＨとなるように設定されている。
【０１０４】
初期値データＩＤは、６Ａの初期値ＩがＬＴ信号でラッチされたデータである。ＥＮ信号は、ここでは４バイト分設定されている（すなわち、同符号が４バイトの範囲となるように設定）。試験パターンＴは、１フレーム遅れて生成され、Ｄ４、ＦＡ、１Ｃ、４９のデータ値を持つＰＮパターンと同一なデータ値を持つＰＮパターンである（試験パターン生成手段４０で初期値データＩＤである６Ａをロードして生成される）。
【０１０５】
そして、ＥＮ信号がＨの区間分の４バイトにＤ４、ＦＡ、１Ｃ、４９のデータ値を持つ試験パターンＴが挿入されて、同符号パターンデータ生成手段１０内のＥ−ＯＲ回路１２により、この部分だけが同符号（ＰＮパターンと同一な値であるため）となる同符号パターンデータＤｏが出力される。
【０１０６】
以上説明したように、本発明の同符号耐力試験装置１は、同符号位置／範囲設定手段３０により同符号を生成させる位置及び範囲を設定し、抽出した初期値Ｉから生成した試験パターン挿入データＴＤと符号パターンデータとの排他論理和をとることで、試験パターンＴと符号パターンデータとの同一データ値の部分が相殺されて、同符号を持つデータを生成する構成とした。
【０１０７】
これにより、ユーザが初期値の割り出しや面倒な設定等を行う必要がなく、効率よく同符号耐力試験を行うことが可能になる。
なお、上記の説明では、バイト単位で同符号の設定を行ったが、ビット単位で行ってもよい。
【０１０８】
【発明の効果】
以上説明したように、本発明の同符号耐力試験装置は、同符号位置／範囲設定手段により同符号を生成させる位置及び範囲を設定し、同符号パターンデータ生成手段から抽出された初期値にもとづいて、同符号を持つ同符号パターンデータを生成する構成とした。これにより、ユーザが初期値の割り出しや設定等を行う必要がなく、効率よく同符号耐力試験を行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の同符号耐力試験装置の原理図である。
【図２】同符号耐力試験装置の動作手順を示すフローチャートである。
【図３】第１の実施の形態の構成を示す図である。
【図４】同符号耐力試験装置のタイミングチャートを示す図である。
【図５】同符号耐力試験装置のタイミングチャートを示す図である。
【図６】第２の実施の形態の構成を示す図である。
【図７】同符号耐力試験装置の試験モード切替え時のタイミングチャートを示す図である。
【図８】第３の実施の形態の構成を示す図である。
【図９】同符号耐力試験装置のタイミングチャートを示す図である。
【図１０】同符号耐力試験装置のタイミングチャートを示す図である。
【図１１】同符号耐力試験装置のタイミングチャートを示す図である。
【図１２】第４の実施の形態の構成を示す図である。
【図１３】同符号耐力試験装置のタイミングチャートを示す図である。
【図１４】同符号耐力試験装置のタイミングチャートを示す図である。
【図１５】同符号耐力試験装置のタイミングチャートを示す図である。
【図１６】第５の実施の形態の構成を示す図である。
【図１７】同符号耐力試験装置の詳細構成を示す図である。
【図１８】ＰＮパターン生成手段の詳細構成を示す図である。
【図１９】試験パターン生成手段の詳細構成を示す図である。
【図２０】試験パターンが生成されるまでのタイミングチャートを示す図である。
【符号の説明】
１ 同符号耐力試験装置
１０ 同符号パターンデータ生成手段
２０ 初期値抽出手段
３０ 同符号位置／範囲設定手段
４０ 試験パターン生成手段
５０ 試験パターン挿入データ生成手段
Ｄｉ 入力データ
Ｄｏ 同符号パターンデータ
Ｉ 初期値
Ｔ 試験パターン
ＴＤ 試験パターン挿入データ
Claims (6)
- 伝送装置の受信機能に対する同符号の耐力試験を行う同符号耐力試験装置において、
符号パターンデータを内部で発生させ、試験パターン挿入データと前記符号パターンデータから、前記同符号を持つ同符号パターンデータを生成する同符号パターンデータ生成手段と、
前記同符号パターンデータ生成手段から前記符号パターンデータ発生時の初期値を抽出する初期値抽出手段と、
前記同符号を生成させる位置及び範囲を設定する同符号位置／範囲設定手段と、
設定された前記範囲及び前記初期値にもとづいて、前記符号パターンデータと同一のデータ値を持つ試験パターンを生成する試験パターン生成手段と、
入力データ中の設定された前記位置に前記試験パターンを挿入し、前記試験パターン挿入データを生成する試験パターン挿入データ生成手段と、
を有することを特徴とする同符号耐力試験装置。 - 前記同符号位置／範囲設定手段は、前記同符号を生成させる前記位置及び前記範囲を、前記入力データのすべてのフレーム中の任意の位置及び任意の範囲に設定することを特徴とする請求項１記載の同符号耐力試験装置。
- 前記同符号位置／範囲設定手段は、前記同符号を生成させる前記位置及び前記範囲を、前記入力データの特定の１フレーム中の任意の位置及び任意の範囲に設定することを特徴とする請求項１記載の同符号耐力試験装置。
- 前記同符号位置／範囲設定手段は、前記同符号を生成させる前記位置及び前記範囲を、前記入力データの特定の複数フレーム中の任意の位置及び任意の範囲に設定することを特徴とする請求項１記載の同符号耐力試験装置。
- データ疎通試験を行うために、前記試験パターン生成手段が、前記符号パターンデータと異なるデータ値を持つ試験パターンを生成するように、試験モードの切替え制御を行う試験モード切替え制御手段をさらに有することを特徴とする請求項１記載の同符号耐力試験装置。
- 前記同符号として、０の連続符号または１の連続符号のいずれかを設定する外部設定手段をさらに有することを特徴とする請求項１記載の同符号耐力試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23668698A JP4001423B2 (ja) | 1998-08-24 | 1998-08-24 | 同符号耐力試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23668698A JP4001423B2 (ja) | 1998-08-24 | 1998-08-24 | 同符号耐力試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068950A JP2000068950A (ja) | 2000-03-03 |
| JP4001423B2 true JP4001423B2 (ja) | 2007-10-31 |
Family
ID=17004281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23668698A Expired - Fee Related JP4001423B2 (ja) | 1998-08-24 | 1998-08-24 | 同符号耐力試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4001423B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001197043A (ja) | 2000-01-07 | 2001-07-19 | Fujitsu Ltd | 同符号連続耐力試験装置 |
| WO2014049689A1 (ja) * | 2012-09-25 | 2014-04-03 | 富士機械製造株式会社 | 通信装置 |
-
1998
- 1998-08-24 JP JP23668698A patent/JP4001423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068950A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7328362B2 (en) | Method and apparatus for selectively deskewing data traveling through a bus | |
| EP0996262A1 (en) | Communication system with plurality of synchronised data links | |
| JP2004260677A (ja) | 通信装置 | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| JP4001423B2 (ja) | 同符号耐力試験装置 | |
| US4573171A (en) | Sync detect circuit | |
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| JP2948245B2 (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| JP3002713B2 (ja) | ビット列にセル境界を確立する装置およびｃｒｃ計算 | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| JPH0385038A (ja) | データ転送装置 | |
| KR100219481B1 (ko) | 시디롬 디코더의 디스크램블링 데이타 생성방법 및그장치와이를이용한디스크램블러 | |
| JPH08274763A (ja) | 遅延時間測定装置 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| KR100333717B1 (ko) | 입력신호의에지검출을이용한클럭발생장치 | |
| JP3246044B2 (ja) | 固定パターンのエラー測定装置 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPH06141056A (ja) | エラー付加回路 | |
| JP3137090B2 (ja) | エラー検出回路 | |
| JPH05167566A (ja) | 携帯端末装置 | |
| JP3180650B2 (ja) | Ｅｅｐｒｏｍ自動読み出し装置 | |
| JPH07170212A (ja) | Ｍ系列信号同期判定装置 | |
| JP2003069392A (ja) | パターン発生装置及び通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |