JPH0385038A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH0385038A JPH0385038A JP1220431A JP22043189A JPH0385038A JP H0385038 A JPH0385038 A JP H0385038A JP 1220431 A JP1220431 A JP 1220431A JP 22043189 A JP22043189 A JP 22043189A JP H0385038 A JPH0385038 A JP H0385038A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- sampling
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 50
- 230000001360 synchronised effect Effects 0.000 claims description 39
- 238000013139 quantization Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既 要〕
シリーズ接続された複数端末にシリアルデジタルデータ
を転送するためのデータ転送装置に関し、複数のレシー
バ回路及びドライバ回路によって生ずる波形歪の影響で
生ずる量子化誤差を少なくすることで、接続される端末
台数に制約のないデータ転送装置を得ることを目的とし
、 複数のシリーズ接続された端末が回線を介して調歩同期
モードでデータ転送を行うデータ転送装置において、前
記データ受信時のスタートビットのエツジをトリガポイ
ントとして所定のボーレートでサンプリングを開始し、
ｇ亥データ幅のボーレート値の半分の値のカウント値で
サンプリングクロックを発生する同期サンプリングカウ
ンタと、前記同期サンプリングカウンタで制御され、１
バイト中にデータ変化が生じたときリセットするバイト
カウンタと、前記バイトカウンタのリセットで駆動され
るゲート回路と、前記ゲート回路の出力に接続された同
期サンプリングカウンタの出力で受信データをラッチす
るデータ生成回路とよりなるように構成する。
を転送するためのデータ転送装置に関し、複数のレシー
バ回路及びドライバ回路によって生ずる波形歪の影響で
生ずる量子化誤差を少なくすることで、接続される端末
台数に制約のないデータ転送装置を得ることを目的とし
、 複数のシリーズ接続された端末が回線を介して調歩同期
モードでデータ転送を行うデータ転送装置において、前
記データ受信時のスタートビットのエツジをトリガポイ
ントとして所定のボーレートでサンプリングを開始し、
ｇ亥データ幅のボーレート値の半分の値のカウント値で
サンプリングクロックを発生する同期サンプリングカウ
ンタと、前記同期サンプリングカウンタで制御され、１
バイト中にデータ変化が生じたときリセットするバイト
カウンタと、前記バイトカウンタのリセットで駆動され
るゲート回路と、前記ゲート回路の出力に接続された同
期サンプリングカウンタの出力で受信データをラッチす
るデータ生成回路とよりなるように構成する。
本発明は、データ転送装置に係り、さらに詳しくは、シ
リーズ接続された複数端末にシリアルデジタルデータを
転送するためのデータ転送装置に関する。
リーズ接続された複数端末にシリアルデジタルデータを
転送するためのデータ転送装置に関する。
従来からデジタルデータをシリアル転送する場合に、複
数の端末を第４図Ａに示すようにエンドレス式にシリー
ズに接続し、調歩モードで順次データ転送を行うように
したものが知られている。
数の端末を第４図Ａに示すようにエンドレス式にシリー
ズに接続し、調歩モードで順次データ転送を行うように
したものが知られている。
第４図Ａで１は第１の端末で例えば、ホストコンピュー
タ等で構成され、この第１の端末に第２乃至第６の端末
２〜６が順次接続され、第６の端末（６）は終端末（７
）を介して第６．第５．第４、第３．第２．第１の端末
６〜７に戻され、エンドレス接続されている。
タ等で構成され、この第１の端末に第２乃至第６の端末
２〜６が順次接続され、第６の端末（６）は終端末（７
）を介して第６．第５．第４、第３．第２．第１の端末
６〜７に戻され、エンドレス接続されている。
第１の端末１は例えば第４図Ｂに示すようにＣＮＴ（Ｉ
Ｃ）とドライバ回路（ＤＶ）ｌｂより構成され、以下、
同様に第２乃至第６の端末２〜６はレシーバ回路（ＲＶ
）２ ａ”６ ａ、ＣＮＴ２ ｃ〜６ｃ並びにドライバ
回路２ｂ〜６ｂより構成されている。
Ｃ）とドライバ回路（ＤＶ）ｌｂより構成され、以下、
同様に第２乃至第６の端末２〜６はレシーバ回路（ＲＶ
）２ ａ”６ ａ、ＣＮＴ２ ｃ〜６ｃ並びにドライバ
回路２ｂ〜６ｂより構成されている。
上述の第４図Ａ、Ｂに示した第１の端末１からの送信デ
ータは第５図六の波形図に示されているようにスタート
ビットＳＴに続くＯ乃至８ビツトの転送データ８ａが供
給される。ここで９ａは端末内で発生させたデータサン
プリングクロックで転送データをラッチする。
ータは第５図六の波形図に示されているようにスタート
ビットＳＴに続くＯ乃至８ビツトの転送データ８ａが供
給される。ここで９ａは端末内で発生させたデータサン
プリングクロックで転送データをラッチする。
第４図Ｂのドライバ回路１ｂからは第５図Ａに示すよう
にドライバ回路１ｂの特性から歪んだデータが出力され
る。第２の端末２内からは第５図Ｂに示すような補正さ
れたデータ８ｂが出力される。なお、９ｂはサンプリン
グクロックを示し、第２の端末２内のドライバ回路２ｂ
によって出力データは第５図Ｂの波形１０ｂのように歪
んで出力される。以下、同様に第３乃至第５端末３，４
゜５からは第５図Ｃ，Ｄ、Ｈに示すデータ８ｃ、８ｄ、
８ｅが出力される。なお、第５図Ｃ，Ｄ、 Ｅの９ｃ、
９ｄ、９ｅは前記各データをサンプリングするサンプリ
ングクロックを示し、第３乃至第５端末３，４．５のド
ライバ回路３ｂ、 ４ｂ、 ５ｂからは第５図Ｃ，
Ｄ、Ｅに示すデータＩＯｃ。
にドライバ回路１ｂの特性から歪んだデータが出力され
る。第２の端末２内からは第５図Ｂに示すような補正さ
れたデータ８ｂが出力される。なお、９ｂはサンプリン
グクロックを示し、第２の端末２内のドライバ回路２ｂ
によって出力データは第５図Ｂの波形１０ｂのように歪
んで出力される。以下、同様に第３乃至第５端末３，４
゜５からは第５図Ｃ，Ｄ、Ｈに示すデータ８ｃ、８ｄ、
８ｅが出力される。なお、第５図Ｃ，Ｄ、 Ｅの９ｃ、
９ｄ、９ｅは前記各データをサンプリングするサンプリ
ングクロックを示し、第３乃至第５端末３，４．５のド
ライバ回路３ｂ、 ４ｂ、 ５ｂからは第５図Ｃ，
Ｄ、Ｅに示すデータＩＯｃ。
１０ｄ、ｉｏｅが出力され、第６の端末６のレシーバ回
路６ａの出力受信データ８ｆは第５図Ｆに示すように５
０％近い歪を発生している。第５図Ｆに示すサンプリン
グクロック１０ｆではＡ、Ｂ。
路６ａの出力受信データ８ｆは第５図Ｆに示すように５
０％近い歪を発生している。第５図Ｆに示すサンプリン
グクロック１０ｆではＡ、Ｂ。
Ｃ点に示すようにサンプリングクロックの量子化誤差が
加算されて正規のデータを取り込むことができなくなる
。第５図では波形歪を模式的に示したが、実際には端末
がエンドレス状に接続される数は３０台以上とかなり多
い数である。
加算されて正規のデータを取り込むことができなくなる
。第５図では波形歪を模式的に示したが、実際には端末
がエンドレス状に接続される数は３０台以上とかなり多
い数である。
本発明は、複数のレシーバ回路及びドライバ回路によっ
て生ずる波形歪の影響で生ずる量子化誤差を少なくする
ことで、接続される端末台数に制約のないデータ転送装
置を得ることを目的とする。
て生ずる波形歪の影響で生ずる量子化誤差を少なくする
ことで、接続される端末台数に制約のないデータ転送装
置を得ることを目的とする。
本発明のデータ転送装置はその一例が第１図に示されて
いるように複数のシリーズに接続された端末が回線を介
して調歩同期モードでデータ転送を行うデータ転送装置
において、データ受信時のスタートビットのエツジをト
リガポイントとして所定のボーレートでサンプリングを
開始し、データ幅のボーレート値の半分の値のカウント
値でサンプリングクロックを発生する同期サンプリング
カウンタ１７と、この同期サンプリングカウンタ１７で
ｖＪｗＪされ、１バイト中にデータ変化が生じたときリ
セットするバイトカウンタ１８と、このバイトカウンタ
１８のリセットで駆動されるゲート回路１６と、このゲ
ート回路１６の出力に接続された同期サンプリングカウ
ンタエフの出力で受信データをラッチするデータ生成回
路１９よりなるものである。
いるように複数のシリーズに接続された端末が回線を介
して調歩同期モードでデータ転送を行うデータ転送装置
において、データ受信時のスタートビットのエツジをト
リガポイントとして所定のボーレートでサンプリングを
開始し、データ幅のボーレート値の半分の値のカウント
値でサンプリングクロックを発生する同期サンプリング
カウンタ１７と、この同期サンプリングカウンタ１７で
ｖＪｗＪされ、１バイト中にデータ変化が生じたときリ
セットするバイトカウンタ１８と、このバイトカウンタ
１８のリセットで駆動されるゲート回路１６と、このゲ
ート回路１６の出力に接続された同期サンプリングカウ
ンタエフの出力で受信データをラッチするデータ生成回
路１９よりなるものである。
〔作 用］
本発明のデータ転送装置はデータ中のスタートビットの
立ち下がりエツジを検出し、このスタートビットエツジ
をトリガポイントとして、所定のボーレートでサンプリ
ングを開始し、データ幅のボーレート値の半分のカウン
ト値でデータをサンプリングするクロックを発生させる
と共に、ｌバイト中にデータ変化が生してストップビッ
トを生じたときリセットし、同期をとって行くことで端
末接続台数を増加させてもレシーバ回路で生ずる歪によ
る量子化誤差の影響が生じないデータ転送装置を得るよ
うにしたものである。
立ち下がりエツジを検出し、このスタートビットエツジ
をトリガポイントとして、所定のボーレートでサンプリ
ングを開始し、データ幅のボーレート値の半分のカウン
ト値でデータをサンプリングするクロックを発生させる
と共に、ｌバイト中にデータ変化が生してストップビッ
トを生じたときリセットし、同期をとって行くことで端
末接続台数を増加させてもレシーバ回路で生ずる歪によ
る量子化誤差の影響が生じないデータ転送装置を得るよ
うにしたものである。
以下、本発明のデータ転送装置を第１図乃至第３図につ
いて詳記する。
いて詳記する。
第１図は本発明のデータ転送装置の１台の端末機器を示
す系統図である。同図において、端末機器１１の入力端
子１２には前段の端末機器のドライバ回路からの補正さ
れ歪んだデータが供給される。入力端末１２はレシーバ
回路１４に接続され、レシーバ回路１４の出力端は同期
フリップフロップ回路１５の入力端に接続されている。
す系統図である。同図において、端末機器１１の入力端
子１２には前段の端末機器のドライバ回路からの補正さ
れ歪んだデータが供給される。入力端末１２はレシーバ
回路１４に接続され、レシーバ回路１４の出力端は同期
フリップフロップ回路１５の入力端に接続されている。
同期フリップフロップ回路１５のクロック端子にはクロ
ック発生回路１３からサンプリング用の同期クロックが
供給される。この同期クロック発生回路１３は１ビツト
のブーツ１１１ｇＴ内に１６．３２或いは６４個の同期
クロックが選択できるようになされている。同期フリッ
プフロップ回路１５のデータ出力はゲート回路Ｉ６の一
方の入力に接続されている。このゲート回路はアンドゲ
ートで構成され、他方の入力端子には後述するバイトカ
ウンタ１８の出力端が接続される。ゲート回路１６の出
力端は同期サンプリングカウンタ１７に接続され、この
同期サンプリングカウンタ１７のリセット端子には同期
フリップフロップ回路１５からのりセット信号が供給さ
れ、更にクロック発生回路１３からサンプリング用の同
期クロックがクロック端子に供給されている。同期サン
プリングカウンタ１９のカウント出力はデータ生成回路
１９に供給され、同期フリップフロップ回路工５から供
給されるデータをラッチする。同期サンプリングカウン
タ１９からのキャリーはバイトカウンタ１８に供給され
ると共に、クロック発生回路１３から同期クロックが供
給されている。バイトカウンタ１８の出力は前記したゲ
ート回路１６に戻される。データ生成回路１９の出力は
ドライバ回路２０と内部データ処理装置端子２２に供給
される。ドライバ回路２０の出力端は出力端子２１に接
続され、出力端子は次段の端末機器のレシーバ回路に接
続される。
ック発生回路１３からサンプリング用の同期クロックが
供給される。この同期クロック発生回路１３は１ビツト
のブーツ１１１ｇＴ内に１６．３２或いは６４個の同期
クロックが選択できるようになされている。同期フリッ
プフロップ回路１５のデータ出力はゲート回路Ｉ６の一
方の入力に接続されている。このゲート回路はアンドゲ
ートで構成され、他方の入力端子には後述するバイトカ
ウンタ１８の出力端が接続される。ゲート回路１６の出
力端は同期サンプリングカウンタ１７に接続され、この
同期サンプリングカウンタ１７のリセット端子には同期
フリップフロップ回路１５からのりセット信号が供給さ
れ、更にクロック発生回路１３からサンプリング用の同
期クロックがクロック端子に供給されている。同期サン
プリングカウンタ１９のカウント出力はデータ生成回路
１９に供給され、同期フリップフロップ回路工５から供
給されるデータをラッチする。同期サンプリングカウン
タ１９からのキャリーはバイトカウンタ１８に供給され
ると共に、クロック発生回路１３から同期クロックが供
給されている。バイトカウンタ１８の出力は前記したゲ
ート回路１６に戻される。データ生成回路１９の出力は
ドライバ回路２０と内部データ処理装置端子２２に供給
される。ドライバ回路２０の出力端は出力端子２１に接
続され、出力端子は次段の端末機器のレシーバ回路に接
続される。
上述の構成の端末機器の動作は第２図について説明する
。第２図に示すものは補正回路で、ドライバ回路等で発
生する歪の影響を除こうとするもので、まず、クロック
発生回路１３で第２図Ａに示すような例えば１ビツトデ
ータ幅Ｔ内で１６個のサンプリングが行えるクロック２
５を発生させ、同期フリップフロップ回路１５と同期サ
ンプリングカウンタエフに供給する。第２図Ｂは前段の
端末から出力されるデータであり、０〜７ビツトまでの
８ビツトのデータとこれらデータの先頭を示すスタート
ビットＳＴとパリティビットＰ及びストップビットＳＰ
の計１１ビットより構成され、スタートビットＳＴは必
ずマーク状態から立ち下がるようになされている。この
ようなスタートビットＳＴやデータを含むシリアルデジ
タルデータ２６を前段のドライバ回路に通して駆動する
と、このドライバ回路の温度特性等でシリアルデジタル
データ２６は第２図Ｃに示すシリアルデジタルデータ２
７のような歪を発生する。その結果、入力端子１２を介
してレシーバ回路１４に供給されるシリアルデジタルデ
ータ２７は第２図りに示すように１ビツトのデータ幅Ｔ
がＴ′のように小さくなったドライバ入力データ２８と
なる。このドライバ入力データ２８を同期フリップフロ
ップ回路１５に供給すると、同期フリップフロップ回路
１５にはクロック発生回路１３からの同期クロックに同
期し、スタートビットＳＴ、データＯ〜７バリテイビツ
トＰ、ストップビットＳＰの立ち下がり点で第２図Ｅに
示す立ち下がり検出パルス２９を発生する。この立ち下
がり検出パスル２９を検知すると同期フリップフロップ
回路１５は同期サンプリングカウンタ１７をリセットし
て同期サンプリングカウンタ１７は同期クロック２５の
カウントを開始する。本例では、１ビツトデータ輔Ｔ中
に１６個のクロックがカウント出来るので同期サンプリ
ングカウンタ１７はサンプリング用の同期クロック２５
を８個カウントした１ビツトデータ幅の真中位置で立ち
上がる第２図Ｆに示すデータサンプリングクロック３０
を発生し、このデータサンプリングクロック３０をデー
タ生成回路１９に供給する。データ生成回路１９では第
２区Ｇに示すデータサンプリングクロック３０の立ち上
がりでデータをラッチすることで、第２図Ｇに示す正規
データ波形（第２図Ｂ）とは半周期位相が遅れた補正の
なされた波形整形データ３１が得られる。この波形整形
データ３１をドライバ回路２０に供給すると、このドラ
イバ回路２０で同じように歪を発生して第２図【に示す
ように波形整形データ３１は波形３２のようになる。こ
の波形３２は出力端子２１を介して次段の端末機器のレ
シーバ回路に供給されて第２図Ｊのような矩形波３３と
なされ、次段の端末機器内でもレシーバ入力波形３３の
立ち下がりパルス３４を第２図Ｋによって検知し、立ち
下がりパルス３４から同期クロックをカウントし、第２
図りの示すサンプリングクロック３５を発生させて、こ
のサンプリングクロック３５の立ち七がりパルスで第２
図Ｍに示す波形整形データ（３６）を得ている。以下、
同様に各端末毎にデータの補正を行う。
。第２図に示すものは補正回路で、ドライバ回路等で発
生する歪の影響を除こうとするもので、まず、クロック
発生回路１３で第２図Ａに示すような例えば１ビツトデ
ータ幅Ｔ内で１６個のサンプリングが行えるクロック２
５を発生させ、同期フリップフロップ回路１５と同期サ
ンプリングカウンタエフに供給する。第２図Ｂは前段の
端末から出力されるデータであり、０〜７ビツトまでの
８ビツトのデータとこれらデータの先頭を示すスタート
ビットＳＴとパリティビットＰ及びストップビットＳＰ
の計１１ビットより構成され、スタートビットＳＴは必
ずマーク状態から立ち下がるようになされている。この
ようなスタートビットＳＴやデータを含むシリアルデジ
タルデータ２６を前段のドライバ回路に通して駆動する
と、このドライバ回路の温度特性等でシリアルデジタル
データ２６は第２図Ｃに示すシリアルデジタルデータ２
７のような歪を発生する。その結果、入力端子１２を介
してレシーバ回路１４に供給されるシリアルデジタルデ
ータ２７は第２図りに示すように１ビツトのデータ幅Ｔ
がＴ′のように小さくなったドライバ入力データ２８と
なる。このドライバ入力データ２８を同期フリップフロ
ップ回路１５に供給すると、同期フリップフロップ回路
１５にはクロック発生回路１３からの同期クロックに同
期し、スタートビットＳＴ、データＯ〜７バリテイビツ
トＰ、ストップビットＳＰの立ち下がり点で第２図Ｅに
示す立ち下がり検出パルス２９を発生する。この立ち下
がり検出パスル２９を検知すると同期フリップフロップ
回路１５は同期サンプリングカウンタ１７をリセットし
て同期サンプリングカウンタ１７は同期クロック２５の
カウントを開始する。本例では、１ビツトデータ輔Ｔ中
に１６個のクロックがカウント出来るので同期サンプリ
ングカウンタ１７はサンプリング用の同期クロック２５
を８個カウントした１ビツトデータ幅の真中位置で立ち
上がる第２図Ｆに示すデータサンプリングクロック３０
を発生し、このデータサンプリングクロック３０をデー
タ生成回路１９に供給する。データ生成回路１９では第
２区Ｇに示すデータサンプリングクロック３０の立ち上
がりでデータをラッチすることで、第２図Ｇに示す正規
データ波形（第２図Ｂ）とは半周期位相が遅れた補正の
なされた波形整形データ３１が得られる。この波形整形
データ３１をドライバ回路２０に供給すると、このドラ
イバ回路２０で同じように歪を発生して第２図【に示す
ように波形整形データ３１は波形３２のようになる。こ
の波形３２は出力端子２１を介して次段の端末機器のレ
シーバ回路に供給されて第２図Ｊのような矩形波３３と
なされ、次段の端末機器内でもレシーバ入力波形３３の
立ち下がりパルス３４を第２図Ｋによって検知し、立ち
下がりパルス３４から同期クロックをカウントし、第２
図りの示すサンプリングクロック３５を発生させて、こ
のサンプリングクロック３５の立ち七がりパルスで第２
図Ｍに示す波形整形データ（３６）を得ている。以下、
同様に各端末毎にデータの補正を行う。
このような構成によれば、端末機器をカスケードに接続
する台数が少ない場合は問題がないが、接続台数が３０
〜４０台と増加すると第２図Ｍに比較のために原波形の
正規データ幅を示したように、ドライバ回路の歪の影響
すな５わち量子化誤差が表れて、第２図Ｇに示すデータ
幅Ａ’、Ｂ’は正規データ幅Ａ、 Ｂに比べて長くなっ
たり短くなったりする問題が発生する。すなわち、第１
の端末機器内ではＡ＜Ａ’ 、ＢＩＢ’の関係にあり、
第２の端末機器内ではＡ＜Ａ’ ＜Ａ″、Ｂ＞Ｂ′〉Ｂ
″となり、端末機器をカスケードに多数接続すればする
程、このように一方の波形整形データ幅は正規データ幅
に比べて長くなって行き、他方の波形整形データ幅は正
規データ幅に比べて短くなって行く問題が発生する。
する台数が少ない場合は問題がないが、接続台数が３０
〜４０台と増加すると第２図Ｍに比較のために原波形の
正規データ幅を示したように、ドライバ回路の歪の影響
すな５わち量子化誤差が表れて、第２図Ｇに示すデータ
幅Ａ’、Ｂ’は正規データ幅Ａ、 Ｂに比べて長くなっ
たり短くなったりする問題が発生する。すなわち、第１
の端末機器内ではＡ＜Ａ’ 、ＢＩＢ’の関係にあり、
第２の端末機器内ではＡ＜Ａ’ ＜Ａ″、Ｂ＞Ｂ′〉Ｂ
″となり、端末機器をカスケードに多数接続すればする
程、このように一方の波形整形データ幅は正規データ幅
に比べて長くなって行き、他方の波形整形データ幅は正
規データ幅に比べて短くなって行く問題が発生する。
そこで、本例では各ビット毎にデータの補正を行わずに
転送されるデータ単位で上述の場合では８ビツトデータ
＋スタート・ストップビット＋パリティビットの計１１
ビット毎にデータ補正を行うようにした。この動作を第
１図及び第３図を用いて説明する。
転送されるデータ単位で上述の場合では８ビツトデータ
＋スタート・ストップビット＋パリティビットの計１１
ビット毎にデータ補正を行うようにした。この動作を第
１図及び第３図を用いて説明する。
第３図Ａは入力端子１２に入力される入力データ２６を
示し、マーク状態からスタート信号ＳＴヲ示ススペース
部分があり、その後に８ビツトのデータとパリティＰ、
ストップビットＳＰの計１１ビットで１バイト目が構成
され、２バイト目以下も同様に構成されている。第３図
Ｂに示すサンプリングクロック２５は同期フリップフロ
ップ回路１５に供給され、第２図のように各データビッ
トの立ち下がり点でｌビット毎にスタートエツジパルス
を検出するのでなく、マーク状態からスタートビットＳ
Ｔの立ち下がり点を検出したときのみスタートエツジパ
ルス２９ａを検出する。すなわち、１バイトデータ毎、
この場合は１１ビ・ント毎にスタートエツジパルス２９
ａを検出する。この検出パルスによって同期サンプリン
グカウンタ１７をリセットさせて、カウント開始状態と
することでクロック発生回路の転送ボーレートが×１６
であれば同期サンプリングカウンタ１７は１６進カウン
タであり、１ビツトデータ幅Ｔ内で１６個のサンプリン
グクロ・ンク２５を計数するが、このうち半分の８個を
計数したとき立ち上がる第３図りに示すデータラッチ用
のサンプリングクロック３０を出力する。このデータラ
ッチ用のサンプリングクロック３０はデータ生成回路１
９に供給されると共に、バイトカウンタ１８に第３図已
に示すカウントキャリー３７を出力する。バイトカウン
タ１８は１２進カウンタで構成され、クロック発生回路
１３から第３図Ｃに示すサンプリングクロック２５が供
給され、第３図Ｆ、 Ｇ、 Ｈ，１に示すように１２進
カウンタ１８を構成する第１乃至第４のフリッププロッ
プ回路のＱ、〜Ｑ４出力端子から２３．２２，２１．２
０の出力波形３８．３９，４０．４１が出力され、第３
図りに示すデータラッチ用サンプリングクロック３０の
第１発註では“ｏ ｏ ｏ ｏ ”第２見目では°“０
００１”以下第３〜第１１発目では００１０’” ”
ｏ。
示し、マーク状態からスタート信号ＳＴヲ示ススペース
部分があり、その後に８ビツトのデータとパリティＰ、
ストップビットＳＰの計１１ビットで１バイト目が構成
され、２バイト目以下も同様に構成されている。第３図
Ｂに示すサンプリングクロック２５は同期フリップフロ
ップ回路１５に供給され、第２図のように各データビッ
トの立ち下がり点でｌビット毎にスタートエツジパルス
を検出するのでなく、マーク状態からスタートビットＳ
Ｔの立ち下がり点を検出したときのみスタートエツジパ
ルス２９ａを検出する。すなわち、１バイトデータ毎、
この場合は１１ビ・ント毎にスタートエツジパルス２９
ａを検出する。この検出パルスによって同期サンプリン
グカウンタ１７をリセットさせて、カウント開始状態と
することでクロック発生回路の転送ボーレートが×１６
であれば同期サンプリングカウンタ１７は１６進カウン
タであり、１ビツトデータ幅Ｔ内で１６個のサンプリン
グクロ・ンク２５を計数するが、このうち半分の８個を
計数したとき立ち上がる第３図りに示すデータラッチ用
のサンプリングクロック３０を出力する。このデータラ
ッチ用のサンプリングクロック３０はデータ生成回路１
９に供給されると共に、バイトカウンタ１８に第３図已
に示すカウントキャリー３７を出力する。バイトカウン
タ１８は１２進カウンタで構成され、クロック発生回路
１３から第３図Ｃに示すサンプリングクロック２５が供
給され、第３図Ｆ、 Ｇ、 Ｈ，１に示すように１２進
カウンタ１８を構成する第１乃至第４のフリッププロッ
プ回路のＱ、〜Ｑ４出力端子から２３．２２，２１．２
０の出力波形３８．３９，４０．４１が出力され、第３
図りに示すデータラッチ用サンプリングクロック３０の
第１発註では“ｏ ｏ ｏ ｏ ”第２見目では°“０
００１”以下第３〜第１１発目では００１０’” ”
ｏ。
１１°゛０１００” “’０１０１” °“０１
１０ ＋＋ “０１１１ ”、“１０００” ”
１００１”カウンタ１８は第３図Ｊに示すクロック制
御信号４２をゲート回路に供給する。すなわちち、バイ
トカウンタ１８はストップビットＳＰを検知した段階で
カウント停止期間に入る。ゲート回路１６はアンド構成
であるため１２発発目ゲートを開くことになる。よって
同期フリップフロップ回路１５からデータ整形回路１９
に供給された第３図Ａのデータは第３図りのサンプリン
グクロック３０の立ち上がりパルスでラッチされ、１デ
一タ周期Ｔの半周期Ｔ／２ずれた位置で第３図にのよう
に新たなデータ３１を形成する。このように形成された
データ３１は第１図に示すドライバ回路２０で第３図り
の波形３２のように例えば立ち上がり部でなまり、歪を
発生し、次段の端末のレシーバ回路で第３図Ｍに示すよ
うな波形３３となる。すなわち、第１の端末機器で補正
された第３図Ｋに示す補正の威された波形３１のビット
周期ＴＡ ：Ｔｍ−１：１であるが、ドライバ回路２０
及びレシーバ回路１４の立ち上がり／立ち下がり特性で
の歪量αによって第３図Ｍのようなビット周期ＴＡ：Ｔ
ｍ ＝ｔ＋α：ｌ−αの関係となるが、再び第２の端
末で補正が成される。このように歪量αはＴ＾′ ：Ｔ
Ｂ′の比が６０１０以上ずれないようにドライバ回路２
０及びレシーバ回路１４の特性を整えかつバイト単位の
補正を施すようにすれば、各ビット毎に補正を加える場
合のようなサンプリング量子化誤差が重なって補正波形
幅が標準波形幅より大きくなったり小さくなったりする
問題が回避され、端末機器の接続台数を増加させても問
題の生じないデータ転送装置を得ることができる。
１０ ＋＋ “０１１１ ”、“１０００” ”
１００１”カウンタ１８は第３図Ｊに示すクロック制
御信号４２をゲート回路に供給する。すなわちち、バイ
トカウンタ１８はストップビットＳＰを検知した段階で
カウント停止期間に入る。ゲート回路１６はアンド構成
であるため１２発発目ゲートを開くことになる。よって
同期フリップフロップ回路１５からデータ整形回路１９
に供給された第３図Ａのデータは第３図りのサンプリン
グクロック３０の立ち上がりパルスでラッチされ、１デ
一タ周期Ｔの半周期Ｔ／２ずれた位置で第３図にのよう
に新たなデータ３１を形成する。このように形成された
データ３１は第１図に示すドライバ回路２０で第３図り
の波形３２のように例えば立ち上がり部でなまり、歪を
発生し、次段の端末のレシーバ回路で第３図Ｍに示すよ
うな波形３３となる。すなわち、第１の端末機器で補正
された第３図Ｋに示す補正の威された波形３１のビット
周期ＴＡ ：Ｔｍ−１：１であるが、ドライバ回路２０
及びレシーバ回路１４の立ち上がり／立ち下がり特性で
の歪量αによって第３図Ｍのようなビット周期ＴＡ：Ｔ
ｍ ＝ｔ＋α：ｌ−αの関係となるが、再び第２の端
末で補正が成される。このように歪量αはＴ＾′ ：Ｔ
Ｂ′の比が６０１０以上ずれないようにドライバ回路２
０及びレシーバ回路１４の特性を整えかつバイト単位の
補正を施すようにすれば、各ビット毎に補正を加える場
合のようなサンプリング量子化誤差が重なって補正波形
幅が標準波形幅より大きくなったり小さくなったりする
問題が回避され、端末機器の接続台数を増加させても問
題の生じないデータ転送装置を得ることができる。
〔発明の効果）
本発明のデータ転送装置によれば、端末機器を複数台シ
リーズ接続させてもドライバ回路やレシーバ回路内で生
ずる歪の影響を回避し得て、接続台数に制限のないデー
タ転送装置を得ることが出来る。
リーズ接続させてもドライバ回路やレシーバ回路内で生
ずる歪の影響を回避し得て、接続台数に制限のないデー
タ転送装置を得ることが出来る。
第１図は本発明のデータ転送装置の一実施例を示す系統
図、 第２図及び第３図は本発明のデータ転送装置の波形図、 第４図は従来のデータ転送装置の系統図、第５図は第４
図の波形図である。 １〜６・・・ 第１〜第６の端末、 終端、 端末機器、 レシーバ回路、 同期フリップフロップ回路、 ゲート回路、 同期サンプリングカウンタ、 バイトカウンタ、 データ生成回路、 ドライバ回路。
図、 第２図及び第３図は本発明のデータ転送装置の波形図、 第４図は従来のデータ転送装置の系統図、第５図は第４
図の波形図である。 １〜６・・・ 第１〜第６の端末、 終端、 端末機器、 レシーバ回路、 同期フリップフロップ回路、 ゲート回路、 同期サンプリングカウンタ、 バイトカウンタ、 データ生成回路、 ドライバ回路。
Claims (1)
- 【特許請求の範囲】 複数のシリーズ接続された端末が回線を介して調歩同期
モードでデータ転送を行うデータ転送装置において、 前記データ受信時のスタートビットのエッジをトリガポ
イントとして所定のボーレートでサンプリングを開始し
、該データ幅のボーレート値の半分の値のカウント値で
サンプリングクロックを発生する同期サンプリングカウ
ンタ（１７）と、前記同期サンプリングカウンタ（１７
）で制御され、１バイト中にデータ変化が生じたときリ
セットするバイトカウンタ（１８）と、 前記バイトカウンタ（１８）のリセットで駆動されるゲ
ート回路（１６）と、 前記ゲート回路（１６）の出力に接続された同期サンプ
リングカウンタ（１７）の出力で受信データをラッチす
るデータ生成回路（１９）とよりなることを特徴とする
データ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220431A JPH0385038A (ja) | 1989-08-29 | 1989-08-29 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220431A JPH0385038A (ja) | 1989-08-29 | 1989-08-29 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385038A true JPH0385038A (ja) | 1991-04-10 |
Family
ID=16751005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1220431A Pending JPH0385038A (ja) | 1989-08-29 | 1989-08-29 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776414B2 (en) | 2002-03-28 | 2010-08-17 | Hosokawa Yoko Co., Ltd. | Infusion container with multiple chambers |
| US8777922B2 (en) | 2006-03-31 | 2014-07-15 | Otsuka Pharmaceutical Factory, Inc. | Multi-chamber container |
-
1989
- 1989-08-29 JP JP1220431A patent/JPH0385038A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7776414B2 (en) | 2002-03-28 | 2010-08-17 | Hosokawa Yoko Co., Ltd. | Infusion container with multiple chambers |
| US8777922B2 (en) | 2006-03-31 | 2014-07-15 | Otsuka Pharmaceutical Factory, Inc. | Multi-chamber container |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| US6928569B2 (en) | Automatic output delay timing adjustment for programmable glitch filter | |
| JPH0385038A (ja) | データ転送装置 | |
| CN111211774B (zh) | 除弹跳电路 | |
| US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
| US4993051A (en) | Johnson counter circuit with invalid counter position detection and correction mechanism | |
| KR100949856B1 (ko) | 입력되는 직렬 배열 시퀀스의 레이트 검증 | |
| JP4001423B2 (ja) | 同符号耐力試験装置 | |
| JP2506407B2 (ja) | クロック同期式デ―タ伝送方式 | |
| JP3513399B2 (ja) | シリアルデータによるタイミング可変装置 | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JP4817539B2 (ja) | 信号検出装置、信号検出方法、信号伝送システム、及びコンピュータ読み取り可能なプログラム | |
| JP3341556B2 (ja) | シリアル／パラレル変換回路 | |
| JP3334466B2 (ja) | パラレル／シリアル変換回路 | |
| JPS61289741A (ja) | 連送保護回路 | |
| KR20050011760A (ko) | 지터 성분에 둔감한 고속 직렬 링크용 데이터 복원장치 및그 복원방법 | |
| EP0264064A2 (en) | Word synchronizer | |
| KR100199186B1 (ko) | 디지탈 초고주파 전송장치의 블럭 동기회로 | |
| JP2814978B2 (ja) | フレーム同期回路 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| US6668298B1 (en) | Shifting an input signal from a high-speed domain to a lower-speed domain | |
| JP2712304B2 (ja) | データ伝送方法，データ伝送装置，データ受信方法およびデータ受信装置 | |
| SU785868A2 (ru) | Устройство дл коррекции контрольного разр да счетчика | |
| JPH07112207B2 (ja) | バス・インターフェイス回路 |