JP3999496B2

JP3999496B2 - 撮像装置

Info

Publication number: JP3999496B2
Application number: JP2001344042A
Authority: JP
Inventors: 仁史橋本
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2001-11-09
Filing date: 2001-11-09
Publication date: 2007-10-31
Anticipated expiration: 2021-11-09
Also published as: JP2003153070A

Description

【０００１】
【発明の属する技術分野】
この発明は、アナログ信号処理回路とデジタル信号処理回路が混載されたＩＣを有する撮像装置に関する。
【０００２】
【従来の技術】
従来、アナログ信号処理回路とデジタル信号処理回路が混載されたＩＣを有する装置として、特開平８−１２５５３３号公報には、次に示すようなアナログデジタル変換制御装置について開示がなされている。すなわち、ＡＤ変換動作開始信号を受けてＡＤ変換動作を開始し、変換動作を終了すると変換動作終了信号を出力し、ＡＤ変換出力データを保持した状態で待機状態になるＡＤ変換回路と、該ＡＤ変換回路の動作を制御するためのリード信号を一定期間出力する機能及び前記ＡＤ変換回路のＡＤ変換出力データをデータバスを介して取り込む機能及びウェイト信号を受けてバスサイクルを停止制御する機能を有するマイコンと、前記ＡＤ変換回路と同一チップ上に形成され、前記マイコンから出力するリード信号を受けて前記ＡＤ変換動作開始信号を前記ＡＤ変換回路に出力すると共に、前記マイコンが前記リード信号を出力してからウェイトチェックを行う時点より先に前記ウェイト信号を前記マイコンに出力する機能、及び前記ＡＤ変換回路から変換動作終了信号を受けることにより前記ウェイト信号を解除すると共に、前記ＡＤ変換回路のＡＤ変換出力データを前記データバスへ出力する機能を有する制御回路とを具備することを特徴とするアナログデジタル変換制御装置が開示されている。
【０００３】
上記構成のように構成されたアナログデジタル変換制御装置においては、マイコンは、制御回路からのウェイト信号に基づいて、ＡＤ変換回路の変換動作中はバスサイクルを停止し、一時的に動作を停止した状態となるので、マイコンから発生する電源ノイズや、データバスの信号のオン／オフに伴うスイッチングノイズなどを低減することができ、特に10ビットを越えるような高精度のＡＤ変換回路を使用する場合でも、その精度が劣化することはないという特徴をもつものである。
【０００４】
【発明が解決しようとする課題】
ところで、上記公報開示の先行技術においては、ＡＤ変換動作中はマイコンの動作は停止するものの、ＡＤ変換動作中のアナログ処理とデジタル処理は同時的に進行しており、依然としてアナログ信号にデジタル信号が混入するという問題点がある。
【０００５】
本発明は、アナログ信号処理回路とデジタル信号処理回路とを有する撮像装置において生じる、上記先行技術と同様な問題点を解消するためになされたもので、アナログ信号処理とデジタル信号処理を時分割で行うことにより、アナログ信号にデジタルノイズが混入するのを防止するようにした撮像装置を提供することを目的とするものである。また、アナログ処理回路とデジタル回路が近接しているほど、相互の干渉が大きくなることに鑑み、本発明においては、アナログ信号処理回路とデジタル信号処理回路が混載されたＩＣを有する撮像装置において、上記のような構成を採用した撮像装置を提供することを目的とするものである。また、上記のような時分割処理を採用すると、どうしても同時並列処理する場合に比べて処理に時間がかかるので、高速の処理が要求される撮影条件においては、ノイズ抑制よりも高速処理を優先すべく、上記時分割処理を行わないようにした撮像装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、アナログ信号処理回路とデジタル信号処理回路が混載されたＩＣを有する撮像装置において、ＩＳＯ感度を切り替えるためのＩＳＯ感度切替手段と、該ＩＳＯ感度切替手段で切り替え設定されたＩＳＯ感度が所定の感度より高いときは、前記アナログ信号処理回路と前記デジタル信号処理回路を時分割で切り替え動作させるための第１の制御手段と、前記ＩＳＯ感度切替手段で切り替え設定されたＩＳＯ感度が所定の感度より低いときは、前記アナログ信号処理回路と前記デジタル信号処理回路の同時動作を許容する第２の制御手段とを有することを特徴とするものである。
【０００７】
一般に、ＩＳＯ感度が高いときは許容できるＳ／Ｎに対してマージンが少ないので、上記のようにアナログ信号処理回路とデジタル信号処理回路を時分割で動作させることにより、アナログ信号処理回路にデジタル信号によりノイズが混入することによるＳ／Ｎの低下を防止することができる。また、この場合はＩＳＯ感度が高いので高速シャッター速度が得られるから、上記時分割動作を行っても全体としての動作時間には問題は生じない。一方、ＩＳＯ感度が低いときは、許容できるＳ／Ｎに対してマージンが多いので、アナログ信号処理回路とデジタル信号処理回路の同時動作を許容し、高速処理を優先することにより、ＩＳＯ感度が低いことによりシャッタースピードが遅くなることによる時間の遅れをカバーすることができる。
【０００８】
請求項２に係る発明は、請求項１に係る撮像装置において、前記制御手段は、前記アナログ信号処理回路と前記デジタル信号処理回路への電源を交互にＯＮ／ＯＦＦする切替スイッチを有し、該切替スイッチを交互に時分割で切り替えることにより前記アナログ信号処理回路と前記デジタル信号処理回路を交互に時分割で動作させることを特徴とするものである。
【０００９】
請求項３に係る発明は、請求項１に係る撮像装置において、前記制御手段は、前記アナログ信号処理回路と前記デジタル信号処理回路へのクロック信号を交互にＯＮ／ＯＦＦする切替スイッチを有し、該切替スイッチを交互に時分割で切り替えることにより前記アナログ信号処理回路と前記デジタル信号処理回路を交互に時分割で動作させることを特徴とするものである。
【００１０】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係る撮像装置の第１の実施の形態の全体構成を示すブロック構成図である。図１において、１はレンズ鏡筒で、該レンズ鏡筒１内にはズームレンズ２とフォーカスレンズ３と絞り４とが設けられている。５は鏡筒１を介して得られた被写体像を映像信号に変換するＣＣＤ等の撮像素子、６は撮像素子５の映像信号からノイズ成分が除去された画像信号成分を抽出するＣＤＳ回路７及びＣＤＳ回路７の出力信号レベルを所定のゲイン値に調整するＡＧＣ回路８からなる撮像回路、９はＡ／Ｄ変換回路、10はＡ／Ｄ変換回路９からの出力信号を一時的に記憶するラインメモリ、11はＡ／Ｄ変換回路９からの直接の出力信号と、ラインメモリ10から読み出された信号とを切り替えて、後段の信号処理系へ出力する切替スイッチであり、この切替スイッチ11は、後述するＳ／Ｎを優先する例えば単写撮影モードと処理時間を優先する例えば連写撮影モードの選択設定に応じて、ＣＰＵを介して切り替え制御され、例えば単写撮影モード選択時には時分割処理のために、ラインメモリ側（ａ接点）に、連写撮影モード選択時には同時並行処理のため、Ａ／Ｄ変換回路側（ｂ接点）へ切り替え接続されるようになっている。
【００１１】
後段の信号処理系には、映像信号のホワイトバランス処理を行うホワイトバランス処理回路12，ホワイトバランス処理後の映像信号のγ補正等の信号処理を行う画像処理回路13，フラッシュメモリなどの着脱自在の記録用メモリ15へ記録する場合及び該メモリ15から再生する場合に用いる圧縮／伸張回路14，ＬＣＤ等の再生表示部17へビデオ信号を送出するために用いるＤ／Ａ変換回路16，露出を自動的に調整するための映像信号の積算値を生成するＡＥ処理回路18，映像信号より合焦位置調整用の信号を生成するＡＦ処理回路19が設けられている。
【００１２】
また、図１において、20は撮像素子５を駆動するための駆動信号を送出する撮像素子ドライバであり、21は各部へのタイミング信号を生成するタイミング発生回路、22はタイミング信号発生回路21からのタイミング信号を受け、ラインメモリ10を制御するメモリコントローラ23へメモリコントロール用の同期信号を出力する同期信号発生回路である。
【００１３】
そして、撮像回路６，Ａ／Ｄ変換回路９及び撮像素子ドライバ20でアナログ信号処理部101 を構成し、ホワイトバランス処理回路12，画像処理回路13，圧縮／伸張回路14，Ｄ／Ａ変換回路16，ＡＥ処理回路18及びＡＦ処理回路19でデジタル信号処理部102 を構成し、そして、このアナログ信号処理部101 及びデジタル信号処理部102 ，並びにラインメモリ10，切替スイッチ11，タイミング信号発生回路21，同期信号発生回路22，メモリコントローラ23は、一体的にアナログ・デジタル混在ＬＳＩ100 で構成されている。
【００１４】
また、この実施の形態に係る撮像装置においては、装置全体を統括して制御するＣＰＵ25を備えており、このＣＰＵ25に対しては、ＡＥ処理回路18のＡＥ処理に基づくゲイン調整（ＩＳＯ感度調整）を行うためのＡＧＣ回路８，タイミング信号発生回路21，同期信号発生回路22，ホワイトバランス処理回路12，ＡＥ演算を行うためのＡＥ処理回路18，ＡＦ演算を行うためのＡＦ処理回路19が接続されている。また、ＣＰＵ25には、ＡＥ処理回路18のＡＥ処理結果に基づいて絞り４を駆動する第１モータ駆動回路26，ＡＦ処理回路19のＡＦ処理結果に基づいてフォーカスレンズ３を駆動する第２モータ駆動回路27，ズームレンズ２を駆動する第３モータ駆動回路28がそれぞれ接続されている。
【００１５】
更に、ＣＰＵ25には、ストロボ発光器29の発光を制御するスイッチング回路30が接続されており、またメニューボタンやレリーズスイッチ、各種モード設定スイッチなどをもつ操作スイッチ31，及びＡＦ（自動焦点）動作を含む全ての回路の統括制御するための制御プログラム等を記憶したＥＥＰＲＯＭ32が接続されている。
【００１６】
また33は、ＣＰＵ25を始め各部へ電力を供給する電池で、アナログ・デジタル混在ＬＳＩ100 のアナログ信号処理部101 とデジタル信号処理部102 へは電源スイッチ34を介して接続されており、該電源スイッチ34は例えば操作スイッチ31の１コマ単写撮影モード、連写撮影モードの選択設定により、ＣＰＵ25を介してＯＮ／ＯＦＦ制御されるようになっている。すなわち、例えば単写撮影モード選択時には、時分割処理をするために、アナログ信号処理部101 とデジタル信号処理部102 へ、水平駆動信号ＨＤの１／２周期毎に交互に電源をＯＮ／ＯＦＦするように電源スイッチ34を制御し、一方連写撮影モード選択時には、同時並行処理するために、アナログ信号処理部101 とデジタル信号処理部102 へ電源を常時接続するように電源スイッチ34を制御する。なお、電池33はアナログ・デジタル混在ＬＳＩ100 のその他の回路部分やストロボ発光部29等にも接続されている。
【００１７】
次に、第１の実施の形態の動作を、図２に示すタイミングチャートに基づいて説明する。この実施の形態の基本動作は、例えば、単写撮影モード選択時などで時分割処理を行うときには、水平駆動信号ＨＤの１周期中に、アナログ信号処理部101 とデジタル信号処理部102 とを時分割的に交互に動作させ、アナログ信号にデジタルノイズの混入を防止するようにするものである。したがって、時分割処理期間における水平駆動信号（同期信号）ＨＤのＨレベル期間とＬレベル期間（ブランキング期間）は同一に設定されている。すなわち、図２に示すように、撮像素子５への水平駆動信号ＨＤがＨレベル時には、ＣＤＳ回路７，ＡＧＣ回路８，Ａ／Ｄ変換回路９及び撮像素子ドライバ20を含むアナログ信号処理部101 への電源をＯＮとし、ホワイトバランス処理回路12，画像処理回路13，圧縮／伸張回路14，Ｄ／Ａ変換回路16，ＡＥ処理回路18，ＡＦ処理回路19を含むデジタル信号処理部102 への電源をＯＦＦとすると共に、切替スイッチ11をａ側へ切り替える。そして、撮像素子５から映像信号を読み出し、撮像回路６で処理を行いＡ／Ｄ変換回路９でＡ／Ｄ変換して、ラインメモリ10に１ライン分のデータを書き込む処理を行う。
【００１８】
その後、水平駆動信号ＨＤのＬレベル時、すなわち水平ブランキング期間には、電源スイッチ34を切り替えてアナログ信号処理部101 への電源をＯＦＦとし、デジタル信号処理部102 への電源をＯＮとし、ラインメモリ10より１ライン分のデータを読み出し、後段のデジタル信号処理部102 での処理を行わせる。
【００１９】
一方、連写撮影モード選択時などで従来と同様に同時並行処理を実行する場合は、アナログ信号処理部101 とデジタル信号処理部102 へ電池33から電力を継続的に供給するように、電源スイッチ34を接続すると共に、切替スイッチ11をｂ側へ切り替え接続して、Ａ／Ｄ変換回路９からの出力信号を直接デジタル信号処理部102 へ入力するようにして、通常の同時並行処理を行わせる。
【００２０】
これにより、本実施の形態においては、切替スイッチ11と電源スイッチ34の切替え操作により、アナログ信号処理部101 とデジタル信号処理部102 の時分割処理動作と同時並行処理動作を、Ｓ／Ｎ優先か処理時間優先かに応じて切り替えて実行させることができ、時分割処理時にはアナログ信号へのデジタルノイズの混入を有効に阻止することができる。
【００２１】
次に、第２の実施の形態について説明する。この実施の形態は、図３に示すように、第１の実施の形態における電源切替スイッチ34を省いて、水平駆動信号ＨＤの１／２周期毎にアナログ信号処理部とデジタル信号処理部への電源を交互に切り替えるようには構成せず、いずれの信号処理部へも同時に継続して電力を供給するように構成し、その代わりに、時分割処理時にはアナログ信号処理部とデジタル信号処理部へのタイミング信号発生回路21からのクロック信号の供給のＯＮ／ＯＦＦを、水平駆動信号ＨＤの１／２周期毎に交互に時分割的に制御するように構成するものである。その他の構成は、図１に示した第１の実施の形態と同様である。なお、本実施の形態においても、時分割処理時には水平駆動信号のＨレベル期間とＬレベル期間（ブランキング期間）は同一に設定されている。
【００２２】
次に、図４に示すタイミングチャートに基づいて第２の実施の形態の動作について説明する。Ｓ／Ｎを優先する時分割処理時には、切替スイッチ11をａ側へ切り替えると共に、水平駆動信号ＨＤがＨレベルのときには、撮像素子への水平駆動信号（Ｈクロック）、ＣＤＳ回路７へのＣＤＳパルス及びＡ／Ｄ変換用ＡＤクロックを、タイミング信号発生回路21より供給し、デジタル信号処理部102 へのデジタル信号処理クロック（Ｄクロック）の供給は停止する。これにより、撮像素子からの映像信号は撮像回路６で処理され、Ａ／Ｄ変換されてラインメモリ10に１ライン分のデータが書き込まれる。
【００２３】
一方、水平駆動信号ＨＤがＬレベルとなる水平ブランキング期間は、Ｈクロック、ＣＤＳパルス、及びＡＤクロックのタイミング信号発生回路21よりの供給を停止し、デジタル信号処理部102 へのＤクロックの供給を行う。これにより、ラインメモリ10から１ライン分のデータが読み出され、後段のデジタル信号処理部102 での処理が行われる。これにより、アナログ信号へのデジタルノイズの混入を防止することができる。
【００２４】
次に、この実施の形態において、アナログ信号処理部とデジタル信号処理部の時分割処理を行わない従来と同様の処理時間優先の同時並行処理態様を、図５に示すタイミングチャートに基づいて説明する。アナログ信号処理部101 とデジタル信号処理部102 の時分割処理を行わない場合は、図３における切替スイッチ11をｂ側に切り替えて、Ａ／Ｄ変換回路９からの出力を直接デジタル信号処理系へ入力させ、ラインメモリ10を休止状態にする。そして、水平駆動信号ＨＤのＨレベルの期間には、Ｈクロック、ＣＤＳパルス及びＡＤクロックをタイミング信号発生回路21より供給し、またデジタル信号処理部へのＤクロックは常時供給するように構成して、アナログ信号処理部101 とデジタル信号処理部102 の信号処理動作を並行して行うようにする。なお、この同時並行処理の場合は、水平駆動信号ＨＤのＬレベルとなるブランキング期間は、通常の短い期間となる。
【００２５】
次に、上記第１及び第２の実施の形態において、アナログ信号処理とデジタル信号処理の時分割処理又は同時並行処理を選択的に行わせる本発明に関連する具体的な第１の参照例について説明する。まず、第１の参照例として、１コマ撮影を行う単写撮影モード（静止画撮影モード）と連続して複数枚の撮影を行う連写撮影モードの切り替え設定により、時分割処理と同時並行処理とを切り替える態様について説明する。
【００２６】
この参照例の場合は、撮像装置に単写撮影モードと連写撮影モードを備えていて、操作スイッチ31によりモード設定を行うことにより、ＣＰＵ25を介して切替スイッチ11及び電源スイッチ34の制御、あるいは切替スイッチ11とタイミング信号発生回路21の制御により、単写撮影モード設定時にはアナログ信号処理とデジタル信号処理とを時分割で行い、連写撮影モード設定時には、アナログ信号処理とデジタル信号処理とを同時に並行処理を行わせるものである。
【００２７】
次に、この単写撮影モード及び連写撮影モード設定時の処理動作を、図６の（Ａ），（Ｂ）に示すタイミングチャートに基づいて説明する。図６の（Ａ），（Ｂ）において、ＶＤは垂直駆動信号（同期信号）で、信号の立ち下がりから次の立ち下がりまでが１周期となる。図示例では最初の１周期が露光期間、次が第１フィールド（ＯＤＤ）期間、その次が第２フィールド（ＥＶＥＮ）期間となっている。ＳＵＢはＳＵＢパルス（電荷を基板側へ排出するパルス）で、このパルス発生の終了後、露光期間における電荷の蓄積が開始するようになっている。ＳＨＵＴはシャッタ開閉動作を示し、ＳＵＢパルス停止から、シャッタの開状態から閉状態の中間までの期間が露光時間となる。ＨＤは水平駆動信号である。
【００２８】
単写撮影モード設定時には、図６の（Ａ）に示すように、アナログ信号処理とデジタル信号処理の時分割処理を行うため、垂直駆動信号ＶＤの第１及び第２フィールド期間は、他の期間の垂直駆動信号の周期の２倍となっており、また上記第１及び第２フィールド期間中の水平駆動信号ＨＤのブランキング期間はＨレベル期間と同じになり、この期間の水平駆動信号の周期は他の期間の２倍になっている。
【００２９】
一方、連写撮影モード設定時には、図６の（Ｂ）に示すように、アナログ信号処理とデジタル信号処理の時分割処理を行わず、同時並行処理を行わせるため、全期間に亘って垂直駆動信号ＶＤ及び水平駆動信号の周期は、短い同一間隔である。なお、連写撮影モード時においては、垂直駆動信号ＶＤには、第１及び第２フィールド期間の信号読み出し期間の後の１フィールド期間を、シヤッタの閉状態から開状態への戻りを待つための休止期間として設けている。
【００３０】
このように、単写撮影モード及び連写撮影モード時において、アナログ信号処理とデジタル信号処理の時分割処理又は同時並行処理を選択的に適用することにより、単写撮影モード時には、ノイズに弱いアナログ信号にデジタル信号のノイズの混入を防止することができると共に、連写撮影モード時においては高速性を損なうことなく連写動作を行わせることができる。
【００３１】
次に、アナログ信号処理とデジタル信号処理の時分割処理又は同時並行処理を選択的に行わせる本発明に関連する第２の参照例について説明する。この第２の参照例は、ＡＥ演算処理及びＡＦ演算処理を行うための映像信号を読み出す期間、デジタル信号処理の動作を停止させ、一方、デジタル信号処理時には映像信号の読み出しを停止させ、それぞれ時分割で処理を行わせるように構成するものである。このうちＡＦ動作に注目した時分割処理動作を、図７に示すタイミングチャートに基づいて説明する。
【００３２】
図７において、ＶＤは垂直駆動信号で、レリーズスイッチをＯＮとした後、ＡＦ演算処理用の映像信号（ＡＦデータ１，ＡＦデータ２，・・・・・）の読み出しフレーム期間は、時分割処理のため他の期間の周期の２倍に設定されている。フォーカスレンズ３の駆動用の第２モータ駆動回路27からの駆動パルスは、ＡＦ演算用の映像信号の各読み出しフレーム期間の最初の部分に出力され、フォーカス位置の設定までＡＦ演算処理のため複数回のフォーカスレンズの駆動を行って、その都度ＡＦ演算用の映像信号を読み出す。なお、ＡＦデータ１は最初にフォーカスレンズ３が駆動されていない状態で読み出された映像信号に基づくデータであり、ＡＦデータ２はフォーカスレンズが駆動されて最初に読み出された映像信号に基づくデータである。なお、図７のデータにおいてスルーと表示しているデータは、ＬＣＤ表示用のスルー画データである。
【００３３】
ＳＵＢパルスは、各フレーム期間における露光時間が等しくなるように送出されている。すなわち、ＡＦデータ読み出し期間は、垂直駆動信号ＶＤの周期が長くなっているため、ＳＵＢパルス発生期間は長くなっている。水平駆動信号ＨＤは、垂直駆動信号ＶＤと同様に、ＡＦデータ読み出しのためのフレーム期間では、時分割処理のため水平ブランキング期間をＨクロックの正の期間と同じになるようにして、Ｈクロックの周期を長くしている。なお、ここではＡＦ処理についてのみ説明したが、ＡＥ処理の場合も、そのＡＥ処理用の映像信号の読み出し期間は、時分割処理のためデジタル信号処理を停止させるように構成する。このように構成することにより、露光量演算又はオートフォーカス演算のための映像信号にデジタル信号によるノイズが混入することがなく、正確な露光及びオートフォーカスを行うことができる。
【００３４】
次に、本発明の上記第１及び第２の実施の形態において、アナログ信号処理とデジタル信号処理の時分割処理と同時並行処理を選択的に行わせる具体例について説明する。この本発明に係る具体例は、ＩＳＯ感度をＡＧＣ回路８に設定する際に、標準感度か標準より高い感度かによって、時分割処理か通常の同時並行処理を選択的に行わせるものであり、図８のフローチャートに基づいて、その動作を説明する。
【００３５】
まず、レリーズスイッチの１段目を操作することにより時分割モードを設定し、ＡＥ処理とＡＦ処理のための映像信号の読み出しアナログ信号処理とＡＥ及びＡＦデジタル演算処理とを時分割で実行し、ＡＥ，ＡＦ処理後、時分割モードを解除する。次いで、レリーズスイッチの第２段目の操作を行い、その際ＡＧＣ回路８に設定されているＩＳＯ感度が最低標準の100 であるか否かの判定が行われ、標準の100 であれば、そのまま撮影が実行される。一方、設定ＩＳＯ感度が100 より大きい場合には、ノイズを上げさせないため、アナログ信号処理とデジタル信号処理とを時分割で行う時分割モードを設定して撮影を行い、撮影後、時分割モードを解除する。
【００３６】
このように、ＩＳＯ感度が高く設定される場合に時分割処理を行わせることにより、アナログ信号処理部にデジタル信号によるノイズが混入することによるＳ／Ｎの低下を防止することができ、一方ＩＳＯ感度が低いときは、同時並行処理を行わせ高速処理を優先させ、シヤッタスピードが遅いことによる時間の遅れを低減させることができる。なお、上記説明では、ＩＳＯ感度が一番低い100 を基準として時分割処理を行うか否かを設定するようにしたものを示したが、任意のＩＳＯ感度を基準にして、これより高いか低いかにより時分割処理を選択するか否かを設定するようにしてもよいのは勿論である。
【００３７】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、ＩＳＯ感度が高いときに時分割処理を行わせるようにしているので、アナログ信号処理系にデジタル信号によるノイズが混入することによるＳ／Ｎの低下を防止すると共に、高速シャッタ速度が得られるので時分割動作しても全体としての動作時間には問題は生じない。一方、ＩＳＯ感度が低いときは、同時並行処理を行わせ高速処理を優先させるようにしているので、ＩＳＯ感度が低いことによるシャッタ速度が遅くなることによる時間の遅れをカバーすることができる。
【図面の簡単な説明】
【図１】本発明に係る撮像装置の第１の実施の形態を示すブロック構成図である。
【図２】図１に示した第１の実施の形態の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施の形態を示すブロック構成図である。
【図４】図３に示した第２の実施の形態の動作を説明するためのタイミングチャートである。
【図５】図３に示した実施の形態において同時並行処理を行わせる場合の動作を示すタイミングチャートである。
【図６】本発明に係る時分割処理を、単写撮影モードと連写撮影モードの切り替え動作に適用した、本発明に関連する第１の参照例の動作を説明するためのタイミングチャートである。
【図７】本発明に係る時分割処理を、ＡＦ処理動作に適用した、本発明に関連する第２の参照例の動作を説明するためのタイミングチャートである。
【図８】本発明に係る時分割処理を、ＩＳＯ感度をＡＧＣ回路へ設定する際に適用した撮像装置の動作を説明するためのフローチャートである。
【符号の説明】
１レンズ鏡筒
２ズームレンズ
３フォーカスレンズ
４絞り
５撮像素子
６撮像回路
７ＣＤＳ回路
８ＡＧＣ回路
９Ａ／Ｄ変換回路
10 ラインメモリ
11 切替スイッチ
12 ＷＢ処理回路
13 画像処理回路
14 圧縮／伸張回路
15 記録用メモリ
16 Ｄ／Ａ変換回路
17 ＬＣＤ再生表示部
18 ＡＥ処理回路
19 ＡＦ処理回路
20 撮像素子ドライバ
21 タイミング信号発生回路
22 同期信号発生回路
23 メモリコントローラ
25 ＣＰＵ
26 第１モータ駆動回路
27 第２モータ駆動回路
28 第３モータ駆動回路
29 ストロボ発光部
30 スイッチング回路
31 操作スイッチ
32 ＥＥＰＲＯＭ
33 電池
34 電源スイッチ
100 アナログ・デジタルＬＳＩ
101 アナログ信号処理部
102 デジタル信号処理部

Claims

アナログ信号処理回路とデジタル信号処理回路が混載されたＩＣを有する撮像装置において、ＩＳＯ感度を切り替えるためのＩＳＯ感度切替手段と、該ＩＳＯ感度切替手段で切り替え設定されたＩＳＯ感度が所定の感度より高いときは、前記アナログ信号処理回路と前記デジタル信号処理回路を時分割で切り替え動作させるための第１の制御手段と、前記ＩＳＯ感度切替手段で切り替え設定されたＩＳＯ感度が所定の感度より低いときは、前記アナログ信号処理回路と前記デジタル信号処理回路の同時動作を許容する第２の制御手段とを有することを特徴とする撮像装置。
前記制御手段は、前記アナログ信号処理回路と前記デジタル信号処理回路への電源を交互にＯＮ／ＯＦＦする切替スイッチを有し、該切替スイッチを交互に時分割で切り替えることにより前記アナログ信号処理回路と前記デジタル信号処理回路を交互に時分割で動作させることを特徴とする請求項１に係る撮像装置。
前記制御手段は、前記アナログ信号処理回路と前記デジタル信号処理回路へのクロック信号を交互にＯＮ／ＯＦＦする切替スイッチを有し、該切替スイッチを交互に時分割で切り替えることにより前記アナログ信号処理回路と前記デジタル信号処理回路を交互に時分割で動作させることを特徴とする請求項１に係る撮像装置。