JP3978817B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3978817B2 JP3978817B2 JP19224397A JP19224397A JP3978817B2 JP 3978817 B2 JP3978817 B2 JP 3978817B2 JP 19224397 A JP19224397 A JP 19224397A JP 19224397 A JP19224397 A JP 19224397A JP 3978817 B2 JP3978817 B2 JP 3978817B2
- Authority
- JP
- Japan
- Prior art keywords
- flow rate
- film
- silicon nitride
- dielectric film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に容量素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
容量素子は誘電体に両側に１対の電極を有し、電荷を蓄積および放出する素子であり、半導体装置における基本的な素子として広く用いられている。例えばＡ−Ｄコンバータなどにおいては、大容量で高耐圧性の容量素子を必要としている。また、半導体装置の縮小化に伴い、容量素子の占有面積も縮小化する必要がある。このような状況から、容量素子に用いられる誘電体膜としては、比誘電率が高く、かつ高耐圧性であることが好ましい。
【０００３】
図５は、上記の容量素子を有する従来例の半導体装置の断面図である。ＬＯＣＯＳ法などにより形成された素子分離絶縁膜２０により分離された領域のシリコン基板１０中に、導電性不純物の拡散層である下部電極１１が形成されており、その上層に例えば酸化シリコンの層間絶縁膜２１が形成されている。層間絶縁膜２１には下部電極１１に達する開口部が２つ形成されており、一方の開口部においては、例えば窒化シリコンより形成されている誘電体膜２２を挟んでその上層に例えばポリシリコンからなる上部電極３０が形成されている。また、他方の開口部においては、下部電極１１に接続する取り出し電極３１が形成されている。下部電極１１と上部電極３０とその間の誘電体膜２２とから容量素子を構成している。
【０００４】
上記のような容量素子の誘電体膜として、減圧化学的気相成長法により形成した窒化シリコン薄膜を用いる場合、窒化シリコン薄膜中の窒素とシリコンの組成比率が容量素子の特性に大きな影響を与えることが知られている。この膜の組成比率は、成膜条件に大きく依存する。一般に、減圧ＣＶＤ法で窒化シリコン薄膜を形成する場合には、その原料ガスとして、NH3 とSiH2Cl2 が用いられれる。上記の窒化シリコン薄膜中の窒素とシリコンの組成比率を変えるには、上記原料ガスの流量比（NH3 流量／SiH2Cl2 流量）、または成膜基板温度を変化させることで実現できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の窒化シリコン薄膜において、窒素の組成比率を低くすると、比誘電率は大きくなるので容量を大きくすることができるが、同時に電気的ストレスに対する耐性が劣化し、絶縁破壊が生じやすくなってくるので、素子の信頼性が低下するという問題がある。
【０００６】
また、絶縁破壊の発生が抑制され、電気的ストレスに対する耐性が高く、信頼性が高い容量素子を形成するためには、窒化シリコン薄膜の組成比率として窒素の組成比率を高める必要が生じるが、この場合、比誘電率が低下してしまうので、容量が小さくなってしまう問題がある。また、窒素の組成比率を高めた窒化シリコン薄膜を形成するためには、成膜基板温度を下げるか、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を大きくすることで実現できる。しかし、これは窒化シリコン膜の成膜速度を低下させる方向であり、生産性が著しく低下してしまうという問題が発生する。
【０００７】
本発明は上記の問題点に鑑みてなされたものであり、従って、本発明は、素子の信頼性に優れ、比誘電率を確保して容量を大きくでき、生産性を低下させずに形成できる誘電体膜を有する容量素子を有する半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、容量素子を備えた半導体装置の製造方法であって、前記容量素子の形成工程にあっては、基板に第１電極を形成する工程と、前記第１電極の上層に、窒素とシリコンの組成比率の異なる窒化シリコンの積層体を有する誘電体膜を形成する工程と、前記誘電体膜の上層に第２電極を形成する工程とを有し、前記誘電体膜を形成する工程が、炉内に複数の前記基板を原料ガスの供給口側から排気口側へ順に並べて、原料ガスとして NH 3 と SiH 2 Cl 2 を用いて成膜するバッチ式の減圧化学的気相成長装置を用い、炉内における原料ガスの濃度勾配による反応速度の低下を相殺するように、前記炉内における前記基板の温度に温度勾配を設定し、前記 NH 3 と SiH 2 Cl 2 の流量をともに変更して流量比を異ならせ、同時に前記炉内の真空度を変えて、前記装置内で連続して、かつ前記温度勾配の設定を変えることなく、前記窒素とシリコンの組成比率の異なる窒化シリコンの積層体を形成する工程を含む。
【００１２】
上記の本発明の半導体装置の製造方法は、基板に第１電極を形成し、次に第１電極の上層に膜質の異なる窒化シリコンの積層体を有する誘電体膜を形成する。次に、誘電体膜の上層に第２電極を形成する。これにより、第１電極と第２電極で誘電体膜を挟んだ容量素子を形成することができる。
【００１３】
上記の本発明の半導体装置の製造方法によれば、例えば、成膜速度が速く、比誘電率が大きく容量を大きくすることができるシリコンの組成比率の高い窒化シリコン層と、電気的ストレスに対する耐性が高く、信頼性が高い窒素の組成比率の高い窒化シリコン層とを積層させて誘電体膜を形成することにより、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い誘電体膜を有する容量素子を形成することができる。窒素の組成比率の高い窒化シリコン層は成膜速度が遅くなるが、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させないで形成できる。
【００１５】
また、同一装置内で連続して前記膜質の異なる窒化シリコンの積層体を形成することにより、装置を変えることによる工程上のロスを省いて膜質の異なる窒化シリコンの積層体を有する誘電体膜を形成することができ、生産性を向上することができる。
【００１６】
また、NH 3 と SiH 2 Cl 2 の流量比を異ならせることにより、減圧化学的気相成長法を用いて窒素とシリコンの組成比率の異なる層の積層体を形成することができる。 NH 3 とSiH2Cl2を原料ガスとし、（NH3流量／SiH2Cl2流量）を小さくすることで窒素の組成比率の低い窒化シリコン層を、（NH3流量／SiH2Cl2流量）を大きくすることで窒素の組成比率の高い窒化シリコン層を堆積させ、積層させて形成できる。
【００１７】
上記の本発明の半導体装置の製造方法は、前記窒化シリコンの積層体を形成する工程において前記NH 3 と SiH 2 Cl 2 の各原料ガスの流量をともに変更して前記流量比を異ならせる。
また、前記窒化シリコンの積層体を形成する工程において前記流量比を異ならせるときに同時に前記炉内の真空度を変える。
窒化シリコンの積層体の形成を行う炉内の各部においては、窒化シリコン膜の成膜速度を揃えるために場所ごとに異なる成膜基板温度を設定し、成膜基板の温度勾配を設定している。この温度勾配は原料ガスの流量比を変えることにより最適な設定からずれてしまうために、成膜基板の温度勾配を設定し直す必要が生じるが、温度条件変更後の成膜基板の温度の追従性が悪く、温度が安定するまで大幅な工程時間の増加が必要となる。しかし、各原料ガスの流量をともに変更して流量比を異ならせ、さらに、炉内の真空度を変えることにより、最初に設定した温度勾配を設定し直すことなく、窒化シリコン膜の成長速度の炉内均一性を維持したまま、窒化シリコンの積層体を形成でき、工程時間の短縮およびコスト削減が可能となる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照して説明する。
【００１９】
第１実施形態
図１は、本実施形態の半導体装置の断面図である。例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜２０により分離された領域のシリコン基板１０中に、導電性不純物の拡散層である下部電極１１が形成されており、その上層に例えば酸化シリコンの層間絶縁膜２１が形成されている。層間絶縁膜２１には下部電極１１に達する開口部が２つ形成されており、一方の開口部においては、窒化シリコンより形成されている誘電体膜２２を挟んでその上層に例えばポリシリコンからなる上部電極３０が形成されている。また、他方の開口部においては、下部電極１１に接続する取り出し電極３１が形成されている。下部電極１１と上部電極３０とその間の誘電体膜２２とから容量素子を構成している。
【００２０】
上記の誘電体膜２２は、膜質の異なる窒化シリコンの積層体を有し、例えば窒素とシリコンの組成比率の異なる層の積層体であり、窒素の組成比率の低い窒化シリコン層２２ａと、窒素の組成比率の高い窒化シリコン層２２ｂとの積層体である。このように、成膜速度が速く、比誘電率が大きく容量を大きくすることができる窒素の組成比率の低い窒化シリコン層２２ａと、電気的ストレスに対する耐性が高く、信頼性が高い窒素の組成比率の高い窒化シリコン層２２ｂとの積層体を誘電体膜２２とすることにより、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い窒化シリコンの積層体を誘電体膜とすることができ、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させないで形成することができる。この場合、窒素の組成比率の低い窒化シリコン層２２ａと窒素の組成比率の高い窒化シリコン層２２ｂの上下関係は入れ替えることもできる。
【００２１】
上記の構造の半導体装置の製造方法について、以下に説明する。まず、図２（ａ）に示すように、シリコン半導体基板１０に、例えばＬＯＣＯＳ法により酸化シリコンからなる素子分離絶縁膜２０を形成する。次に、導電性不純物をイオン注入して、下部電極１１を形成する。次に、例えば化学的気相成長（Chemical Vapor Deposition ；ＣＶＤ）法により酸化シリコンを堆積させ、層間絶縁膜を形成し、フォトリソグラフィー工程によりパターニングして、下部電極１１に達する２つの開口部を形成する。一方の開口部は誘電体膜と上部電極を積層させて容量素子構成とするための開口部であり、容量形成に寄与する面積であって、広いほど容量を大きくすることができるので、できるだけ広く開口することが好ましい。他方の開口部は下部電極に接続する取り出し電極を形成するための開口部であり、取り出し電極が接続できる程度の大きさで十分である。
【００２２】
次に、図２（ｂ）に示すように、例えば、窒素の供給源としてNH3 を、シリコンの供給源としてSiH2Cl2 を用い、基板温度を７６０℃、ガス圧力を５０Ｐａ、SiH2Cl2 流量を５０ＳＣＣＭ、NH3 流量を２００〜１０００ＳＣＣＭとした減圧ＣＶＤ法により、窒素の組成比率の低い窒化シリコン層２２ａと、窒素の組成比率の高い窒化シリコン層２２ｂとを積層させ、２つの開口部を被覆して全面に誘電体膜２２を形成する。誘電体膜２２の近傍の拡大図を図２（ｃ）に示す。この誘電体膜２２の形成においては、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を４〜２０の範囲で変えて、（NH3 流量／SiH2Cl2 流量）を小さくすることで窒素の組成比率の低い窒化シリコン層２２ａを、（NH3 流量／SiH2Cl2 流量）を大きくすることで窒素の組成比率の高い窒化シリコン層２２ｂを堆積させる。ＣＶＤ工程の途中でガス流量比を変えて窒素の組成比率を制御することにより、同一ＣＶＤ装置内で連続的に形成、積層させることができる。
【００２３】
上記の誘電体膜２２の形成においては、原料ガスの流量比を変えて窒化シリコン膜中の窒素の組成比率の高低を制御する代わりに、成膜基板温度を変えることで、窒素の組成比率の高い窒化シリコン層２２ａと低い窒化シリコン層２２ｂとを連続的に形成することもできる。この場合、温度条件変更後の成膜基板の温度が安定するまでの工程時間が必要である。
【００２４】
次に、上部電極を形成するほうの開口部近傍の誘電体膜２２を残してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、下部電極の取り出し口の誘電体膜２２を除去する。次に、誘電体膜２２を被覆して全面に、例えば導電性不純物を含有するポリシリコンを堆積させ、フォトリソグラフィー工程により上部電極３０、下部電極の取り出し電極３１をそれぞれ形成し、図１に示す半導体装置に至る。これにより、下部電極１１と上部電極３０の間に、窒素の組成比率の低い窒化シリコン層２２ａと、窒素の組成比率の高い窒化シリコン層２２ｂとの積層体である誘電体膜２２を有する容量素子を有する半導体装置を形成することができる。
【００２５】
上記の誘電体膜２２の形成工程において、バッチ炉式成膜装置により形成する場合の装置の模式図を図３に示す。炉内に誘電体膜２２を形成する基板が、原料ガスの供給口側Ｓから排気口側Ｅへ順に並べられる。原料ガスは、排気口側Ｅに近づくにつれて、誘電体膜２２の形成により消費されて、その濃度が次第に低下していき、反応速度が低下していく。そこで、形成する膜厚の炉内における均一性を確保するために、原料ガスの濃度勾配による反応速度の低下を相殺するように、成膜基板温度に温度勾配を設定し、反応速度を炉内で均一化し、形成する膜厚の均一化を図る。例えば、図３においては、供給口側Ｓから排気口側Ｅへ並べられた基板を大きく３つの領域Ａ、Ｂ、Ｃに分け、それぞれの領域の基板の温度がｔA ＜ｔB ＜ｔC となるように設定する。このときの最適な温度勾配は、ガス流量や真空度などの他の要因によって決定される。従って、本実施形態において、炉内ガス圧力を５０Ｐａとして一定とし、原料ガスの流量比を変えて窒化シリコン膜中の窒素の組成比率の高低を制御する際には、原料ガスの流量比を変える前後において最適な成膜基板の温度勾配が変わってしまうので、原料ガスの流量比を変えるときに温度勾配を最適値に設定し直すことが必要である。以下、「温度の設定」は装置の入力値ではなく、成膜基板温度そのものの設定を意味する。
【００２６】
実施例
上記のようにして形成した誘電体膜２２およびそれを有する容量素子について、窒化シリコン膜を形成する原料ガスの流量を、SiH2Cl2 流量は５０ＳＣＣＭで固定し、NH3 流量を２００〜１０００ＳＣＣＭと変えて、ガス流量比（NH3 流量／SiH2Cl2 流量）を４〜２０の範囲で変えたときの、容量特性および生産性への影響を調べた結果について、図４に示す。
【００２７】
図４（ａ）は、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して累積故障確率５０％時のＱBD値の相対値をプロットした図である。累積故障確率５０％時のＱBD値とは、経時絶縁破壊（Time Dependent Dielectric Breakdown ；ＴＤＤＢ）試験において、容量素子に徐々に電荷を注入していき、誘電体膜の絶縁が破壊されたときの電気容量値であって、容量素子の累積故障確率が５０％となったときの値を示している。この値が高いほど絶縁破壊が発生しにくく、電気的ストレスに対する耐性が高く、信頼性が高い容量素子となり、逆にこの値が低いほど信頼性は低くなる。原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を高くすると窒化シリコン膜中の窒素の組成比率が高くなり、信頼性が高い容量素子となる。
【００２８】
図４（ｂ）は、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して比誘電率の相対値をプロットした図である。比誘電率が高いほど容量を大きくすることができる。原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を低くすると窒化シリコン膜中の窒素の組成比率が低くなり、容量が大きい容量素子となる。
【００２９】
図４（ｃ）は、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して成膜速度の相対値をプロットした図である。成膜速度が速いほど生産性を高めることができる。原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を低くすると窒化シリコン膜中の窒素の組成比率が低くなり、成膜速度が速くなる。
【００３０】
上記のように、本実施形態の半導体装置の製造方法によれば、窒化シリコンの誘電体膜の形成工程において、その原料ガスの流量比を成膜途中で変えることなどにより、上記のように窒素の組成比の高い窒化シリコン膜と低い窒化シリコン膜とを連続的に形成して積層させ、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い窒化シリコンの積層体を誘電体膜とする容量素子を形成することができる。窒素の組成比率の高い窒化シリコン層は成膜速度が遅くなるが、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させないで形成できる。
【００３１】
第２実施形態
本実施形態にかかる半導体装置は、第１実施形態の半導体装置と実質的に同一である。ただし、その製造方法において、バッチ炉式成膜装置により誘電体膜２２を形成するときに、３つの領域Ａ、Ｂ、Ｃの各成膜基板に対して設定される温度勾配（ｔA ＜ｔB ＜ｔC ）の最適値が原料ガスの流量比を変える前後において変化しないように、２種類以上の原料ガスの各原料ガスの流量をともに変更して流量比を異ならせるか、あるいは、原料ガスの流量比を変更するときに同時に炉内の真空度を変える。
【００３２】
３つの領域Ａ、Ｂ、Ｃの各成膜基板に対して設定される温度勾配（ｔA ＜ｔB ＜ｔC ）の設定値を変えないで、例えば前記実施例のように、SiH2Cl2 流量を固定し、NH3 流量を変える場合、窒化シリコン膜の成長速度は炉内で不均一となり、供給口側Ｓ、あるいは排気口側Ｅで厚くなったりするが、SiH2Cl2 流量およびNH3 流量をともに変化させて原料ガスの流量比を変えること、あるいは、炉内の圧力（真空度）を変えることにより温度勾配の最適値からのずれを相殺でき、温度勾配の最適値が変化しないので、原料ガスの流量比を変えるときに温度勾配を最適値に設定し直す必要なく、炉内の各部における窒化シリコン膜の成長速度の均一性を維持して、窒素の組成比率の異なる窒化シリコン膜の積層体を形成することができる。これにより、温度条件変更後の成膜基板の温度の追従性が悪く、温度が安定するまで大幅な工程時間の増加が必要となっている成膜基板の設定温度の変更が不必要となり、工程時間の短縮およびコスト削減が可能となる。
【００３３】
本実施形態の半導体装置の製造方法によれば、窒化シリコンの誘電体膜の形成工程において、その原料ガスの流量比を成膜途中で変えることなどにより、上記のように窒素の組成比の高い窒化シリコン膜と低い窒化シリコン膜とを連続的に形成して積層させ、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い窒化シリコンの積層体を誘電体膜とする容量素子を形成することができる。窒素の組成比率の高い窒化シリコン層は成膜速度が遅くなるが、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させず、さらに、成膜温度についてバッチ炉内の温度勾配を設定し直す必要がなくなるので、成膜基板の設定温度の変更が不必要となり、工程時間の短縮およびコスト削減が可能である。
【００３４】
本発明は、上記の実施形態に限定されない。例えば、誘電体膜は窒素の組成比率の高い窒化シリコン膜と低い窒化シリコン膜の積層体としているが、３層以上の積層体とすることもできる。窒素の組成比率の高い窒化シリコン膜と低い窒化シリコン膜の上下関係はどちらでもよい。膜質を変えるためには、原料ガス流量比を制御して変える他に、成膜基板温度を制御することによってもよい。原料ガスとしては、SiH2Cl2 およびおよびNH3 に限定するものではなく、その他の様々な原料ガスを使用できる。また、上部電極および下部電極は１層構造でも、２層以上の構成でもよい。また、その他、本発明の要旨を逸脱しない範囲で、種々の変更を行うことができる。
【００３５】
【発明の効果】
本発明の半導体装置の製造方法によれば、素子の信頼性に優れ、比誘電率を確保して容量を大きくできる誘電体膜を有する容量素子を有する半導体装置を、生産性を低下させずに製造することができる。
【図面の簡単な説明】
【図１】図１は本発明の半導体装置の断面図である。
【図２】図２は本発明の半導体装置の製造方法の製造工程を示す断面図であり、（ａ）は層間絶縁膜に開口部を形成する工程まで、（ｂ）は誘電体膜の形成工程までを示し、（ｃ）は（ｂ）の誘電体膜近傍の拡大図である。
【図３】図３はバッチ炉式成膜装置の模式図である。
【図４】図４はガス流量比（NH3 流量／SiH2Cl2 流量）の容量特性および生産性への影響を調べた結果を示す図であり、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して（ａ）累積故障確率５０％時のＱBD値の相対値をプロットした図、（ｂ）比誘電率の相対値をプロットした図、（ｃ）成膜速度の相対値をプロットした図である。
【図５】図５は従来例の半導体装置の断面図である。
【符号の説明】
１０…半導体基板、１１…下部電極、２０…素子分離絶縁膜、２１…層間絶縁膜、２２、２２ａ、２２ｂ…誘電体膜、３０…上部電極、３１…取り出し電極、Ｓ…原料ガス供給口、Ｅ…原料ガス排気口。
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に容量素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
容量素子は誘電体に両側に１対の電極を有し、電荷を蓄積および放出する素子であり、半導体装置における基本的な素子として広く用いられている。例えばＡ−Ｄコンバータなどにおいては、大容量で高耐圧性の容量素子を必要としている。また、半導体装置の縮小化に伴い、容量素子の占有面積も縮小化する必要がある。このような状況から、容量素子に用いられる誘電体膜としては、比誘電率が高く、かつ高耐圧性であることが好ましい。
【０００３】
図５は、上記の容量素子を有する従来例の半導体装置の断面図である。ＬＯＣＯＳ法などにより形成された素子分離絶縁膜２０により分離された領域のシリコン基板１０中に、導電性不純物の拡散層である下部電極１１が形成されており、その上層に例えば酸化シリコンの層間絶縁膜２１が形成されている。層間絶縁膜２１には下部電極１１に達する開口部が２つ形成されており、一方の開口部においては、例えば窒化シリコンより形成されている誘電体膜２２を挟んでその上層に例えばポリシリコンからなる上部電極３０が形成されている。また、他方の開口部においては、下部電極１１に接続する取り出し電極３１が形成されている。下部電極１１と上部電極３０とその間の誘電体膜２２とから容量素子を構成している。
【０００４】
上記のような容量素子の誘電体膜として、減圧化学的気相成長法により形成した窒化シリコン薄膜を用いる場合、窒化シリコン薄膜中の窒素とシリコンの組成比率が容量素子の特性に大きな影響を与えることが知られている。この膜の組成比率は、成膜条件に大きく依存する。一般に、減圧ＣＶＤ法で窒化シリコン薄膜を形成する場合には、その原料ガスとして、NH3 とSiH2Cl2 が用いられれる。上記の窒化シリコン薄膜中の窒素とシリコンの組成比率を変えるには、上記原料ガスの流量比（NH3 流量／SiH2Cl2 流量）、または成膜基板温度を変化させることで実現できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の窒化シリコン薄膜において、窒素の組成比率を低くすると、比誘電率は大きくなるので容量を大きくすることができるが、同時に電気的ストレスに対する耐性が劣化し、絶縁破壊が生じやすくなってくるので、素子の信頼性が低下するという問題がある。
【０００６】
また、絶縁破壊の発生が抑制され、電気的ストレスに対する耐性が高く、信頼性が高い容量素子を形成するためには、窒化シリコン薄膜の組成比率として窒素の組成比率を高める必要が生じるが、この場合、比誘電率が低下してしまうので、容量が小さくなってしまう問題がある。また、窒素の組成比率を高めた窒化シリコン薄膜を形成するためには、成膜基板温度を下げるか、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を大きくすることで実現できる。しかし、これは窒化シリコン膜の成膜速度を低下させる方向であり、生産性が著しく低下してしまうという問題が発生する。
【０００７】
本発明は上記の問題点に鑑みてなされたものであり、従って、本発明は、素子の信頼性に優れ、比誘電率を確保して容量を大きくでき、生産性を低下させずに形成できる誘電体膜を有する容量素子を有する半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、容量素子を備えた半導体装置の製造方法であって、前記容量素子の形成工程にあっては、基板に第１電極を形成する工程と、前記第１電極の上層に、窒素とシリコンの組成比率の異なる窒化シリコンの積層体を有する誘電体膜を形成する工程と、前記誘電体膜の上層に第２電極を形成する工程とを有し、前記誘電体膜を形成する工程が、炉内に複数の前記基板を原料ガスの供給口側から排気口側へ順に並べて、原料ガスとして NH 3 と SiH 2 Cl 2 を用いて成膜するバッチ式の減圧化学的気相成長装置を用い、炉内における原料ガスの濃度勾配による反応速度の低下を相殺するように、前記炉内における前記基板の温度に温度勾配を設定し、前記 NH 3 と SiH 2 Cl 2 の流量をともに変更して流量比を異ならせ、同時に前記炉内の真空度を変えて、前記装置内で連続して、かつ前記温度勾配の設定を変えることなく、前記窒素とシリコンの組成比率の異なる窒化シリコンの積層体を形成する工程を含む。
【００１２】
上記の本発明の半導体装置の製造方法は、基板に第１電極を形成し、次に第１電極の上層に膜質の異なる窒化シリコンの積層体を有する誘電体膜を形成する。次に、誘電体膜の上層に第２電極を形成する。これにより、第１電極と第２電極で誘電体膜を挟んだ容量素子を形成することができる。
【００１３】
上記の本発明の半導体装置の製造方法によれば、例えば、成膜速度が速く、比誘電率が大きく容量を大きくすることができるシリコンの組成比率の高い窒化シリコン層と、電気的ストレスに対する耐性が高く、信頼性が高い窒素の組成比率の高い窒化シリコン層とを積層させて誘電体膜を形成することにより、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い誘電体膜を有する容量素子を形成することができる。窒素の組成比率の高い窒化シリコン層は成膜速度が遅くなるが、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させないで形成できる。
【００１５】
また、同一装置内で連続して前記膜質の異なる窒化シリコンの積層体を形成することにより、装置を変えることによる工程上のロスを省いて膜質の異なる窒化シリコンの積層体を有する誘電体膜を形成することができ、生産性を向上することができる。
【００１６】
また、NH 3 と SiH 2 Cl 2 の流量比を異ならせることにより、減圧化学的気相成長法を用いて窒素とシリコンの組成比率の異なる層の積層体を形成することができる。 NH 3 とSiH2Cl2を原料ガスとし、（NH3流量／SiH2Cl2流量）を小さくすることで窒素の組成比率の低い窒化シリコン層を、（NH3流量／SiH2Cl2流量）を大きくすることで窒素の組成比率の高い窒化シリコン層を堆積させ、積層させて形成できる。
【００１７】
上記の本発明の半導体装置の製造方法は、前記窒化シリコンの積層体を形成する工程において前記NH 3 と SiH 2 Cl 2 の各原料ガスの流量をともに変更して前記流量比を異ならせる。
また、前記窒化シリコンの積層体を形成する工程において前記流量比を異ならせるときに同時に前記炉内の真空度を変える。
窒化シリコンの積層体の形成を行う炉内の各部においては、窒化シリコン膜の成膜速度を揃えるために場所ごとに異なる成膜基板温度を設定し、成膜基板の温度勾配を設定している。この温度勾配は原料ガスの流量比を変えることにより最適な設定からずれてしまうために、成膜基板の温度勾配を設定し直す必要が生じるが、温度条件変更後の成膜基板の温度の追従性が悪く、温度が安定するまで大幅な工程時間の増加が必要となる。しかし、各原料ガスの流量をともに変更して流量比を異ならせ、さらに、炉内の真空度を変えることにより、最初に設定した温度勾配を設定し直すことなく、窒化シリコン膜の成長速度の炉内均一性を維持したまま、窒化シリコンの積層体を形成でき、工程時間の短縮およびコスト削減が可能となる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照して説明する。
【００１９】
第１実施形態
図１は、本実施形態の半導体装置の断面図である。例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜２０により分離された領域のシリコン基板１０中に、導電性不純物の拡散層である下部電極１１が形成されており、その上層に例えば酸化シリコンの層間絶縁膜２１が形成されている。層間絶縁膜２１には下部電極１１に達する開口部が２つ形成されており、一方の開口部においては、窒化シリコンより形成されている誘電体膜２２を挟んでその上層に例えばポリシリコンからなる上部電極３０が形成されている。また、他方の開口部においては、下部電極１１に接続する取り出し電極３１が形成されている。下部電極１１と上部電極３０とその間の誘電体膜２２とから容量素子を構成している。
【００２０】
上記の誘電体膜２２は、膜質の異なる窒化シリコンの積層体を有し、例えば窒素とシリコンの組成比率の異なる層の積層体であり、窒素の組成比率の低い窒化シリコン層２２ａと、窒素の組成比率の高い窒化シリコン層２２ｂとの積層体である。このように、成膜速度が速く、比誘電率が大きく容量を大きくすることができる窒素の組成比率の低い窒化シリコン層２２ａと、電気的ストレスに対する耐性が高く、信頼性が高い窒素の組成比率の高い窒化シリコン層２２ｂとの積層体を誘電体膜２２とすることにより、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い窒化シリコンの積層体を誘電体膜とすることができ、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させないで形成することができる。この場合、窒素の組成比率の低い窒化シリコン層２２ａと窒素の組成比率の高い窒化シリコン層２２ｂの上下関係は入れ替えることもできる。
【００２１】
上記の構造の半導体装置の製造方法について、以下に説明する。まず、図２（ａ）に示すように、シリコン半導体基板１０に、例えばＬＯＣＯＳ法により酸化シリコンからなる素子分離絶縁膜２０を形成する。次に、導電性不純物をイオン注入して、下部電極１１を形成する。次に、例えば化学的気相成長（Chemical Vapor Deposition ；ＣＶＤ）法により酸化シリコンを堆積させ、層間絶縁膜を形成し、フォトリソグラフィー工程によりパターニングして、下部電極１１に達する２つの開口部を形成する。一方の開口部は誘電体膜と上部電極を積層させて容量素子構成とするための開口部であり、容量形成に寄与する面積であって、広いほど容量を大きくすることができるので、できるだけ広く開口することが好ましい。他方の開口部は下部電極に接続する取り出し電極を形成するための開口部であり、取り出し電極が接続できる程度の大きさで十分である。
【００２２】
次に、図２（ｂ）に示すように、例えば、窒素の供給源としてNH3 を、シリコンの供給源としてSiH2Cl2 を用い、基板温度を７６０℃、ガス圧力を５０Ｐａ、SiH2Cl2 流量を５０ＳＣＣＭ、NH3 流量を２００〜１０００ＳＣＣＭとした減圧ＣＶＤ法により、窒素の組成比率の低い窒化シリコン層２２ａと、窒素の組成比率の高い窒化シリコン層２２ｂとを積層させ、２つの開口部を被覆して全面に誘電体膜２２を形成する。誘電体膜２２の近傍の拡大図を図２（ｃ）に示す。この誘電体膜２２の形成においては、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を４〜２０の範囲で変えて、（NH3 流量／SiH2Cl2 流量）を小さくすることで窒素の組成比率の低い窒化シリコン層２２ａを、（NH3 流量／SiH2Cl2 流量）を大きくすることで窒素の組成比率の高い窒化シリコン層２２ｂを堆積させる。ＣＶＤ工程の途中でガス流量比を変えて窒素の組成比率を制御することにより、同一ＣＶＤ装置内で連続的に形成、積層させることができる。
【００２３】
上記の誘電体膜２２の形成においては、原料ガスの流量比を変えて窒化シリコン膜中の窒素の組成比率の高低を制御する代わりに、成膜基板温度を変えることで、窒素の組成比率の高い窒化シリコン層２２ａと低い窒化シリコン層２２ｂとを連続的に形成することもできる。この場合、温度条件変更後の成膜基板の温度が安定するまでの工程時間が必要である。
【００２４】
次に、上部電極を形成するほうの開口部近傍の誘電体膜２２を残してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、下部電極の取り出し口の誘電体膜２２を除去する。次に、誘電体膜２２を被覆して全面に、例えば導電性不純物を含有するポリシリコンを堆積させ、フォトリソグラフィー工程により上部電極３０、下部電極の取り出し電極３１をそれぞれ形成し、図１に示す半導体装置に至る。これにより、下部電極１１と上部電極３０の間に、窒素の組成比率の低い窒化シリコン層２２ａと、窒素の組成比率の高い窒化シリコン層２２ｂとの積層体である誘電体膜２２を有する容量素子を有する半導体装置を形成することができる。
【００２５】
上記の誘電体膜２２の形成工程において、バッチ炉式成膜装置により形成する場合の装置の模式図を図３に示す。炉内に誘電体膜２２を形成する基板が、原料ガスの供給口側Ｓから排気口側Ｅへ順に並べられる。原料ガスは、排気口側Ｅに近づくにつれて、誘電体膜２２の形成により消費されて、その濃度が次第に低下していき、反応速度が低下していく。そこで、形成する膜厚の炉内における均一性を確保するために、原料ガスの濃度勾配による反応速度の低下を相殺するように、成膜基板温度に温度勾配を設定し、反応速度を炉内で均一化し、形成する膜厚の均一化を図る。例えば、図３においては、供給口側Ｓから排気口側Ｅへ並べられた基板を大きく３つの領域Ａ、Ｂ、Ｃに分け、それぞれの領域の基板の温度がｔA ＜ｔB ＜ｔC となるように設定する。このときの最適な温度勾配は、ガス流量や真空度などの他の要因によって決定される。従って、本実施形態において、炉内ガス圧力を５０Ｐａとして一定とし、原料ガスの流量比を変えて窒化シリコン膜中の窒素の組成比率の高低を制御する際には、原料ガスの流量比を変える前後において最適な成膜基板の温度勾配が変わってしまうので、原料ガスの流量比を変えるときに温度勾配を最適値に設定し直すことが必要である。以下、「温度の設定」は装置の入力値ではなく、成膜基板温度そのものの設定を意味する。
【００２６】
実施例
上記のようにして形成した誘電体膜２２およびそれを有する容量素子について、窒化シリコン膜を形成する原料ガスの流量を、SiH2Cl2 流量は５０ＳＣＣＭで固定し、NH3 流量を２００〜１０００ＳＣＣＭと変えて、ガス流量比（NH3 流量／SiH2Cl2 流量）を４〜２０の範囲で変えたときの、容量特性および生産性への影響を調べた結果について、図４に示す。
【００２７】
図４（ａ）は、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して累積故障確率５０％時のＱBD値の相対値をプロットした図である。累積故障確率５０％時のＱBD値とは、経時絶縁破壊（Time Dependent Dielectric Breakdown ；ＴＤＤＢ）試験において、容量素子に徐々に電荷を注入していき、誘電体膜の絶縁が破壊されたときの電気容量値であって、容量素子の累積故障確率が５０％となったときの値を示している。この値が高いほど絶縁破壊が発生しにくく、電気的ストレスに対する耐性が高く、信頼性が高い容量素子となり、逆にこの値が低いほど信頼性は低くなる。原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を高くすると窒化シリコン膜中の窒素の組成比率が高くなり、信頼性が高い容量素子となる。
【００２８】
図４（ｂ）は、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して比誘電率の相対値をプロットした図である。比誘電率が高いほど容量を大きくすることができる。原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を低くすると窒化シリコン膜中の窒素の組成比率が低くなり、容量が大きい容量素子となる。
【００２９】
図４（ｃ）は、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して成膜速度の相対値をプロットした図である。成膜速度が速いほど生産性を高めることができる。原料ガスの流量比（NH3 流量／SiH2Cl2 流量）を低くすると窒化シリコン膜中の窒素の組成比率が低くなり、成膜速度が速くなる。
【００３０】
上記のように、本実施形態の半導体装置の製造方法によれば、窒化シリコンの誘電体膜の形成工程において、その原料ガスの流量比を成膜途中で変えることなどにより、上記のように窒素の組成比の高い窒化シリコン膜と低い窒化シリコン膜とを連続的に形成して積層させ、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い窒化シリコンの積層体を誘電体膜とする容量素子を形成することができる。窒素の組成比率の高い窒化シリコン層は成膜速度が遅くなるが、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させないで形成できる。
【００３１】
第２実施形態
本実施形態にかかる半導体装置は、第１実施形態の半導体装置と実質的に同一である。ただし、その製造方法において、バッチ炉式成膜装置により誘電体膜２２を形成するときに、３つの領域Ａ、Ｂ、Ｃの各成膜基板に対して設定される温度勾配（ｔA ＜ｔB ＜ｔC ）の最適値が原料ガスの流量比を変える前後において変化しないように、２種類以上の原料ガスの各原料ガスの流量をともに変更して流量比を異ならせるか、あるいは、原料ガスの流量比を変更するときに同時に炉内の真空度を変える。
【００３２】
３つの領域Ａ、Ｂ、Ｃの各成膜基板に対して設定される温度勾配（ｔA ＜ｔB ＜ｔC ）の設定値を変えないで、例えば前記実施例のように、SiH2Cl2 流量を固定し、NH3 流量を変える場合、窒化シリコン膜の成長速度は炉内で不均一となり、供給口側Ｓ、あるいは排気口側Ｅで厚くなったりするが、SiH2Cl2 流量およびNH3 流量をともに変化させて原料ガスの流量比を変えること、あるいは、炉内の圧力（真空度）を変えることにより温度勾配の最適値からのずれを相殺でき、温度勾配の最適値が変化しないので、原料ガスの流量比を変えるときに温度勾配を最適値に設定し直す必要なく、炉内の各部における窒化シリコン膜の成長速度の均一性を維持して、窒素の組成比率の異なる窒化シリコン膜の積層体を形成することができる。これにより、温度条件変更後の成膜基板の温度の追従性が悪く、温度が安定するまで大幅な工程時間の増加が必要となっている成膜基板の設定温度の変更が不必要となり、工程時間の短縮およびコスト削減が可能となる。
【００３３】
本実施形態の半導体装置の製造方法によれば、窒化シリコンの誘電体膜の形成工程において、その原料ガスの流量比を成膜途中で変えることなどにより、上記のように窒素の組成比の高い窒化シリコン膜と低い窒化シリコン膜とを連続的に形成して積層させ、比誘電率を確保して容量を大きくでき、さらに電気的ストレスに対する耐性が高く、信頼性が高い窒化シリコンの積層体を誘電体膜とする容量素子を形成することができる。窒素の組成比率の高い窒化シリコン層は成膜速度が遅くなるが、誘電体膜の一部についてのみ窒素の組成比率を高くするので、生産性を低下させず、さらに、成膜温度についてバッチ炉内の温度勾配を設定し直す必要がなくなるので、成膜基板の設定温度の変更が不必要となり、工程時間の短縮およびコスト削減が可能である。
【００３４】
本発明は、上記の実施形態に限定されない。例えば、誘電体膜は窒素の組成比率の高い窒化シリコン膜と低い窒化シリコン膜の積層体としているが、３層以上の積層体とすることもできる。窒素の組成比率の高い窒化シリコン膜と低い窒化シリコン膜の上下関係はどちらでもよい。膜質を変えるためには、原料ガス流量比を制御して変える他に、成膜基板温度を制御することによってもよい。原料ガスとしては、SiH2Cl2 およびおよびNH3 に限定するものではなく、その他の様々な原料ガスを使用できる。また、上部電極および下部電極は１層構造でも、２層以上の構成でもよい。また、その他、本発明の要旨を逸脱しない範囲で、種々の変更を行うことができる。
【００３５】
【発明の効果】
本発明の半導体装置の製造方法によれば、素子の信頼性に優れ、比誘電率を確保して容量を大きくできる誘電体膜を有する容量素子を有する半導体装置を、生産性を低下させずに製造することができる。
【図面の簡単な説明】
【図１】図１は本発明の半導体装置の断面図である。
【図２】図２は本発明の半導体装置の製造方法の製造工程を示す断面図であり、（ａ）は層間絶縁膜に開口部を形成する工程まで、（ｂ）は誘電体膜の形成工程までを示し、（ｃ）は（ｂ）の誘電体膜近傍の拡大図である。
【図３】図３はバッチ炉式成膜装置の模式図である。
【図４】図４はガス流量比（NH3 流量／SiH2Cl2 流量）の容量特性および生産性への影響を調べた結果を示す図であり、原料ガスの流量比（NH3 流量／SiH2Cl2 流量）に対して（ａ）累積故障確率５０％時のＱBD値の相対値をプロットした図、（ｂ）比誘電率の相対値をプロットした図、（ｃ）成膜速度の相対値をプロットした図である。
【図５】図５は従来例の半導体装置の断面図である。
【符号の説明】
１０…半導体基板、１１…下部電極、２０…素子分離絶縁膜、２１…層間絶縁膜、２２、２２ａ、２２ｂ…誘電体膜、３０…上部電極、３１…取り出し電極、Ｓ…原料ガス供給口、Ｅ…原料ガス排気口。
Claims (1)
- 容量素子を備えた半導体装置の製造方法であって、前記容量素子の形成工程にあっては、
基板に第１電極を形成する工程と、
前記第１電極の上層に、窒素とシリコンの組成比率の異なる窒化シリコンの積層体を有する誘電体膜を形成する工程と、
前記誘電体膜の上層に第２電極を形成する工程と
を有し、
前記誘電体膜を形成する工程が、炉内に複数の前記基板を原料ガスの供給口側から排気口側へ順に並べて、原料ガスとして NH 3 と SiH 2 Cl 2 を用いて成膜するバッチ式の減圧化学的気相成長装置を用い、炉内における原料ガスの濃度勾配による反応速度の低下を相殺するように、前記炉内における前記基板の温度に温度勾配を設定し、前記 NH 3 と SiH 2 Cl 2 の流量をともに変更して流量比を異ならせ、同時に前記炉内の真空度を変えて、前記装置内で連続して、かつ前記温度勾配の設定を変えることなく、前記窒素とシリコンの組成比率の異なる窒化シリコンの積層体を形成する工程を含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19224397A JP3978817B2 (ja) | 1997-07-17 | 1997-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19224397A JP3978817B2 (ja) | 1997-07-17 | 1997-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140753A JPH1140753A (ja) | 1999-02-12 |
| JP3978817B2 true JP3978817B2 (ja) | 2007-09-19 |
Family
ID=16288050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19224397A Expired - Lifetime JP3978817B2 (ja) | 1997-07-17 | 1997-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3978817B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW557569B (en) * | 2000-01-24 | 2003-10-11 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP2009267391A (ja) * | 2008-03-31 | 2009-11-12 | Tokyo Electron Ltd | 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 |
-
1997
- 1997-07-17 JP JP19224397A patent/JP3978817B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140753A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6258690B1 (en) | Method of manufacturing semiconductor device | |
| KR100287985B1 (ko) | 레이저장치의출력제어장치 | |
| US6184044B1 (en) | Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure | |
| US5736449A (en) | Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| KR100550779B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JPH0685173A (ja) | 半導体集積回路用キャパシタ | |
| JP2002314072A (ja) | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 | |
| KR19990014269A (ko) | 복합 금속 산화물로 만들어진 유전체층을 포함하는 메모리 커패시터를 갖는 반도체 장치의 제조 방법 | |
| CN101154669A (zh) | 薄膜半导体装置、显示装置及薄膜半导体装置的制造方法 | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| JPH05326874A (ja) | 半導体素子の製造方法 | |
| JP3978817B2 (ja) | 半導体装置の製造方法 | |
| JPH056890A (ja) | パツシベーシヨン多層膜を備えた半導体装置及びその製造方法 | |
| JPH09199690A (ja) | 半導体素子のキャパシタの製造方法 | |
| JPH09219459A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4088913B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100275330B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100507865B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR100594207B1 (ko) | 원자층 증착법을 이용한 박막 형성방법 | |
| KR100580771B1 (ko) | 플래쉬 메모리소자의 형성방법 | |
| KR100292116B1 (ko) | 반도체장치의 절연막 형성방법 | |
| KR20010062498A (ko) | 퍼로브스카이트 구조의 유전막을 갖는 커패시터의제조방법 및 그 제조장치 | |
| KR100297103B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| JPH08306863A (ja) | キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |