JP3971070B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3971070B2 JP3971070B2 JP31408599A JP31408599A JP3971070B2 JP 3971070 B2 JP3971070 B2 JP 3971070B2 JP 31408599 A JP31408599 A JP 31408599A JP 31408599 A JP31408599 A JP 31408599A JP 3971070 B2 JP3971070 B2 JP 3971070B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- connection
- semiconductor
- inter
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、いわゆるチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
第１の半導体チップ（親チップ）上に、第２の半導体チップ（子チップ）をたとえばフェースダウンで接合することにより、チップ・オン・チップ構造の半導体装置を構成することが提案されている。この場合、第１および第２の半導体チップ相互間の電気接続は、各チップの表面に設けられたバンプ同士を接合することにより達成される。また、樹脂等のパッケージにチップ・オン・チップ構造を収容した後の外部接続は、リードフレームの端子部と上記第１の半導体チップの外部接続用パッドとの間をワイヤボンディングなどで接続することにより達成される。
【０００３】
第１および第２の半導体チップを接合する前の段階では、たとえば、バンプにテストプローブを当てることにより、個々の半導体チップが良品かどうかが検査される。
第１および第２の半導体チップを互いに接合してチップ・オン・チップ構造の半導体装置を形成した後には、この半導体装置が全体として良品であることを保証しなければならない。そこで、従来では、チップ・オン・チップ構造をパッケージに収容した後に、リードフレームからテスト信号を与えて、機能テストを行うようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、機能テストは、複雑なテスト信号を入力して行われる高度な試験方法であるのに対して、チップ・オン・チップ構造の半導体装置の欠陥は、バンプ相互間の接続不良が大部分である。
それにも拘わらず、従来では、バンプ同士の接続の良否を直接的に検査する簡便な手法が提供されておらず、そのために、高度な機能テストをバンプ間接合不良という単純な欠陥の発見のために適用せざるを得なかった。
【０００５】
そこで、この発明の目的は、半導体チップ間の電気接続の良否を簡単に検査することができる構成の半導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップ上に第２の半導体チップを接合して形成されるチップ・オン・チップ構造の半導体装置であって、上記第１の半導体チップは、接続部と、当該第１の半導体チップの内部回路から電気的に絶縁された状態で設けられたテスト用バンプとを含み、上記第２の半導体チップは、半導体基板の最表面に設けられ、上記第１の半導体チップの上記接続部との電気接続のためのチップ間接続部と、上記半導体基板の最表面に設けられるとともに上記テスト用バンプに接触または接合され、上記チップ間接続部と上記第１の半導体チップの上記接続部との電気接続を確認するための接続確認用接続部と、上記チップ間接続部と上記接続確認用接続部との間に接続されるように上記半導体基板上に形成されたダイオードとを含むことを特徴とする半導体装置である。
【０００７】
この発明によれば、第１の半導体チップの接続部と、第２の半導体チップの接続確認用接続部との間に、テスト電圧を印加してダイオードの接続を確認することにより、チップ間接続部と当該第１の半導体チップの接続部との間の接続の良否を検査できる。
【０００８】
なお、上記チップ間接続部は、第１の半導体チップの内部回路と第２の半導体チップの内部回路とを電気接続するものであることが好ましい。
また、上記接続確認用接続部は、第１の半導体チップと第２の半導体チップとがチップ間接続部を介して電気接続された状態において、第１の半導体チップの内部回路とは電気的に絶縁された状態に保持されるものであることが好ましい。
【０００９】
また、第１の半導体チップにおいても、チップ間接続部と、接続確認用接続部と、これらの間に介装されたダイオードとが設けられることが好ましい。
また、第２の半導体チップの上記チップ間接続部および接続確認用接続部は、半導体基板上に形成されたパッドであってもよいし、半導体基板の最表面に隆起して形成されたバンプであってもよい。チップ間接続部および接続確認用接続部をバンプで構成する場合には、これらのバンプは同一工程で形成することができる。
【００１０】
さらに、比較的大きな第１の半導体チップ上に比較的小さな第２の半導体チップを接合してチップ・オン・チップ構造を形成する場合には、第１の半導体チップ上には、第２の半導体チップのチップ間接続部に接合されるとともに、第２の半導体チップの配置領域よりも外方の領域まで引き出されたチップ間接続バンプが形成されることが好ましい。
【００１１】
請求項２記載の発明は、上記テスト用バンプが、上記第２の半導体チップの配置領域よりも外方の領域まで引き出された引き出し部を有していることを特徴とする請求項１記載の半導体装置である。
このような構成により、第１の半導体チップの表面において第２の半導体チップの配置領域よりも外方に引き出されたバンプにテストプローブを当てて、第１の半導体チップと第２の半導体チップとの電気接続の良否を検査することができる。
請求項３記載の発明は、上記第１の半導体チップの上記接続部が、上記第２の半導体チップの上記チップ間接続部に接合され、上記第２の半導体チップの配置領域よりも外方の領域まで引き出されたチップ間接続バンプであることを特徴とする請求項１または２記載の半導体装置である。
【００１２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の図解的な断面図であり、図２は、この半導体装置の図解的な平面図である。この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２（図２においては二点鎖線で示す。）とを、互いの活性表面を対向させて接合したチップ・オン・チップ構造を有している。この場合、活性表面とは、トランジスタなどの能動素子や抵抗などの受動素子を含む機能素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、ゲルマニウム半導体や化合物半導体（ガリウム砒素やガリウム燐など）などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１３】
親チップ１および子チップ２の各活性表面には、各内部回路１０，２０の電気接続のためのチップ間接続パッドＰＭ，ＰＤが形成されており、親チップ１の活性表面には、さらに外部接続パッドＰＥが形成されている。親チップ１および子チップ２の活性表面の最表面には、窒化シリコン膜などからなる表面保護膜（図示せず）が形成されていて、パッドＰＭ，ＰＤ，ＰＥは表面保護膜に形成された開口から露出している。そして、親チップ１と子チップ２との電気的接続および機械的接合は、親チップ１および子チップ２のチップ間接続パッドＰＭ，ＰＤに配置されたバンプＢＭ，ＢＤを用いて達成されるようになっている。
【００１４】
この実施形態では、親チップ１は、子チップ２よりも大きく、子チップ２の配置領域の外方に外部接続パッドＰＥが配置されている。そして、この外部接続パッドＰＥが、ボンディングワイヤＷを介して、リードフレームＦに接続されている。
子チップ２の表面に形成されたチップ間接続バンプＢＤは、チップ間接続パッドＰＤ付近の限定された領域に形成されているのに対して、親チップ１の表面に形成されたチップ間接続バンプＢＭは、チップ間接続パッドＰＭ付近の領域のみにとどまらず、表面保護膜上において子チップ２の配置領域外まで引き出された引き出し部ａ（図２参照）を有している。
【００１５】
一方、子チップ２の表面には、接続確認用パッドＰＤｃが形成されており、この接続確認用パッドＰＤｃ上には、接続確認用バンプＢＤｃが表面保護膜上に隆起して形成されている。子チップ２の基体をなす半導体基板上には、チップ間接続パッドＰＤと接続確認用パッドＰＤｃとの間を接続する接続確認用ダイオードＤＤが形成されている。
親チップ１の表面保護膜上には、子チップ２の接続確認用バンプＢＤｃに接合されるとともに、子チップ２の配置領域外まで引き出された引き出し部ｂを有するテスト用バンプＢＴが形成されている。このテスト用バンプＢＴは、親チップ１の内部回路１０とは電気的に絶縁状態で設けられている。
【００１６】
親チップ１の表面には、さらに、接続確認用パッドＰＭｃが形成されており、この接続確認用パッドＰＭｃ上には、接続確認用バンプＢＭｃが隆起して形成されている。この接続確認用バンプＢＭｃは、接続確認用パッドＰＭｃに電気的に接続されているとともに、子チップ２の配置領域の外方まで引き出された引き出し部ｃを有している。さらに、親チップ１の半導体基板上には、チップ間接続パッドＰＭと接続確認用パッドＰＭｃとの間を接続する接続確認用ダイオードＤＭが形成されている。
【００１７】
子チップ２の表面保護膜上には、接続確認用バンプＢＭｃに接触または接合されるバンプＢａが設けられているが、このバンプＢａは、子チップ２の内部回路２０とは電気的に絶縁されている。このバンプＢａは、主として、親チップ１と子チップ２との接合の機械的安定性の向上に寄与している。
親チップ１上のバンプＢＭ，ＢＴ，ＢＭｃは、表面保護膜の形成の後に、耐酸化性の金属（たとえば、金）を電解めっきまたは無電解めっきにより堆積させることによって、同一工程で形成される。
【００１８】
同様に、子チップ２上のバンプＢＤ，ＢＤｃ，Ｂａは、表面保護膜の形成の後に、耐酸化性の金属（たとえば、金）を電解めっきまたは無電解めっきにより堆積させることによって、同一工程で形成される。
図３は、親チップ１および子チップ２のチップ間接続の良否の検査方法を説明するための図解的な電気回路図である。チップ間接続バンプＢＤ，ＢＭ間の接合の良否を検査するときには、チップ間接続バンプＢＭの引き出し部ａと、テスト用バンプＢＴの引き出し部ｂとにそれぞれテストプローブＴ，Ｔが当てられる。そして、所定のテスト用電圧（たとえば、ダイオードＤＤに対して順方向となる電圧）を印加することによって、テストプローブＴ，Ｔ間にダイオードＤＤが接続されているかどうかが検査される。
【００１９】
すなわち、一方のテストプローブＴから、チップ間接続バンプＢＭ，ＢＤ、チップ間接続パッドＰＤ、ダイオードＤＤ、接続確認用パッドＰＤｃ、接続確認用バンプＢＤｃおよびテスト用バンプＢＴを経て、他方のテストプローブＴに至る回路が形成されていることが確認されれば、結局、チップ間接続バンプＢＭ，ＢＤ間の接合が良好であることを確認できる。このとき、同時に、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続が良好であることも同時に確認されることになる。
【００２０】
引き出し部ａに当てたテストプローブＴからテスト用の電圧を印加したときに、引き出し部ｂに当てたテストプローブにおいて電流が検出されなければ、上記の回路のいずれかの箇所に不良があることになる。このような場合には、当該チップ・オン・チップ構造は、不良品と判定されて以後の工程から排除される。
親チップ１の表面に設けられた接続確認用バンプＢＭｃは、主として、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続状態の良否の検査に用いられる。すなわち、チップ間接続バンプＢＭの引き出し部ａにテストプローブＴを当て、接続確認用バンプＢＭｃの引き出し部ｃに別のテストプローブＴを当てて、これらのテストプローブＴ，Ｔ間に、ダイオードＤＭを導通させることができる電圧を印加する。このとき、テストプローブＴ，Ｔ間に回路が形成されれば、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続が良好であると判定される。当該回路が形成されなければ、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続が不良であると判定され、当該チップ・オン・チップ構造は、全体として不良品と判定されて、以後の工程から排除される。
【００２１】
もしも、親チップ１と子チップ２とを接合する前の段階で、親チップ１についてチップ間接続パッドＰＭとチップ間接続バンプＢＭとの接続の良否が検査されていて、この検査により良品とされたものについてのみ子チップ２との接合を行う工程が採用される場合には、親チップ１のダイオードＤＭ、接続確認用バンプＢＭｃおよび接続確認用パッドＰＭｃは省かれてもよい。この場合には、子チップ２において接続確認用バンプＢＭｃに接合されるバンプＢａが省かれてもよい。
【００２２】
以上のようにこの実施形態においては、子チップ２のチップ間接続パッドＰＤと接続確認用パッドＰＤｃとの間にダイオードＤＤを介装接続した構成により、高度な機能テストを要することなく、親チップ１と子チップ２との電気接続の良否を簡便に検査することができるようになる。そして、この簡便な検査により良品と判定されたチップ・オン・チップ構造についてのみ、封止樹脂によるパッケージング工程や、その後の機能テスト工程が行われることになる。
【００２３】
以上、この発明の一実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上述の実施形態では、チップ間接続パッドＰＤ，ＰＭにダイオードＤＤ，ＤＭのアノード側を接続し、接続確認用パッドＰＤｃ，ＰＭｃにダイオードＤＤ，ＤＭのカソード側を接続しているが、ダイオードＤＤ，ＤＭの接続方向は逆であってもよい。一般に、各チップ１，２を構成する半導体基板の導電型がＰ型であれば、図１および図３に示すとおりの接続となり、半導体基板の導電型がＮ型であれば、これとは逆の接続となる。
【００２４】
また、上述の実施形態においては、親チップ１および子チップ２の両方にバンプＢＤ，ＢＭ，ＢＤｃ，ＢＴ，Ｂａ，ＢＭｃを設けているが、たとえば、子チップ２側のバンプＢＤ，ＢＤｃ，Ｂａを省き、親チップ１側のバンプＢＭ，ＢＴを子チップ２のパッドＰＤ，ＰＤｃに直接接合させ、また、バンプＢＭｃを子チップ２の表面保護膜に当接させる構成としてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係るチップ・オン・チップ構造の半導体装置の図解的な断面図である。
【図２】上記半導体装置の図解的な平面図である。
【図３】チップ間接続の良否の検査方法を説明するための図解的な電気回路図である。
【符号の説明】
１ 親チップ（第１の半導体チップ）
２ 子チップ（第２の半導体チップ）
１０ 親チップの内部回路
２０ 子チップの内部回路
ａ 引き出し部
ｂ 引き出し部
ｃ 引き出し部
ＢＤ チップ間接続バンプ
ＢＤｃ 接続確認用バンプ
ＢＭ チップ間接続バンプ
ＢＭｃ 接続確認用バンプ
ＢＴ テスト用バンプ
ＤＤ 接続確認用ダイオード
ＤＭ 接続確認用ダイオード
ＰＤ チップ間接続パッド
ＰＤｃ 接続確認用パッド
ＰＭ チップ間接続パッド
ＰＭｃ 接続確認用パッド
Ｔ テストプローブ
【発明の属する技術分野】
この発明は、いわゆるチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
第１の半導体チップ（親チップ）上に、第２の半導体チップ（子チップ）をたとえばフェースダウンで接合することにより、チップ・オン・チップ構造の半導体装置を構成することが提案されている。この場合、第１および第２の半導体チップ相互間の電気接続は、各チップの表面に設けられたバンプ同士を接合することにより達成される。また、樹脂等のパッケージにチップ・オン・チップ構造を収容した後の外部接続は、リードフレームの端子部と上記第１の半導体チップの外部接続用パッドとの間をワイヤボンディングなどで接続することにより達成される。
【０００３】
第１および第２の半導体チップを接合する前の段階では、たとえば、バンプにテストプローブを当てることにより、個々の半導体チップが良品かどうかが検査される。
第１および第２の半導体チップを互いに接合してチップ・オン・チップ構造の半導体装置を形成した後には、この半導体装置が全体として良品であることを保証しなければならない。そこで、従来では、チップ・オン・チップ構造をパッケージに収容した後に、リードフレームからテスト信号を与えて、機能テストを行うようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、機能テストは、複雑なテスト信号を入力して行われる高度な試験方法であるのに対して、チップ・オン・チップ構造の半導体装置の欠陥は、バンプ相互間の接続不良が大部分である。
それにも拘わらず、従来では、バンプ同士の接続の良否を直接的に検査する簡便な手法が提供されておらず、そのために、高度な機能テストをバンプ間接合不良という単純な欠陥の発見のために適用せざるを得なかった。
【０００５】
そこで、この発明の目的は、半導体チップ間の電気接続の良否を簡単に検査することができる構成の半導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップ上に第２の半導体チップを接合して形成されるチップ・オン・チップ構造の半導体装置であって、上記第１の半導体チップは、接続部と、当該第１の半導体チップの内部回路から電気的に絶縁された状態で設けられたテスト用バンプとを含み、上記第２の半導体チップは、半導体基板の最表面に設けられ、上記第１の半導体チップの上記接続部との電気接続のためのチップ間接続部と、上記半導体基板の最表面に設けられるとともに上記テスト用バンプに接触または接合され、上記チップ間接続部と上記第１の半導体チップの上記接続部との電気接続を確認するための接続確認用接続部と、上記チップ間接続部と上記接続確認用接続部との間に接続されるように上記半導体基板上に形成されたダイオードとを含むことを特徴とする半導体装置である。
【０００７】
この発明によれば、第１の半導体チップの接続部と、第２の半導体チップの接続確認用接続部との間に、テスト電圧を印加してダイオードの接続を確認することにより、チップ間接続部と当該第１の半導体チップの接続部との間の接続の良否を検査できる。
【０００８】
なお、上記チップ間接続部は、第１の半導体チップの内部回路と第２の半導体チップの内部回路とを電気接続するものであることが好ましい。
また、上記接続確認用接続部は、第１の半導体チップと第２の半導体チップとがチップ間接続部を介して電気接続された状態において、第１の半導体チップの内部回路とは電気的に絶縁された状態に保持されるものであることが好ましい。
【０００９】
また、第１の半導体チップにおいても、チップ間接続部と、接続確認用接続部と、これらの間に介装されたダイオードとが設けられることが好ましい。
また、第２の半導体チップの上記チップ間接続部および接続確認用接続部は、半導体基板上に形成されたパッドであってもよいし、半導体基板の最表面に隆起して形成されたバンプであってもよい。チップ間接続部および接続確認用接続部をバンプで構成する場合には、これらのバンプは同一工程で形成することができる。
【００１０】
さらに、比較的大きな第１の半導体チップ上に比較的小さな第２の半導体チップを接合してチップ・オン・チップ構造を形成する場合には、第１の半導体チップ上には、第２の半導体チップのチップ間接続部に接合されるとともに、第２の半導体チップの配置領域よりも外方の領域まで引き出されたチップ間接続バンプが形成されることが好ましい。
【００１１】
請求項２記載の発明は、上記テスト用バンプが、上記第２の半導体チップの配置領域よりも外方の領域まで引き出された引き出し部を有していることを特徴とする請求項１記載の半導体装置である。
このような構成により、第１の半導体チップの表面において第２の半導体チップの配置領域よりも外方に引き出されたバンプにテストプローブを当てて、第１の半導体チップと第２の半導体チップとの電気接続の良否を検査することができる。
請求項３記載の発明は、上記第１の半導体チップの上記接続部が、上記第２の半導体チップの上記チップ間接続部に接合され、上記第２の半導体チップの配置領域よりも外方の領域まで引き出されたチップ間接続バンプであることを特徴とする請求項１または２記載の半導体装置である。
【００１２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の図解的な断面図であり、図２は、この半導体装置の図解的な平面図である。この半導体装置は、第１の半導体チップとしての親チップ１と、第２の半導体チップとしての子チップ２（図２においては二点鎖線で示す。）とを、互いの活性表面を対向させて接合したチップ・オン・チップ構造を有している。この場合、活性表面とは、トランジスタなどの能動素子や抵抗などの受動素子を含む機能素子が形成された活性表層領域側の表面を指す。親チップ１および子チップ２は、いずれもシリコンチップであってもよいが、ゲルマニウム半導体や化合物半導体（ガリウム砒素やガリウム燐など）などの他の種類の半導体チップであってもよいし、親チップ１と子チップ２との半導体の種類が一致している必要もない。
【００１３】
親チップ１および子チップ２の各活性表面には、各内部回路１０，２０の電気接続のためのチップ間接続パッドＰＭ，ＰＤが形成されており、親チップ１の活性表面には、さらに外部接続パッドＰＥが形成されている。親チップ１および子チップ２の活性表面の最表面には、窒化シリコン膜などからなる表面保護膜（図示せず）が形成されていて、パッドＰＭ，ＰＤ，ＰＥは表面保護膜に形成された開口から露出している。そして、親チップ１と子チップ２との電気的接続および機械的接合は、親チップ１および子チップ２のチップ間接続パッドＰＭ，ＰＤに配置されたバンプＢＭ，ＢＤを用いて達成されるようになっている。
【００１４】
この実施形態では、親チップ１は、子チップ２よりも大きく、子チップ２の配置領域の外方に外部接続パッドＰＥが配置されている。そして、この外部接続パッドＰＥが、ボンディングワイヤＷを介して、リードフレームＦに接続されている。
子チップ２の表面に形成されたチップ間接続バンプＢＤは、チップ間接続パッドＰＤ付近の限定された領域に形成されているのに対して、親チップ１の表面に形成されたチップ間接続バンプＢＭは、チップ間接続パッドＰＭ付近の領域のみにとどまらず、表面保護膜上において子チップ２の配置領域外まで引き出された引き出し部ａ（図２参照）を有している。
【００１５】
一方、子チップ２の表面には、接続確認用パッドＰＤｃが形成されており、この接続確認用パッドＰＤｃ上には、接続確認用バンプＢＤｃが表面保護膜上に隆起して形成されている。子チップ２の基体をなす半導体基板上には、チップ間接続パッドＰＤと接続確認用パッドＰＤｃとの間を接続する接続確認用ダイオードＤＤが形成されている。
親チップ１の表面保護膜上には、子チップ２の接続確認用バンプＢＤｃに接合されるとともに、子チップ２の配置領域外まで引き出された引き出し部ｂを有するテスト用バンプＢＴが形成されている。このテスト用バンプＢＴは、親チップ１の内部回路１０とは電気的に絶縁状態で設けられている。
【００１６】
親チップ１の表面には、さらに、接続確認用パッドＰＭｃが形成されており、この接続確認用パッドＰＭｃ上には、接続確認用バンプＢＭｃが隆起して形成されている。この接続確認用バンプＢＭｃは、接続確認用パッドＰＭｃに電気的に接続されているとともに、子チップ２の配置領域の外方まで引き出された引き出し部ｃを有している。さらに、親チップ１の半導体基板上には、チップ間接続パッドＰＭと接続確認用パッドＰＭｃとの間を接続する接続確認用ダイオードＤＭが形成されている。
【００１７】
子チップ２の表面保護膜上には、接続確認用バンプＢＭｃに接触または接合されるバンプＢａが設けられているが、このバンプＢａは、子チップ２の内部回路２０とは電気的に絶縁されている。このバンプＢａは、主として、親チップ１と子チップ２との接合の機械的安定性の向上に寄与している。
親チップ１上のバンプＢＭ，ＢＴ，ＢＭｃは、表面保護膜の形成の後に、耐酸化性の金属（たとえば、金）を電解めっきまたは無電解めっきにより堆積させることによって、同一工程で形成される。
【００１８】
同様に、子チップ２上のバンプＢＤ，ＢＤｃ，Ｂａは、表面保護膜の形成の後に、耐酸化性の金属（たとえば、金）を電解めっきまたは無電解めっきにより堆積させることによって、同一工程で形成される。
図３は、親チップ１および子チップ２のチップ間接続の良否の検査方法を説明するための図解的な電気回路図である。チップ間接続バンプＢＤ，ＢＭ間の接合の良否を検査するときには、チップ間接続バンプＢＭの引き出し部ａと、テスト用バンプＢＴの引き出し部ｂとにそれぞれテストプローブＴ，Ｔが当てられる。そして、所定のテスト用電圧（たとえば、ダイオードＤＤに対して順方向となる電圧）を印加することによって、テストプローブＴ，Ｔ間にダイオードＤＤが接続されているかどうかが検査される。
【００１９】
すなわち、一方のテストプローブＴから、チップ間接続バンプＢＭ，ＢＤ、チップ間接続パッドＰＤ、ダイオードＤＤ、接続確認用パッドＰＤｃ、接続確認用バンプＢＤｃおよびテスト用バンプＢＴを経て、他方のテストプローブＴに至る回路が形成されていることが確認されれば、結局、チップ間接続バンプＢＭ，ＢＤ間の接合が良好であることを確認できる。このとき、同時に、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続が良好であることも同時に確認されることになる。
【００２０】
引き出し部ａに当てたテストプローブＴからテスト用の電圧を印加したときに、引き出し部ｂに当てたテストプローブにおいて電流が検出されなければ、上記の回路のいずれかの箇所に不良があることになる。このような場合には、当該チップ・オン・チップ構造は、不良品と判定されて以後の工程から排除される。
親チップ１の表面に設けられた接続確認用バンプＢＭｃは、主として、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続状態の良否の検査に用いられる。すなわち、チップ間接続バンプＢＭの引き出し部ａにテストプローブＴを当て、接続確認用バンプＢＭｃの引き出し部ｃに別のテストプローブＴを当てて、これらのテストプローブＴ，Ｔ間に、ダイオードＤＭを導通させることができる電圧を印加する。このとき、テストプローブＴ，Ｔ間に回路が形成されれば、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続が良好であると判定される。当該回路が形成されなければ、チップ間接続バンプＢＭとチップ間接続パッドＰＭとの接続が不良であると判定され、当該チップ・オン・チップ構造は、全体として不良品と判定されて、以後の工程から排除される。
【００２１】
もしも、親チップ１と子チップ２とを接合する前の段階で、親チップ１についてチップ間接続パッドＰＭとチップ間接続バンプＢＭとの接続の良否が検査されていて、この検査により良品とされたものについてのみ子チップ２との接合を行う工程が採用される場合には、親チップ１のダイオードＤＭ、接続確認用バンプＢＭｃおよび接続確認用パッドＰＭｃは省かれてもよい。この場合には、子チップ２において接続確認用バンプＢＭｃに接合されるバンプＢａが省かれてもよい。
【００２２】
以上のようにこの実施形態においては、子チップ２のチップ間接続パッドＰＤと接続確認用パッドＰＤｃとの間にダイオードＤＤを介装接続した構成により、高度な機能テストを要することなく、親チップ１と子チップ２との電気接続の良否を簡便に検査することができるようになる。そして、この簡便な検査により良品と判定されたチップ・オン・チップ構造についてのみ、封止樹脂によるパッケージング工程や、その後の機能テスト工程が行われることになる。
【００２３】
以上、この発明の一実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上述の実施形態では、チップ間接続パッドＰＤ，ＰＭにダイオードＤＤ，ＤＭのアノード側を接続し、接続確認用パッドＰＤｃ，ＰＭｃにダイオードＤＤ，ＤＭのカソード側を接続しているが、ダイオードＤＤ，ＤＭの接続方向は逆であってもよい。一般に、各チップ１，２を構成する半導体基板の導電型がＰ型であれば、図１および図３に示すとおりの接続となり、半導体基板の導電型がＮ型であれば、これとは逆の接続となる。
【００２４】
また、上述の実施形態においては、親チップ１および子チップ２の両方にバンプＢＤ，ＢＭ，ＢＤｃ，ＢＴ，Ｂａ，ＢＭｃを設けているが、たとえば、子チップ２側のバンプＢＤ，ＢＤｃ，Ｂａを省き、親チップ１側のバンプＢＭ，ＢＴを子チップ２のパッドＰＤ，ＰＤｃに直接接合させ、また、バンプＢＭｃを子チップ２の表面保護膜に当接させる構成としてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係るチップ・オン・チップ構造の半導体装置の図解的な断面図である。
【図２】上記半導体装置の図解的な平面図である。
【図３】チップ間接続の良否の検査方法を説明するための図解的な電気回路図である。
【符号の説明】
１ 親チップ（第１の半導体チップ）
２ 子チップ（第２の半導体チップ）
１０ 親チップの内部回路
２０ 子チップの内部回路
ａ 引き出し部
ｂ 引き出し部
ｃ 引き出し部
ＢＤ チップ間接続バンプ
ＢＤｃ 接続確認用バンプ
ＢＭ チップ間接続バンプ
ＢＭｃ 接続確認用バンプ
ＢＴ テスト用バンプ
ＤＤ 接続確認用ダイオード
ＤＭ 接続確認用ダイオード
ＰＤ チップ間接続パッド
ＰＤｃ 接続確認用パッド
ＰＭ チップ間接続パッド
ＰＭｃ 接続確認用パッド
Ｔ テストプローブ
Claims (3)
- 第１の半導体チップ上に第２の半導体チップを接合して形成されるチップ・オン・チップ構造の半導体装置であって、
上記第１の半導体チップは、接続部と、当該第１の半導体チップの内部回路から電気的に絶縁された状態で設けられたテスト用バンプとを含み、
上記第２の半導体チップは、
半導体基板の最表面に設けられ、上記第１の半導体チップの上記接続部との電気接続のためのチップ間接続部と、
上記半導体基板の最表面に設けられるとともに上記テスト用バンプに接触または接合され、上記チップ間接続部と上記第１の半導体チップの上記接続部との電気接続を確認するための接続確認用接続部と、
上記チップ間接続部と上記接続確認用接続部との間に接続されるように上記半導体基板上に形成されたダイオードとを含む
ことを特徴とする半導体装置。 - 上記テスト用バンプは、上記第２の半導体チップの配置領域よりも外方の領域まで引き出された引き出し部を有していることを特徴とする請求項１記載の半導体装置。
- 上記第１の半導体チップの上記接続部は、上記第２の半導体チップの上記チップ間接続部に接合され、上記第２の半導体チップの配置領域よりも外方の領域まで引き出されたチップ間接続バンプであることを特徴とする請求項１または２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408599A JP3971070B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408599A JP3971070B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135784A JP2001135784A (ja) | 2001-05-18 |
| JP3971070B2 true JP3971070B2 (ja) | 2007-09-05 |
Family
ID=18049065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31408599A Expired - Fee Related JP3971070B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3971070B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157970A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | ボンディング方法及びボンディング装置 |
-
1999
- 1999-11-04 JP JP31408599A patent/JP3971070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135784A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| TWI646644B (zh) | Semiconductor device | |
| KR100761860B1 (ko) | 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법 | |
| JP5497392B2 (ja) | 半導体装置 | |
| US20130256865A1 (en) | Semiconductor module | |
| KR20120134996A (ko) | 개재물 테스트 구조물 및 방법 | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| CN108461411B (zh) | 封装结构 | |
| JP2000299425A (ja) | 修復可能なマルチチップモジュールパッケージ | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| US6818999B2 (en) | Semiconductor device having multiple semiconductor chips in a single package | |
| JP3971070B2 (ja) | 半導体装置 | |
| JP3939057B2 (ja) | 半導体装置 | |
| JP2001118983A (ja) | マルチチップモジュールのパッケージングプロセス | |
| JP5732493B2 (ja) | 半導体装置 | |
| JP4178417B2 (ja) | 半導体装置の製造方法 | |
| JP2001135795A (ja) | 半導体装置 | |
| JPH01155637A (ja) | マルチチツプ・モジユール | |
| JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JP2003273313A (ja) | 半導体装置およびその製造方法 | |
| JP2004296464A (ja) | 半導体装置 | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 | |
| US20070152348A1 (en) | Array circuit substrate and wire bonding process using the same | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| TW200908281A (en) | Multi-chip stacked package enabling to electrically isolate an encapsulated fail chip and a substrate utilized for the package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |