JP2001135784A - 半導体チップ - Google Patents
半導体チップInfo
- Publication number
- JP2001135784A JP2001135784A JP31408599A JP31408599A JP2001135784A JP 2001135784 A JP2001135784 A JP 2001135784A JP 31408599 A JP31408599 A JP 31408599A JP 31408599 A JP31408599 A JP 31408599A JP 2001135784 A JP2001135784 A JP 2001135784A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- connection
- bump
- semiconductor
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】他の半導体チップとの電気接続の良否を簡単に
検査することができる半導体チップを提供する。 【解決手段】親チップ１と子チップ２とが活性表面を対
向させて接合されて、チップ・オン・チップ構造が形成
されている。子チップ２のチップ間接続パッドＰＭと接
続確認用パッドＰＤｃとの間にはダイオードＤＤが介装
接続されている。チップ間接続パッドＰＭ上のチップ間
接続バンプＢＤは、親チップ１のチップ間接続バンプＢ
Ｍに接合されている。接続確認用バンプＰＤｃ上の接続
確認用バンプＢＤｃは、親チップ１の表面保護膜上に形
成されたテスト用バンプＢＴに接合されている。このテ
スト用バンプＢＴと、親チップ１のチップ間接続バンプ
ＢＭとの間にテストプローブを当てて、ダイオードＤＤ
の接続を確認することにより、チップ間接続バンプＢ
Ｄ，ＢＭ間の接合の良否を検査できる。
検査することができる半導体チップを提供する。 【解決手段】親チップ１と子チップ２とが活性表面を対
向させて接合されて、チップ・オン・チップ構造が形成
されている。子チップ２のチップ間接続パッドＰＭと接
続確認用パッドＰＤｃとの間にはダイオードＤＤが介装
接続されている。チップ間接続パッドＰＭ上のチップ間
接続バンプＢＤは、親チップ１のチップ間接続バンプＢ
Ｍに接合されている。接続確認用バンプＰＤｃ上の接続
確認用バンプＢＤｃは、親チップ１の表面保護膜上に形
成されたテスト用バンプＢＴに接合されている。このテ
スト用バンプＢＴと、親チップ１のチップ間接続バンプ
ＢＭとの間にテストプローブを当てて、ダイオードＤＤ
の接続を確認することにより、チップ間接続バンプＢ
Ｄ，ＢＭ間の接合の良否を検査できる。
Description
【０００１】
【発明の属する技術分野】この発明は、いわゆるチップ
・オン・チップ構造の半導体装置に適用される半導体チ
ップに関する。
・オン・チップ構造の半導体装置に適用される半導体チ
ップに関する。
【０００２】
【従来の技術】第１の半導体チップ（親チップ）上に、
第２の半導体チップ（子チップ）をたとえばフェースダ
ウンで接合することにより、チップ・オン・チップ構造
の半導体装置を構成することが提案されている。この場
合、第１および第２の半導体チップ相互間の電気接続
は、各チップの表面に設けられたバンプ同士を接合する
ことにより達成される。また、樹脂等のパッケージにチ
ップ・オン・チップ構造を収容した後の外部接続は、リ
ードフレームの端子部と上記第１の半導体チップの外部
接続用パッドとの間をワイヤボンディングなどで接続す
ることにより達成される。
第２の半導体チップ（子チップ）をたとえばフェースダ
ウンで接合することにより、チップ・オン・チップ構造
の半導体装置を構成することが提案されている。この場
合、第１および第２の半導体チップ相互間の電気接続
は、各チップの表面に設けられたバンプ同士を接合する
ことにより達成される。また、樹脂等のパッケージにチ
ップ・オン・チップ構造を収容した後の外部接続は、リ
ードフレームの端子部と上記第１の半導体チップの外部
接続用パッドとの間をワイヤボンディングなどで接続す
ることにより達成される。
【０００３】第１および第２の半導体チップを接合する
前の段階では、たとえば、バンプにテストプローブを当
てることにより、個々の半導体チップが良品かどうかが
検査される。第１および第２の半導体チップを互いに接
合してチップ・オン・チップ構造の半導体装置を形成し
た後には、この半導体装置が全体として良品であること
を保証しなければならない。そこで、従来では、チップ
・オン・チップ構造をパッケージに収容した後に、リー
ドフレームからテスト信号を与えて、機能テストを行う
ようにしている。
前の段階では、たとえば、バンプにテストプローブを当
てることにより、個々の半導体チップが良品かどうかが
検査される。第１および第２の半導体チップを互いに接
合してチップ・オン・チップ構造の半導体装置を形成し
た後には、この半導体装置が全体として良品であること
を保証しなければならない。そこで、従来では、チップ
・オン・チップ構造をパッケージに収容した後に、リー
ドフレームからテスト信号を与えて、機能テストを行う
ようにしている。
【０００４】
【発明が解決しようとする課題】しかし、機能テスト
は、複雑なテスト信号を入力して行われる高度な試験方
法であるのに対して、チップ・オン・チップ構造の半導
体装置の欠陥は、バンプ相互間の接続不良が大部分であ
る。それにも拘わらず、従来では、バンプ同士の接続の
良否を直接的に検査する簡便な手法が提供されておら
ず、そのために、高度な機能テストをバンプ間接合不良
という単純な欠陥の発見のために適用せざるを得なかっ
た。
は、複雑なテスト信号を入力して行われる高度な試験方
法であるのに対して、チップ・オン・チップ構造の半導
体装置の欠陥は、バンプ相互間の接続不良が大部分であ
る。それにも拘わらず、従来では、バンプ同士の接続の
良否を直接的に検査する簡便な手法が提供されておら
ず、そのために、高度な機能テストをバンプ間接合不良
という単純な欠陥の発見のために適用せざるを得なかっ
た。
【０００５】そこで、この発明の目的は、半導体チップ
間の電気接続の良否を簡単に検査することができる構成
を備えた半導体チップを提供することである。
間の電気接続の良否を簡単に検査することができる構成
を備えた半導体チップを提供することである。
【０００６】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板の最表面に設けられ、他の半導体チップとの電気接続
のためのチップ間接続部と、上記半導体基板の最表面に
設けられ、他の半導体チップとの電気接続を確認するた
めの接続確認用接続部と、上記チップ間接続部と上記接
続確認用接続部との間に接続されるように上記半導体基
板上に形成されたダイオードとを含むことを特徴とする
半導体チップである。
目的を達成するための請求項１記載の発明は、半導体基
板の最表面に設けられ、他の半導体チップとの電気接続
のためのチップ間接続部と、上記半導体基板の最表面に
設けられ、他の半導体チップとの電気接続を確認するた
めの接続確認用接続部と、上記チップ間接続部と上記接
続確認用接続部との間に接続されるように上記半導体基
板上に形成されたダイオードとを含むことを特徴とする
半導体チップである。
【０００７】この発明の半導体チップは、他の半導体チ
ップに接合されてチップ・オン・チップ構造の半導体装
置を構成することができる。この場合に、当該他の半導
体チップにおいて上記半導体チップのチップ間接続部に
接続された接続部と、上記接続確認用接続部との間に、
テスト電圧を印加してダイオードの接続を確認すること
により、チップ間接続部と当該他の半導体チップの接続
部との間の接続の良否を検査できる。
ップに接合されてチップ・オン・チップ構造の半導体装
置を構成することができる。この場合に、当該他の半導
体チップにおいて上記半導体チップのチップ間接続部に
接続された接続部と、上記接続確認用接続部との間に、
テスト電圧を印加してダイオードの接続を確認すること
により、チップ間接続部と当該他の半導体チップの接続
部との間の接続の良否を検査できる。
【０００８】なお、上記チップ間接続部は、当該半導体
チップの内部回路と他の半導体チップの内部回路とを電
気接続するものであることが好ましい。また、上記接続
確認用接続部は、当該半導体チップと他の半導体チップ
とがチップ間接続部を介して電気接続された状態におい
て、他の半導体チップの内部回路とは電気的に絶縁され
た状態に保持されるものであることが好ましい。たとえ
ば、当該他の半導体チップに、接続確認用接続部に接触
または接合されるバンプが設けられる場合には、このバ
ンプは、当該他の半導体チップの内部回路からは電気的
に絶縁された状態で設けられることが好ましい。
チップの内部回路と他の半導体チップの内部回路とを電
気接続するものであることが好ましい。また、上記接続
確認用接続部は、当該半導体チップと他の半導体チップ
とがチップ間接続部を介して電気接続された状態におい
て、他の半導体チップの内部回路とは電気的に絶縁され
た状態に保持されるものであることが好ましい。たとえ
ば、当該他の半導体チップに、接続確認用接続部に接触
または接合されるバンプが設けられる場合には、このバ
ンプは、当該他の半導体チップの内部回路からは電気的
に絶縁された状態で設けられることが好ましい。
【０００９】また、当該半導体チップと接合されてチッ
プ・オン・チップ構造の半導体装置を構成すべき他の半
導体チップにおいても、チップ間接続部と、接続確認用
接続部と、これらの間に介装されたダイオードとが設け
られることが好ましい。また、上記チップ間接続部およ
び接続確認用接続部は、半導体基板上に形成されたパッ
ドであってもよいし、半導体基板の最表面に隆起して形
成されたバンプであってもよい。チップ間接続部および
接続確認用接続部をバンプで構成する場合には、これら
のバンプは同一工程で形成することができる。
プ・オン・チップ構造の半導体装置を構成すべき他の半
導体チップにおいても、チップ間接続部と、接続確認用
接続部と、これらの間に介装されたダイオードとが設け
られることが好ましい。また、上記チップ間接続部およ
び接続確認用接続部は、半導体基板上に形成されたパッ
ドであってもよいし、半導体基板の最表面に隆起して形
成されたバンプであってもよい。チップ間接続部および
接続確認用接続部をバンプで構成する場合には、これら
のバンプは同一工程で形成することができる。
【００１０】さらに、比較的大きな第１の半導体チップ
上に比較的小さな第２の半導体チップを接合してチップ
・オン・チップ構造を形成する場合には、第１の半導体
チップ上には、第２の半導体チップのチップ間接続部に
接合されるとともに、第２の半導体チップの配置領域よ
りも外方の領域まで引き出されたチップ間接続バンプが
形成されることが好ましい。また、第２の半導体チップ
に上記接続確認接続部が設けられる場合には、第１の半
導体チップの表面には、当該接続確認用接続部に接合さ
れるとともに、当該第１の半導体チップの内部回路から
は電気的に絶縁された状態で設けられ、かつ、第２の半
導体チップの配置領域よりも外方の領域まで引き出され
たテスト用バンプが設けられることが好ましい。
上に比較的小さな第２の半導体チップを接合してチップ
・オン・チップ構造を形成する場合には、第１の半導体
チップ上には、第２の半導体チップのチップ間接続部に
接合されるとともに、第２の半導体チップの配置領域よ
りも外方の領域まで引き出されたチップ間接続バンプが
形成されることが好ましい。また、第２の半導体チップ
に上記接続確認接続部が設けられる場合には、第１の半
導体チップの表面には、当該接続確認用接続部に接合さ
れるとともに、当該第１の半導体チップの内部回路から
は電気的に絶縁された状態で設けられ、かつ、第２の半
導体チップの配置領域よりも外方の領域まで引き出され
たテスト用バンプが設けられることが好ましい。
【００１１】このような構成により、第１の半導体チッ
プの表面において第２の半導体チップの配置領域よりも
外方に引き出されたバンプにテストプローブを当てて、
第１の半導体チップと第２の半導体チップとの電気接続
の良否を検査することができる。
プの表面において第２の半導体チップの配置領域よりも
外方に引き出されたバンプにテストプローブを当てて、
第１の半導体チップと第２の半導体チップとの電気接続
の良否を検査することができる。
【００１２】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップを用いた半導体装
置の図解的な断面図であり、図２は、この半導体装置の
図解的な平面図である。この半導体装置は、第１の半導
体チップとしての親チップ１と、第２の半導体チップと
しての子チップ２（図２においては二点鎖線で示す。）
とを、互いの活性表面を対向させて接合したチップ・オ
ン・チップ構造を有している。この場合、活性表面と
は、トランジスタなどの能動素子や抵抗などの受動素子
を含む機能素子が形成された活性表層領域側の表面を指
す。親チップ１および子チップ２は、いずれもシリコン
チップであってもよいが、ゲルマニウム半導体や化合物
半導体（ガリウム砒素やガリウム燐など）などの他の種
類の半導体チップであってもよいし、親チップ１と子チ
ップ２との半導体の種類が一致している必要もない。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップを用いた半導体装
置の図解的な断面図であり、図２は、この半導体装置の
図解的な平面図である。この半導体装置は、第１の半導
体チップとしての親チップ１と、第２の半導体チップと
しての子チップ２（図２においては二点鎖線で示す。）
とを、互いの活性表面を対向させて接合したチップ・オ
ン・チップ構造を有している。この場合、活性表面と
は、トランジスタなどの能動素子や抵抗などの受動素子
を含む機能素子が形成された活性表層領域側の表面を指
す。親チップ１および子チップ２は、いずれもシリコン
チップであってもよいが、ゲルマニウム半導体や化合物
半導体（ガリウム砒素やガリウム燐など）などの他の種
類の半導体チップであってもよいし、親チップ１と子チ
ップ２との半導体の種類が一致している必要もない。
【００１３】親チップ１および子チップ２の各活性表面
には、各内部回路１０，２０の電気接続のためのチップ
間接続パッドＰＭ，ＰＤが形成されており、親チップ１
の活性表面には、さらに外部接続パッドＰＥが形成され
ている。親チップ１および子チップ２の活性表面の最表
面には、窒化シリコン膜などからなる表面保護膜（図示
せず）が形成されていて、パッドＰＭ，ＰＤ，ＰＥは表
面保護膜に形成された開口から露出している。そして、
親チップ１と子チップ２との電気的接続および機械的接
合は、親チップ１および子チップ２のチップ間接続パッ
ドＰＭ，ＰＤに配置されたバンプＢＭ，ＢＤを用いて達
成されるようになっている。
には、各内部回路１０，２０の電気接続のためのチップ
間接続パッドＰＭ，ＰＤが形成されており、親チップ１
の活性表面には、さらに外部接続パッドＰＥが形成され
ている。親チップ１および子チップ２の活性表面の最表
面には、窒化シリコン膜などからなる表面保護膜（図示
せず）が形成されていて、パッドＰＭ，ＰＤ，ＰＥは表
面保護膜に形成された開口から露出している。そして、
親チップ１と子チップ２との電気的接続および機械的接
合は、親チップ１および子チップ２のチップ間接続パッ
ドＰＭ，ＰＤに配置されたバンプＢＭ，ＢＤを用いて達
成されるようになっている。
【００１４】この実施形態では、親チップ１は、子チッ
プ２よりも大きく、子チップ２の配置領域の外方に外部
接続パッドＰＥが配置されている。そして、この外部接
続パッドＰＥが、ボンディングワイヤＷを介して、リー
ドフレームＦに接続されている。子チップ２の表面に形
成されたチップ間接続バンプＢＤは、チップ間接続パッ
ドＰＤ付近の限定された領域に形成されているのに対し
て、親チップ１の表面に形成されたチップ間接続バンプ
ＢＭは、チップ間接続パッドＰＭ付近の領域のみにとど
まらず、表面保護膜上において子チップ２の配置領域外
まで引き出された引き出し部ａ（図２参照）を有してい
る。
プ２よりも大きく、子チップ２の配置領域の外方に外部
接続パッドＰＥが配置されている。そして、この外部接
続パッドＰＥが、ボンディングワイヤＷを介して、リー
ドフレームＦに接続されている。子チップ２の表面に形
成されたチップ間接続バンプＢＤは、チップ間接続パッ
ドＰＤ付近の限定された領域に形成されているのに対し
て、親チップ１の表面に形成されたチップ間接続バンプ
ＢＭは、チップ間接続パッドＰＭ付近の領域のみにとど
まらず、表面保護膜上において子チップ２の配置領域外
まで引き出された引き出し部ａ（図２参照）を有してい
る。
【００１５】一方、子チップ２の表面には、接続確認用
パッドＰＤｃが形成されており、この接続確認用パッド
ＰＤｃ上には、接続確認用バンプＢＤｃが表面保護膜上
に隆起して形成されている。子チップ２の基体をなす半
導体基板上には、チップ間接続パッドＰＤと接続確認用
パッドＰＤｃとの間を接続する接続確認用ダイオードＤ
Ｄが形成されている。親チップ１の表面保護膜上には、
子チップ２の接続確認用バンプＢＤｃに接合されるとと
もに、子チップ２の配置領域外まで引き出された引き出
し部ｂを有するテスト用バンプＢＴが形成されている。
このテスト用バンプＢＴは、親チップ１の内部回路１０
とは電気的に絶縁状態で設けられている。
パッドＰＤｃが形成されており、この接続確認用パッド
ＰＤｃ上には、接続確認用バンプＢＤｃが表面保護膜上
に隆起して形成されている。子チップ２の基体をなす半
導体基板上には、チップ間接続パッドＰＤと接続確認用
パッドＰＤｃとの間を接続する接続確認用ダイオードＤ
Ｄが形成されている。親チップ１の表面保護膜上には、
子チップ２の接続確認用バンプＢＤｃに接合されるとと
もに、子チップ２の配置領域外まで引き出された引き出
し部ｂを有するテスト用バンプＢＴが形成されている。
このテスト用バンプＢＴは、親チップ１の内部回路１０
とは電気的に絶縁状態で設けられている。
【００１６】親チップ１の表面には、さらに、接続確認
用パッドＰＭｃが形成されており、この接続確認用パッ
ドＰＭｃ上には、接続確認用バンプＢＭｃが隆起して形
成されている。この接続確認用バンプＢＭｃは、接続確
認用パッドＰＭｃに電気的に接続されているとともに、
子チップ２の配置領域の外方まで引き出された引き出し
部ｃを有している。さらに、親チップ１の半導体基板上
には、チップ間接続パッドＰＭと接続確認用パッドＰＭ
ｃとの間を接続する接続確認用ダイオードＤＭが形成さ
れている。
用パッドＰＭｃが形成されており、この接続確認用パッ
ドＰＭｃ上には、接続確認用バンプＢＭｃが隆起して形
成されている。この接続確認用バンプＢＭｃは、接続確
認用パッドＰＭｃに電気的に接続されているとともに、
子チップ２の配置領域の外方まで引き出された引き出し
部ｃを有している。さらに、親チップ１の半導体基板上
には、チップ間接続パッドＰＭと接続確認用パッドＰＭ
ｃとの間を接続する接続確認用ダイオードＤＭが形成さ
れている。
【００１７】子チップ２の表面保護膜上には、接続確認
用バンプＢＭｃに接触または接合されるバンプＢａが設
けられているが、このバンプＢａは、子チップ２の内部
回路２０とは電気的に絶縁されている。このバンプＢａ
は、主として、親チップ１と子チップ２との接合の機械
的安定性の向上に寄与している。親チップ１上のバンプ
ＢＭ，ＢＴ，ＢＭｃは、表面保護膜の形成の後に、耐酸
化性の金属（たとえば、金）を電解めっきまたは無電解
めっきにより堆積させることによって、同一工程で形成
される。
用バンプＢＭｃに接触または接合されるバンプＢａが設
けられているが、このバンプＢａは、子チップ２の内部
回路２０とは電気的に絶縁されている。このバンプＢａ
は、主として、親チップ１と子チップ２との接合の機械
的安定性の向上に寄与している。親チップ１上のバンプ
ＢＭ，ＢＴ，ＢＭｃは、表面保護膜の形成の後に、耐酸
化性の金属（たとえば、金）を電解めっきまたは無電解
めっきにより堆積させることによって、同一工程で形成
される。
【００１８】同様に、子チップ２上のバンプＢＤ，ＢＤ
ｃ，Ｂａは、表面保護膜の形成の後に、耐酸化性の金属
（たとえば、金）を電解めっきまたは無電解めっきによ
り堆積させることによって、同一工程で形成される。図
３は、親チップ１および子チップ２のチップ間接続の良
否の検査方法を説明するための図解的な電気回路図であ
る。チップ間接続バンプＢＤ，ＢＭ間の接合の良否を検
査するときには、チップ間接続バンプＢＭの引き出し部
ａと、テスト用バンプＢＴの引き出し部ｂとにそれぞれ
テストプローブＴ，Ｔが当てられる。そして、所定のテ
スト用電圧（たとえば、ダイオードＤＤに対して順方向
となる電圧）を印加することによって、テストプローブ
Ｔ，Ｔ間にダイオードＤＤが接続されているかどうかが
検査される。
ｃ，Ｂａは、表面保護膜の形成の後に、耐酸化性の金属
（たとえば、金）を電解めっきまたは無電解めっきによ
り堆積させることによって、同一工程で形成される。図
３は、親チップ１および子チップ２のチップ間接続の良
否の検査方法を説明するための図解的な電気回路図であ
る。チップ間接続バンプＢＤ，ＢＭ間の接合の良否を検
査するときには、チップ間接続バンプＢＭの引き出し部
ａと、テスト用バンプＢＴの引き出し部ｂとにそれぞれ
テストプローブＴ，Ｔが当てられる。そして、所定のテ
スト用電圧（たとえば、ダイオードＤＤに対して順方向
となる電圧）を印加することによって、テストプローブ
Ｔ，Ｔ間にダイオードＤＤが接続されているかどうかが
検査される。
【００１９】すなわち、一方のテストプローブＴから、
チップ間接続バンプＢＭ，ＢＤ、チップ間接続パッドＰ
Ｄ、ダイオードＤＤ、接続確認用パッドＰＤｃ、接続確
認用バンプＢＤｃおよびテスト用バンプＢＴを経て、他
方のテストプローブＴに至る回路が形成されていること
が確認されれば、結局、チップ間接続バンプＢＭ，ＢＤ
間の接合が良好であることを確認できる。このとき、同
時に、チップ間接続バンプＢＭとチップ間接続パッドＰ
Ｍとの接続が良好であることも同時に確認されることに
なる。
チップ間接続バンプＢＭ，ＢＤ、チップ間接続パッドＰ
Ｄ、ダイオードＤＤ、接続確認用パッドＰＤｃ、接続確
認用バンプＢＤｃおよびテスト用バンプＢＴを経て、他
方のテストプローブＴに至る回路が形成されていること
が確認されれば、結局、チップ間接続バンプＢＭ，ＢＤ
間の接合が良好であることを確認できる。このとき、同
時に、チップ間接続バンプＢＭとチップ間接続パッドＰ
Ｍとの接続が良好であることも同時に確認されることに
なる。
【００２０】引き出し部ａに当てたテストプローブＴか
らテスト用の電圧を印加したときに、引き出し部ｂに当
てたテストプローブにおいて電流が検出されなければ、
上記の回路のいずれかの箇所に不良があることになる。
このような場合には、当該チップ・オン・チップ構造
は、不良品と判定されて以後の工程から排除される。親
チップ１の表面に設けられた接続確認用バンプＢＭｃ
は、主として、チップ間接続バンプＢＭとチップ間接続
パッドＰＭとの接続状態の良否の検査に用いられる。す
なわち、チップ間接続バンプＢＭの引き出し部ａにテス
トプローブＴを当て、接続確認用バンプＢＭｃの引き出
し部ｃに別のテストプローブＴを当てて、これらのテス
トプローブＴ，Ｔ間に、ダイオードＤＭを導通させるこ
とができる電圧を印加する。このとき、テストプローブ
Ｔ，Ｔ間に回路が形成されれば、チップ間接続バンプＢ
Ｍとチップ間接続パッドＰＭとの接続が良好であると判
定される。当該回路が形成されなければ、チップ間接続
バンプＢＭとチップ間接続パッドＰＭとの接続が不良で
あると判定され、当該チップ・オン・チップ構造は、全
体として不良品と判定されて、以後の工程から排除され
る。
らテスト用の電圧を印加したときに、引き出し部ｂに当
てたテストプローブにおいて電流が検出されなければ、
上記の回路のいずれかの箇所に不良があることになる。
このような場合には、当該チップ・オン・チップ構造
は、不良品と判定されて以後の工程から排除される。親
チップ１の表面に設けられた接続確認用バンプＢＭｃ
は、主として、チップ間接続バンプＢＭとチップ間接続
パッドＰＭとの接続状態の良否の検査に用いられる。す
なわち、チップ間接続バンプＢＭの引き出し部ａにテス
トプローブＴを当て、接続確認用バンプＢＭｃの引き出
し部ｃに別のテストプローブＴを当てて、これらのテス
トプローブＴ，Ｔ間に、ダイオードＤＭを導通させるこ
とができる電圧を印加する。このとき、テストプローブ
Ｔ，Ｔ間に回路が形成されれば、チップ間接続バンプＢ
Ｍとチップ間接続パッドＰＭとの接続が良好であると判
定される。当該回路が形成されなければ、チップ間接続
バンプＢＭとチップ間接続パッドＰＭとの接続が不良で
あると判定され、当該チップ・オン・チップ構造は、全
体として不良品と判定されて、以後の工程から排除され
る。
【００２１】もしも、親チップ１と子チップ２とを接合
する前の段階で、親チップ１についてチップ間接続パッ
ドＰＭとチップ間接続バンプＢＭとの接続の良否が検査
されていて、この検査により良品とされたものについて
のみ子チップ２との接合を行う工程が採用される場合に
は、親チップ１のダイオードＤＭ、接続確認用バンプＢ
Ｍｃおよび接続確認用パッドＰＭｃは省かれてもよい。
この場合には、子チップ２において接続確認用バンプＢ
Ｍｃに接合されるバンプＢａが省かれてもよい。
する前の段階で、親チップ１についてチップ間接続パッ
ドＰＭとチップ間接続バンプＢＭとの接続の良否が検査
されていて、この検査により良品とされたものについて
のみ子チップ２との接合を行う工程が採用される場合に
は、親チップ１のダイオードＤＭ、接続確認用バンプＢ
Ｍｃおよび接続確認用パッドＰＭｃは省かれてもよい。
この場合には、子チップ２において接続確認用バンプＢ
Ｍｃに接合されるバンプＢａが省かれてもよい。
【００２２】以上のようにこの実施形態においては、子
チップ２のチップ間接続パッドＰＤと接続確認用パッド
ＰＤｃとの間にダイオードＤＤを介装接続した構成によ
り、高度な機能テストを要することなく、親チップ１と
子チップ２との電気接続の良否を簡便に検査することが
できるようになる。そして、この簡便な検査により良品
と判定されたチップ・オン・チップ構造についてのみ、
封止樹脂によるパッケージング工程や、その後の機能テ
スト工程が行われることになる。
チップ２のチップ間接続パッドＰＤと接続確認用パッド
ＰＤｃとの間にダイオードＤＤを介装接続した構成によ
り、高度な機能テストを要することなく、親チップ１と
子チップ２との電気接続の良否を簡便に検査することが
できるようになる。そして、この簡便な検査により良品
と判定されたチップ・オン・チップ構造についてのみ、
封止樹脂によるパッケージング工程や、その後の機能テ
スト工程が行われることになる。
【００２３】以上、この発明の一実施形態について説明
したが、この発明は、他の形態で実施することも可能で
ある。たとえば、上述の実施形態では、チップ間接続パ
ッドＰＤ，ＰＭにダイオードＤＤ，ＤＭのアノード側を
接続し、接続確認用パッドＰＤｃ，ＰＭｃにダイオード
ＤＤ，ＤＭのカソード側を接続しているが、ダイオード
ＤＤ，ＤＭの接続方向は逆であってもよい。一般に、各
チップ１，２を構成する半導体基板の導電型がＰ型であ
れば、図１および図３に示すとおりの接続となり、半導
体基板の導電型がＮ型であれば、これとは逆の接続とな
る。
したが、この発明は、他の形態で実施することも可能で
ある。たとえば、上述の実施形態では、チップ間接続パ
ッドＰＤ，ＰＭにダイオードＤＤ，ＤＭのアノード側を
接続し、接続確認用パッドＰＤｃ，ＰＭｃにダイオード
ＤＤ，ＤＭのカソード側を接続しているが、ダイオード
ＤＤ，ＤＭの接続方向は逆であってもよい。一般に、各
チップ１，２を構成する半導体基板の導電型がＰ型であ
れば、図１および図３に示すとおりの接続となり、半導
体基板の導電型がＮ型であれば、これとは逆の接続とな
る。
【００２４】また、上述の実施形態においては、親チッ
プ１および子チップ２の両方にバンプＢＤ，ＢＭ，ＢＤ
ｃ，ＢＴ，Ｂａ，ＢＭｃを設けているが、たとえば、子
チップ２側のバンプＢＤ，ＢＤｃ，Ｂａを省き、親チッ
プ１側のバンプＢＭ，ＢＴを子チップ２のパッドＰＤ，
ＰＤｃに直接接合させ、また、バンプＢＭｃを子チップ
２の表面保護膜に当接させる構成としてもよい。その
他、特許請求の範囲に記載された事項の範囲で種々の設
計変更を施すことが可能である。
プ１および子チップ２の両方にバンプＢＤ，ＢＭ，ＢＤ
ｃ，ＢＴ，Ｂａ，ＢＭｃを設けているが、たとえば、子
チップ２側のバンプＢＤ，ＢＤｃ，Ｂａを省き、親チッ
プ１側のバンプＢＭ，ＢＴを子チップ２のパッドＰＤ，
ＰＤｃに直接接合させ、また、バンプＢＭｃを子チップ
２の表面保護膜に当接させる構成としてもよい。その
他、特許請求の範囲に記載された事項の範囲で種々の設
計変更を施すことが可能である。
【図１】この発明の一実施形態に係る半導体チップを用
いたチップ・オン・チップ構造の半導体装置の図解的な
断面図である。
いたチップ・オン・チップ構造の半導体装置の図解的な
断面図である。
【図２】上記半導体装置の図解的な平面図である。
【図３】チップ間接続の良否の検査方法を説明するため
の図解的な電気回路図である。
の図解的な電気回路図である。
１ 親チップ（第１の半導体チップ） ２ 子チップ（第２の半導体チップ） １０ 親チップの内部回路 ２０ 子チップの内部回路 ａ 引き出し部 ｂ 引き出し部 ｃ 引き出し部 ＢＤ チップ間接続バンプ ＢＤｃ 接続確認用バンプ ＢＭ チップ間接続バンプ ＢＭｃ 接続確認用バンプ ＢＴ テスト用バンプ ＤＤ 接続確認用ダイオード ＤＭ 接続確認用ダイオード ＰＤ チップ間接続パッド ＰＤｃ 接続確認用パッド ＰＭ チップ間接続パッド ＰＭｃ 接続確認用パッド Ｔ テストプローブ
Claims (1)
- 【請求項１】半導体基板の最表面に設けられ、他の半導
体チップとの電気接続のためのチップ間接続部と、 上記半導体基板の最表面に設けられ、他の半導体チップ
との電気接続を確認するための接続確認用接続部と、 上記チップ間接続部と上記接続確認用接続部との間に接
続されるように上記半導体基板上に形成されたダイオー
ドとを含むことを特徴とする半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408599A JP3971070B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31408599A JP3971070B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135784A true JP2001135784A (ja) | 2001-05-18 |
| JP3971070B2 JP3971070B2 (ja) | 2007-09-05 |
Family
ID=18049065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31408599A Expired - Fee Related JP3971070B2 (ja) | 1999-11-04 | 1999-11-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3971070B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157970A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | ボンディング方法及びボンディング装置 |
-
1999
- 1999-11-04 JP JP31408599A patent/JP3971070B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157970A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | ボンディング方法及びボンディング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3971070B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| KR100761860B1 (ko) | 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법 | |
| TWI646644B (zh) | Semiconductor device | |
| CN108461411B (zh) | 封装结构 | |
| US20130256865A1 (en) | Semiconductor module | |
| US7446029B2 (en) | Semiconductor element and manufacturing method thereof | |
| US4441248A (en) | On-line inspection method and system for bonds made to electronic components | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
| JP2000299425A (ja) | 修復可能なマルチチップモジュールパッケージ | |
| JP3948393B2 (ja) | 半導体装置及びその製造方法 | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| TWI642159B (zh) | 封裝結構 | |
| US20030180988A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3939057B2 (ja) | 半導体装置 | |
| JP3971070B2 (ja) | 半導体装置 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP2003273313A (ja) | 半導体装置およびその製造方法 | |
| US20070152348A1 (en) | Array circuit substrate and wire bonding process using the same | |
| JP2001135795A (ja) | 半導体装置 | |
| TW200908281A (en) | Multi-chip stacked package enabling to electrically isolate an encapsulated fail chip and a substrate utilized for the package | |
| JP4178417B2 (ja) | 半導体装置の製造方法 | |
| JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |