JP3943376B2

JP3943376B2 - 発振器用集積回路

Info

Publication number: JP3943376B2
Application number: JP2001359913A
Authority: JP
Inventors: 正喜山本
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2001-11-26
Filing date: 2001-11-26
Publication date: 2007-07-11
Anticipated expiration: 2021-11-26
Also published as: JP2003163537A

Description

【０００１】
【発明の属する技術分野】
この発明は、特にテレビジョンチューナに好適な発振器用集積回路に関する。
【０００２】
【従来の技術】
テレビジョンチューナに使用される従来の発振器用集積回路（以下、単に集積回路という）を図４、図５によって説明する。図４は日本や米国等で採用されているＮＴＳＣ方式に使用される従来の集積回路６０と、それを用いた発振器の構成を示す。
【０００３】
集積回路６０内にはエミッタ同士が互いに接続された第一及び第二の発振トランジスタ６１、６２と、定電流源６３とが構成されている。そして、第一及び第二の発振トランジスタ６１、６２のエミッタ同士は互いに接続されると共に定電流源６３に接続される。また、各発振トランジスタ６１、６２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。此によってエミッタ同士が接続された二つのトランジスタ６１、６２は差動的に動作する。第二の発振トランジスタ６２のベースは集積回路６０内においてコンデンサ６４によって高周波的に接地される。
【０００４】
集積回路６０には第一及び第二の端子６５、６６が設けられ、第一の端子６５には第一の発振トランジスタ６１のベースが接続され、第二の端子６６には第二の発振トランジスタ６２のコレクタが接続される。
【０００５】
集積回路６０の外部には共振回路６７が設けられる。共振回路６７は並列共振回路で構成され、その一端は結合コンデンサ６８、６９によってそれぞれ第一の端子６５、第二の端子６６に接続される。共振回路６７は図示のように、アノードが接地されたバラクタダイオード６７ａと、直列接続された二つのインダクタンス素子６７ｂ、６７ｃと、スイッチダイオード６７ｄを有する。スイッチダイオード６７ｄのアノードは第一の切替端子７０に接続され、カソードは第二の切替端子７１に接続される。また、バラクタダイオード６７ａのカソードは制御電圧端子７２に接続される。そして、スイッチダイオード６７ｄのオン又はオフによって共振周波数が切り替えられる。
【０００６】
すなわち、第一の切替端子７０にハイレベルの電圧が印加されると、スイッチダイオード６７ｄがオンとなって共振回路６７の共振周波数は高くなる。この状態で制御電圧端子７２の電圧を変化すれば、例えば日本仕様として、ＶＨＦ帯における高域側のチャンネルに対応した２３０ＭＨｚから３７２ＭＨｚまでの局部発振信号が得られる。
また、第二の切替端子７１にハイレベルの電圧が印加されると、スイッチダイオード６７ｄはオフとなって共振回路６７の共振周波数は低くなる。この状態で制御電圧端子７２の電圧を変化すれば、ＶＨＦ帯における低域側のチャンネルに対応した１５０ＭＨｚから２２４ＭＨｚまでの局部発振信号が得られる。
【０００７】
図５は欧州で採用されているＰＡＬ方式に使用される従来の集積回路８０と、それを用いた発振器の構成を示す。
【０００８】
集積回路８０内にはエミッタ同士が互いに接続された第一及び第二の発振トランジスタ８１、８２と、第一の定電流源８３とが構成されている。そして、第一及び第二の発振トランジスタ８１、８２のエミッタ同士は互いに接続されると共に第一の定電流源８３に接続される。また、各発振トランジスタ８１、８２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。此によってエミッタ同士が接続された二つのトランジスタ８１、８２は差動的に動作する。第二の発振トランジスタ８２のベースは集積回路８０内においてコンデンサ８４によって高周波的に接地される。
【０００９】
集積回路８０には第一及び第二の端子８５、８６が設けられ、第一の端子８５には第一の発振トランジスタ８１のベースが接続され、第二の端子８６には第二の発振トランジスタ８２のコレクタが接続される。
【００１０】
集積回路８０の外部には第一の共振回路８７が設けられる。第一の共振回路８７は並列共振回路で構成され、その一端は結合コンデンサ８８、８９によってそれぞれ第一の端子８８、第二の端子８９に接続される。第一の共振回路８７は図示のようにインダクタンス素子８７ａとそれに並列に接続された容量素子８７ｂと、更に並列接続され、アノードがインダクタンス素子８７ａを介して接地されたバラクタダイオード８７ｃとを有する。バラクタダイオード８７ｃのカソードは制御電圧端子９０に接続される。この状態で制御電圧端子９０の電圧を変化すれば、例えば欧州仕様として、ＶＨＦ帯における低域側のチャンネルに対応した８２．１５ＭＨｚから１８６．１５ＭＨｚまでの局部発振信号が得られる。
【００１１】
また、集積回路８０内にはエミッタ同士が互いに接続された第三及び第四の発振トランジスタ９１、９２と、第二の定電流源９３とが構成されている。そして、第三及び第四の発振トランジスタ９１、９２のエミッタ同士は互いに接続されると共に第二の定電流源９３に接続される。また、各発振トランジスタ９１、９２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。此によってエミッタ同士が接続された二つのトランジスタ９１、９２は差動的に動作する。第四の発振トランジスタ９２のベースは集積回路８０内においてコンデンサ９４によって高周波的に接地される。
【００１２】
集積回路８０には第三及び第四の端子９５、９６が設けられ、第三の端子９５には第三の発振トランジスタ９１のベースが接続され、第四の端子９６には第四の発振トランジスタ９２のコレクタが接続される。
【００１３】
集積回路８０の外部には第二の共振回路９７が設けられる。第二の共振回路９７は図示のように並列共振回路で構成され、その一端が結合コンデンサ９８、９９によってそれぞれ第三の端子９５、第四の端子９６に接続される。第二の共振回路９７はインダクタンス素子９７ａと、それに並列に接続され、アノードがインダクタンス素子９７ａを介して接地されたバラクタダイオード９７ｂとを有する。バラクタダイオード９７ｂのカソードは制御電圧端子１００に接続される。この状態で制御電圧端子１００の電圧を変化すれば、欧州仕様として、ＶＨＦ帯における高域側のチャンネルに対応した１９３．１５ＭＨｚから４６２．１５ＭＨｚまでの局部発振信号が得られる。
【００１４】
以上のように、ＮＴＳＣ方式に使用する集積回路６０では一対のトランジスタ（第一及び第二のトランジスタ６１、６２）を内部に構成すればＶＨＦ帯の高域と低域とのチャンネルを受信するための発振信号が得られるが、その理由は受信帯域が狭いためである。
これに対して、ＰＡＬ方式に使用する集積回路８０では二対のトランジスタ（第一及び第二の発振トランジスタ８１、８２と第三及び第四の発振トランジスタ９１、９２）が必要となるが、その理由は受信帯域が広いためである。
【００１５】
【発明が解決しようとする課題】
以上説明したように、従来の集積回路の構成は仕向先あるいは方式毎に異なっていたので、多種の集積回路が必要であった。そのための管理は煩雑となっていた。
【００１６】
本発明は、仕向先あるいは方式が異なるテレビジョンチューナに共通に使用できる発振器用集積回路を実現することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、本発明による発振器用集積回路は、対をなして内部に構成された第一及び第二の発振トランジスタと、対をなして内部に構成された第三及び第四の発振トランジスタと、前記第一の発振トランジスタのベースと前記第二のトランジスタのコレクタとに結合され、外部に設けられる第一の共振回路の一端が接続される第一の端子と、前記第一のトランジスタのコレクタと前記第二のトランジスタのベースとに結合され、前記第一の共振回路の他端が接続される第二の端子と、前記第三の発振トランジスタのベースと前記第四のトランジスタのコレクタとに結合され、外部に設けられる第二の共振回路の一端が接続される第三の端子とを備え、エミッタが接地され、コレクタがプルアップ抵抗に接続されたスイッチトランジスタと切替手段とを内部に構成し、前記第三の端子を前記切替手段によって前記スイッチトランジスタのコレクタに接続し、又は前記第三の発振トランジスタのベース及び第四の発振トランジスタのコレクタに結合するようにした。
【００１８】
また、前記第一の端子を直流的に接地する第一の抵抗と、前記第二の端子を直流的に接地する第二の抵抗と、プルアップされた第三の抵抗と、前記第三の抵抗を前記第二の端子に接続する開閉手段とを内部に構成した。
【００１９】
また、前記切替手段と前記開閉手段とを連動させ、前記切替手段が前記第三の端子を前記スイッチトランジスタのコレクタに接続したときには前記開閉手段によって前記第三の抵抗を前記第二の端子に接続した。
【００２０】
【発明の実施の形態】
テレビジョンチューナ等に使用される本発明の発振器用集積回路１（以下、単に集積回路という）を図１によって説明し、この集積回路１を使用した発振器の構成例を図２及び図３によって説明する。
【００２１】
先ず、集積回路１内にはエミッタ同士が互いに接続された一対の発振トランジスタ１１、１２と、定電流源１３とが構成されている。そして、第一の発振トランジスタ１１及び第二の発振トランジスタ１２の各エミッタは定電流源１３に接続される。また、各発振トランジスタ１１、１２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
また、集積回路１内には第一乃至第四の結合コンデンサ１４乃至１７が構成される。
【００２２】
集積回路１には第一の端子１ａと第二の端子１ｂとが設けられ、第一の端子１ａには第一の結合コンデンサ１４を介して第一の発振トランジスタ１１のベースが結合されると共に、第二の結合コンデンサ１５を介して第二の発振トランジスタ１２のコレクタが結合される。また、第二の端子１ｂには第三の結合コンデンサ１１６を介して第一の発振トランジスタ１１のコレクタが結合されると共に、第四の結合コンデンサ１７を介して第二の発振トランジスタ１２のベースが結合される。
以上の構成によって、第一の端子１ａと第二の端子１ｂとの間に共振回路を接続すれば平衡型の発振回路が構成される。
【００２３】
なお、第一の端子１ａは集積回路１内に構成された第一の抵抗１８によって接地され、第二の端子１ｂは集積回路１内に構成された第二の抵抗１９によって接地される。さらに、第二の端子１ｂには集積回路１内に構成された開閉手段２０と第三の抵抗２１を直列に介して電圧が印加される。開閉手段２０は半導体スイッチ回路によって構成される。
【００２４】
また、集積回路１内にはエミッタ同士が互いに接続された一対の発振トランジスタ３１、３２と、定電流源３３とが構成されている。そして、第三及び第四の発振トランジスタ３１、３２のエミッタは定電流源３３に接続される。また、各発振トランジスタ３１、３２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。
また、集積回路１内には第三の発振トランジスタ３１のベースに接続された第五の結合コンデンサ３４と第四の発振トランジスタ３２のコレクタに接続された第六の結合コンデンサ３５とが構成されると共に、第四の発振トランジスタ３２のベースを接地するコンデンサ３６が構成される。
【００２５】
さらに、集積回路１内にはエミッタが接地され、コレクタがプルアップ抵抗３８に接続されたスイッチトランジスタ３７が構成されている。スイッチトランジスタ３７のコレクタは切替手段３９に接続される。第三の発振トランジスタ３１のベースに接続された結合コンデンサ３４及び第四の発振トランジスタ３２のコレクタに接続された結合コンデンサ３５も切替手段３９に接続される。
そして、集積回路１には第第三の端子１ｃが設けられ、切替手段３９が第三の端子１ｃに接続される。この切替手段３９によってスイッチトランジスタのコレクタ又は結合コンデンサ３４、３５が第三の端子１ｃに接続される。
【００２６】
切替手段３９は開閉手段２０と連動し、開閉手段２０が第二の端子１ｂと第三の抵抗２１と接続するときには、切替手段３９は第三の端子１ｃをスイッチトランジスタ３７のコレクタに接続し、開閉手段２０が第二の端子１ｂと第三の抵抗２１との接続を切り離すときには、切替手段３９は第三の端子１ｃを結合コンデンサ３４、３５に接続する。切替手段３９は半導体スイッチ回路によって構成される。
【００２７】
また、スイッチトランジスタ３７はそのコレクタが第三の端子１ｃに接続されている状態のときに、受信するテレビジョン信号の受信バンドに対応してオンまたはオフに切り替えられる。
【００２８】
以上述べた集積回路１を用いてＮＴＳＣ方式のテレビジョンチューナの発振器を構成した回路図を図２に示す。
先ず、集積回路１側では、第二の端子１ｂが開閉手段２０によって第三の抵抗２１に接続され、第三の端子１ｃが切替手段３９によってスイッチトランジスタ３７のコレクタに接続される。この結果、第二の端子１ｂには第二の抵抗１９と第三の抵抗２１とによって分圧された電圧が印加される。
【００２９】
ＮＴＳＣ方式の日本仕様ではＶＨＦ帯の低域側帯、高域側帯域共に最高周波数と最低周波数との比が小さいので、第一の端子１ａと第二の端子１ｂとの間にはバンド切替型の第一の共振回路４１が接続される。これによって平衡型の発振器が構成される。
【００３０】
第一の共振回路４１は直列接続された二つのインダクタンス素子４１ａ、４１ｂと、これら全体に並列に接続されたバラクタダイオード４１ｃと、一方のインダクタンス素子４１ｂに対して並列に接続されたスイッチダイオード４１ｄ等を有する。そして、バラクタダイオード４１ｃのアノードは第一の端子１ａに接続され、カソードは制御電圧端子４２に接続される。また、スイッチダイオード４１ｄのアノードは第二の端子１ｂに接続され、カソードは第三の端子１ｃに接続される。
【００３１】
以上の構成において、高域側のチャンネルを受信する場合は、スイッチトランジスタ３７がオンに切り替えられる。すると、スイッチダイオード４１ｄもオンとなり第一の共振回路４１の共振周波数は高くなる。そして、制御電圧端子４２に印加される電圧を変えることで高域側のチャンネルに対応した２３０ＭＨｚから３７２ＭＨｚの発振信号が得られる。
また、低域側のチャンネルを受信する場合は、スイッチトランジスタ３７がオフに切り替えられる。すると、スイッチダイオード４１ｄもオフとなり第一の共振回路４１の共振周波数は低くなる。そして、制御電圧端子４２に印加される電圧を変えることで低域側のチャンネルに対応した１５０ＭＨｚから２２４ＭＨｚの発振信号が得られる。
【００３２】
一方、集積回路１を用いてＰＡＬ方式のテレビジョンチューナの発振器を構成した回路図を図３に示す。
集積回路１側では、第二の端子１ｂが開閉手段２０によって第三の抵抗２１から切り離され、第三の端子１ｃが切替手段３９によって結合コンデンサ３４、３５に接続される。この結果、第二の端子１ｂは第二の抵抗１９のみで接地される。
【００３３】
ＰＡＬ方式ではＶＨＦ帯の低域側帯、高域側帯域共に最高周波数と最低周波数との比が大きくなるので、発振周波数範囲を狭める要因となるスイッチダイオードを使用せずに、第一の端子１ａと第二の端子１ｂとの間にはバンド切替のない高域側専用の第一の共振回路４３を接続し、第三の端子１ｃにはバンド切替のない低域側専用の第二の共振回路４４を接続する。この結果、第一及び第二の発振トランジスタ１１、１２と第一の共振回路４３とによって平衡型の発振器が構成され、第三及び第四の発振トランジスタ３１、３２と第二の共振回路４４とによって不平衡型の発振器が構成される。
【００３４】
第一の共振回路４３はインダクタンス素子４３ａと、これに並列に接続されたバラクタダイオード４３ｂとを有する。そして、バラクタダイオード４３ｂのアノードは第一の端子１ａに接続され、カソードは制御電圧端子４２に接続される。
また、第二の共振回路４４はインダクタンス素子４４ａと、これに並列に接続されたバラクタダイオード４４ｂとおよびコンデンサ４４ｃとを有し、インダクタンス素子４４ａの一端と、コンデンサ４４ｃの一端が第三の端子１ｃに接続され、各他端が接地される。また、バラクタダイオード４４ｂのアノードは第三の端子１ｃに接続されカソードは高周波的に接地される。そして、カソードが制御電圧端子４２に接続される。
【００３５】
以上の構成において、高域側のチャンネルを受信する場合は、第三及び第四の発振トランジスタ３１、３２は動作停止するように制御され、第一及び第二の発振トランジスタ１１、１２が動作する。そして、制御電圧端子４２に印加される電圧を変えることで高域側のチャンネルに対応した１９３．１５ＭＨｚから４６２．１５ＭＨｚの発振信号が得られる。
また、低域側のチャンネルを受信する場合は、第一及び第二の発振トランジスタ１１、１２は動作停止するように制御され、第三及び第四の発振トランジスタ３１、３２が動作する。そして、制御電圧端子４２に印加される電圧を変えることで低域側のチャンネルに対応した８２．１５ＭＨｚから１８６．１５ＭＨｚの発振信号が得られる。
【００３６】
【発明の効果】
以上説明したように、本発明は、エミッタが接地され、コレクタがプルアップ抵抗に接続されたスイッチトランジスタと切替手段とを内部に構成し、第三の端子を切替手段によってスイッチトランジスタのコレクタに接続し、又は第三の発振トランジスタのベース及び第四の発振トランジスタのコレクタに結合するようにしたので、第三の端子を切替手段によってスイッチトランジスタのコレクタに接続した場合は、第一の端子と第二の端子との間にバンド切替型の共振回路を接続し、この共振回路のスイッチダイオードの一端を第三の端子に接続すれば、スイッチトランジスタのオン又はオフによってＶＨＦ帯の高域側又は低域側のチャンネルに対応した発振信号が得られる。
また、第三の端子を切替手段によって第三の発振トランジスタのベースと第四の発振トランジスタのコレクタに結合した場合は、第一の端子と第二の端子との間にバンド切替なしの共振回路を接続し、第三の端子に別の共振回路を接続することで、それぞれ帯域の異なる発振信号を得ることが出来る。
【００３７】
また、第一の端子を直流的に接地する第一の抵抗と、第二の端子を直流的に接地する第二の抵抗と、プルアップされた第三の抵抗と、第三の抵抗を第二の端子に接続する開閉手段とを内部に構成したので、バンド切替型の共振回路を第一の端子と第二の端子との間に接続する際に、スイッチトランジスタのアノードを第二の端子に接続すれば、スイッチダイオードのアノードにバイアス電圧が印加され、スイッチトランジスタによってスイッチダイオードを容易にオン又はオフにすることが出来る。
【００３８】
また、切替手段と開閉手段とを連動させ、切替手段が第三の端子をスイッチトランジスタのコレクタに接続したときには開閉手段によって第三の抵抗を第二の端子に接続したので、バンド切替型の共振回路を使用する場合と、バンド切替なしの二つの共振回路を使用する場合との切替が出来る。
【図面の簡単な説明】
【図１】本発明の発振器用集積回路の構成を示す回路図である。
【図２】本発明の発振器用集積回路を使用した発振器の構成を示す回路図である。
【図３】本発明の発振器用集積回路を使用した発振器の他の構成を示す回路図である。
【図４】従来の発振器用集積回路を使用した発振器の構成を示す回路図である。
【図５】従来の発振器用集積回路を使用した発振器の他の構成を示す回路図である。
【符号の説明】
１集積回路
１ａ第一の端子
１ｂ第二の端子
１ｃ第三の端子
１１第一の発振トランジスタ
１２第二の発振トランジスタ
１３定電流源
１４第一の結合コンデンサ
１５第二の結合コンデンサ
１６第三の結合コンデンサ
１７第四の結合コンデンサ
１８第一の抵抗
１９第二の抵抗
２０開閉手段
２１第三の抵抗
３１第三の発振トランジスタ
３２第四の発振トランジスタ
３３定電流源
３４第五の結合コンデンサ
３５第六の結合コンデンサ
３６接地コンデンサ
３７スイッチトランジスタ
３８プルアップ抵抗
３９切替手段

Claims

対をなして内部に構成された第一及び第二の発振トランジスタと、対をなして内部に構成された第三及び第四の発振トランジスタと、前記第一の発振トランジスタのベースと前記第二のトランジスタのコレクタとに結合され、外部に設けられる第一の共振回路の一端が接続される第一の端子と、前記第一のトランジスタのコレクタと前記第二のトランジスタのベースとに結合され、前記第一の共振回路の他端が接続される第二の端子と、前記第三の発振トランジスタのベースと前記第四のトランジスタのコレクタとに結合され、外部に設けられる第二の共振回路の一端が接続される第三の端子とを備え、エミッタが接地され、コレクタがプルアップ抵抗に接続されたスイッチトランジスタと切替手段とを内部に構成し、前記第三の端子を前記切替手段によって前記スイッチトランジスタのコレクタに接続し、又は前記第三の発振トランジスタのベース及び第四の発振トランジスタのコレクタに結合するようにしたことを特徴とする発振器用集積回路。
前記第一の端子を直流的に接地する第一の抵抗と、前記第二の端子を直流的に接地する第二の抵抗と、プルアップされた第三の抵抗と、前記第三の抵抗を前記第二の端子に接続する開閉手段とを内部に構成したことを特徴とする請求項１に記載の発振器用集積回路
前記切替手段と前記開閉手段とを連動させ、前記切替手段が前記第三の端子を前記スイッチトランジスタのコレクタに接続したときには前記開閉手段によって前記第三の抵抗を前記第二の端子に接続したことを特徴とする請求項２に記載の発振器用集積回路。