JP3929643B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3929643B2 JP3929643B2 JP12652899A JP12652899A JP3929643B2 JP 3929643 B2 JP3929643 B2 JP 3929643B2 JP 12652899 A JP12652899 A JP 12652899A JP 12652899 A JP12652899 A JP 12652899A JP 3929643 B2 JP3929643 B2 JP 3929643B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- main
- sense
- inactive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 239000000758 substrate Substances 0.000 claims description 35
- 230000003071 parasitic effect Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 4
- 239000010410 layer Substances 0.000 description 40
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、大電流を処理する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置は、他の部品等と基板に実装され電子装置として用いられている。こうした電子装置は直流電源によって駆動されており、このため通常の使用では、商用電源である交流電源から直流電源を得るためのＡＣ−ＤＣコンバータ、更に、得られた直流電源から、回路ごとに異なる複数の電圧を供給するためのＤＣ−ＤＣコンバータが必要となる。このようなＡＣ−ＤＣコンバータ或いはＤＣ−ＤＣコンバータ等の電源回路は、電子装置に内蔵させる或いは外付けのアダプタとして提供することによって、直流電源を供給している。
【０００３】
こうした電源回路では、変圧用のトランス、平滑用の大容量コンデンサ、チョークコイル等の集積回路化が困難な部品が用いられるために、小電力信号を処理する制御回路を集積回路化してディスクリートな部品と組み合わせる手法が取られてきた。このため、電源回路の小型化には自ずと限界があった。
【０００４】
然し乍ら電子装置の小型化が進み、他の回路が集積化によって飛躍的に小型化されていくに連れて、電子装置の容積或いは重量に占める電源回路の比重が相対的に高くなり、このためこうした電源回路についても大幅な小型化が求められつつあり、今後この傾向は更に進むものと考えられる。
【０００５】
このような電源としては、スイッチングレギュレータが多用されている。スイッチングレギュレータでは、交流入力電圧を一旦整流した後にトランジスタのオン・オフ回路によって交流に変換し、再び整流回路によって直流に変換して出力電圧としているが、トランジスタがパルス幅制御されたオン・オフ動作を行なうため、損失が少ないので変換効率が高い。加えて、スイッチング周波数を高くすることによって、トランス、チョークコイル、コンデンサ等を小型化できるので、電源回路が軽量化される等の利点がある。こうしたスイッチングレギュレータの回路例を図１に示す。
【０００６】
スイッチングレギュレータ（破線図示）では、パワーＭＩＳＦＥＴによって構成されるメインスイッチＭＳとスタータースイッチＳＳと高抵抗の起動抵抗ＳＲとからなる高電圧部（二点鎖線図示）と、小電圧信号を処理する制御部からなっている。このようなスイッチングレギュレータを集積回路化するためには、高電圧部の集積化が必要となってくる。
【０００７】
メインスイッチＭＳとなるＭＩＳＦＥＴは、大電流を処理する必要性から、複数のセルを並列に接続したメッシュゲート構造が採用されている。そして、このメッシュゲート構造のＦＥＴでは、個々のセルが略同じ条件で形成されているので略同じ動作をすると考えられる。このため、形成された複数のセルの大部分をメインセルとして用い、一部を電流検出用のセンスセルとして用いた場合には、メインセルに流れる電流とセンスセルに流れる電流とは、夫々のセル数に比例すると考えられるので、このセンスセルに流れる電流から、メインセルに流れる電流を推定することができる。
【０００８】
このため、センスセルに流れる電流によってセンス抵抗Ｒｃｓに表われる電圧を規定の電圧とコンパレータＣ−Ａｍｐによって比較することによって、過電流を検知する過電流保護等が行なわれている。
【０００９】
【発明が解決しようとする課題】
こうしたセンスセルでは、熱的な条件等の動作環境をメインセルと整合させるために、メインセルに隣接してセンスセルが配置されている。例えば、特開平８−４６１９３号公報に記載されているＩＧＢＴ（Insulated Gate Bipolar Transistor）では、「電流検出セルが主電流側ユニットセルに挟まれている」構成とされている。
【００１０】
本発明者は、こうした構成のセンスセルについて検討を進めたが、ゲート電圧が高くなるに連れて、メインセルのドレイン電流とセンスセルのドレイン電流とがセル数に比例せず、センスセルのドレイン電流がセル数から予想される電流値よりも低く表われ、ドレイン電流とセル数とが比例しなくなる実験結果が得られた。
【００１１】
ドレイン電流とセル数とが比例しなくなると、センスセルによる検知結果から推定した電流値とメインセルに実際に流れている電流とが異なることとなり、前述した過電流保護が機能しなくなることも考えられる。
【００１２】
本発明の課題は、前述した問題を解決し、メインセルと挙動の類似したセンスセルを形成することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、前記センスセルとメインセルとの間に不活性セルを配置する。
また、半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、前記センスセルとメインセルとの間に不活性セルを配置し、前記不活性セルの拡散層を互いに接続する。
更に、半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、前記センスセルの周囲にフローティングの不活性セルを配置し、前記フローティングの不活性セルの周囲に接地電位に固定された不活性セルを配置し、前記接地電位に固定された不活性セルの周囲にメインセルを配置する。
上述した手段によれば、センスセルから隣接するメインセルへ流れる寄生電流を防止することができるので、信頼性の高いセンスセルを形成することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
図２は、本発明の一実施の形態の半導体装置の概略構成を示す平面図であり、図３は、図２中のａ−ａ線に沿った縦断面図である。
図２，図３に示すのは、スイッチングレギュレータの高電圧部を構成するメインスイッチとなるＭＩＳＦＥＴ ＭＳのセンスセル及びメインセルであり、夫々のセルとなるＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってｎ−型層２を形成した半導体基板に形成される。
【００１６】
メインスイッチとなるＭＩＳＦＥＴは、プレーナ構造のセルを規則的に複数配置し、これら複数のセルの一部（図２では１セルであるが複数のセルを集中或いは分散して配置してもよい）をセンスセルとして用い、大部分のセルをメインセルとして用いている。
【００１７】
各セルは、半導体基板主面にゲート絶縁膜３を介してゲート４を設け、隣接するセルの各ゲート４が互いに接続され、各セルを並列接続したメッシュゲート構造となっている。
【００１８】
各セルでは、半導体基体１上に形成されたｎ−型層２がドレイン領域となり、半導体基板主面に形成されたｐ型層５がチャネルの形成されるベース領域となり、ｐ型層５内に形成されたｎ＋型層６がソース領域となる縦型ＭＩＳＦＥＴとなっている。
【００１９】
ソースとなるｎ＋型層６は、層間絶縁膜７を介して半導体基板主面上に形成され、例えばシリコンを含有させたアルミニウムを用いたセンスセルのソース配線８或いはメインセルのソース配線９と電気的に接続されている。このソース配線８，９は、ソースとなるｎ＋型層６の他に、ベース電位を一定とするために、ｐ型層５に設けられたｐ＋型のコンタクト層１０にも電気的に接続されている。
【００２０】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基体１と導通するドレイン電極が、例えばニッケル，チタン，ニッケル，銀を積層した積層膜として形成される。
【００２１】
本実施の形態の半導体装置では、センスセルとメインセルとの間に不活性セルを配置する。具体的には、前記不活性セルがセンスセルの周囲に矩形環状に形成されている。この不活性セルにはソースとなる基板１と同一導電型のｎ＋型層６を形成しない。
【００２２】
そして、前記不活性セルのｐ型層５は、互いに接続されてセンスセルの周囲に矩形環状に形成されて、メインセルのソース配線９に接続されて、接地電位に固定されている。なお、不活性セルのｐ型層５は、センスセルのソース配線８に接続してもよい。
【００２３】
本実施の形態の半導体装置では、メインセルとセンスセルとの間に不活性セルを配置することによって、センス抵抗に生じる電位差によりセンスセルのソースの電位が上昇したときに、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流を阻止することができる。すなわち、前記不活性セルは前記ラテラル方向に流れる寄生電流阻止領域として機能する。このため、センスセルとメインセルとの電流密度が一致するので高精度な電流検出が可能になる。
【００２４】
これに対して、例えば、図４及び図５に示す不活性セルを配置していない従来のセンスセルでは、センス抵抗に生じる電位差によりセンスセルのソースの電位が上昇したときに、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流が生じ、センスセルとメインセルとの電流密度が一致しなくなる。
【００２５】
図６に示すのは、本実施の形態のセンスセル及びメインセルの電流特性を測定した結果を表したグラフであり、図７に示すのは、従来のセンスセル及びメインセルの電流−電圧特性をゲート電圧を変えて測定した結果を表したグラフである。何れも、メインセル、センスセル、ＦＬＲ（Field Limiting Ring）のみで構成したテスト用エレメント（ＴＥＧ）を作成し、センス抵抗としては２．２ＫΩの抵抗を接続して測定を行なった。
【００２６】
図から明らかなように、従来のセンスセルでは、電流が増加するに連れてセンス抵抗に接続されているソースの電位が上昇し、接地電位となっているメインセルのソースとの間の電位差が大きくなり、センスセルのソースがメインセルのドレインとして作用して、ラテラル方向に電流が流れてしまう。このため、ゲート電圧を上げる程メインセルと比較してセンスセルに流れる電流が減少し、セル数と電流との比が一致しなくなる。本実施の形態のセンスセルではセンスセルの周囲に不活性セルを配置してあるために、ラテラル方向に電流が流れないので、セル数と電流との比が一致する。具体的には、ゲート電圧１０Ｖ，ドレイン電圧１０Ｖの状態で、従来のセンスセルではセル数の比が１．８９％であるのに対して電流の比は０．２６％となっているが、本実施の形態のセンスセルではセル数の比が２．０８％であるのに対して電流の比は２．２７％となっておりセル数の比と電流の比とが略一致している。
【００２７】
続いて、前述した半導体装置の製造方法を図８乃至図１１を用いて工程毎に説明する。
先ず、例えばヒ素（Ａｓ）が導入された単結晶珪素からなるｎ＋型半導体基体１上に、エピタキシャル成長によってｎ−型層２を形成する。この状態を図８に示す。
【００２８】
次に、ｐ型層５（ウエル）をホトリソグラフィによるマスクを用いたイオン注入によって形成した後、半導体基板主面に、熱酸化膜或いは熱酸化膜にＣＶＤ（Chemical Vapor Diposition）による酸化珪素膜を積層したゲート絶縁膜３を形成し、半導体基板主面全面にゲート４となる多結晶珪素膜４´をＣＶＤにより形成し、この多結晶珪素膜４´に、ゲート４となる領域には例えばリンを導入する。この状態を図９に示す。
【００２９】
次に、多結晶珪素膜４´を、エッチング除去によってパターニングし、ゲート４を形成し、ＭＩＳＦＥＴのチャネルとなるｐ型層１１、ｎ＋型層６，コンタクト層１０をホトリソグラフィによるマスクを用いたイオン注入によって形成する。この際に不活性セルの領域では、ｐ型層５はセンスセルの周囲に矩形環状に形成し、ｎ＋型層６形成のイオン注入の際には不活性セルの領域をマスクしてｎ＋型層６を形成しない。この状態を図１０に示す。
【００３０】
次に、半導体基板主面上の全面に、例えばＰＳＧ（Phosphorus Silicate Glass）膜を堆積させ、ＳＯＧ（Spin On Glass）膜を塗布形成して層間絶縁膜７を形成し、この層間絶縁膜７に、ソース領域となるｎ＋型層６を露出させる開口を設ける。この状態を図１１に示す。
【００３１】
次に、この開口内を含む半導体基板主面上の全面に例えばシリコンを含むアルミニウムからなる導電膜（金属膜）を形成し、この金属膜をパターニングして、ソース配線８，９を形成して、図３に示す状態となる。
【００３２】
この後、例えばソースガスの主体としてテトラエトキシシラン（ＴＥＯＳ）ガスを用いたプラズマＣＶＤによる酸化珪素膜にポリイミドを塗布積層し、半導体基板主面の全面を覆う保護絶縁膜を形成し、ｎ＋型半導体基体１の裏面に研削処理を施し、この裏面に例えば蒸着によりニッケル，チタン，ニッケル，銀を順次積層したドレイン電極を形成する。
【００３３】
なお、本実施の形態の半導体装置では、ゲート４形成前に形成するｐ型層５（ウエル）を互いに接続させてあるが、図１２に平面を、図１３に図１２中のａ−ａ線に沿った縦断面を示すように、ゲート４形成後に形成するｐ型層１１（チャネル）の横方向拡散によって不活性セルを夫々接続することも可能である。
【００３４】
（実施の形態２）
図１４は、本発明の他の実施の形態の半導体装置の概略構成を示す平面図であり、図１５は、図１４中のａ−ａ線に沿った縦断面図である。
図１４，図１５に示すのは、スイッチングレギュレータの高電圧部を構成するメインスイッチとなるＭＩＳＦＥＴ ＭＳのセンスセル及びメインセルであり、夫々のセルとなるＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってｎ−型層２を形成した半導体基板に形成される。
【００３５】
メインスイッチとなるＭＩＳＦＥＴは、プレーナ構造のセルを規則的に複数配置し、これら複数のセルの一部（図１４では１セルであるが複数のセルを集中或いは分散して配置してもよい）をセンスセルとして用い、大部分のセルをメインセルとして用いている。
【００３６】
各セルは、半導体基板主面にゲート絶縁膜３を介してゲート４を設け、隣接するセルの各ゲート４が互いに接続され、各セルを並列接続したメッシュゲート構造となっている。
【００３７】
各セルでは、半導体基体１上に形成されたｎ−型層２がドレイン領域となり、半導体基板主面に形成されたｐ型層１１がチャネルの形成されるベース領域となり、ｐ型層１１内に形成されたｎ＋型層６がソース領域となる縦型ＦＥＴとなっている。
【００３８】
ソースとなるｎ＋型層６は、層間絶縁膜７を介して半導体基板主面上に形成され、例えばシリコンを含有させたアルミニウムを用いたセンスセルのソース配線８或いはメインセルのソース配線９と電気的に接続されている。このソース配線８，９は、ソースとなるｎ＋型層６の他に、ベース電位を一定とするために、ｐ型層５に設けられたｐ＋型のコンタクト層１０にも電気的に接続されている。
【００３９】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基体１と導通するドレイン電極が、例えばニッケル，チタン，ニッケル，銀を積層した積層膜として形成される。
【００４０】
本実施の形態の半導体装置では、センスセルとメインセルとの間に、フローティングの不活性セル及び電位の固定された不活性セルを配置する。具体的には、前記フローティングの不活性セルがセンスセルの周囲に矩形環状に形成され、電位の固定された不活性セルがフローティングの不活性セルの周囲に矩形環状に形成されている。これらの不活性セルには何れもソースとなるｎ＋型層６を形成しない。
【００４１】
そして、前記不活性セルのｐ型層５は、互いに接続されてセンスセルの周囲に矩形環状に形成されて、フローティングの不活性セルではソース配線８，９に接続されていないが、電位の固定される不活性セルではメインセルのソース配線９に接続されて、接地電位に固定されている。なお、電位の固定される不活性セルのｐ型層５は、センスセルのソース配線８に接続してもよい。
【００４２】
本実施の形態の半導体装置では、メインセルとセンスセルとの間に不活性セルを配置することによって、センス抵抗に生じる電位差によりセンスセルのソースの電位が上昇したときに、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流を防止することができる。このため、センスセルとメインセルとの電流密度が一致するので高精度な電流検出が可能になる。
【００４３】
図１６に示すのは、本実施の形態のセンスセル及びメインセルの電流特性を測定した結果を表したグラフである。前述の測定と同様に、メインセル、センスセル、ＦＬＲ（Field Limiting Ring）のみで構成したＴＥＧを作成し、センス抵抗としては２．２ＫΩの抵抗を接続して測定を行なった。
【００４４】
図から明らかなように、従来のセンスセルでは、電流が増加するに連れてセンス抵抗に接続されているソースの電位が上昇し、接地電位となっているメインセルのソースとの間の電位差が大きくなり、センスセルのソースがメインセルのドレインとして作用して、ラテラル方向に電流が流れてしまう。このため、ゲート電圧を上げる程メインセルと比較してセンスセルに流れる電流が減少し、セル数と電流との比が一致しなくなる。本実施の形態のセンスセルではセンスセルの周囲に不活性セルを配置してあるために、ラテラル方向に電流が流れないので、従来のセンスセルと比較するとセル数の比と電流の比とが一致している。
【００４５】
また、本実施の形態のセンスセルでは、図２，図３に示す実施の形態のセンスセルと比較した場合には、センスセルの寄生ＪＦＥＴが働きにくいために、メインセルとセンスセルとのオン抵抗に差が生じてしまう。このため、メインセルに比べてセンスセルの電流が増加することとなり、前述した実施の形態のセンスセル程はセル数の比と電流の比とが一致していないが、センス感度が向上する利点がある。
【００４６】
具体的には、ゲート電圧１０Ｖ，ドレイン電圧１０Ｖの状態で、本実施の形態のセンスセルではセル数の比が２．９４％であるのに対して電流の比は５．３１％となっている。
【００４７】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば本発明は、パワーＭＩＳＦＥＴを設けた半導体装置以外にも、ＩＧＢＴ（Integrated Gate Bipolar Transistor）等を設けた半導体装置にも適用が可能である。
【００４８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、メインセルとセンスセルとの間に不活性セルを配置することによって、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流を防止することができるという効果がある。
（２）本発明によれば、上記効果（１）により、センスセルとメインセルとの電流密度が一致するので高精度な電流検出が可能になるという効果がある。
（３）本発明によれば、上記効果（２）により、過電流保護を有効に行なうことができるという効果がある。
【図面の簡単な説明】
【図１】スイッチングレギュレータの構成を示す回路図である。
【図２】本発明の一実施の形態である半導体装置の要部を示す平面図である。
【図３】図２中のａ−ａ線に沿った縦断面図である。
【図４】従来の半導体装置の要部を示す平面図である。
【図５】図４中のａ−ａ線に沿った縦断面図である。
【図６】本実施の形態のセンスセル及びメインセルの特性を示すグラフである。
【図７】従来のセンスセル及びメインセルの特性を示すグラフである。
【図８】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１２】本発明の変形例の要部を示す平面図である。
【図１３】図１２中のａ−ａ線に沿った縦断面図である。
【図１４】本発明の他の実施の形態である半導体装置の要部を示す平面図である。
【図１５】図１４中のａ−ａ線に沿った縦断面図である。
【図１６】本実施の形態のセンスセル及びメインセルの特性を示すグラフである。
【符号の説明】
１…半導体基体、２…ｎ−型層（ドレイン領域）、３…ゲート絶縁膜、４…ゲート、５…ｐ型層（チャネル形成領域）、６…ｎ＋型層（ソース領域）、７…層間絶縁膜、８，９…ソース配線、１０…コンタクト層、１１…ｐ型層。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、大電流を処理する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置は、他の部品等と基板に実装され電子装置として用いられている。こうした電子装置は直流電源によって駆動されており、このため通常の使用では、商用電源である交流電源から直流電源を得るためのＡＣ−ＤＣコンバータ、更に、得られた直流電源から、回路ごとに異なる複数の電圧を供給するためのＤＣ−ＤＣコンバータが必要となる。このようなＡＣ−ＤＣコンバータ或いはＤＣ−ＤＣコンバータ等の電源回路は、電子装置に内蔵させる或いは外付けのアダプタとして提供することによって、直流電源を供給している。
【０００３】
こうした電源回路では、変圧用のトランス、平滑用の大容量コンデンサ、チョークコイル等の集積回路化が困難な部品が用いられるために、小電力信号を処理する制御回路を集積回路化してディスクリートな部品と組み合わせる手法が取られてきた。このため、電源回路の小型化には自ずと限界があった。
【０００４】
然し乍ら電子装置の小型化が進み、他の回路が集積化によって飛躍的に小型化されていくに連れて、電子装置の容積或いは重量に占める電源回路の比重が相対的に高くなり、このためこうした電源回路についても大幅な小型化が求められつつあり、今後この傾向は更に進むものと考えられる。
【０００５】
このような電源としては、スイッチングレギュレータが多用されている。スイッチングレギュレータでは、交流入力電圧を一旦整流した後にトランジスタのオン・オフ回路によって交流に変換し、再び整流回路によって直流に変換して出力電圧としているが、トランジスタがパルス幅制御されたオン・オフ動作を行なうため、損失が少ないので変換効率が高い。加えて、スイッチング周波数を高くすることによって、トランス、チョークコイル、コンデンサ等を小型化できるので、電源回路が軽量化される等の利点がある。こうしたスイッチングレギュレータの回路例を図１に示す。
【０００６】
スイッチングレギュレータ（破線図示）では、パワーＭＩＳＦＥＴによって構成されるメインスイッチＭＳとスタータースイッチＳＳと高抵抗の起動抵抗ＳＲとからなる高電圧部（二点鎖線図示）と、小電圧信号を処理する制御部からなっている。このようなスイッチングレギュレータを集積回路化するためには、高電圧部の集積化が必要となってくる。
【０００７】
メインスイッチＭＳとなるＭＩＳＦＥＴは、大電流を処理する必要性から、複数のセルを並列に接続したメッシュゲート構造が採用されている。そして、このメッシュゲート構造のＦＥＴでは、個々のセルが略同じ条件で形成されているので略同じ動作をすると考えられる。このため、形成された複数のセルの大部分をメインセルとして用い、一部を電流検出用のセンスセルとして用いた場合には、メインセルに流れる電流とセンスセルに流れる電流とは、夫々のセル数に比例すると考えられるので、このセンスセルに流れる電流から、メインセルに流れる電流を推定することができる。
【０００８】
このため、センスセルに流れる電流によってセンス抵抗Ｒｃｓに表われる電圧を規定の電圧とコンパレータＣ−Ａｍｐによって比較することによって、過電流を検知する過電流保護等が行なわれている。
【０００９】
【発明が解決しようとする課題】
こうしたセンスセルでは、熱的な条件等の動作環境をメインセルと整合させるために、メインセルに隣接してセンスセルが配置されている。例えば、特開平８−４６１９３号公報に記載されているＩＧＢＴ（Insulated Gate Bipolar Transistor）では、「電流検出セルが主電流側ユニットセルに挟まれている」構成とされている。
【００１０】
本発明者は、こうした構成のセンスセルについて検討を進めたが、ゲート電圧が高くなるに連れて、メインセルのドレイン電流とセンスセルのドレイン電流とがセル数に比例せず、センスセルのドレイン電流がセル数から予想される電流値よりも低く表われ、ドレイン電流とセル数とが比例しなくなる実験結果が得られた。
【００１１】
ドレイン電流とセル数とが比例しなくなると、センスセルによる検知結果から推定した電流値とメインセルに実際に流れている電流とが異なることとなり、前述した過電流保護が機能しなくなることも考えられる。
【００１２】
本発明の課題は、前述した問題を解決し、メインセルと挙動の類似したセンスセルを形成することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、前記センスセルとメインセルとの間に不活性セルを配置する。
また、半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、前記センスセルとメインセルとの間に不活性セルを配置し、前記不活性セルの拡散層を互いに接続する。
更に、半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、前記センスセルの周囲にフローティングの不活性セルを配置し、前記フローティングの不活性セルの周囲に接地電位に固定された不活性セルを配置し、前記接地電位に固定された不活性セルの周囲にメインセルを配置する。
上述した手段によれば、センスセルから隣接するメインセルへ流れる寄生電流を防止することができるので、信頼性の高いセンスセルを形成することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
図２は、本発明の一実施の形態の半導体装置の概略構成を示す平面図であり、図３は、図２中のａ−ａ線に沿った縦断面図である。
図２，図３に示すのは、スイッチングレギュレータの高電圧部を構成するメインスイッチとなるＭＩＳＦＥＴ ＭＳのセンスセル及びメインセルであり、夫々のセルとなるＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってｎ−型層２を形成した半導体基板に形成される。
【００１６】
メインスイッチとなるＭＩＳＦＥＴは、プレーナ構造のセルを規則的に複数配置し、これら複数のセルの一部（図２では１セルであるが複数のセルを集中或いは分散して配置してもよい）をセンスセルとして用い、大部分のセルをメインセルとして用いている。
【００１７】
各セルは、半導体基板主面にゲート絶縁膜３を介してゲート４を設け、隣接するセルの各ゲート４が互いに接続され、各セルを並列接続したメッシュゲート構造となっている。
【００１８】
各セルでは、半導体基体１上に形成されたｎ−型層２がドレイン領域となり、半導体基板主面に形成されたｐ型層５がチャネルの形成されるベース領域となり、ｐ型層５内に形成されたｎ＋型層６がソース領域となる縦型ＭＩＳＦＥＴとなっている。
【００１９】
ソースとなるｎ＋型層６は、層間絶縁膜７を介して半導体基板主面上に形成され、例えばシリコンを含有させたアルミニウムを用いたセンスセルのソース配線８或いはメインセルのソース配線９と電気的に接続されている。このソース配線８，９は、ソースとなるｎ＋型層６の他に、ベース電位を一定とするために、ｐ型層５に設けられたｐ＋型のコンタクト層１０にも電気的に接続されている。
【００２０】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基体１と導通するドレイン電極が、例えばニッケル，チタン，ニッケル，銀を積層した積層膜として形成される。
【００２１】
本実施の形態の半導体装置では、センスセルとメインセルとの間に不活性セルを配置する。具体的には、前記不活性セルがセンスセルの周囲に矩形環状に形成されている。この不活性セルにはソースとなる基板１と同一導電型のｎ＋型層６を形成しない。
【００２２】
そして、前記不活性セルのｐ型層５は、互いに接続されてセンスセルの周囲に矩形環状に形成されて、メインセルのソース配線９に接続されて、接地電位に固定されている。なお、不活性セルのｐ型層５は、センスセルのソース配線８に接続してもよい。
【００２３】
本実施の形態の半導体装置では、メインセルとセンスセルとの間に不活性セルを配置することによって、センス抵抗に生じる電位差によりセンスセルのソースの電位が上昇したときに、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流を阻止することができる。すなわち、前記不活性セルは前記ラテラル方向に流れる寄生電流阻止領域として機能する。このため、センスセルとメインセルとの電流密度が一致するので高精度な電流検出が可能になる。
【００２４】
これに対して、例えば、図４及び図５に示す不活性セルを配置していない従来のセンスセルでは、センス抵抗に生じる電位差によりセンスセルのソースの電位が上昇したときに、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流が生じ、センスセルとメインセルとの電流密度が一致しなくなる。
【００２５】
図６に示すのは、本実施の形態のセンスセル及びメインセルの電流特性を測定した結果を表したグラフであり、図７に示すのは、従来のセンスセル及びメインセルの電流−電圧特性をゲート電圧を変えて測定した結果を表したグラフである。何れも、メインセル、センスセル、ＦＬＲ（Field Limiting Ring）のみで構成したテスト用エレメント（ＴＥＧ）を作成し、センス抵抗としては２．２ＫΩの抵抗を接続して測定を行なった。
【００２６】
図から明らかなように、従来のセンスセルでは、電流が増加するに連れてセンス抵抗に接続されているソースの電位が上昇し、接地電位となっているメインセルのソースとの間の電位差が大きくなり、センスセルのソースがメインセルのドレインとして作用して、ラテラル方向に電流が流れてしまう。このため、ゲート電圧を上げる程メインセルと比較してセンスセルに流れる電流が減少し、セル数と電流との比が一致しなくなる。本実施の形態のセンスセルではセンスセルの周囲に不活性セルを配置してあるために、ラテラル方向に電流が流れないので、セル数と電流との比が一致する。具体的には、ゲート電圧１０Ｖ，ドレイン電圧１０Ｖの状態で、従来のセンスセルではセル数の比が１．８９％であるのに対して電流の比は０．２６％となっているが、本実施の形態のセンスセルではセル数の比が２．０８％であるのに対して電流の比は２．２７％となっておりセル数の比と電流の比とが略一致している。
【００２７】
続いて、前述した半導体装置の製造方法を図８乃至図１１を用いて工程毎に説明する。
先ず、例えばヒ素（Ａｓ）が導入された単結晶珪素からなるｎ＋型半導体基体１上に、エピタキシャル成長によってｎ−型層２を形成する。この状態を図８に示す。
【００２８】
次に、ｐ型層５（ウエル）をホトリソグラフィによるマスクを用いたイオン注入によって形成した後、半導体基板主面に、熱酸化膜或いは熱酸化膜にＣＶＤ（Chemical Vapor Diposition）による酸化珪素膜を積層したゲート絶縁膜３を形成し、半導体基板主面全面にゲート４となる多結晶珪素膜４´をＣＶＤにより形成し、この多結晶珪素膜４´に、ゲート４となる領域には例えばリンを導入する。この状態を図９に示す。
【００２９】
次に、多結晶珪素膜４´を、エッチング除去によってパターニングし、ゲート４を形成し、ＭＩＳＦＥＴのチャネルとなるｐ型層１１、ｎ＋型層６，コンタクト層１０をホトリソグラフィによるマスクを用いたイオン注入によって形成する。この際に不活性セルの領域では、ｐ型層５はセンスセルの周囲に矩形環状に形成し、ｎ＋型層６形成のイオン注入の際には不活性セルの領域をマスクしてｎ＋型層６を形成しない。この状態を図１０に示す。
【００３０】
次に、半導体基板主面上の全面に、例えばＰＳＧ（Phosphorus Silicate Glass）膜を堆積させ、ＳＯＧ（Spin On Glass）膜を塗布形成して層間絶縁膜７を形成し、この層間絶縁膜７に、ソース領域となるｎ＋型層６を露出させる開口を設ける。この状態を図１１に示す。
【００３１】
次に、この開口内を含む半導体基板主面上の全面に例えばシリコンを含むアルミニウムからなる導電膜（金属膜）を形成し、この金属膜をパターニングして、ソース配線８，９を形成して、図３に示す状態となる。
【００３２】
この後、例えばソースガスの主体としてテトラエトキシシラン（ＴＥＯＳ）ガスを用いたプラズマＣＶＤによる酸化珪素膜にポリイミドを塗布積層し、半導体基板主面の全面を覆う保護絶縁膜を形成し、ｎ＋型半導体基体１の裏面に研削処理を施し、この裏面に例えば蒸着によりニッケル，チタン，ニッケル，銀を順次積層したドレイン電極を形成する。
【００３３】
なお、本実施の形態の半導体装置では、ゲート４形成前に形成するｐ型層５（ウエル）を互いに接続させてあるが、図１２に平面を、図１３に図１２中のａ−ａ線に沿った縦断面を示すように、ゲート４形成後に形成するｐ型層１１（チャネル）の横方向拡散によって不活性セルを夫々接続することも可能である。
【００３４】
（実施の形態２）
図１４は、本発明の他の実施の形態の半導体装置の概略構成を示す平面図であり、図１５は、図１４中のａ−ａ線に沿った縦断面図である。
図１４，図１５に示すのは、スイッチングレギュレータの高電圧部を構成するメインスイッチとなるＭＩＳＦＥＴ ＭＳのセンスセル及びメインセルであり、夫々のセルとなるＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってｎ−型層２を形成した半導体基板に形成される。
【００３５】
メインスイッチとなるＭＩＳＦＥＴは、プレーナ構造のセルを規則的に複数配置し、これら複数のセルの一部（図１４では１セルであるが複数のセルを集中或いは分散して配置してもよい）をセンスセルとして用い、大部分のセルをメインセルとして用いている。
【００３６】
各セルは、半導体基板主面にゲート絶縁膜３を介してゲート４を設け、隣接するセルの各ゲート４が互いに接続され、各セルを並列接続したメッシュゲート構造となっている。
【００３７】
各セルでは、半導体基体１上に形成されたｎ−型層２がドレイン領域となり、半導体基板主面に形成されたｐ型層１１がチャネルの形成されるベース領域となり、ｐ型層１１内に形成されたｎ＋型層６がソース領域となる縦型ＦＥＴとなっている。
【００３８】
ソースとなるｎ＋型層６は、層間絶縁膜７を介して半導体基板主面上に形成され、例えばシリコンを含有させたアルミニウムを用いたセンスセルのソース配線８或いはメインセルのソース配線９と電気的に接続されている。このソース配線８，９は、ソースとなるｎ＋型層６の他に、ベース電位を一定とするために、ｐ型層５に設けられたｐ＋型のコンタクト層１０にも電気的に接続されている。
【００３９】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基体１と導通するドレイン電極が、例えばニッケル，チタン，ニッケル，銀を積層した積層膜として形成される。
【００４０】
本実施の形態の半導体装置では、センスセルとメインセルとの間に、フローティングの不活性セル及び電位の固定された不活性セルを配置する。具体的には、前記フローティングの不活性セルがセンスセルの周囲に矩形環状に形成され、電位の固定された不活性セルがフローティングの不活性セルの周囲に矩形環状に形成されている。これらの不活性セルには何れもソースとなるｎ＋型層６を形成しない。
【００４１】
そして、前記不活性セルのｐ型層５は、互いに接続されてセンスセルの周囲に矩形環状に形成されて、フローティングの不活性セルではソース配線８，９に接続されていないが、電位の固定される不活性セルではメインセルのソース配線９に接続されて、接地電位に固定されている。なお、電位の固定される不活性セルのｐ型層５は、センスセルのソース配線８に接続してもよい。
【００４２】
本実施の形態の半導体装置では、メインセルとセンスセルとの間に不活性セルを配置することによって、センス抵抗に生じる電位差によりセンスセルのソースの電位が上昇したときに、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流を防止することができる。このため、センスセルとメインセルとの電流密度が一致するので高精度な電流検出が可能になる。
【００４３】
図１６に示すのは、本実施の形態のセンスセル及びメインセルの電流特性を測定した結果を表したグラフである。前述の測定と同様に、メインセル、センスセル、ＦＬＲ（Field Limiting Ring）のみで構成したＴＥＧを作成し、センス抵抗としては２．２ＫΩの抵抗を接続して測定を行なった。
【００４４】
図から明らかなように、従来のセンスセルでは、電流が増加するに連れてセンス抵抗に接続されているソースの電位が上昇し、接地電位となっているメインセルのソースとの間の電位差が大きくなり、センスセルのソースがメインセルのドレインとして作用して、ラテラル方向に電流が流れてしまう。このため、ゲート電圧を上げる程メインセルと比較してセンスセルに流れる電流が減少し、セル数と電流との比が一致しなくなる。本実施の形態のセンスセルではセンスセルの周囲に不活性セルを配置してあるために、ラテラル方向に電流が流れないので、従来のセンスセルと比較するとセル数の比と電流の比とが一致している。
【００４５】
また、本実施の形態のセンスセルでは、図２，図３に示す実施の形態のセンスセルと比較した場合には、センスセルの寄生ＪＦＥＴが働きにくいために、メインセルとセンスセルとのオン抵抗に差が生じてしまう。このため、メインセルに比べてセンスセルの電流が増加することとなり、前述した実施の形態のセンスセル程はセル数の比と電流の比とが一致していないが、センス感度が向上する利点がある。
【００４６】
具体的には、ゲート電圧１０Ｖ，ドレイン電圧１０Ｖの状態で、本実施の形態のセンスセルではセル数の比が２．９４％であるのに対して電流の比は５．３１％となっている。
【００４７】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば本発明は、パワーＭＩＳＦＥＴを設けた半導体装置以外にも、ＩＧＢＴ（Integrated Gate Bipolar Transistor）等を設けた半導体装置にも適用が可能である。
【００４８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、メインセルとセンスセルとの間に不活性セルを配置することによって、センスセルから隣接するメインセルへのラテラル方向に流れる寄生電流を防止することができるという効果がある。
（２）本発明によれば、上記効果（１）により、センスセルとメインセルとの電流密度が一致するので高精度な電流検出が可能になるという効果がある。
（３）本発明によれば、上記効果（２）により、過電流保護を有効に行なうことができるという効果がある。
【図面の簡単な説明】
【図１】スイッチングレギュレータの構成を示す回路図である。
【図２】本発明の一実施の形態である半導体装置の要部を示す平面図である。
【図３】図２中のａ−ａ線に沿った縦断面図である。
【図４】従来の半導体装置の要部を示す平面図である。
【図５】図４中のａ−ａ線に沿った縦断面図である。
【図６】本実施の形態のセンスセル及びメインセルの特性を示すグラフである。
【図７】従来のセンスセル及びメインセルの特性を示すグラフである。
【図８】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の要部を製造工程毎に示す縦断面図である。
【図１２】本発明の変形例の要部を示す平面図である。
【図１３】図１２中のａ−ａ線に沿った縦断面図である。
【図１４】本発明の他の実施の形態である半導体装置の要部を示す平面図である。
【図１５】図１４中のａ−ａ線に沿った縦断面図である。
【図１６】本実施の形態のセンスセル及びメインセルの特性を示すグラフである。
【符号の説明】
１…半導体基体、２…ｎ−型層（ドレイン領域）、３…ゲート絶縁膜、４…ゲート、５…ｐ型層（チャネル形成領域）、６…ｎ＋型層（ソース領域）、７…層間絶縁膜、８，９…ソース配線、１０…コンタクト層、１１…ｐ型層。
Claims (10)
- 半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、
前記センスセルとメインセルとの間に不活性セルが配置されており、前記不活性セルには、前記メインセル及びセンスセルのチャネル形成領域と同一導電型で略同じ不純物濃度の半導体層が形成され、該半導体層にメインセル又はセンスセルの何れか一方のソース配線が接続されていることを特徴とする半導体装置。 - 半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、
前記センスセルとメインセルとの間に不活性セルが配置されており、前記不活性セルには、前記メインセル及びセンスセルのチャネル形成領域と同一導電型で略同じ不純物濃度の半導体層が形成され、該半導体層にメインセル又はセンスセルの何れか一方のソース配線が接続され、前記不活性セルの拡散層が互いに接続されていることを特徴とする半導体装置。 - 前記不活性セルがセンスセルの周囲に矩形環状に形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記不活性セルの電位が固定されていることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
- 前記不活性セルが接地電位に固定されていることを特徴とする請求項４に記載の半導体装置。
- 半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、
前記センスセルとメインセルとの間に不活性セルが配置されており、前記不活性セルには、前記メインセル及びセンスセルのチャネル形成領域と同一導電型で略同じ不純物濃度の半導体層が形成され、該半導体層がフローティングとなっていることを特徴とする半導体装置。 - 半導体基板主面にセンスセルとメインセルとを形成した半導体装置において、
前記センスセルの周囲にフローティングの不活性セルが配置され、前記フローティングの不活性セルの周囲に接地電位に固定された不活性セルが配置され、前記接地電位に固定された不活性セルの周囲にメインセルが配置されていることを特徴とする半導体装置。 - 前記メインセルがスイッチングレギュレータのメインスイッチとして用いられることを特徴とする請求項１乃至請求項７の何れか一項に記載の半導体装置。
- 夫々が縦型ＭＩＳＦＥＴで構成されたメインセル及びセンスセルを半導体基板主面内に具備した半導体装置において、
前記メインセルとセンスセルとが配置された半導体領域の間にラテラル方向の寄生電流を阻止する領域が配置されており、前記寄生電流を阻止する領域には、前記メインセル及びセンスセルのチャネル形成領域と同一導電型で略同じ不純物濃度の半導体層が形成され、該半導体層にメインセル又はセンスセルの何れか一方のソース配線が接続されていることを特徴とする半導体装置。 - 前記寄生電流を阻止する領域は、前記メインセル及びセンスセルと同一導電型ウエル領域を有し、前記ウエル領域内には前記半導体基板と同一導電型の半導体領域が形成されていないことを特徴とする請求項９に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12652899A JP3929643B2 (ja) | 1999-05-07 | 1999-05-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12652899A JP3929643B2 (ja) | 1999-05-07 | 1999-05-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323707A JP2000323707A (ja) | 2000-11-24 |
| JP3929643B2 true JP3929643B2 (ja) | 2007-06-13 |
Family
ID=14937442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12652899A Expired - Fee Related JP3929643B2 (ja) | 1999-05-07 | 1999-05-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3929643B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865093B2 (en) * | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
| JP4770119B2 (ja) * | 2004-02-20 | 2011-09-14 | 株式会社デンソー | Ｍｏｓ型半導体装置およびそれを備えた点火装置 |
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| JP4500639B2 (ja) * | 2004-09-24 | 2010-07-14 | トヨタ自動車株式会社 | トレンチゲート型半導体装置およびその製造方法 |
| JP4748149B2 (ja) | 2007-12-24 | 2011-08-17 | 株式会社デンソー | 半導体装置 |
| JP5369300B2 (ja) | 2009-09-16 | 2013-12-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN102947934B (zh) * | 2010-06-24 | 2015-12-02 | 三菱电机株式会社 | 功率半导体器件 |
| JP5573527B2 (ja) * | 2010-09-13 | 2014-08-20 | 株式会社デンソー | 半導体装置 |
| JP5757101B2 (ja) * | 2011-02-17 | 2015-07-29 | 富士電機株式会社 | 超接合半導体素子 |
| WO2013042406A1 (ja) | 2011-09-21 | 2013-03-28 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6243136B2 (ja) * | 2012-05-02 | 2017-12-06 | 株式会社半導体エネルギー研究所 | スイッチングコンバータ |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
| US9698221B2 (en) | 2014-05-01 | 2017-07-04 | Mitsubishi Electric Corporation | Semiconductor device |
-
1999
- 1999-05-07 JP JP12652899A patent/JP3929643B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323707A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492689B2 (en) | Semiconductor device switching regulator used as a DC regulated power supply | |
| US6888206B2 (en) | Power semiconductor device and method of manufacturing the same | |
| JP3929643B2 (ja) | 半導体装置 | |
| US9337187B2 (en) | Semiconductor device | |
| US11094790B2 (en) | Silicon carbide semiconductor device | |
| TW201316509A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US9773878B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI415256B (zh) | 電力半導體裝置 | |
| JP4894097B2 (ja) | 半導体装置 | |
| CN110098124A (zh) | 功率半导体器件和用于制造功率半导体器件的方法 | |
| US8018018B2 (en) | Temperature sensing device | |
| US7189621B2 (en) | Semiconductor device and method for fabricating the same | |
| CN109119483A (zh) | 一种晶体管及其制作方法 | |
| JP2007123926A (ja) | 半導体装置 | |
| JP3933811B2 (ja) | 半導体装置の製造方法 | |
| EP0519741A2 (en) | High-breakdown-voltage semiconductor element | |
| JP2000252426A (ja) | 半導体装置及びその製造方法 | |
| EP0596414A2 (en) | Semiconductor integrated circuit device comprising a dielectric isolation structure | |
| JP2004014707A (ja) | 半導体装置 | |
| JPH08116049A (ja) | 絶縁ゲート型半導体装置 | |
| US11502073B2 (en) | Semiconductor device and power source control IC | |
| JPH09289305A (ja) | 半導体装置 | |
| JP7113386B2 (ja) | 半導体装置 | |
| WO2022210052A1 (ja) | 半導体装置 | |
| JPH11307768A (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070307 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |