JP3908802B2 - フィルム・モードを検出する方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明はビデオ信号処理に関し、特に、ビデオ信号の発生源がフィルム（ｆｉｌｍ）・ソース（ｓｏｕｒｃｅ）であるか、ビデオ・カメラ（ｖｉｄｅｏ ｃａｍｅｒａ）・ソースであるかを識別する方法および装置に関する。
【０００２】
【従来の技術】
フィルムを発生源とするビデオ情報を受信したとき、信号のデ・インターレーシング処理（ｄｅ−ｉｎｔｅｒｌａｃｉｎｇ）を本質的にエラーなしで行う機会がある。これは、両タイプ（奇数／偶数）のインターレース・フィールド（ｉｎｔｅｒｌａｃｅｄ ｆｉｅｌｄ）を表している、少なくとも２つのビデオ・フィールドを生成するのにフィルム・ソースの各フレームが使用されるためである。従って、ビデオ信号の発生源がフィルムであると確実に判別することができ、しかも、共通フィルム・フレームに対応するビデオ・フィールドが識別できれば、一瞬時に対応する、本質的にエラーのない非インターレース・ビデオ・フレーム（ｎｏｎ−ｉｎｔｅｒｌａｃｅｄ ｖｉｄｅｏ ｆｒａｍｅ）は、これらのフィールドの２つをマージすることで生成することができる。フィルム・ソース識別が利用される他の用途として、ディジタル伝送システムにおいてチャネル符号化効率（ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ｅｆｆｉｃｉｅｎｃｙ）を向上するために、削除すべき冗長フィールド（３−２プルダウン・ソースに現れる）を識別する場合がある。
【０００３】
残念ながら、どのフィールドがフィルムから発生したもので、どのフィールドがビデオ・カメラから発生したものであるかを示す特別な情報が放送ビデオ信号（ｂｒｏａｄｃａｓｔ ｖｉｄｅｏ ｓｉｇｎａｌ）に含まれていないので、フィルム・ベースのマテリアル（ｆｉｌｍ−ｂａｓｅｄ ｍａｔｅｒｉａｌ）の存在は、フィールドの輝度（ｌｕｍｉｎａｎｃｅ）情報間の差を調べることによって推定しなければならない。しかし、これには、いくつかの問題がある。例えば、連続するビデオ・フィールド間が非常に類似していると、これらのフィールドが同じフィルム・フレームから発生したものと判断されることになる。また、この類似性は、プログラム（番組）マテリアルに動きがないと、それが原因で起こる場合もある。同様に、フィールド間の差についてみると、それらフィールドが同じ情報フレームからのものでないことを示していても、この差は垂直空間ディテール（ｖｅｒｔｉｃａｌ ｓｐａｔｉａｌ ｄｅｔａｉｌ）あるいは伝送ノイズが原因で起こる場合もある。
【０００４】
実際のフィルム検出器は、フィールド差情報を正しく処理し、フィールド差のシーケンスを調べ、既知フィルム・シーケンスの特性を示す特徴的パターンを見つけることによって、上述した状況を識別しなければならない。モーション（ｍｏｔｉｏｎ：動き）／非モーション、ノイズ、空間ディテールなどを区別するほかに、この問題をさらに複雑化しているのは、フィルム・ソースを発生源とするビデオ・マテリアルによく現れる２つパターンがあることである。これらには、「２−２プルダウウン」（２−２ｐｕｌｌ ｄｏｗｎ）と「３−２プルダウン」（３−２ｐｕｌｌ ｄｏｗｎ）と一般に呼ばれているものがある。
【０００５】
２−２プルダウン・システムでは、各フィルム・フレームは、それぞれが各タイプ（奇数／偶数）をもつ２つのビデオ・フィールドを生成する。これは、５０Ｈｚ（フィールド・レート）マテリアルによく現れる唯一のパターンであり、これは、毎秒２５フレームのフィルムに相当している。時には、このパターンは、毎秒３０フレームのフィルムを使用して作成された６０Ｈｚビデオ・プログラミングに現れることもある。
【０００６】
３−２プルダウン・プロセスでは、あるフィルム・フレームは３つのビデオ・フィールドを発生するために使用され、次のフィルム・フレームは２つのフィールドを発生し、３−２の繰返しパターンになっている。これは、６０Ｈｚ（つまり、毎秒６０フィールド）ビデオ・マテリアルに最もよく見られるフィルム・フォーマットであり、これは毎秒２４フレームのフィルム・マテリアルに対応している。
【０００７】
【発明が解決しようとする課題】
本発明は、種々のプルダウン・パターンのソース・マテリアルに使用可能であって、あいまいさ(ａｍｂｉｇｕｉｔｉｅｓ)（場面のモーション（またはモーションの不存在）、垂直空間ディテール、伝送ノイズなどの要因に起因する）を解決してフィルムを発生源とするビデオ・マテリアルの識別を高信頼化するような、フィールム・モード検出器の必要性に応えることを目的としている。
【０００８】
【課題を解決するための手段】
本発明によれば、インターレース・ビデオ入力信号のフィルム・モード検出方法は、ビデオ入力信号の各フィールドごとに、１フィールド・インターバル（ｉｎｔｅｒｖａｌ：期間）の正味モーション（ｎｅｔｍｏｔｉｏｎ）を表す２進数（ｂｉｎａｒｙ ｎｕｍｂｅｒ）を生成することと、その２進数を分析して、フィルムを発生源とするフィールド（ｆｉｌｍ ｓｏｕｒｃｅｄ ｆｉｅｌｄｓ）を表すパターンを検出することからなっている。この分析ステップは、２進数からフィールド間差信号を形成して、各フィールド差ごとに、符号ビット（ｓｉｇｎ ｂｉｔ）および大きさビット（ｍａｇｎｉｔｕｄｅ ｂｉｔｓ）群を得ることと、この大きさビット群をしきい値（ｔｈｒｅｓｈｏｌｄ ｖａｌｕｅ）と比較してしきい値指示信号（ｔｈｒｅｓｈｏｌｄｉｎｄｉｃａｔｉｎｇ ｓｉｇｎａｌ）を得ることと、このしきい値信号と符号ビットを５個の相関器（ｃｏｒｒｅｌａｔｏｒ）からなるグループの各相関器のそれぞれの第１および第２入力端に入力することと、相関器をフィールド・レートで順次にアドレスすることと、相関器の１つであって、その相関器だけがフィルム・モード・オペレーションを示す計数値を示しているときそれを検出することからなっている。
【０００９】
本発明の原理を適用した好ましい実施例では、その方法は、さらに、２進数を第２しきい値と比較して第２しきい値指示信号を得ることと、この第２しきい値表示信号を第３バスを介して前記５つの相関器の各々の第３入力端に入力することからなっている。
【００１０】
本発明の別の特徴によれば、その方法は、２進制御信号（ｂｉｎａｒｙ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）を得ることと、５つの相関器のアドレシングを２進制御信号に従って変更して、２−２プルダウン・マテリアルを検出するための該相関器のうちの２つの第１アドレス・シーケンスと、３−２プルダウン・マテリアルを検出するための該５相関器すべての第２アドレス・シーケンスを得ることからなっている。
【００１１】
本発明によれば、インターレース・ビデオ入力信号のフィルム・モード検出を行う装置は、フィルム・ソースまたはカメラ・ソースからのフィールドを含んでいるインターレース・ビデオ入力信号を得るためのビデオ信号ソースと、少なくとも１フィールド・インターバル期間の隣接フィールドのピクセル値の正味変化を表しているフィールド間差信号を、ビデオ信号の各フィールドごとに生成するモーション検出回路と、フィールド間差信号を分析してフィルムが発生源のフィールドを表すパターンを検出するパターン・アナライザ（ａｎａｌｙｚｅｒ：分析回路）とを備えている。このパターン・アナライザは、フィールド間の差信号をフィールド間差信号から形成して符号ビットおよび一群の大きさビットを提供する減算回路と、大きさビット群をしきい値と比較してしきい値指示信号を得るためのコンパレータ（ｃｏｍｐａｒａｔｏｒ：比較回路）と、しきい値指示信号と符号ビットを５つの相関器の各々の入力端にそれぞれ入力するための第１および第２バス・ラインと、相関器をフィールド・レートで順次にアドレスするためのアドレス・ジェネレータと、相関器の１つであって、その相関器だけがフィルム・モード・オペレーションを示す計数値を示しているときそれを検出するためのロジック・ユニットとを備えている。
特許請求の範囲に記載された事項と実施例との対応関係を、図面で使われている参照符号で示すと次の通りである。
（請求項１） インターレース・ビデオ入力信号のフィルム・モードを検出する方法であって、
フィルム・ソースまたはカメラ・ソースからのフィールドを含んでいるインターレース・ビデオ入力信号（Ｙ）を供給するステップと、
１つのフィールド期間の間の正味モーションを表している前記ビデオ入力信号の各フィールドごとにフィールド間差信号を生成するステップと、
フィルム・ソース・フィールドを表わすパターンを検出するために、前記フィールド間差信号を分析するステップを含み、
前記分析するステップは、
前記フィールド間差信号からフィールドとフィールドとの間の差信号（Ｓｎ）を形成して、符号ビット（ＳＩＧＮ ＢＩＴ）および大きさビット群（Ｄ２ＦＬＤ）を各フィールド差ごとに供給するステップと、
前記大きさビット群（Ｄ２ＦＬＤ）をしきい値（ＴＨ−１）と比較して第１しきい値を示す信号（Ｔ１）を供給するステップと、
前記第１しきい値を示す信号（Ｔ１）および前記符号ビット（ＳＩＧＮ ＢＩＴ）を、５つの相関器（４０１〜４０５）からなるグループの各相関器のそれぞれの第１入力端と第２入力端に供給するステップと、
前記フィールドとフィールドとの間の差信号の大きさがしきい値を越えているとき、３−２プルダウン・オペレーション・モードでは、フィールド・レートで前記５つの相関器全てを順次にアドレスし、さもなければ、２−２プルダウン・オペレーション・モードでは、フィールド・レートで前記相関器のうちの選択された２つを順次にアドレスするステップと、
いずれのモードでも前記相関器（４０１〜４０５）のうちの１つの相関器だけがフィルム・モード・オペレーション（ＦＭ）を示す計数値を示しているときそれを検出するステップと、
を含む、前記フィルム・モードを検出する方法。
（請求項２） 前記フィールド間差信号を第２しきい値と比較し、第２しきい値を示す信号を生成するステップと、
前記第２しきい値を示す信号を、第３バスを介して、前記５つの相関器の各々の第３入力端に入力するステップと、
を含む、請求項１に記載の方法。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を説明する。なお、図面において、類似要素には類似の符号が付されている。
【００１３】
本発明によるフィルム・モードのビデオ・フィールド識別には、汎用的有用性がある。具体的には、データ圧縮伝送システムで冗長フィールドを識別するために利用すれば、データ・ストリームから除去または削除すべき冗長フィールドを識別することができる。また、共通フィルム・フレームが発生源であるビデオ・フィールドを識別するために利用すれば、ビデオ信号のデ・インターレーシング処理（すなわち、インターレース・ビデオ信号の順次走査変換）を本質的にエラーなしで容易に行うことができる。また、フィールド・レートを二倍にしてビデオ信号のフリッカ低減処理の目的のために、あるフィルム・フレームに共通する５つのフィールドを識別するために使用することもできる。
【００１４】
図１のテレビジョン受信装置では、上記利用例のうちの２つ、すなわち、デ・インターレーシングを行う場合と、表示画像のフリッカ低減を行う場合が示されている。この受信装置はビデオ信号・タイミングの源１０２を備えており、この信号源１０２からは、インターレース輝度出力信号Ｙおよび全体を英字Ｔで示したタイミング信号群（例えば、水平、垂直、ピクセルなど）が出力される。ここでは、ビデオ信号Ｙは、フィルム・ソースとカメラ・ソースとが混合されたもので、インターレースされているものと想定している。すべてのフィールド選択決定は輝度信号（ｌｕｍｉｎａｎｃｅ ｓｉｇｎａｌ）の処理に基づいて判断されるので、また、図面を簡略化するために、クロミナンス（ｃｈｒｏｍｉｎａｎｃｅ）処理は示されていない。この分野の専門家ならば理解されるように、ある特定の輝度（ｌｕｍａ）フィールドが識別され、表示のために選択されるとき、対応するクロマ（ｃｈｒｏｍａ）フィールドも選択されるはずである。
【００１５】
信号の源１０２の出力は、順次走査／フリッカ低減プロセッサ１０４を介してビデオ・ディスプレイ・ユニット１０６に入力される。ユニット１０６は従来から知られている構成とすることができ、本発明を実現するための識別装置１００から得られるフィールド・ソース識別情報を利用して、デ・インターレーシングまたはフリッカ低減（あるいは両方）などのピクチャ（画像）改善を行うことができる。
【００１６】
本発明を実現するフィルム・モード検出装置１００は３つの主要要素を備えている。すなわち、ビデオ信号選択ユニット（ｖｉｄｅｏ ｓｉｇｎａｌ ｓｅｌｅｃｔｉｏｎ ｕｎｉｔ）１０８、フィルム・データ比較および累算ユニット（ｆｉｌｍ ｄａｔａ ｃｏｍｐａｒｉｓｏｎ ａｎｄ ａｃｃｕｍｕｌａｔｉｏｎ ｕｎｉｔ）ユニット１１０、およびフィルム・データ減少ユニット（ｆｉｌｍ ｄａｔａ ｒｅｄｕｃｔｉｏｎ ｕｎｉｔ）１１２である。
【００１７】
ユニット１０８の入力端は、信号の源１０２から送られてきて、標準フィールド・レート（例えば、ＰＡＬまたはＳＥＣＡＭでは５０Ｈｚ、ＮＴＳＣでは約６０Ｈｚ）のインターレース・フィールドを含んでいるインターレース輝度信号Ｙを受信するように結合される。入力ビデオ信号Ｙから、ユニット１０８は３つの出力ビデオ信号を同時に選択する。これらの信号は、信号源１０２から同時に発生されるピクセルを含んでおり、そこでは、ピクセルＹＣはピクセルＹＡに対して１フィールドからハーフ（ｈａｌｆ：１／２）ラインを引いた分だけ遅れており、ピクセルＹＢはピクセルＹＡに対して１フィールドにハーフラインを加えた分だけ遅れている。
【００１８】
ピクセルＹＡ，ＹＢおよびＹＣの時間空間的配置は図２に示されている。ここで、あるフィールド（例えば、現フィールドＮ）からの一番目の各ピクセル（例えば、ＹＡ）は、時間的に隣接するフィールド（例えば、隣接フィールドＮ−１）の同じ水平位置をもつ二番目と三番目のピクセル（例えば、それぞれＹＢとＹＣ）と同時に発生される。この３つの３ピクセルのタイミングを別の表現で表すと、ハーフラインを引いた１フィールドは、６０Ｈｚ（毎秒１フィールド）テレビジョン標準（ＮＴＳＣ）では２６２ラインの遅延に相当し、５０Ｈｚ方式（例えば、ＰＡＬまたはＳＥＣＡＭ）では３１２ラインの遅延に相当している。ハーフラインを加えた１フィールドは６０Ｈｚの方式では２６３ラインに相当し、毎秒５０フィールドの方式では３１３ラインに相当している。
【００１９】
図１１、図１２および１３は、ユニット１０８として適した実施例を示す図である。図１１に示すように、ビデオ信号ＹはＹＡとして直接出力され、ディレイ（ｄｅｌａｙ：遅延）ユニット１１０２で２６２ラインだけ遅延されてＹＢが作られ、ラインディレイユニット１１０４でさらに１ラインだけ遅延されてＹＣが作られる。この実施例は毎秒６０フィールドのＮＴＳＣシステムに適している。図１２に示すように、毎秒５０フィールドのシステムでは、遅延は、ユニット１２０２にて、３１２ラインに変更される。別の方法として、図１３に示すように、遅延信号は、ＲＡＭ１３０２に入力信号Ｙを貯え、それぞれＹＡ，ＹＢおよびＹＣを出力する複数の出力ラッチ１３０４，１３０６および１３０８を設けることにより得ることができる。
【００２０】
フィルム・データ比較および累算ユニット（ｆｉｌｍ ｄａｔａ ｃｏｍｐａｒｉｓｏｎ ａｎｄ ａｃｃｕｍｕｌａｔｉｏｎ ｕｎｉｔ） １１０は２つの機能を備えている。第１の機能は、選択したピクセル（ＹＡ，ＹＢおよびＹＣ）の値をピクセル単位（ｐｉｘｅｌ ｂｙ ｐｉｘｅｌ ｂａｓｉｓ）で比較して、一番目の各ピクセル（ＹＡ）ごとに、ピクセル差信号（ｐｉｘｅｌ ｄｉｆｆｅｒｅｎｃｅ ｓｉｇｎａｌ）を得ることである。このピクセル差信号は、一番目のピクセル（ＹＡ）の値が二番目（ＹＢ）と三番目（ＹＣ）のピクセルの値の中間値であれば、値がゼロになっており、そうでなければ、ピクセル差信号は、一番目のピクセル（ＹＡ）の値と、二番目と三番目のピクセルのうち一番目のピクセル（ＹＡ）の値に最も近い値をもつ方（ＹＢまたはＹＣ）の値との差の絶対値に等しい値になっている。ユニット１１０についての特定実施例において、上述した独特なピクセル差生成方式は図７〜図１０に示されているが、これについては後述する。
【００２１】
ユニット１１０が有する第２の機能は、ピクセル差信号の非ゼロ値を、ビデオ信号の１フィールドのあらかじめ決めた部分（例えば、アクティブ（ａｃｔｉｖｅ：有効）・ライン）にわたって累算して、フィールド差信号を得ることである。フィルム・データ減少ユニット１１２はユニット１１０から出力されるフィールド差信号Ｓｎを受け取り、累算フィールド差信号をフィールドごとにあるパターンについて分析する。あるパターンとは、例えば、２−２プルダウン・モードまたは３−２プルダウン・モードで動作しているフィルム・ソースを示すパターンである。この分析の結果として、プロセッサ１０４を制御するための２つの信号が得られる。一方の信号はフィルム・モードを示すフラグ信号であり、他方の信号はどのフィールドがフィルム・ソースからのものかを示す識別（ｉｄｅｎｔｉｆｉｅｒ）信号である。
【００２２】
以上を要約して説明すると、ユニット１１０は「フィルム・モード検出器」（ｆｉｌｍ ｍｏｄｅ ｄｅｔｅｃｔｏｒ）として働き、現フィールドおよび前フィールドの隣接ラインからの輝度情報を上述したように使用して、現フィールドと前フィールドとの間のピクセルとの差を計算する。これらの差は、空間情報の影響を最小にするように処理され、フィールドのアクティブ・ライン（ａｃｔｉｖｅ ｌｉｎｅｓ）のアクティブ部分にわたって累算される。これにより、以下に説明する実施例では、８ビットのフィールド差ステータス信号Ｓｎが得られ、これは、現フィールドが前フィールドとどれだけの差があるかを示している。フィルム・データ減少ユニット１１２は、信号Ｓｎの値を使用して、どの隣接フィールドが同じフィルム・フレームからのものであったかを示す（次のフィールド期間の間に）“フィールド・フラグ出力”信号を発生する。“符号”（ｓｉｇｎ）信号は、（１）マテリアルがフィルムから発生されたかどうかを示し、（２）フィルム・シーケンス内におけるフィールドの位置を示している。このセクションには、並列に動作している複数の相関器が含まれており、これらの相関器は貯えられた参照シーケンス（ｒｅｆｅｒｅｎｃｅ ｓｅｑｕｅｎｃｅ）（候補フィルム・シーケンスを表している）をＳｎフィールド差データのパターンと比較する。これらの相関器の１つがフィルム・マテリアルが処理中であることを示しているとき、フィルム・モード（Ｆｉｌｍ Ｍｏｄｅ）ステータス信号（ＦＭ、１ビット）が活性化される。さらに、フィルム・フィールド識別ステータス信号ＦＦが出力される。この信号は、どの隣接フィールドがプロセッサ１０４のＹ補間回路によって使用されるかを示している。
【００２３】
上述した説明を参考にして、以下では、本実施例のより詳しい説明を行う。
【００２４】
比較および累算ユニット１１０の説明
ユニット１１０の説明を理解しやすくするために、図３では、フィルム・データ比較ユニット３００とフィルム・データ累算ユニット３５０を区別するために、破線の対角線でブロック図を分けてある。
【００２５】
ユニット１１０の全体機能は、フィールド差を表すデータを累算して、各フィールドの終わりで単一の結果Ｓｎ（この例では８ビット数）を得ることである。この８ビット数は、あとで説明するように、各フィールドにおける２０ビット累算の最上位８ビットに対応している。垂直空間情報の影響を低減するために、累積された和は、現フィールドの輝度レベルが前フィールド内の真上と真下のピクセルの輝度レベルの間にあれば、変更されないままになっている。そうでなければ、現ピクセルの輝度レベルと、先行フィールドの、最も近い輝度値をもつ垂直方向の隣接ピクセルとの絶対差が累算される。各フィールドの終わりで、累算和はラッチされ、アキュムレータ（ａｃｃｕｍｕｌａｔｏｒ：累算回路）はクリアされる。
【００２６】
以上述べたことは次のように行われる。比較ユニット３００において、加算器３０２と除数２の除算ユニット（ｄｉｖｉｄｅ ｂｙ ｔｗｏ ｕｎｉｔ）３０４は前フィールドＮ−１の隣接ラインからピクセルＹＢとＹＣの平均値を計算する（図２参照）。この平均値と現フィールドの輝度ピクセル値ＹＡとの差の絶対値は、減算器３０６と絶対値回路３０８によって求められ、初期フィールド差値Ｄ１が得られる。これと同時に、前フィールドの隣接ピクセル間の絶対値の１／２が減算器３１０）絶対値回路３１２および減衰器３１４によって得られたあと、減算器３１６でＤ１から減算される。この減算により、ＹＡがＹＢの値とＹＣの値の中間にあると、負の結果が得られる。減算器３１６に伝えられる差信号処理遅延を補償するために、そこに入力される信号は、ピクセル・クロック・リタイミング・ラツチ（ｐｉｘｅｌ ｃｌｏｃｋｅｄ ｒｅｔｉｍｉｎｇ ｌａｔｃｈ）３１８，３２０のペアのそれぞれによってタイミングがとり直される。
【００２７】
減算器３１６の出力差信号Ｄ２（８ビット）は負の値を除去するためにリミッタ３２２によって制限され、その結果の信号Ｄ３は、ピクセル・レート・ラッチ（ｐｉｘｅｌ ｒａｔｅ ｌａｔｃｈ）３２８によってリタイミングがなされたブランキング（帰線消去）信号（信号源１０２の信号Ｔからの）を受けてアンドゲート３２４によってゲート制御される。このゲート制御により、ピクセル差信号はビデオ・フィールドのアクティブ部分に制限されるので、垂直ブランキング期間に現れた同期信号および他の信号の影響が、アンドゲート３２４から出力される最終的ピクセル差信号ＰＤにおいて、除去される。他のレジスタ３２６はピクセル・レートと同期して信号ＰＤのリタイミングをとって、前述したレジスタ３１８，３２０および３２８と同じようにゲート遅延を補償する。
【００２８】
図７〜図１０は、図３の比較ユニット３００によって得られた、処理済みピクセル差信号ＰＤの具体例を示す図である。図７に示すケースでは、ＹＡの値は前フィールドのＹＢの値とＹＣの値の中間にある。ユニット３００は、ＹＡがＹＢとＹＣの中間にあるような場合はすべて差としてゼロを割り当てるので、ピクセル差値ＰＤはゼロ（ＰＤ＝０）に等しく、最終的に処理された信号のどの部分も形成しない。
【００２９】
図８に示す例では、ＹＡはＹＢとＹＣより大きくなっている。具体的には、ＹＡはＹＢより２ＩＲＥだけ大きく、ＹＣより７ＩＲＥだけ大きくなっている。ユニット３００は一番目のピクセルＹＡの値と、二番目と三番目のピクセルＹＢ，ＹＣのうち一番目のピクセルＹＡに最も近い方の値との差の絶対値に等しい差値を選択するので、ＰＤで選択された差は＋２ＩＲＥであり、７ＩＲＥ差は無視される。
【００３０】
本発明の重要な特徴の１つは、ユニット３００においてピクセル差値を求める上記および以下の例において、本発明の方法によれば、変化に対して常に最小の結果が得られることである。言い換えれば、ＹＡとピクセルＹＢ，ＹＣの間の２つの差のうち、最小の差だけが使用される。これには、ＹＢとＹＣとの間の垂直差が非常に大きいときに起こり得る歪みが最小になるので、あるピクセル差の測定が最終的累算フィールド・データ和に不当に重みを付けることが防止されるという利点がある。言い換えれば、非常に大きな変化（垂直ディテール、モーション、急激な水平エッジ、ノイズなどに起因する）は最小差に減少されるので、累積フィールド和が少数の急激な輝度変化によってスキュー（ｓｋｅｗ）されたり、その影響を受けることがない。
【００３１】
ＹＢとＹＣのうちＹＡの値に最も近い方に基づいて差を選択すると利点が得られる例を示したのが図９であり、そこでは、フィールドＮ−１において、ピクセルＹＢ（９０ＩＲＥ）とピクセルＹＣ（１０ＩＲＥ）間が８０ＩＲＥだけ遷移するように値が選択されている。本発明によれば、ピクセル差ＰＤはＹＢ，ＹＣのうちＹＡに最も近い方に基づいているので、ＹＡの値が５ＩＲＥのとき、フィールドＮ−１でこの大きな変化があったとき得られるピクセル差は、フィールドＮ−１で８０ＩＲＥだけ変化したときわずか５ＩＲＥに等しくなる。なお、ピクセルＹＡをＹＢまたはＹＢとＹＣのなんらかの平均値と比較すると、結果はもっと大きくなる。従って、ユニット３００でピクセル差を生成するようにすると、生成される最終的フィールド差信号が不当に重み付けされることが防止される。信号ＰＤを生成するもう１つの例を示したのが図１０であり、そこでは、ＹＣとＹＢの値は１０ＩＲＥに等しく、ＹＡの値は７．５ＩＲＥであるので、得られる差は＋２．５ＩＲＥである。
【００３２】
ここで、参考のために触れておきたいことは、比較ユニット３００は別の物理的構造や回路構成で実現しても、ピクセルＹＡ，ＹＢおよびＹＣからピクセル差信号ＰＤを作ることができることである。このような代替構成は図１６に比較ユニット３００Ａとして示されている。そこでは、ピクセル差信号ＰＤは、ＹＡ，ＹＢおよびＹＣをメディアン値セレクタ（ｍｅｄｉａｎ ｖａｌｕｅ ｓｅｌｅｃｔｏｒ）１６０２に入力し、減算器１６０４でＹＡをメディアン結果から減算し、減算器１６０４で得た差の絶対値をユニット１６０６で使用して信号ＰＤを出力することによって得ている。
【００３３】
図３に示す比較ユニット３００の実施例が、ピクセル差を生成するとき回路の経済性の点で図１７のそれよりも好ましいとされるのは、ユニット３００ではメディアン値を選択する必要がないからである。ＹＡがＹＢとＹＣの中間にあるようなケースではゼロが得られ、その他の場合には、一番目のピクセルと、二番目と三番目のピクセルのうち一番目のピクセル値に最も近い値をもつ方の値との差の絶対値が得られるという同様の結果が得られるかぎり、必要ならば、他の回路構成を採用することも可能である。
【００３４】
上述したように、各ピクセルについて得られるピクセル差信号は８ビット数になっている。この８ビットをフィールドのすべてのアクティブ・ピクセルにわたって累積すると、得られる結果が２５ビット幅を越える場合がある。図３に示したアキュムレータ３５０の特徴によれば、このような問題はアキュムレータと、総数が２５ビット以下で、カウンタのオーバフローを禁止したカウンタとを組み合わせることにより回避される。
【００３５】
この点について、以下に、より詳しく説明する。比較ユニット３００の出力信号ＰＤは、８ビット加算器３５２、アンドゲート３５４および８ビット・レジスタ３５６を備えた８ビット・アキュムレータに入力される。加算器３５２は８ビット・ラッチ３５６に貯えられている以前の和に８ビット信号ＰＤを加えることにより、あるフィールドで測定された各ピクセル差値ごとにＰＤをラッチ出力に加える。アンドゲート３５４は加算器の和をラッチに入力するので、各フィールドが現れるたびに、インバータ（ｉｎｖｅｒｔｅｒ：反転回路）３５８によって反転された垂直されたパルス（タイミング信号Ｔからの）を受けてアキュムレータがクリアされる。あるフィールドの期間、累積ピクセル差ＰＤが８ビットを越えるたびに（すなわち、計数値が２５５のとき）、キャリー出力（ｃａｒｒｙ ｏｕｔ）パルスＣｏが加算器３５２から出力される。
【００３６】
８ビット・アキュムレータ（３５２〜３５６）から出力されたキャリー出力パルスＣｏはアンドゲート３６０、リタイミング・レジスタ３６２および他のアンドゲート３６４を介して１２ビットのカウンタ３７０に入力される。ゲート３６０は垂直パルス期間の間Ｃｏを禁止する働きをする。レジスタ３６２はキャリー出力信号Ｃｏのタイミングを、ピクセル・クロック（Ｅ）に合わせてとりなおす。ゲート３６４は、ブランキング・パルスＣＢおよび他の２入力端に入力されるオーバフロー禁止信号が存在しないとき、カウンタ３７０の入力をクロック制御する。オーバフロー防止に関しては、すでに説明したように、ピクセル差信号には、あるフィールド期間に２５ビット幅を越える累算結果を発生する能力がある。しかし、最大累算カウンタは２０ビットである（すなわち、累算の８ビットに計数値の１２ビットを加えたもの）。従って、フレーム間に大きな差が現れたとき（例えば、場面が変化したとき）オーバフローを防止するために、カウンタ３７０は“飽和”するか、最大計数値で計数を中止する。具体的に説明すると、オーバフロー信号は８入力アンドゲートから得られ、この信号はゲート３６４の作用の禁止（ｄｉｓａｂｌｅ）するので、カウンタ３７０の最上位８ビット（ＭＢＳ）が高になったときカウンタ３７０による以後の計数は禁止されるカウンタ３７０の出力の一部（すなわち、１２ビット・計数値の８ＭＳＢ）は、垂直パルスを受けて各フィールドの終わりで８ビット・レジスタ３７４に貯えられ、カウンタはリセットされ、次のフィールドでピクセル差信号ＰＤの累算が行われる。
【００３７】
データ減少ユニット１１２の説明
図４に示すデータ減少ユニット１１２はアキュムレータ３５０から各フィールドごとに入力されるフィールド差情報Ｓｎを使用して、特定のフィルム・シーケンスが存在するかどうかを判断する。起こり得る問題の１つは、ノイズと垂直空間ディテールがＳｎの値を大きくし、必要とする情報をマスキングする可能性があることである。幸いなことは、フィルム・マテリアルの特徴的な特性が、同一または異なるフィルム・フレームからフィールドが連続的に発生するとき生じる大小のフィールド差のパターンになっていることである。連続する各フィールドでＳｎ信号の変化を調べることにより、フィルムに起因する変化パターンが強調されるが、互いに打ち消し合う長短がある。ユニット１１２では、フィールド差のこの変化は、相関手法（ｃｏｒｒｅｌａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ）を用いて期待されるフィルム生成パターン（ｅｘｐｅｃｔｅｄ ｆｉｌｍ−ｇｅｎｅｒａｔｅｄ ｐａｔｔｅｒｎ）と比較される。
【００３８】
６０Ｈｚマテリアルを受信したとき、起こり得る３−２プルダウン・パターンは、各々が内部ＲＯＭに貯えられた参照シーケンスをもっている。５つの相関器４０１〜４０５からなるバンクを用いて比較される。５０Ｈｚフィルム発生源フィールドを含んでいるビデオ信号のときは、２−２プルダウン・パターンが比較されるが、相関器のうち２つだけを使用する必要がある。この場合、残りの３つの相関器は使用されない。相関器の１つが特定フィルム・シーケンスの存在を検出すると、そのことをデ・インターレーシング／１００Ｈｚ（フリッカ低減）プロセッサ１０４（図１）に伝え、さらに、どの隣接フィールドが同一フィルム・フレームからのものであったかを知らせる。従って、相関の最終結果からは２つの信号が得られる。これらの信号は、（１）フィルム発生源マテリアルが存在することを示し、（２）２隣接フィールドをどちらを使用してライン２倍化またはフィールド・レート２倍化を行うべきかを示している。
【００３９】
詳しく説明すると、図４のデータ減少ユニット１１２では、８ビット・ラッチ４０２（累算ユニット３５０で使用されたものと同じ垂直パルスでイネーブルされる）はフィールド差信号Ｓｎを１フィールドだけ遅延させる。この遅延信号は、減算器４０４で未遅延フィールド差信号Ｓｎから減算されて、２つの補数（ｔｗｏ′ｓ ｃｏｍｐｌｅｍｅｎｔ）の符号付き９ビット信号Ｄ２ＦＬＤが作られる。この信号は、連続するフィールドのフィールド差信号Ｓｎ間にどの位の変化が在るかを示している。“符号ビット”と名づけたＤ２ＦＬＤの符号ビットはＳｎが増加したか（０）、あるいは減少したか（１）を示している。これはフィールド・シーケンス当たり１ビットを形成し、このビットは相関器４０１〜４０５で候補フィルム・シーケンス（２−２プルダウンまたは３−２プルダウン）と比較される。
【００４０】
有用な情報が得られるのは、ビデオ信号に目立った動きがあるときだけであるので、極性データを有意にするだけの十分な変化があったかどうかが判断される。言い換えれば、極性データは、単独では、プルダウン・パターンを明瞭にかつ高信頼度に判断するには不十分であることが分かっている。ピクセル差データから求めたフィールド差の大きさデータがそのまま残されているのは、そのためである。
【００４１】
具体的に説明すると、フィールドとフィールドとの間の差信号Ｄ２ＦＬＤの絶対的大きさは絶対値回路４０６で得られ、ソース４１０から得られる２進しきい値信号ＴＨ−１とコンパレータ４０８で比較される。システム・パフォーマンスを最適化するために望ましいことは、ソース４１０を可変またはプログラマブルにすることである。なお、システム全体を最適化するにあたり、このような柔軟性を必要としないアプリケーションでは、固定または「ハードワイヤード」（ｈａｒｄ−ｗｉｒｅｄ）ソースを使用することが可能である。Ｄ２ＦＬＤの大きさがソース４１０の“第１”しきい値ＴＨ−１を越えていると、３−２プルダウン・フィルム・モード・シーケンスを含んでいるマテリアルの場合は、相関器４０１〜４０５がイネーブルされる。他方、相関器４０１と４０２をイネーブルするだけで、２−２プルダウン・シーケンスを含んでいるフィルム・モード・マテリアルが処理される。信号ＴＨ−１は２クロック期間だけ（レジスタ４１２と４１４によって）遅延された垂直パルスＶＰによってアンドゲート４１１でゲート制御され、最近のフィールドからの情報はそのあとに続く相関計算で使用される。このしきい値制御信号Ｔ１は、バス４１３を介して５つの相関器４０１〜４０５の各々に分配される。
【００４２】
ここで、参考のために触れておきたいことは、相関器４０１〜４０５がＤ２ＦＬＤを単独に使用してシーケンスの識別を行うことは、必ずしも信頼性があるとは限らないことである。例えば、フィルム・マテリアルのあとに、静止バックグラウンド上でスクロールするテキスト（ｓｃｒｏｌｌｉｎｇ ｔｅｘｔ）といった、非常に定常的な非フィルム（つまり、ビデオ・カメラが発生源の）マテリアルが続いている場合は、フィールド差信号Ｓｎは大きくなっても、ほぼ一定しているので、フィールドとフィールドと間の変化はほとんどない。この場合、Ｄ２ＦＬＤの大きさはしきい値ＴＨ−１を越えることがないので、システムはフィルム・モード・オペレーションで続けることができる。このこと、あるいは同じような状況を検出するために、フィールド差信号Ｓｎは、別のプログラマブル・ソース４２２から得た別のしきい値ＴＨ−２とコンパレータ４２０で比較される。前述したように、ソース４２２は固定２進値にすることができるが、プログラマブルにすると、システム全体を“微調整”したり、最適化することができる。しきい値ＴＨ−２の値は、他方のしきい値ＴＨ−１よりもはるかに大きい値にセットしておくのが一般的である。つまり、ＴＨ−２＞＞ＴＨ−１である。しきい値の関係をこのようにすると、上述したように、静止バックグラウンド上でスクロールするテキストや他の類似のモーション条件の問題が解決される。コンパレータ４２０での比較結果は、レジスタ４１２と４１４から得た遅延垂直パルスＶＰによってアンドゲート４２３でゲート制御され、しきい値信号Ｔ２が得られる。この信号Ｔ２により、該当する相関カウンタ（相関器４０１〜４０５内の）にリセットされる。信号Ｔ２はバス４１５を介して５つの相関器の各々に分配される。
【００４３】
各相関器内のＲＯＭアドレスは、相関器すべてに共通するアドレシング信号ＡＤＤＲによってフィールドごとに１位置ずつ連続的に進められる。相関器ＲＯＭアドレス信号ＡＤＤＲは、同期イネーブル（Ｅ）入力端とリセット（Ｒ）入力端を有する３ビット可変モジュロ・カウンタ４２４によって生成される。このカウンタは、レジスタ４１２と４１４から得た遅延垂直パルスによってフィールドごとに一度イネーブルされるかクロックがとられる。５０Ｈｚ（毎秒１フィールド）信号を受信したとき、２−２プルダウン・フィルム・シーケンス（他のフィールドごとに繰り返される）だけは、５つの相関器の２つによって識別される。カウンタ４２４は計数値が１になるとリセットされ、２つのＲＯＭロケーションだけをアドレスする。６０Ｈｚ信号を受信したとき、３−２プルダウン・シーケンスは、５つのフィールド・シーケンス・パターンをもつものが識別される。この場合は、カウンタ４２４は計数値が４になるとリセットされ、これにより、５つのＲＯＭロケーションをアドレスする。
【００４４】
２−２プルダウンおよび３−２プルダウン動作モードの選択を制御するためのカウンタ４２４のモジュロの変更は、制御ソース４２６によって制御される。このソースとして、例えば、一方のプルダウン・モードのときは２進“ゼロ”を出力するために、手操作で作動するスイッチを用いることができる。別の方法として、フィールド・レート検出器を制御ソース４２６として選択してシステム動作を自動化すれば、５０Ｈｚフィールド・レート信号のときは、モジュロ２の計数を行うことを自動的に選択して５つの相関器のうち２つをイネーブルし、また６０Ｈｚビデオ信号が現われたときは、カウンタ４２４でモジュロ５の計数を行うことを自動的に選択して５つの相関器すべてをイネーブルするための制御信号Ｃを得ることができる。３ビット・カウンタ４２４の可変モジュロ計数を容易にするために、最上位ビットと最下位ビット（２および０）は、制御信号Ｃに応答してデコーダ４２８でデコード化される。Ｃが５０Ｈｚフィールド・レートを示しているときは、デコーダ４２８は、計数値が２になると、デコーダ出力端をカウンタ・リセット（Ｒ）入力端に結合しているアンドゲート４３０とオアゲート４３２を通してカウンタ４２４をリセットする。Ｃが６０オペレーションを示しているときは、デコーダ４２８は計数値が５になったとき、カウンタ４２４をリセットするので、３−２プルダウン・ビデオ・フィールドの５フィールド・シーケンス特性の相関をイネーブルする。アンドゲート４３０の目的は、デコーダ４２８の出力を遅延垂直パルスＶＰに同期化させることである。オアゲート４３２は、「相関器リセット」（ｃｏｒｒｅｌａｔｏｒ ｒｅｓｅｔ）と呼ばれる信号をカウンタ４２４へ他のリセット入力として与えるために使用され、この信号は例えば、システム全体を初期化するために使用される。この信号は手操作で得ることも、あるいは例えば、“パワーアップ”（ｐｏｗｅｒ ｕｐ）と呼ばれる検出器や、他の適当な初期化信号ソースから自動的に発生させることもできる。
【００４５】
次に、５つの相関器４０１〜４０５の全体的オペレーションについて説明する。これらの相関器の各々は２つの出力ＦとＭをもっている。出力Ｆは、プロセッサ１０４で補間またはフィールド繰返しを行うためにフィルム・モード・オペレーションのどのフィールドを選択すべきかを示している。Ｆ出力のすべてはオアゲート４４２で合成されて、フィルム・フィールドすなわちＦＦアイデンティファイア出力信号が得られる。Ｍ出力は、相関器が期待パターン（ｅｘｐｅｃｔｅｄ ｐａｔｔｅｒｎ）と“一致（マッチ）するもの”を見つけたことを示す。組合せロジック・ブロック４４０は、１より多く（２以上）の相関器が高いＭ値を出力しているかどうかを検出する。もしそうであれば、相関エラーが起こったことを意味するので、すべての相関器は、ロジック・ユニット４４０の“１より大”出力を５つの相関器の全クリア（ｃｌｅａｒ ａｌｌ）リセット・バスに結合しているゲート４４４を介して、直ちにクリアされる。ロジック・ブロック４４０が正確に１つのＭがハイ（ｈｉｇｈ：高い）であることを検出していれば、フィルム・モード・ステータス・フラグ（ＦＭＳＦ）が活性化される。フラグＦＭＳＦがこのようにアクチベート（活性化）されたときは、フィルム・フィールド識別信号ＦＦは、隣接フィールドのどれを使用して、例えば、補間を行うべきかをプロセッサ１０４に指示する。ゼロはＹＡピクセルを含んでいるフィールドＮを示し、１は隣接フィールドを示している。前述したように、相関リセット制御信号は可変モジュロ・カウンタ４２４をリセットするために使用される。これと同じ信号はロジック・ユニット４４０のリセット出力とオアゲート４４４で合成されて、システムを初期化する（つまり、カウンタ４２４をリセットし、相関器４０１〜４０５をクリアする）。
【００４６】
図５は相関器４０１〜４０５の代表的なものの詳細な論理図である。相関器は減算器４０４から得たＤ２ＦＬＤ符号ビットを、相関器のＲＯＭ５０２に貯えられた参照符号シーケンスＲＳと比較する。シーケンスが一致し、ＴＨ−１（第１）しきい値信号が相関器をイネーブルすると（例えば、第１しきい値バス４１３を介して）、６ビット・カウンタ５０４がインクリメントされる。ミスマッチ（不一致）が生じるか、他の事象（イベント）がフィルム・シーケンスが存在しないことを示していると（例えば、１より多（２以上）の相関器が一致を示している場合）、カウンタ５０４はゼロにリセットされる。そうでなければ、シーケンスが一致するたびにカウンタ５０４がインクリメントされ、カウンタがフルスケール（つまり、全部“１”）まで達すると、この状態は６入力アンドゲート５０６により検出され、シーケンス一致が検出されたことを示す出力信号Ｍ＝１が出力される。
【００４７】
図６に示すように、相関器４０１〜４０５の各々の内部ＲＯＭ５０２は７つのアドレスを含んでいる。このアドレスの１ビットは、制御ソース４２６から出力された５０／６０Ｈｚフィールド・レート信号“Ｃ”から与えられる。他の３ビットは可変モジュロ・カウンタ４２４から与えられる。アドレス・ロケーションの最初の２つは２−２プルダウンに対応し、信号“Ｃ”がロー（ｌｏｗ：低い）（５０Ｈｚオペレーション）でカウンタ４２４の（ＡＤＲ）値が０００と００１のときアドレスされる。他の５つのアドレスは３−２プルダウン・シーケンスに対応し、信号“Ｃ”がハイ（“１”）でカウンタ４２４のＡＤＲ値が０００〜１００（１０進数の０〜４）のときアドレスされる。
【００４８】
情報の２ビットは、図６のＲＯＭデータ・テーブル６００に示すように各アドレスに貯えられる。一方のビットは“参照符号”（ｒｅｆｅｒｅｎｃｅ ｓｉｇｎ−ＲＳ）を表している。これは、フィールド差信号Ｓｎの期待極性（ｅｘｐｅｃｔｅｄ ｐｏｌａｒｉｔｙ）を示している。論理ゼロは正の極性を示し、最後の２フィールドが異なるフィルム・フレームからのものであることを意味する。他方のビットは“参照大きさ”（ｒｅｆｅｒｅｎｃｅ ｍａｇｎｉｔｕｄｅ−ＲＭ）を示している。このビットが論理ゼロのときは、Ｄ２ＦＬＤの期待大きさがゼロであることを意味し、論理１のときは、非ゼロが期待されることを意味する。期待大きさゼロが実際に現れるのは、最後の３フィールドが同じフィルム・フレームからのものであるとき、３−２プルダウン・シーケンス中の１フィールドだけである。
【００４９】
相関器の各々の６ビット・カウンタ５０４は、同期イネーブル（Ｅ）入力とリセット（ＲＳＴ）入力をもっている。リセット入力はイネーブル入力に優先している。このカウンタのインクリメントは、排他的オアゲート５１０がＲＯＭ５０２の参照符号ビットＲＳを減算器４０４のＤ２ＦＬＤ符号ビットと比較することにより制御される。第１しきい値ＴＨ−１がアクティブ状態にあり、カウンタがフルスケールになく、排他的オアゲートが一致を示していると、アンドゲート５１２がイネーブルされ、カウンタ５０４がインクリメントする。
【００５０】
毎秒５０フィールド・ビデオ信号でオペレーションしているとき、しきい値ＴＨ−１がアクティブ状態で排他的オアゲート５１０が不一致を検出した場合、カウンタ５０４は、インバータ５１１およびアンドゲート５１４経由でリセットＲＳＴ入力に結合されたオアゲート５１６によってリセットされる。カウンタ５０４は、５０Ｈｚ信号でオペレーションしているとき、第２しきい値ＴＨ−２がアクティブ状態（ハイ）で参照符号ＲＳが負であるとき（ＲＳはアンドゲート５２０の入力端でインバータ５２２によって反転される）リセットされる（アンドゲート５２０経由で）。この状態が起こったときは、フィールド差が単一フィルム・フレームからのものであることを示している。
【００５１】
６０Ｈｚ信号が処理されているときは、カウンタ５０４は、参照大きさＲＭがローであり（最後の３フィールドが同一フィルム・フレームからのものであることを示す）、しきい値信号ＴＨ−１あるいはＴＨ−２のどちらかがアクティブ状態にあると、いっでもリセットされる（インバータ５２４、オアゲート５２６およびアンドゲート５１８経由で）。
【００５２】
カウンタ５０４がフルスケール計数値の６３（２進で全部１）まで達すると、アンドゲート５０６がイネーブルされ、シーケンス一致を示すので相関器の出力が“１”にセットされる。この信号はインバータ５３０によって反転されるので、アンドゲート５０２はディスエーブルされ、以後の計数は中止される。フィールド・フラグ（“Ｆ”）出力（アンドゲート５３５）もイネーブルされる（信号ＲＳを反転するインバータ５３６とＭ出力信号を出力するアンドゲート５０６経由で）。フィールド・フラグ出力“Ｆ”がイネーブルされると、どの隣接フィールドが同一フィルム・フレームからのものであるかが（次のフィールド期間の間に）通知される。このシステムによって検出されたシーケンスにおいて、使用されるフィールドは、リードオンリ・メモリ（ＲＯＭ）からの“参照符号ＲＳ”信号を反転することによって得ることができる。“全クリア”（“ｃｌｅａｒ ａｌｌ”）信号がハイであれば（２つ以上の相関器が一致するものを同時に見つけたことを意味する）、カウンタ５０４は次のクロックでオアゲート５１６経由で即時にリセットされる。５０Ｈｚ参照シーケンス（ＲＯＭ内容の最初の２行）を生成しているときは、参照大きさＲＭビットは最後の３つの相関器ではローにセットされる。これにより、これらの相関器がインクリメントすることは決してなく、しきい値信号ＴＨ−１またはしきい値信号ＴＨ−２が現れるとリセットされる。参照符号ＲＳの値はこれらの場合には任意である。
【００５３】
これまで説明してきた本発明の実施例は種々の態様に変更が可能である。例えば、図１４に示すケースでは、ピクセルＹＡはフィールドＮ＋１からではなく、フィールドＮからのものであり、ピクセルＹＢとＹＣはフィールドＮからではなく、フィールドＮ＋１からのものになっている。
【００５４】
４ピクセル処理についての説明
他の実施例では、別のフィールドをコンパレータ３００で使用して、図１５に示すようなピクセル差信号を生成することができる。ここでは、ピクセルＰ１はフィールドＮ−１からのものであり、ピクセルＰ２とＰ３は隣接フィールドＮからのものであり、４番目のピクセルＰ４は次の隣接フィールドＮ＋１からのものになっている。この方法は、以下では、“４ピクセル処理”と呼び、図１７に示すように実現することができる。ここでは、ディレイ・ユニット１７０２，１７０４および１７０６はピクセルＰ２，Ｐ３およびＰ４をＰ１に対して遅延させている。メディアン・セレクタ１７０８と減算器１７１２は、図１６の例と同じように、ピクセルＰ１，Ｐ２およびＰ３から差Ｄ１を出力する働きをする。同様に、メディアン・セレクタ１７１０と減算器１７１４はＰ２，Ｐ３およびＰ４からピクセル差Ｄ４を出力する。その結果のピクセル差信号ＰＤは、Ｄ４をＤ１から減算することによって得られる。ピクセル差の計算を図示のように２フィールドにわたって行うと、ノイズに起因するアーティファクト（ａｒｔｉｆａｃｔ）が減少するという利点があるが、メモリのフィールドが１つ増えるので、減算器１７２０ではこの利点が相殺されることになる。
【００５５】
図１７の例に代わる別の実施例では、次の関係式を用いると、異なるハードウェアで４ピクセル処理のために、同じＤ値を計算することができる。
【００５６】
Ｄ＝ＭＡＸ［ＡＢＳ（Ｐ１−Ｐ２３avg ）；
Ｐ２３dif ］−ＭＡＸ［（ＡＢＳ（Ｐ４−Ｐ２３avg ）：Ｐ２３dif ］
ここで、
Ｐ２３avg ＝（Ｐ２＋Ｐ３）／２、Ｐ２３dif ＝ＡＢＳ（Ｐ２−Ｐ３）／２
“Ｄ”を求める上式は、Ｄが２つの最大値（ＭＡＸ）の差であることを示している。一方の最大値は、(i) Ｐ１とＰ２およびＰ３の平均値との絶対値（ＡＢＳ）の差と、(ii)Ｐ２とＰ３との差、のうち大きい方がとられる。他方の最大値は、(iii) Ｐ４とＰ２３の平均値との絶対値の差と、(iv)Ｐ２３の差のうち、大きい方がとられる。物理的ハードウェアの面では、この式を調べることにより、２つの最大値回路、３つの絶対値回路、いくつかの減算器およびいくつかの除算器を、上記機能を実現するように接続することにより適切な回路を作ることができる。
【００５７】
比較ユニットを作るときは、図１７に示すように、あるいは上述の代替実施例で説明したように、Ｐ１とＰ４がＰ２とＰ３の中間であれば、Ｄはゼロの値をとる。Ｐ１がＰ２とＰ３の値の範囲外にあり、Ｐ４が中間にあれば、Ｄは正になる。Ｐ１がＰ２とＰ３の中間にあり、Ｐ４がこの範囲外にあれば、Ｄは負になる。Ｐ１とＰ４が共にＰ２とＰ３の値の範囲外にあれば、Ｄの符号は、Ｐ１またはＰ４がＰ２、Ｐ３からより離れているかどうかによって決まる。４ピクセル処理方法を用いてピクセル差信号Ｄを生成すると、垂直空間ディテールおよびチャネル・ノイズの影響を一次的（ｆｉｒｓｔ−ｏｒｄｅｒ）に打ち消すことができるという利点がある。コスト面では、前述したように、別のフィールド遅延が必要になる。
【００５８】
図１７の代替実施例による４ピクセル群処理の説明を続けると、差信号Ｄはフィールド全体にわたってピクセルごとに加算され、フィールドＮの累積和Ｓｎ′が得られる。このＳｎ′シーケンスはデータ減少ユニット１１２で別の処理を受けるが、その処理方法は、本発明の前述した例におけるＳｎとまったく同じである。要約して説明すると、ユニット１１２は信号Ｓｎ′を処理して、マテリアルの発生源がフィルムであるか、ビデオ・カメラであるかを判断する。Ｓｎ′の値はフィールドごとに一度だけ変わるので、そのあとに続く計算は、ユニット１１２を実現するものとして示した専用“ハードウェア”ではなく、マイクロコンピュータで行うことが可能である。
【００５９】
フィルム・データ減少では、信号Ｓｎ′の大きさは、まず、しきい値ＴＨ−１と比較されて、有意な変化があったかどうかが判断される。しきい値を越えていなければ（動き不存在を示している可能性がある）、Ｓｎ′はこれ以上使用されない。そうでなければ、Ｓｎ′が正極性のときは、フィールドＮ−１とＮとの差がフィールドＮとＮ＋１との差よりも大幅に大きいことを示し、これは、ＮとＮ＋１が同一フィルム・フレームからのものである可能性があるが、フィールドＮ−１はそうではないことを示唆している。逆に、Ｓｎ′が負極性のときは、フィールドＮ−１とＮが同一フィルム・フレームからのものである可能性があるが、フィールドＮ＋１は異なるフレームからのものであることを示唆している。結果として得られた正符号と負符号のシーケンスは５つの相関器（４０１〜４０５）によって分析され、既知タイプのフィルム・シーケンスが存在するかどうかが判断される。
【００６０】
前述した“３ピクセル”の例と同じように、２−２プルダウン・ソースからのマテリアルでは、起こり得るフェーズが２つある。つまり、フィルム・フレーム間の還移は、偶数ビデオ・フィールドまたは奇数ビデオ・フィールドの先頭で起こることがある。２−２プルダウン・ソースを検出するために、５つの相関器のうちの２つが使用される（各フェーズごとに１つ）。各相関器は２進比較回路（例えば、前述したように排他的オアゲート５１０）と相関カウンタ（例えば、５０４）を含んでいる。可変モジュロ・カウンタ（４２４）はモジュロ２にセットされ、フィールドの計数値を連続的にとって参照信号を交互に変わる符号の形で一方の相関器に送り、反対極性を他方の相関器に送る。各相関器はその参照の符号をＳｎ′の符号と比較する。符号が一致しているときは、相関カウンタはインクリメントされる。符号が相反するときは、相関計数値はゼロにリセットされる。計数値があらかじめ決められた限界値（例えば、図示のように６３）に達すると、カウンタはそれ以降インクリメントすることが禁止され、フィルム・シーケンスがその相関器によって検出されたことを知らせる信号が生成される。
【００６１】
３−２プルダウン・シーケンスの検出は、３−２マテリアルの起こり得る５フェーズに対応して５つの相関器のすべてが使用されることを除けば、同じように行われる。ここでは、カウンタ４２４のモジュロは“５”に変更されているので、５つの参照シーケンスが相関器に入力される（フェーズ・オフセットが異なるごとに１つ）。これらのフェーズは、前述したように、貯えられたＲＯＭフェーズと比較されて３−２マテリアルが識別される。前述の例と同じように、相関器の１つだけがフィルムが検出されたことを示しているときは、ソースはその相関器の参照に対応するタイプおよびフェージング（ｐｈａｓｉｎｇ）になっているものとみなされる。１より多い（２つ以上の）相関器で同時に相関計数値がＬになっていると、すべての相関計数値は即時にゼロにリセットされる。
【００６２】
システムは有意な動き（ｓｉｇｎｉｆｉｃａｎｔ ｍｏｔｉｏｎ）を含んでいる多数のフィールドを必要とし、その１つは期待極性（ｅｘｐｅｃｔｅｄ ｐｏｌａｒｉｔｙ）を示していなければならないので、フィルム・ソースが誤って検出されても、その影響を受けないようになっている。しかし、システムはフィルム・マテリアルからビデオ・マテリアルに変わったことを検出するのが遅くなることがある。特に、例えばシステムがフィルムを処理しており、動きが非常に均一であるビデオ・マテリアルのソースに変わると、すべてのフィールド間の差が顕著になるが、その差はほぼ同一である場合がある。その場合にはＤ１とＤ４はほぼ等しくなるので、Ｄはゼロに近い平均値になり、Ｓｎ′の大きさがしきい値ＴＨ−１を越えていないことがある。
【００６３】
上記の問題は４ピクセル・システムで起こり得るので、その解決方法は、動きが均一であっても、連続するフィールド上の異なるピクセルでフィールド差が現れるので、Ｄの正値と負値を別々に累算することである。これを式で表すと、次のようになる。
【００６４】
Ｓｎ＋＝ΣＭＡＸ（０，＋Ｄ）；
Ｓｎ−＝ΣＭＡＸ（０，−Ｄ）；および
Ｓｎ′＝［Ｓｎ＋］−［Ｓｎ−］
Ｓｎ′についての回路を実現するには、上記で定義したように、一対の最大値検出器と１つの減算器だけがあれば、その出力間の差を得ることができる。これにより、同じＳｎ′値が得られ、これは前述したように使用される。さらに、Ｓｎ＋とＳｎ−は別々に得られるので、各々は第２の、もっと大きいしきい値ＴＨ−２と比較することができる。もしＳｎ−がＴＨ−２を越えており、そのとき参照が“−”ならば、あるいはもしＳｎ−がＴＨ−２を越えており、そのとき参照が“＋”ならば、対応する２−２プルダウン相関器の相関計数値がリセットされる。もしＳｎ＋あるいはＳｎ−のどちらかがＴＨ−２を越えていれば、３−２プルダウン相関器の相関計数値がリセットされる。また、もしＳｎ＋あるいはＳｎ−のどちらかがＴＨ−２を越えていれば、参照として“０”を受け取った３−２プルダウン相関器の相関計数値がリセットされる。これにより、本発明の“４ピクセル”実施例におけるフィルム・マテリアルの中断（ｃｅｓｓａｔｉｏｎ）は、有意なモーションが存在するようなすべての条件の下でも即時に検出されることになる。３フィールド差ではなく、２フィールド差の累算による本発明の“３ピクセル”実施例では、この補正は不要である（つまり、図４の例では、Ｓｎは、１フィールドにつきレジスタ４０２に以前に貯えられていたＳｎの値から減算されて、フィールド差信号Ｄ２ＦＬＤとその符号ビットが得られる）。従って、本発明の“４ピクセル”実施例を実現するときは、フィールド遅延レジスタ４０２と減算器４０４を省いて、信号Ｓｎ′（累算差信号Ｄ）を絶対値回路４０６に送り、その符号ビットをバス４０９に送ることができる。データ減少ロジックをこのように単純化できるのは、信号Ｓｎ′がすでにフィールド間の差（つまり、Ｄ＝Ｄ１−Ｄ４）を表しているので、データ減少ユニットでさらにフィールドを保管し、減算を行う必要がないからである。
【００６５】
【発明の効果】
フィルム・ソースを発生源とするビデオ・フィールドを、２−２および３−２プルダウン・シーケンスを用いて高い信頼度で識別することができる。フィールド差信号を第１しきい値より高くなった第２しきい値と比較して、第２しきい値指示信号を第２バスを経由して各相関器へ送ることによって、エラー減少をさらに強化している。フィルム・モード・オペレーションを識別するフラグと、２隣接フィールドのどちらがデ・インターレーシングやフリッカ低減などの後続のビデオ処理で使用するのに適しているかを識別するフラグが作られる。
【図面の簡単な説明】
【図１】本発明の一実施例によるフィルム・モード識別装置を備えたテレビジョン受信装置を示すブロック図である。
【図２】本発明を説明するために役立つ垂直位置／時間関係図である。
【図３】図１の識別装置で使用するのに適したフィルム・データ累算装置を示す詳細ブロック図である。
【図４】図１の識別装置で使用するのに適したフィルム・データ減少ユニットを示すブロック図である。
【図５】図４のデータ減少ユニットで使用するのに適した典型的な相関器を示す詳細ブロック図である。
【図６】図５に示した相関ユニットのＲＯＭ部分で使用するのに適したメモリ・マップを示す図である。
【図７】図３に示したデータ累算装置の動作を示す空間・時間的ピクセル図である。
【図８】図３に示したデータ累算装置の動作を示す空間・時間的ピクセル図である。
【図９】図３に示したデータ累算装置の動作を示す空間・時間的ピクセル図である。
【図１０】図３に示したデータ累算装置の動作を示す空間・時間的ピクセル図である。
【図１１】図１のピクセル・セレクタ・ユニットに適した実施例を示すブロック図である。
【図１２】図１のピクセル・セレクタ・ユニットに適した実施例を示すブロック図である。
【図１３】図１のピクセル・セレクタ・ユニットに適した実施例を示すブロック図である。
【図１４】本発明の別実施例による図３のデータ累算装置の変形例を示す空間・時間的ピクセル図である。
【図１５】本発明の別実施例による図３のデータ累算装置の変形例を示す空間・時間的ピクセル図である。
【図１６】図１に示した装置のある種の変形例を示すブロック図である。
【図１７】図１に示した装置のある種の変形例を示すブロック図である。
【符号の説明】
１００ フィルム・モード検出装置
１０２ ビデオ信号およびタイミング信号ソース
１０４ 順次走査／フリッカ低減プロセッサ
１０６ ビデオ・ディスプレイ・ユニット
１０８ ピクセル選択（遅延）ユニット
１１０ フィルム・データ比較および累算ユニット
１１２ フィルム・データ減少ユニット
３００ フィルム・データ比較ユニット
３０２ 加算器
３０４ 除数２の除算器
３０６ 減算器
３０８ 絶対値回路
３１０ 減算器
３１２ 絶対値回路
３１４ 減衰器
３１６ 減算器
３１８ ラッチ（レジスタ）
３２０ ラッチ（レジスタ）
３２２ リミッタ
３２４ アンドゲート
３２６ レジスタ
３２８ ラッチ（レジスタ）
３５０ フィルタ・データ累算ユニット

Claims (2)

1. インターレース・ビデオ入力信号のフィルム・モードを検出する方法であって、
   フィルム・ソースまたはカメラ・ソースからのフィールドを含んでいるインターレース・ビデオ入力信号を供給するステップと、
   １つのフィールド期間の間の正味モーションを表している前記ビデオ入力信号の各フィールドごとにフィールド間差信号を生成するステップと、
   フィルム・ソース・フィールドを表わすパターンを検出するために、前記フィールド間差信号を分析するステップを含み、
   前記分析するステップは、
   前記フィールド間差信号からフィールドとフィールドとの間の差信号を形成して、符号ビットおよび大きさビット群を各フィールド差ごとに供給するステップと、
   前記大きさビット群をしきい値と比較して第１しきい値を示す信号を供給するステップと、
   前記第１しきい値を示す信号および前記符号ビットを、５つの相関器からなるグループの各相関器のそれぞれの第１入力端と第２入力端に供給するステップと、
   前記フィールドとフィールドとの間の差信号の大きさがしきい値を越えているとき、３−２プルダウン・オペレーション・モードでは、フィールド・レートで前記５つの相関器全てを順次にアドレスし、さもなければ、２−２プルダウン・オペレーション・モードでは、フィールド・レートで前記相関器のうちの選択された２つを順次にアドレスするステップと、
   いずれのモードでも前記相関器のうちの１つの相関器だけがフィルム・モード・オペレーションを示す計数値を示しているときそれを検出するステップと、
   を含む、前記フィルム・モードを検出する方法。
2. 前記フィールド間差信号を第２しきい値と比較し、第２しきい値を示す信号を生成するステップと、
   前記第２しきい値を示す信号を、第３バスを介して、前記５つの相関器の各々の第３入力端に入力するステップと、
   を含む、請求項１に記載の方法。

Images