KR100360919B1

KR100360919B1 - 필름소스에의해생성된비디오필드를2-2및3-2풀다운시퀀스를사용하여식별하는방법및장치

Info

Publication number: KR100360919B1
Application number: KR1019950072302A
Authority: KR
Inventors: 제이. 크리스토퍼 토드; 코레아 카를로스
Original assignee: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date: 1994-12-30
Filing date: 1995-12-29
Publication date: 2003-02-11
Also published as: CN1091997C; JPH0918784A; JP3908802B2; US5563651A; PT720366E; EP0720366A2; ES2141882T3; MY114543A; SG50388A1; CN1132437A; KR960028125A; EP0720366A3; DE69514771D1; EP0720366B1; DE69514771T2

Abstract

사인 비트와 크기 비트의 그룹을 갖고 유도된 필드와 필드 간의 차 신호로부터 비월주사된 비디오 신호의 필드 기간 동안 네트 이동을 나타내는 이진수가 발생된다. 사인 비트를 갖고, 각각의 버스 라인을 통해 5 개의 상관자의 그룹의 각각의 상관자에 인가되는 제1 임계값 표시 신호를 제공하도록 상기 크기 비트는 제1 임계값과 비교된다. 상기 상관자들은 2-2 풀다운 및 3-2 풀다운 필름 형성 프레임을 나타내는 패턴을 검출하기 위해 가변 모듈로 어드레스 처리를 사용하여 어드레스된다. 상기 5 개의 상관자 중 하나 및 그 상관자의 하나만이 필름 모드 동작을 검증하기 위해 필름 검출을 나타낼 때를 검출하는 논리가 제공된다. 제2 임계값 표시 신호를 제2 버스를 통해 각각의 상관자에 제공하기 위해 상기 제1 임계값보다높은 제2 임계값을 갖는 상기 필드 차 신호를 비교함으로써 에러 감소가 더욱더 향상된다. 플래그들이 필름 모드 동작을 식별하기 위해 및 비 비월주사 또는 흔들림 감소와 같은 후속 비디오 처리에 사용하는데 적합한 2 개의 인접 필드의 필름모드 동작을 또한 식별하기 위해 생성된다.

Description

필름 소스에 의해 생성된 비디오 필드를 2-2 및 3-2 풀다운 시퀀스를 사용하여 식별하는 방법 및 장치

본 발명은 비디오 신호 처리에 관한 것으로, 특히 비디오 신호가 필름 소스 또는 비디오 카메라 소스에 의하여 발생된 것인지를 식별하는 방법 및 장치에 관한 것이다.

최초에 필름 상에서 생성된 비디오 정보를 수신할 때, 신호에 에러-자유 비비월주사(error-free de-interlacing)를 필수적으로 실행할 기회가 있다. 이것은 필름 소스의 각각의 프레임이 비월주사된 필드의 2 가지 형태[기수(odd)/우수 (even)]를 나타내는 적어도 2 개의 비디오 필드를 발생하는데 사용되기 때문이다.따라서, 비디오 신호가 필름상에서 발생된 것으로 신뢰할 수 있게 결정될 수 있고, 공통 필름 프레임에 대응하는 비디오 신호가 식별될 수 있다면, 시간의 단일순간에 대응하는 본질적으로 에러-자유 비 비월주사된 비디오 프레임이 이 필드 중 2 개를 합체함으로써 발생될 수 있다. 달리 사용하는 필름 소스 식별은 채널 코딩 효율을 개선하기 위해 디지탈 전송 시스템에서 삭제될 중복 필드(3-2 풀다운 소스에서 발생)의 식별을 포함한다.

불행하게도, 특정 정보가 필름 상에서 발생될 수 있는 필드와 비디오 카메라에서 발생될 수 있는 필드를 나타내도록 방송용 비디오 신호에 포함되지않고, 그래서 필름 기초 물질의 존재가 필드의 휘도 정보 사이의 차를 검사함으로써 추론되어야 한다. 그러나, 이것은 많은 문제점을 가질 수 있다. 예를 들면, 연속적인 비디오 필드 사이의 강한 유사성은 연속적인 비디오 필드들이 동일한 필름 프레임으로부터 발생되었다는 것을 나타낼 수 있고; 그것은 프로그램 물질의 이동의 부족에 또한 기인될 수 있다. 또한, 필드들 사이의 차는 필드들이 정보의 동일 프레임으로부터 생긴 것은 아니지만 차가 수직 공간 세부 또는 전송잡음에 기인될 수 있다는 것을 나타낸다.

실제의 필름 검출기는 필드 차 정보를 적절하게 처리하고 이어서 필드 차의 시퀀스를 조사하며, 공지된 필름 시퀀스의 특성인 독특한 패턴을 발견함으로써 앞의 상황들 사이의 구별을 해야한다. 동작/비동작, 잡음, 공간 세부 등 사이의 구별하는데 추가하여, 이 문제는 필름 소스로부터 유도된 비디오 물질에 통상적으로 조우되는 2 개의 패턴이 존재한다는 사실에 의해 더욱 복잡하게된다. 이것이 "2-2풀다운" 및 "3-2풀다운"으로 일반적으로 공지된 것을 포함한다.

2-2 풀다운 시스템에서, 각각의 필름 프레임은 각각 타입(기수/우수) 중 하나인 비디오 필드를 발생시킨다. 이것은 50 Hz(필드 레이트) 물질에서 일반적인 단일 패턴이며, 50 Hz 물질은 25 프레임/초 필름에 대응한다. 때때로 이 패턴은 30 프레임/초 필름을 사용하여 생성된 60 Hz 비디오 프로그래밍에서 발견될 수 있다.

3-2 풀다운 처리에서, 하나의 필름 프레임이 3 개의 비디오 필드를 생성하는데 사용되고, 다음 필름 프레임은 3-2 패턴을 반복하는 2 개의 필드를 생성한다. 이것이 24 프레임/초 필름 물질에 대응하는 60 Hz(즉, 60 필드/초) 비디오 물질에서 가장 일반적인 필름 포맷이다.

본 발명은 다양한 풀다운 패턴의 소스 물질로 사용될 수 있는 필름 모드 검출기에 대한 요구를 충족시키도록 유도되어, 불며료함[장면 동작(또는 그것의 부재), 수직 공간 세부, 전송 잡음 등과 같은 요소에 기인]이 필름 발생 비디오물질의 높은 신뢰도의 식별을 제공하여 해결된다.

본 발명에 따른 비월주사된 비디오 입력 신호의 필름 모드 검출의 방법은 하나의 필드 기간 동안 네트(net) 이동을 나타내는 비디오 입력 신호의 각각의 필드 마다 이진수를 발생하는 단계와 상기 이진수를 분석하여 필름 소스 필드를 나타내는 패턴을 검출하는 분석 단계를 포함한다. 상기 분석 단계는 상기 이진수로부터 필드와 필드 간의 차 신호를 형성하여, 각각의 필드 차마다 사인 비트 및 크기 비트의 그룹을 제공하는 단계와; 상기 크기 비트의 그룹을 임계값과 비교하여 제1 임계값 표시 신호를 제공하는 단계와; 상기 임계값 표시 신호와 사인 비트를 5개의상관자의 그룹의 각각의 상관자의 각각의 제1 입력단 및 제2 입력단에 인가하는 단계와; 상기 상관자를 필드 레이트로 순차적으로 어드레스 처리하는 단계와; 상기 상관자 중의 하나 및 그 상관자의 하나만이 필름 모드 동작을 나타내는 계수를 나타낼 때를 검출하는 단계를 포함한다.

본 발명의 원리의 바람직한 응용에서, 상기 방법은 상기 이진수를 제2 임계값과 비교하여 제2 임계값 표시 신호를 제공하는 단계와; 상기 제2 임계값 표시 신호를 제3 버스를 통해 상기 5 개의 상관자의 각각의 제3 입력단에 인가하는 단계를 추가로 포함한다.

본 발명의 추가의 실시예에 따르면, 상기 방법은 이진 제어 신호를 제공하는 단계와; 상기 이진 제어 신호에 따라 상기 5 개의 상관자의 어드레스 처리를 변경하여 2-2 풀다운 물질을 검출하기 위해 상기 상관자 중 2 개의 제1 어드레스 시퀀스와 3-2 풀다운 물질을 검출하기 위해 상기 상관자 중 5 개 모두의 제2 어드레스 시퀀스를 제공하는 단계를 포함하는 것이 바람직하다.

본 발명에 따라서 비월주사된 비디오 입력 신호의 필름 모드 검출을 제공하는 장치는 필름 소스 또는 카메라 소스로부터의 필드를 포함하는 비월주사된 비디오 입력 신호를 제공하는 비디오 신호 소스와; 적어도 하나의 필드 기간 동안 인접 필드의 화소 값의 네트(net) 변화를 나타내는 비디오 입력 신호의 이진수를 각각의 필드마다 발생하는 이동 검출 회로와, 필름 소스 필드를 나타내는 패턴을 검출하기 위해 상기 이진수를 분석하는 패턴 분석기를 구비한다. 상기 패턴 분석기는 상기 이진수로부터 필드와 필드 간의 차 신호를 형성하여 사인 비트 및 크기 비트의 그룹을 제공하는 감산 회로와; 상기 크기 비트의 그룹을 임계값과 비교하여 임계값 표시 신호를 제공하는 비교기와; 상기 임계값 표시 신호와 상기 사인 비트를 5 개의 상관자의 각각의 입력단에 인가하는 제1 버스 라인 및 제2 버스 라인과; 상기 상관자를 필드 레이트로 순차적으로 어드레스 처리하는 어드레스 발생기와; 상기 상관자 중의 하나 및 그 상관자의 하나만이 필름 모드 동작을 나타내는 계수를 나타낼 때를 검출하는 논리 유닛을 포함한다.

본 발명에 따른 필름 모드 비디오 필드 식별은 통상적인 실용 신안이다. 그것이 데이타 스트림으로부터 생략 또는 삭제될 여유 필드를 식별하기 위해 데이타압축 전송 시스템에서 여유 필드를 식별하는 데 실례로 사용될 수 있다. 그것은 또한 비디오 신호(즉, 비월주사된 비디오 신호의 진보된 주사 전환)의 본질적으로 에러 자유 비 비월주사를 용이하게 하기 위해 일반적인 필름 프레임으로부터 유도된 비디오 필드를 식별하는 데 사용될 수 있다. 그것은 또한 비디오 신호의 흔들림 감소 처리에서 필드 레이트를 2 배로 늘릴 목적으로 필름 프레임에서 일반적인 5 개의 필드를 식별하는 데 사용될 수 있다.

제1도의 텔레비전 수상기는 표시된 이미지의 비 비월주사 또는 흔들림 감소를 용이하게 하기 위해 앞서 사용한 2 개를 도시한다. 상기 수상기는 비디오 신호와 비월주사된 휘도 출력 신호 Y 및 통상적으로 문자 T에 의해 표시되는 타이밍 신호의 그룹(예컨대, 수평, 수직, 화소 등)을 제공하는 타이밍 신호 소스(102)를 포함한다. 상기 비디오 신호 Y는 혼합된 필름과 카메라 소스에 의해 발생되고 비월주사될 것으로 추정될 것이다. 모든 필드 선택 결정이 상기 휘도 신호의 처리에 기초하기 때문에, 도면을 간단하게 하기 위해 색도 처리는 도시되지 않는다. 당업자는 특정 휘도(luma) 필드가 표시를 친해 식별되어 선택될 때 대응 색도 필드가 또한 선택될 것이라는 것을 인식할 것이다.

소스(102)의 출력은 진보한 주사/흔들림 감소 프로세서(104)를 통해 비디오 표시 유닛(106)에 인가된다. 이 비디오 표시 유닛은 본 발명을 구체화하는 식별 장치(100)에 의해 제공되는 소스 식별 정보를 필드를 사용하는 비월주사 또는 흔들림 감소(또는 둘다)와 같은 화상 개선을 제공하기 위해 종래의 설계로 될 수 있다.

본 발명을 구체화하는 필름 모드 검출 장치(100)는 3 개의 주요소, 즉, 비디오 신호 선택 유닛으로 도면에서 식별되는 유닛(108), 필름 데이타 누산(또는 비교) 유닛(110) 및 필름 데이타 감소 유닛(112)을 포함한다.

유닛(108)의 입력은 상기 소스(102)에 의해 제공된 비월주사된 휘도 신호 Y를 수신하기 위해 결합되어, 표준 필드 레이트(예컨대, PAL 또는 SECAM에서 50 Hz 또는 NTSC에서 약 60 Hz)로 비월주사된 필드를 포함한다. 상기 입력 비디오 신호 Y로부터, 유닛(108)은 3 개의 출력 비디오 신호를 동시에 선택한다. 이 신호들은 소스(108)에 의해 동시에 생성되는 화소를 포함하는데, 화소 YC는 화소 YA와 비교하여 한 라인의 1/2 보다 작은 필드만큼 지연되고, 화소 YB는 화소 YA와 비교하여 1/2 라인 더한 임의의 필드만큼 지연된다.

화소 YA, YB및 YC의 공간-시간 배열은 제2도에 도시되어 있는데, 소정의 필드(예컨대, 현재의 필드 N)으로부퍼 각각의 제1 화소(예컨대, YA)는 시간적으로 인접 필드(예컨대, 인접 필드 N-1)의 동일 수평부를 갖는 제2 화소 및 제3 화소(예컨대, YB 및 YC 각각)와 동시에 생성되는 것으로 보여진다. 이 3 개의 화소들의 타이밍을 재지정하기 위해, 1/2 라인보다 작은 임의의 필드가 60 Hz(즉, 초당 한 필드)텔레비전 표준(NTSC)에서 262 라인 또는 50 Hz 시스템(예컨대, PAL 또는 SECAM)의 312 라인 지연에 대응한다. 1/2 라인을 더한 임의의 필드는 60 Hz시스템에서 263 라인 또는 초당 50필드 시스템에서 313 라인에 대응한다.

제11도, 제12도 및 제13도는 유닛(108)의 적절한 수행을 도시한다. 제11도에서 비디오 신호 Y는 YB를 형성하기 위해 지연 유닛(1102)에서 262 라인만큼 지연되고, YC를 형성하기 위해 라인 지연 유닛(1104)에서 추가의 1 라인을 더 지연하여 YA와 같은 출력으로 직접 인가된다.이 수행은 초당 60 필드 시스템용으로 적합하다. 초당 50 필드 시스템에 대하여, 상기 지연은 제12도에 도시되어있는 바와 같이 유닛(1202)에서 312 라인으로 변화된다. 선택적으로 제13도에 도시된 바와 같이, 상기 지연 신호는 각각 YA, YB 및 YC를 제공하는 복수의 출력 래치(1304, 1306, 1308)를 갖는 RAM(1302)에서 입력 신호를 저장함으로써 제공될 수 있다.

필름 데이타 비교 및 누산 유닛(110)은 제1기능으로서 각각의 제1 화소(YA)에 대하여 픽셀 차 신호를 생성하기 위해 화소마다의 베이시스에 대한 선택된 화소(YA,YB,YC)의 값을 비교하는데, 상기 화소 차 신호는 상기 제1 화소(YA)의 값이 상기 제2 화소(YB) 및 제3 화소(YC) 사이의 값의 중간값을 가질 때 제로 값을 갖고, 상기 제1 화소(YA)의 값과 상기 제1 화소(YA)의 값과 근접한 값을 갖는 상기 제2 화소 및 제3 화소 중 하나(YB 또는 YC 중 하나)의 값 사이의 차의 절대값과 동일한 값을 갖는다. 이하 논의될 제7도 내지 제10도는 도시된 유닛(110)의 특정 실시예에서 화소 차 발생의 독특한 형태를 도시한다.

유닛(110)에 의해 제공된 제2 기능은 필드 차 신호를 제공하도록 상기 비디오 신호의 1 필드 주기 중 소정의 주기 부분(예컨대, 가동 라인)에 걸쳐서 상기 화소 차 신호의 비제로 값을 누적하는 것을 포함한다. 상기 필름 데이타 감소 유닛(112)은 유닛(110)에 의해 제공된 상기 필드 차 신호(Sn)를 수신하고 예컨대, 2-2 풀다운 모드 또는 3-2 풀다운 모드에서 동작될 수 있는 필름 소스를 나타내는 패턴에서 한 필드씩 상기 누적된 필드 차 신호를 분석한다. 이 분석의 결과에 따라, 2개의 신호가 상기 프로세서(104)를 제어하기 위하여 생성된다. 이 신호 중 하나는 필름 모드를 식별하는 플래그이고 다른 하나는 필름 소스로부터 유래된 필드를 가리키는 식별자이다.

요약하면, 유닛(110)은 현재의 필드와 상기한 바와 같은 이전 필드의 인접라인으로부터의 휘도 정보를 사용하여, 현재의 필드와 이전의 필드 사이의 한 화소씩의 차를 계산하는 "필름 모드 검출기"로서 작용한다. 상기 차들은 공간 정보의 효과를 최소화하도록 처리되고 상기 필드의 가동 라인의 가동부에서 누적된다. 이것이 아래의 실시예에서 상기 현재의 필드가 상기 이전의 필드와 얼마나 상이한가를 측정하는 8 비트 필드 차 상태 신호(Sn)를 생성한다. 상기 필름 데이타 감소 유닛(112)은 동일 필름 프레임으로부터 발생된 인접 필드를 나타내는(후속 필드 중에) "필드 플래그 출력" 신호와, (1) 필름으로부터 발생된 물질인지, 및 (2) 상기 필름 시퀀스내의 필드의 위치를 식별하기위한 것인지를 나타내는 "사인(sign)" 신호를 제공하도록 신호 Sn 값을 사용한다. 이 섹션은 병렬로 동작하고 저장된 기준시퀀스(후보 필름 시퀀스를 표시)를 상기 Sn 필드 차 데이터의 패턴과 비교하는 여러개의 상관자를 포함한다. 필름 물질을 나타내는 상기 상관자들 중 하나가 처리될 때, 상기 필름 모드 상태 신호(FM, 1 비트)가 가동된다. 또한, 필름 필드 식별 상태 신호(FF)가 생성되어 상기 프로세서(104)의 Y 보간 회로에 의해 사용될 인접 필드를 식별한다.

상기한 바를 염두에 두고, 본 발명의 더 상세한 예에 주의를 기울여야 한다.

유닛(110)의 도시를 간단히 하기 위해, 제3도를 통해 도시된 대각 파선이 블록도를 필름 데이타 비교 유닛(30())과 필름 데이타 누산 유닛(350)으로 분리한다.

유닛(110)의 전체적인 기능은 각각의 필드의 할부에서 이 예에서는 8 비트수인 단일 결과 Sn을 생성하는 필드 차를 나타내는 데이타를 누산하는 것이다. 설명되어지는 바와 같은 이 8 비트 수는 각각의 필드에서 누산한 20 비트의 8 최상비트에 대응한다. 수직 공간 정보의 영향을 감소시키기 위하여, 상기 누적된 합은 현재의 필드 휘도 레벨이 이전 필드의 상부 및 하부 가까이의 상기 화소의 휘도 레벨 사이에 있다면 불변인체로 유지한다. 반면에, 현재의 화소와 근접한 휘도값을 갖는 이전 필드 수직 인접 화소의 휘도 레벨 사이의 절대값이 누적된다. 각각의 필드의 단부에서, 상기 누적된 합이 래치되고, 상기 누산기는 클리어된다.

상기한 바는 아래와 같이 달성된다. 상기 비교 유닛(300)에서, 가산기(302)와 2 개의 유닛(304)에 의한 제산은 이전 필드 N-1의 인접 라인으로부터 화소 YB 및 YC의 평균값을 계산한다(제2도에 도시). 이 평균값과 상기 현재의 필드 휘도 화소값 YA 사이의 차의 절대값은 감산기(306) 및 초기 필드 차 값 D1을 생성하는 절대값 회로(308)에 의해 결정된다. 동시에, 감산기(310), 절대값 회로(312) 및 감쇠 기(314)에 의해 제공되는 상기 이전의 필드 인접 화소들 사이의 절대값의 1/2이 감산기(316)에서 D1으로부터 감산된다. 이 감산은 YA가 YB와 YC의 값 사이의 중간값일때 음(-)의 결과를 생성한다. 감산기(316)에 유도하는 차 신호 처리 지연을 보상하기 위하여, 인가된 신호는 한 쌍의 화소 시간 측정된 리타이밍(retiming) 래치(318, 320)의 각각의 하나에 의해 리타이밍된다. 감산기(316)의 출력 차 신호 D2(8비트)는 부의 값을 제거하기 위해 제한기(322)에 의해 제한되고 합성 신호 D3이 화소 레이트 래치(328)에 의해 제한되는 귀선 소거 신호[소스(102)의 신호 T 로부터]에 응답하여 AND 게이트에 의해 게이트된다. 이 게이팅이 화소 차 신호를 동기 신호의 영향 및 AND 게이트(324)에 의해 생성된 최종 화소 차 신호 PD에 수직 귀선소거 기간에 존재할 수 있는 다른 신호들의 영향을 제거하기 위해 생성하는 비디오 필드의 가동부에 제한한다. 추가의 레지스터(326)은 상기한 바와 같이 레지스터(318, 320, 328)가 실행한 것과 같이 게이트 지연을 보상하기 위해 화소 레이트와 동기하여 상기 신호 PD의 리타이밍을 제공한다.

제7도 내지 제10도는 제3도의 비교 유닛(300)에 의해 제공된 처리된 화소 차신호 PD의 특정예들을 도시한다. 제7도에서 YA의 값이 상기 이전 필드의 YB 및 YC의 값 사이에 있는 경우가 도시된다. 유닛(300)이 YA가 YB 및 YC의 중간인 모든 경우에 제로의 차를 할당하기 때문에, 상기 화소 차 값 PD는 제로와 같고(PD=0), 최종 처리된 신호의 부분을 형성하지 않는다.

제8도는 YA가 YB 및 YC 보다 큰 경우를 도시한다. 특히 YA가 YB 보다 큰 2IRE 이고, YC보다 큰 7 IRE 이다. 상기 유닛(300)이 상기 제1 화소 YA와 상기 제1 화소 YA의 값과 근접한 상기 제2차소 및 제3 화소 중 하나의 값 사이의 차의 절대값과 동일한 차 값을 선택하기 때문에, PD에서 선택된 차는 +2 IRE 이고 상기 7 IRE 차는 무시된다.

유닛(300)에서 상기 화소 차 값의 결정의 상기 및 아래 예에서, 상기 방법은 항상 변화에 대한 최소 결과를 생성한다는 것이 본 발명의 중요한 특징이다. 즉, YA와 화소 YB 및 YC사이의 2 개의 차의 단지 최소 차만 사용된다. 이것의 장점은 하나의 화소 차 측정에 최종 누적된 필드 데이타 합을 과도하게 가중하는 것을 방지하기 쉬운 YB 및 YC 사이의 매우 큰 수직 차의 포텐셜 왜곡을 최소화하는 것이다. 즉, 매우 큰 변화(수직 세부, 운동, 급격한 수평 에지, 잡음 등에 기인)가 최소 차로 감소되어 상기 누적된 필드 전체는 약간 급격한 명도 변화에 의해 과도하게 영향을 받거나 또는 왜곡되지 않는다.

YA의 값에 가장 근접한 YB 및 YC에 기초하여 차를 선택하는 장점의 예로서, 값들은 제9도에서 선택되는데 필드 N-1에 화소 YB(90 IRE)와 화소 YC(10 IRE) 사이에 80 IRE 전이가 존재한다. 그러므로, 본 발명에 따르면, 상기 화소 차 PD는 항상 YA에 가장 근접한 YB 및 YC에 기초하고, 5 IRE의 YA의 값에 대해 필드 n-1에서 이큰 변화에 대한 결과 화소 차는 필드 n-1에서 변화하는 80 IRE에 대해 단지 50 ISE와 같다. 화소 YA가 YB와 비교되거나 또는 YB 및 YC의 평균값으로 이루어진 일부와 비교된다면, 매우 큰 결과가 발생할 것이라는 것을 주의하라. 따라서, 유닛(300)에서 화소 차 PD의 발생은 발생된 최종 필드 차 신호의 결과를 과도하게 가중시키는것을 피한다. 신호 PD의 발생의 또 다른 예로서, 제10도에 YC 및 YB의 값이 동일하고(10 IRE) YA의 값이 +2.5 IRE의 차를 생성하는 7.5 IRE 인 것이 도시된다.

이점에서 상이한 물리적 구조 또는 회로 배열이 화소 YA,YB,YC 로부터 화소 차 신호 PD를 형성하기 위해 상기 비교 유닛(300)을 수행하는데 사용될 수 있다는 것을 주의하도록 지시된다. 상기 선택 구조가 제16도에 도시된 비교 유닛(300)이다. 화소 차 신호 PD는 중간값 선택기(1602)에 YA,YB,YC를 인가하고, 감산기(1604)에서 결과로 생성된 중간값에서 YA를 감산하며, 신호 PD를 생성하도록 감산기 (1604)에 의해 제공된 상기 차의 절대값을 유닛(1606)에서 취함으로써 생성된다.

제3도의 비교 유닛(300)의 실시예는 유닛(300)이 중간값 선택을 요구하지않기 때문에 회로 경제상의 이유로 화소 차 발생에 대해 제17도의 비교 회로보다는 현재 바람직하다. YA가 YB와 YC의 중간값인 경우 제로를 산출하고 제1 화소 YA의 값과 상기 제1 화소의 값과 근접한 값을 갖는 제2 화소 및 제3 화소 중 하나의 값사이의 차의 절대값을 산출하는 유사한 결과를 생성하는한 바람직하다면 다른 회로배열이 사용될 수 있다.

상기한 바와 같이, 각각의 화소에 대해 생성된 화소 차 신호는 8 비트수이다. 필드의 모든 가동 화소상의 8 비트수의 누산이 25 비트보다 넓은 결과를 생성한다. 제3도의 누산기(350)의 특징에 따르면, 상기 복잡성은 누산기와 카운터의 오버플로우 방지하여 전체 25 비트보다 작은 카운터의 결합에 의해 피해진다. 저 상세하게 기술하면, 비교 유닛(300)의 출력 신호 PD가 8 비트 가산기(352)와 AND 게이트(354)와 8 비트 레지스터(356)를 포함하는 8 비트 누산기에 인가된다. 가산기(352)는 8 비트 신호 PD를 8 비트 래치(356)에 저장된 이전의 합에 가산하여 필드에서 측정된 각각의 화소 차 값에 대해 PD를 래치 출력에 가산한다. 상기 AND 게이트(354)는 인버터(358)에 의해 반전되는 수직 펄스(타이밍 신호 T 로부터)에 응답하여 적어도 각각의 필드에서 누산기의 클리어링을 용이하게 하기 위해 가산기의 합을 래치에 가산한다. 필드 중에, 전송 펄스(Co)가 누적된 화소 차 PD가 8 비트(즉, 255의 계수)를 초과할 때마다누산기에서 가산기(352)에 의해 생성된다.

상기 8 비트 누산기(352∼356)에 의해 제공된 전송 펄스(Co)는 AND 게이트 (360), 리타이밍 레지스터(362) 및 추가의 AND 게이트(364)를 통해 12 비트 카운터 (370)에 인가된다. 게이트(360)는 수직 펄스 기간동안 Co를 방지하는 기능을 제공한다. 레지스터(362)는 상기 전송 신호(Co)를 화소 시계(E)에서 리타이밍한다. 게이트(364)는 귀선소거 펄스 CB의 부재시에 카운터(370)의 입력과, 카운터의 다른 2개의 입력에 인가되는 오버플로우 방지 신호의 시간을 잰다. 모버플로우 방지에 대하여, 상기 화소 차 신호가 필드 기간에서 25 비트보다 더 넓은 누산 결과를 생성할 수 있다는 것을 상기하라. 그러나, 상기 최대 누산 계수는 20 비트(즉, 누산한 8 비트와 계수한 12 비트의 합)이다.

따라서, 프레임(예컨대, 장면 변화에서) 사이의 큰 차가 발생할 때 오버플로우를 방지하기 위해, 상기 카운터(370)는 최대 계수에서 계수 동작을 "포화" 또는 정지한다. 특히, 상기 오버플로우 신호는 8 입력 AND 게이트에 의해 생성되고, 카운터(370)의 8 개의 최상위 비트(MSB)가 하이 상태일때, 카운터(370)에 의한 추가의 계수 동작을 방지하고 게이트(364)를 사용 불가능하게 한다. 카운터(370)의 출력부(즉, 12 비트의 8 MSB)는 상기 수직 펄스에 응답하여 각각의 필드의 단부에서 8 비트 레지스터(374)에 저장되고, 상기 카운터는 후속 필드에서 화소 차 신호 PD의 누산을 위해 리셋된다.

제4도의 데이타 감소 유닛(112)은 특정 필름 시퀀스의 존재를 식별하기 위해 누산기(350)로부터 각각의 필드에 도달하는 필드 차 정보 Sn을 사용한다. 하나의 잠재적인 문제점은 잡음 및 수직 공간 세부가 요구된 정보를 차단하는 것을 가능하게하는 Sn의 값을 증가시킨다는 것이다. 다행하게도, 필름 물질을 구별하는 특성은 필드들이 동일 또는 상이한 필름 프레임으로부터 연속적으로 발생될 때 발생하는 소형 및 대형 필드 차의 패턴이다. 각각의 연속적인 필드상의 Sn신호의 변화를 결정함으로써, 상기 변화 패턴은 오프셋이 취소하기 쉬울 때 필름이 향상되는 데 기인한다. 유닛(112)에서 필드 차의 이 변화는 상관 기술을 사용하여 기대된 필름 발생 패턴과 비교된다.

60 Hz 물질을 수신할 때, 3-2 풀다운 패턴은 5 개의 상관자(401∼405)의 뱅크(bank)를 사용하여 비교되는데, 각각은 내부 ROM에 저장된 기준 시퀀스를 갖는다. 50 Hz 필름 발생 필드를 포함하는 비디오 신호를 구비하여, 2-2 풀다운 패턴은 상관자의 단지 2 개만의 사용을 요구하는 것과 비교되며; 이경우에 나머지 3 개의 상관자는 사용되지 않는다. 상기 상관자중 하나가 특정 필름 시퀀스의 존재를 검출할때, 제1도의 비 비월주사 및 100 Hz(흔들림 감소) 프로세서(104)에 이사실을 신호하고 인접 필드가 동일 필름 프레임으로부터 유도된 것임을 추가로 나타낸다. 따라서, 상관의 최종 결과는 2 개의 신호를 생성하는데, 그 신호는 (1) 필름 발생 물질의 존재와, (2) 라인 중복 또는 필드 레이트 중복에 사용하는 2 개의 인접 필드의 동일성을 제공한다.

더 상세하게는, 제4도의 데이타 감소 유닛(112)에서 8 비트 래치(402)[누산유닛(350)에 사용된 동일 수직 펄스에 의해 사요 가능]가 임의의 필드에 의해 필드차 신호 Sn를 지연시킨다. 이 지연된 신호가 연속적인 필드의 필드 차 신호 Sn 사이에 얼마나 많은 변화가 존재하는가를 나타내는 2의 보수로 표시된 9 비트 신호 D2FLD 신호를 형성하기 위해 감산기(404)에서 비지연 필드 차 신호 Sn으로부터 감산된다. "사인 비트"란 명칭의 D2FLD의 사인 비트는 Sn이 증가된(0) 것인지 감소된 (1) 것인지를 나타내고; 그것이 상관자(401∼405)의 후보 필름 시퀀스(2-2 풀다운 또는 3-2 풀다운)와 비교되는 필드 시퀀스 당 1 비트를 형성한다.

유용한 정보가 비디오 신호에서 약간의 이동이 있을때만 사용될 수 있기때문에, 충분한 변화가 극성 데이타를 분명하게 하기 위해 발생된 것인지를 결정한다. 즉, 홀로 취해진 극성 데이타는 분명하게하기에는 불충분하게 보이고 상기 풀다운 패턴을 쉽게 결정한다. 상기 화소 차 데이타로부터 유도된 필드 차 크기 데이타가 유지된다는 것이 그 이유이다.

특히, 필드 차 신호 D2FLD에 대한 필드의 절대 크기는 절대값 회로(406)에서 생성되고 소스(410)에 의해 제공된 이진 임계 신호 TH-1과 함께 비교기(408)에서 비교된다. 시스템 실행을 최적화시키기 위하여, 전체 시스템을 최적화하는 상기 가요성이 특정 응용에서 요구되지 않는다면 고정된 또는 "하드-와이어된(hard-wired)" 소스가 사용될 수 있지만, 상기 소스(410)는 가변적이거나 또는 프로그램가능한 것이 바람직하다. 상기 D2FLD의 크기가 소스(410)의 "제1" 임계 TH-1을 초과한다면, 상기 상관자(401∼405)가 3-2 풀다운 필름 모드 시퀀스를 포함할수 있는 물질에 대해 사용 가능하게되는 반면에, 상관자(401, 402)만은 2-2 풀다운 시퀀스를 포함하는 필름 모드 물질을 처리하기 위해 사용 가능하게될 필요가 있다. 상기 신호 TH-1은 2 클록 주기[레지스터(412,414)에 의한]에 의해 지연된 수직 펄스 VP에 의해 AND 게이트(411)에서 게이트되어 최종 필드로부터의 정보가 후속 상관 계산에 사용된다. 이 임계 제어 신호 T1이 버스(413)를 통해 5 개의 상관자 (401∼405)의 각각에 분포된다.

이 점에서 상기 상관자들(401∼405)에 의해 시퀀스 식별에 D2FLD 만의 사용이 절대적으로 신뢰될 수 없다는 것을 주의하는 것이 도움이 된다. 예를 들면, 필름 물질이 정지 배경상의 텍스트롤 스크롤링(scrollong)하는 것과 같은 매우 규칙적인 비필름(즉, 발생된 비디오 카메라) 물질을 후속시킨다면, 상기 필드 차 신호 Sn은 크게될 수 있지만 필드에서 필드까지 변화를 거의 생성하지않고 거의 일정하다. 이 경우에 D2FLD의 크기는 임계 TH-1을 초과할 수 없고, 상기 시스템이 필름 모드 동작에서 계속하게한다. 이것 및 유사한 상황을 검출하기 위하여, 상기 필드 차 신호 Sn이 비교기(420)에서 다른 프로그램가능 소스(422)에 의해 제공된 다른 임계 TH-2와 비교된다. 상기한 바와 같이, 상기 소스(422)는 고정된 이진값일 수 있지만, 프로그램가능 특성이 전체 시스템의 "미세 동조" 또는 최적화하게 한다. 상기 임계 TH-2의 값은 매우 큰 다른 임계 TH-1 값에 통상적으로 세트된다. 즉, TH-2 >> TH-1 이다. 이 임계 관계가 상기한 정지 배경상의 텍스터 및 다른 유사 이동 상태를 스크롤링하는 문제를 극복한다. 비교기(420)에서의 비교 결과는 적절한 상관 카운터[상관자들(401∼405)내의]가 리셋되게하는 임계 신호 T2를 발생하기 위해 레지스터(412,414)에 의해 제공된 지연된 수직 펄스 VP에 의해 AND 게이트(423)에 게이트된다. 신호 T2가 버스(426)를 통해 5개의 상관자들의 각각에 분포된다.

각각의 상관자들내의 ROM 어드레스는 모든 상관자들에 공통되는 어드레싱 신호 ADDR에 의해 모든 필드의 한 위치에 연속적으로 전진된다. 상기 상관자 ROM 어드레스 신호 ADDR는 동기 사용 가능(E) 및 리셋(R) 입력을 갖는 3 비트 가변 모듈로 카운터(424)에 의해 발생된다. 상기 카운터는 레지스터(412,414)에 의해 제공된 지연 수직 펄스에 의해 펄드당 1 회 사용 가능하게 되거나 또는 클록된다. 50 Hz(초당 필드) 신호를 수신할 때, 단지 2-2 풀다운 필름 시퀀스(대부분의 다른 필드를 반복하는)가 상기 5 개의 상관자 중 2 개에 의해 식별된다. 상기 카운터(424)는 단지 2 개의 ROM 위치를 어드레스 처리하는 1의 계수를 따라 리셋된다. 60 Hz 신호를 수신할 때, 3-2 풀다운 시퀀스가 5 개의 필드 시퀀셜 패턴을 가지고 식별된다. 이 경우에, 상기 카운터(424)는 5 개의 ROM 위치를 어드레스 처리함으로써 4의 계수를 따라 리셋된다.

2-2 풀다운 및 3-2 풀다운 동작 모드의 선택을 제어하는 카운터(424)의 모듈로의 변하는 제어 소스(426)에 의해 제어된다. 이 소스는 하나의 풀다운 모드에 대해 이진 "1" 출력 및 다른 풀다운 모드에 대해 이진 "0" 출력을 제공하기위한 수동스위치를 실례로 포함할 수 있다. 선택적으로, 자동 시스템 동작이 제어 신호 C를 제공하는 제어 소스(426)로서 필드 레이트 검출기를 선택함으로써 제공될 수 있으며, 그것에의해 60 Hz 비디오 신호가 존재할 때 모두 5 개의 상기 상관자들을 사용 가능하게 하기 위해 카운터(424)에서 모듈로 5 카운팅을 자동으로 선택하도록 하고, 상기 5 개의 상관자중 2 개를 사용 가능하게 하도록 50 Hz 필드 레이트 신호에대해 모듈로 2 카운팅을 자동으로 선택한다. 3 비트 카운터(424)의 가변 모듈로 카운터를 용이하게 하기 위해, 최고 비트 및 최저 비트(2 및 0)가 상기 제어 신호 C에 응답하여 디코더(428)에서 디코딩된다. C가 50 Hz 필드 레이트를 나타낼 때, 디코더(428)는 상기 카운터 리셋(R) 입력에 디코더 출력을 결합하는 OR 게이트(432) 및 AND 게이트(430)를 통해 2의 계수에 카운터(424)를 리셋한다. C가 60 동작을 나타낼 때, 디코더(428)는 5의 계수에 카운터(424)를 리셋하여 3-2 풀다운 비디오 필드의 5 개의 필드 시퀀스 특성의 상관을 사용 가능하게 한다. 상기 AND 게이트 (430)의 목적은 상기 디코더(428) 출력을 상기 지연 수직 펄스 VP에 동기시키는 것이다. OR 게이트(432)는 예컨대, 전체 시스템을 초기화시키는데 사용될 수 있는"상관자 리셋"으로 표기된 신호의 카운터(424)에 선택적인 리셋 입력을 제공하도록 사용된다. 상기 신호는 수동으로 제공될 수 있고, 또는 예컨대, 소위 말하는 "파워 업" 검출기 또는 초기화 신호의 일부 다른 적절한 소스로부터 자동으로 발생될 수 있다.

지금부터 각각의 상관자들이 2 개의 출력(F 및 M)을 갖는 5 개의 상관자들 (401∼405)의 전체 동작을 고려해보자. 상기 출력 F는 필름 모드 동작의 필드가 상기 프로세서(104)에서 필드 반복 또는 삽입하기 위해 선택되어야 함을 나타낸다. 모든 F출력들은 필름 필드 또는 FF 식별자 출력 신호를 제공하기 위해 OR 게이트(442)에서 합성된다. 상기 M 출력은 상관자가 기대된 패턴으로 "한쪽 쌍(match)"을 검출할때를 나타낸다. 합성 논리 블록(440)은 하나 이상의 상관자가 높은 M 값을 생성하면 검출하고; 그렇다면, 상관 에러가 발생되고 모든 상관자들이 논리 유닛 (440)의 "1 보다 큰" 출력을 상기 5 개의 상관자의 모든 클리어 리셋 버스에 결합하는 게이트(444)에 의해 즉시 클리어되었다는 것을 의미한다. 상기 논리 블록 (440)이 정확하게 임의의 M이 하이라는 것을 검출하면, 필름 모드 상태 플래그 (FMSF)가 가동된다. 플래그(FMSF)가 가동될때, 필름 필드 식별 신호 FF는 예컨대, 인접 필드의 하나가 삽입하기 위해 사용되어야 하는 프로세서(104)에 나타나고: 0은 YA 화소를 포함하는 필드 N을 나타내고 1은 인접 필드를 나타낸다. 상기한 바와같이, 상관 리셋 제어 신호는 가변 모듈로 카운터(424)를 리세팅하는 데 사용된다. 이 동일 신호는 상기 시스템을 초기화하기 위해 논리 유닛(440)의 리셋 출력과 함께 OR 게이트(444)에서 합성된다[즉, 카운터(424)를 리세팅하고 상관자들 (401∼405)을 클리어링한다].

제5도는 상관자들(401∼405)의 일반적인 하나의 상세한 논리 다이어그램을 제공한다. 상기 상관자들은 감산기(404)에 의해 제종된 D2FLD사인 비트(Sign bit)를 상기 상관자들의 ROM(502)에 저장된 기준 사인 시퀀스 RS와 비교한다. 상기 시퀀스들이 일치하고 상기 TH-1(제1) 임계 신호가 상기 상관자[예컨대, 임계 1 버스 (413)를 통해]를 사용 가능하게 한 때, 6 비트 카운터(504)가 증가된다. 불일치가 발생하거나, 또는 다른 사상들이 필름 시퀀스들이 존재하지 않는다는 것을 나타내면(예컨대, 하나 이상의 상관자가 일치를 나타내면), 상기 카운터(504)는 0으로 리셋된다. 반면에, 각각의 시퀀스 한쪽쌍이 카운터(504)를 증가시키고, 그것이 전체크기(즉, 모두 "1")에 도달할 때 이 상태는 시퀀스 한쪽쌍이 검출되었음을 나타내는 출력 신호 M=1을 제공하는 6 입력 AND 게이트(506)에 의해 검출된다.

제6도에 도시된 바와 같이, 각각의 상관자들(401∼405)의 내부 ROM(502)은 7개의 어드레스를 포함한다. 상기 어드레스의 1 비트는 제어 소스(426)에 의해 생성된 50/60 Hz 필드 레이트 신호 "C"에 의해 제공된다. 3 개의 추가의 비트가 가변모듈로 카운터(424)에 의해 제공된다. 2-2 풀다운에 대응하는 상기 어드레스 위치중 제1의 2 개는 신호 "S"가 000 및 001의 카운터(424)(ADR)값에 의해 로우(50 Hz동작)로 될 때 어드레스된다. 3-2 풀다운 시퀀스에 대응하는 다른 5 개의 어드레스들은 "C"가 때 내지 100(즉, 십진수 0∼4)의 카운터(424)(ADR)값에 의해 하이로될 때 어드레스된다.

정보의 2 비트는 제6도의 POM 데이타 표(600)에 도시된 바와 같은 각각의 어드레스에 저장된다. 1 비트는 "기준 사인"(RS)을 나타낸다. 이 비트는 상기 필드차 신호 Sn의 기대되는 극성을 나타낸다. 논리 0은 최종 2 개의 필드가 상이한 필름 프레임으로부터 유래되었음을 나타내는 양극을 나타낸다. 다른 비트는 "기준 크기" (RM)를 나타낸다. 이 비트는 D2FLD의 기대되는 크기가 0 일때 논리 0과 같고, 0이 아닌 것으로 기대될 때 논리 1과 같다. 0의 기대 크기는 최종 3 개의 필드가 동일 필름 프레임으로부터 유래될 때 3-2 풀다운 시퀀스에서 하나의 필드에서만 실제로 발생한다.

각각의 상관자내의 6 비트 카운터(504)는 동기 사용 가능(E) 및 리셋(RST)입력을 갖는다. 상기 리셋 입력은 상기 사용 가능 입력보다 우선 순위를 갖는다. 상기 카운터의 증가는 감산기(404)의 D2FLD 사인 비트와 ROM(502)의 기준 사인 비트 RS를 비교하는 배타적 OR 게이트(exclusive OR gate)(510)에 의해 제어된다. 제 1 임계 TH-1이 가동되고 상기 카운터가 전체 크기가 아니며 상기 배타적 OR 게이트가 한쪽쌍을 나타내면, AND 게이트(512)가 사용 가능하게되어 그것에의해 카운터 (504)를 증가시킨다.

제2 비디오 신호당 50 필드에서 동작할 때, 상기 임계 TH-1이 가동되고 상기 배타적 OR 게이트(510)가 잘못된 쌍을 검출하면, 상기 카운터(504)는 OR 게이트 (516)를 통해 리셋 RST 입력에 결합되는 AND 게이트(514) 및 인버터(511)에 의해 리셋된다. 상기 카운터(504)는 51) Hz에서 동작할 때 제2 임계 TH-2가 가동되고(하이) 상기 기준 사인 RS가 음[RS가 AND 게이트(520)의 입력에서 인버터(522)에 의해 반전된다]이라면 또한 리셋[Am 게이트(520)를 통해]된다. 이 상태는 상기 필드 차가 단일 필름 프레임으로부터 발생되어야함을 나타낸다.

60 Hz 신호가 처리될 때, 상기 카운터(504)는 상기 기준 크기 RM 신호가 로우[최종 3 개의 필드가 동일 필름 프레임으로부터 유래되어야함을 표시]이고 임계 신호 TH-1 또는 TH-2 중의 하나가 가동될 때 리셋[인버터(524), OR 게이트(526) 및 AND 게이트(518)을 통해]된다.

상기 카운터(504)가 63(이진수에서 모두 "1")의 전체 크기 계수에 도달하면, AND 게이트(506)가 "1"로 상관자의 출력을 세팅하는 시퀀스 한쪽쌍을 나타내기 위해 사용 가능하게된다, 이 신호는 또한 인버터(530)에 의해 반전되어 AND 게이트(512)를 사용 불가능하게 하고 추가의 계수 동작을 정지한다. 상기 필드 플래그 ("F") 출력[AND 게이트(535)]이 또한 사용 가능하게[M 출력 신호를 제공하는 AND 게이트(506) 및 신호 RS를 반전시키는 인버터(536)를 통해]된다. 상기 필드 플래그출력 "F"의 사용 가능은 인접 필드가 동일 필름 프레임으로부터 유래됨을 나타낸다(후속 필드 중에). 이 시스템에 의해 검출된 시퀀스에 대해, 사용될 필드는 롬(ROM)으로부터의 "기준 사인 RS"를 반전시킴으로써 얻어질 수 있다. "모두 클리어" 신호가 하이(하나 이상의 상관자가 동시에 한쪽쌍을 발견함을 나타내는)라면, 상기 카운터(504)는 후속 클록에서 OR 게이트(506)를 통해 즉시 리셋된다. 50 Hz 기준 시퀀스(ROM 내용의 제1의 2 행)를 발생할 때, 상기 기준 크기 RM 비트는 최종 3 개의 상관자에 대해 로우로 세트된다. 상기한것이 임계 신호 TH-1 또는 임계 신호 TH-2가 존재할 때 리셋되는 동안 그것들이 증가되지 않게하고; 기준 신호 RS의 값이 이경우에 임의의 값이다.

다양한 변화들이 이상 기술된 본 발명의 실시예에서 생성될 수 있다. 예를들면, 제14도는 화소 YA가 N+1보다는 필드 N으로부터 취해지고 화소들 YB 및 YC가 필드 N보다는 필드 N+1로부터 취해지는 경우를 도시한다.

또다른 선택 실시예에서와 같이, 추가의 필드가 제15도에 도시된 바와 같은 화소 차 신호를 발생하기 위해 비교기(300)에 사용될 수 있는데, 화소 P1은 필드 N-1 로부터 취해지고, 화소 P2 및 P3은 인접 필드 N으로부터 취해지며, 제4 화소 P4는 후속 인접 필드 N+1 로부터 취해진다. 이 선택 실시예에서, 이하 "제4 화소 처리"가 제17도에 도시된 바와 같이 수행될 수 있고, 지연자들(1702, 1704, 1706)이 화소들 P2,P3 및 P1과 관련된 P4에 대한 지연을 제공한다. 상기 중간 선택기 (1708) 및 감산기(1712)는 화소 P1, P2, P3로부터 화소 차 D4를 생성하기 위해 제 16도의 예에서와 같은 기능을 한다. 유사하게, 중간 선택기(1710) 및 감산기(1714)는 화소 P2, P3 및 P4로부터 화소 차 D4를 생성한다. 결과 화소 차 신호 PD는 D1에서 D4를 감산함으로써 생성된다. 도시된 바와 같은 2 개의 필드에 화소 차 계산을 확장하는 것은 메모리의 하나의 추가 필드의 비용으로 감산기(1720)에서 제외하기 쉬운 잡음에 기인한 인위물을 유리하게 감소시킨다.

제17도의 예의 추가의 선택 실시예에서와 같이, D에 대한 동일값이 수학식 1을 사용함으로써 상이한 하드웨어에서 4개의 화소 처리에서 계산될 수 있다:

"D"에 대한 상기 수화식 1은 D가 2 개의 최대값(MAX) 사이의 차임을 설명한다. 제1 최대값은 (i) P1과 P2 및 P3의 평균값 사이의 차의 절대값(ABS)과, (ii) P2와 P3 사이의 차 중에서 큰 값이 취해진다. 다른 최대값은 (iii) P4와 P23의 평균값 사이의 차의 절대값과, (iv) P23 차 중 큰 값으로 취해진다. 물리적인 하드웨어에 의하여, 2 개의 최대값, 3 개의 절대값 회로, 일부 감산기들 및 표시된 기능을 수행하기 위해 접속된 일부 디바이더들을 사용하여 상기 수학식 1의 검사에 의해 적절한 회로가 구성될 수 있다.

상기 비교 유닛이 제17도에 도시된 바와 같이 또는 상기 선택 실시예에 기술된 바와 같이 구성될 때, D는 P1 및 P4가 P2와 P3 사이의 중간이라면 0의 값을 가진다. P4가 중간일 때 P1이 P2 및 P3의 값의 외부값이라면 D는 양으로 된다. P4가 이범위의 외부에 있을 때 P1이 P2 및 P3의 중간값이라면 D는 음으로 된다. P1 및 P4 둘다가 P2 및 P3의 값의 범위의 외부에 있다면: D의 사인은 P1 또는 P4가 P2,P3으로부터 멀리 있는지에 의해 결정된다. 상기 화소 차 신호 D의 발생에 4 개(4)의 화소 접근을 사용하는 방법의 장점은 수직 공간 세부 및 채널 잡음의 영향의 1차 제거를 얻는 것이다. 상기한 바와 같은 비용은 추가의 필드 지연이 요구된다는 것이다.

제17도의 선택적인 4 화소 그룹 처리의 논의를 계속하면, 상기 차 신호 D는 필드 N에 대해 누적된 합 Sn'을 생성하는 필드에서 한 화소씩 합산된다. Sn'의 이 시퀀스는 본 발명의 앞선 예에서 매우 동일한 신호 Sn이 데이타 감소 유닛(112)에서 추가로 처리된다. 간략하게는, 유닛(112)은 상기 물질이 필름으로부터 생성된 것인지 또는 비디오 카메라로부터 생성된 것인지를 결정하기 위해 신호 Sn'을 처리한다. Sn'의 값이 필드당 한번 변화하기 때문에, 후속하는 계산은 유닛(112)으로 도시된 후보 "하드웨어" 수행보다는 마이크로 컴퓨터에 의해 실행될 수 있다.

필름 데이타 감소에 대하여, 신호 Sn'의 크기가 명백한 변화가 발생하는지를 결정하기 위해 임계 TH-1과 먼저 비교된다. 상기 임계가 초과되지 않으면(이동의 부족을 나타내는 것이 가능한), Sn'이 더이상 사용되지 않는다. 반면에, Sn'에 대한 양극은 필드 N-1과 N사이의 차가 필드 N과 N+1 사이의 차보다 명백하게 크다는 것을 나타내고, 필드 N-1이 동일 프레임으로부터 유래하지 않을 때 필드 N과 N+1이동일 필름 프레임으로부터 유래할 거라는 것을 암시한다. 역으로, Sn'에 대한 음극은 필드 N+1이 상이한 프레임으로부터 유래될 때 필드 N-1과 N이 동일 프레임으로부터 유래될 수 있다는 것을 암시한다. 양 및 음 사인의 결과 시퀀스가 공지된 형태의 필름 시퀀스가 존재하는지를 결정하기 위해 5 개의 상관자(401∼405)에 의해 분석된다.

상기 "3 개의 화소" 예에서와 같이, 2-2 풀다운 소스로부터 물질을 구비하여, 2 개의 가능한 위상이 존재한다: 필름 프레임 사이의 전이가 우수 비디오 필드 또는 기수 비디오 필드의 개시에서 발생할 수 있다. 2-2 풀다운 소스를 검출하기위해, 5 개의 상관자 중 2 개가 각각의 위상 중 하나로 사용된다. 각각의 상관자는 이진 비교 회로[예컨대, 상기한 바와 같은 제한 OR 게이트(510)] 및 상관 카운터(예컨대, 504)를 포함한다. 상기 가변 모듈로 카운터(424)는 모듈로 2로 세트되고 교체 사인의 형태로 하나의 상관자에 기준 신호를 제공하고 다른 상관자에 반대의 극성을 제공하는 필드를 연속적으로 계수한다. 각각의 상관자는 기준 사인을 Sn'의 사인과 비교한다. 상기 사인들이 일치할때, 상관 카운터가 증가된다. 상기 사인들이 반대이면, 상관 카운터가 0으로 리셋된다. 계수가 소정의 제한(예컨대, 도시된 바와 같은 63)에 도달하면, 상기 카운터는 추가의 증가를 금지하고, 필름 시퀀스가 상기 상관자에 의해 검출되었슴을 표시하는 신호가 발생된다.

3-2 풀다운 시퀀스의 검출이 5 개의 상관자 모두가 3-2 물질의 5 개의 가능한 위상에 대응하여 사용되는 것을 제외하고 유사한 방식으로 달성된다. 여기에서, 카운터(424)의 모듈로는 각각 상이한 위상 오프셋을 갖는 상기 상관자들에 5 개의기준 시퀀스를 제공하기 위해 "5"로 변화된다. 이 위상들이 상기 3-2 물질을 식별하기 위해 상기한 바와 같이 저장된 ROM위상과 비교된다. 상기 예에서와 같이, 상기 상관자들 중 정확하게 하나가 필름이 검출되었다는 것을 나타낼 때, 상기 소스가 상기 상관자에 대한 기준에 대응하는 위상 및 형태로 되게끔 가정된다. L의 상관 계수가 하나 이상의 상관자에 동시에 존재하면, 모든 상관 계수들은 즉시 0으로 리셋된다.

상기 시스템이 명백한 이동을 포함하는 다수의 필드를 요구하기 때문에, 필드의 각각의 하나는 기대된 극성을 나타내어야 하고, 필름 소스들을 틀리게 검출하는 고도의 면제(immunity)가 달성된다. 그러나, 상기 시스템은 필름으로부터 비디오 물질까지 전이를 검출하여 때때로 느리게될 수 있다. 특히, 상기 시스템이 필름을 처리하고 상기 소스가 매우 균일한 이동을 하는 비디오 물질로 변화하면, 대부분의 필드 사이에 명백한 차가 존재할 수 있지만, 상기 차가 거의 동일하게 될 수 있다. 이경우에, D1 및 D4는 거의 동일하게되어 D는 거의 0으로 평균되고 Sn'의 크기는 임계 TH-1을 초과하지 않는다.

4 화소 시스템에서 발생할 수 있는 상기 문제에 대한 해는 거의 균일한 이동이 필드 차가 연속 필드상의 상이한 화소에서 발생하게 하기때문에, D의 양 및 음의 값을 분리하여 누산하는 것이다.

수학식 2에서 정의된 바와 같이 Sn'에 대한 회로의 수행은 그것의 출력들 사이의 차를 취하기 위해 하나의 감산기 및 한쌍의 최대값 검출기만을 요구한다. 이것이 상기한 바와 같이 사용되는 Sn'에 대해 동일한 값을 생성한다. 또한, Sn+ 및 Sn-가 분리하여 사용할 수 있기때문에, 각각이 제2 고임계 TH2와 비교된다. 기준이 "-" 일때 Sn+가 TH-2를 초과하면, 또는 기준이 "+" 일때 Sn-가 TH-2를 초과하면, 2-2 풀다운 상관자에 대응하는 상관 계수가 리셋되고; Sn+또는 Sn-의 둘중 하나가 TH-2를 초과하면, 3-2 풀다운 상관자의 상관 계수가 리셋되며, Sn+ 또는 Sn-의 둘중 하나가 TH-2를 초과하면, "0"의 기준을 수신하는 3-2 풀다운 상관자의 상관 계수가 리셋된다. 이것이 본 발명의 "4 화소" 실시예에서 필름 물질의 정지가 명백한 이동이 존재하는 모든 상태하에서 빨리 검출될 것이라는 것을 보장한다. 이 상관은 3 개의 필드 차보다는 2 개의 필드 차의 누산에 따르는 본 발명의 "3 화소" 실시예에서는 필요가 없다[즉, 제4도의 예에서, Sn이 필드 차 신호 D2FLD와 그것의 사인 비트를 생성하도록 레지스터(402)에 먼저 저장된 필드의 Sn의 값에서 감산된다]. 따라서, 본 발명의 "4 화소" 실시예를 수행할 때, 하나가 필드 지연 레지스터(402)와 감산기(404)를 소거할 수 있고, 신호 Sn'(누적된 차 신호 D)을 절대값회로(406)에 인가하고 그것의 사인 비트를 버스(409)에 인가한다. 상기 데이타 감소 논리에 대한 이 단순화는 신호 Sn'이 필드에 필드차(즉, D=D1-D4)를 이미 나타내기 때문에 가능하고, 그래서 데이타 감소 유닛에서 추가의 필드 용량 및 감산을 제공할 필요가 없다.

제1도는 본 발명을 구체화하는 필름 모드 식별 장치를 포함하는 텔레비전 수상기의 블록도.

제2도는 본 발면을 설명하는데 사용되는 수직/시간도.

제3도는 제1도의 식별 장치에 사용하는데 적합한 필름 데이타 누산 장치의 상세한 블록도.

제4도는 제1도의 식별 장치에 사용하는데 적합한 필름 데이타 감소 유닛의 블록도.

제5도는 제4도의 데이타 감소 유닛에 사용하는데 적합한 일반적인 상관자의 상세한 블록도.

제6도는 제5도의 상관자 유닛의 ROM 부에 사용하는데 적합한 기억장치 맵을 도시한 도면.

제7도 내지 제10도는 제3도의 데이타 누산 장치의 동작을 도시하는 공간-시간 화소도.

제11도, 제12도 및 제13도는 제1도의 화소 선택 유닛의 적절한 수행을 도시한 블록도.

제14도 및 제15도는 본 발명의 추가의 실시예에 따라서 제3도의 데이타 누산장치의 변형을 도시한 공간-시간 화소도.

제16도 및 제17도는 제1도의 장치의 임의의 변형을 도시한 블록도.

<도면의 주요부분에 대한 부호의 설명>

100 : 필름 모드 검출 장치

102 : 비디오 신호 및 타이밍 신호 소스

104 : 주사/흔들림 감소 프로세서

106 : 비디오 표시 유닛

110 : 필름 데이타 누산 유닛

112 : 필름 데이타 감소 유닛

Claims

비월주사된 비디오 입력 신호의 필름 모드를 검출하는 방법에 있어서,

필름 소스 또는 카메라 소스로부터의 필드를 포함하는 비월주사된 비디오 입력 신호(Y)를 제공하는 단계와;

하나의 필드 기간 동안의 네트 이동을 나타내는 상기 비디오 신호의 각각의 필드마다 이진수를 발생하는 단계와:

상기 이진수를 분석하여 필름 소스 필드를 나타내는 패턴을 검출하는 분석단계를 포함하고,

상기 분석 단계는,

상기 이진수로부터 필드와 필드 간의 차 신호(Sn)를 형성하여, 각각의 필드차마다 사인 비트(SIGN BIT) 및 크기 비트(D2FLD)의 그룹을 제공하는 단계와,

상기 크기 비트(D2FLD)의 그룹을 임계값(TH-1)과 비교하여 제1 임계값 표시신호(T1)를 제공하는 단계와,

상기 제1 임계값 표시 신호(T1)와 상기 사인 비트(SICN BIT)를 5 개의 상관자(401∼405)의 그룹의 각 상관자의 각각의 제1 입력단 및 제2 입력단에 인가하는 단계와,

상기 상관자를 필드 레이트로 순차적으로 어드레스 처리하는 단계와,

상기 상관자(401∼405) 중의 하나 및 그 상관자의 하나만이 필름 모드 동작 (FM)을 나타내는 계수를 나타낼 때를 검출하는 단계를 포함하는 것을 특징으로 하는 필름 모드를 검출하는 방법.
제1항에 있어서,

상기 이진수를 제2 임계값('TH-2)과 비교하여 제2 임계값 표시 신호(T2)를 제공하는 단계와;

상기 제2 임계값 표시 신호(T2)를 제3 버스(415)를 통해 상기 5 개의 상관자의 각각의 제3 입력단에 인가하는 단계를 추가로 포함는 것인 필름 모드를 검출하는 방법.
제1항에 있어서,

이진 제어 신호(C)를 제공하는 단계와;

상기 이진 제어 신호에 따라 상기 상관자(401∼405)의 상기 어드레스 처리를 변경하여 상기 상관자 중 2 개의 제1 어드레스 시퀀스와 상기 상관자 중 5 개 모두의 제2 어드레스 시퀀스를 제공하는 단계를 추가로 포함하는 것인 필름 모드를 검출하는 방법.
제2항에 있어서,

이진 제어 신호(C)를 제공하는 단계와;

상기 이진 제어 신호에 따가 상기 상관자의 상기 어드레스 처리를 변경하여 상기 상관자 중 2 개의 제1 어드레스 시퀀스와 상기 상관자 중 5 개 모두의 제2 어드레스 시퀀스를 제공하는 단계를 추가로 포함하는 것인 필름 모드를 검출하는 방법.
비월주사된 비디오 입력 신호(Y)의 필름 모드 검출을 제공하는 장치에 있어서,

필름 소스 또는 카메라 소스로부터의 필드를 포함하는 비월주사된 비디오 입력 신호(Y)를 제공하는 비디오 신호 소스(102)와;

적어도 하나의 필드 기간 동안 인접 필드(N, NO1)의 화소값의 네트 변화를 나타내는 상기 비디오 신호의 이진수를 각각의 필드마다 발생하는 이동 검출회로 (110)와;

필름 소스 필드를 나타내는 패턴을 검출하기 위해 상기 이진수를 분석하는 패턴 분석기(112)를 구비하고,

상기 패턴 분석기는,

상기 이진수로부터 필드와 필드 간의 차 신호(Sn)를 형성하여 사인 비트 (SIGN BIT) 및 크기 비트(D2FLD)의 그룹을 제공하는 감산 회로(404)와,

상기 크기 비트(D2FLD)의 그룹을 임계값(TH-1)과 비교하여 임계값 표시 신호 (T1)를 제공하는 비교기(408)와,

상기 임계값 표시 신호(T1)와 상기 사인 비트(SIGN BIT)를 5 개의 상관자 (401∼405)의 각각의 입력단에 인가하는 제1버스 라인(413) 및 제2 버스 라인(409)과,

상기 상관자(401∼405)를 필드 레이트로 순차적으로 어드레스 처리하는 어드레스 발생기(424)와,

상기 상관자(401∼405) 중의 하나 및 그 상관자의 하나만이 필름 모드 동작 (FM)을 나타내는 계수를 나타낼 때를 검출하는 논리 유닛(440)을 포함하는 것을 특징으로 하는 필름 모드 검출 제공 장치.
제5항에 있어서,

상기 이진수를 제2 임계값(TH-2)과 비교하여 제2 임계값 표시 신호(T2)를 제공하는 제2 비교기(420)와;

상기 제2 임계값 표시 신호(T2)를 상기 5 개의 상관자(401∼405)의 각각의 제3 입력단에 인가하는 제3 버스(415)를 추가로 포함하는 것인 필름 모드 검출 제공 장치.
제5항에 있어서,

이진 제어 신호(C)를 제공하는 이진 제어 신호 소스(426)와;

상기 이진 제어 신호에 따라 상기 상관자(401∼405)의 상기 어드레스 처리를 변경하여 상기 상관자 중 2 개의 제1 어드레스 시퀀스와 상기 상관자 중 5추가로 포함하는 것인 필름 모드 검출 제공 장치.
제6항에 있어서,

이진 제어 신호(C)를 제공하는 이진 제어 신호 소스(426)와;

상기 이진 제어 신호에 따라 상기 상관자의 상기 어드레스 처리를 변경하여 상기 상관자 중 2 개의 제1 어드레스 시퀀스와 상기 상관자 중 5 개 모두의 제2 어드레스 시퀀스를 제공하는 가변 모듈로 제어 회로(424)를 추가로 포함하는 것인 필름 모드 검출 제공 장치.