JP4120265B2 - 信号処理装置およびその方法、並びにそのプログラム - Google Patents
信号処理装置およびその方法、並びにそのプログラム Download PDFInfo
- Publication number
- JP4120265B2 JP4120265B2 JP2002149068A JP2002149068A JP4120265B2 JP 4120265 B2 JP4120265 B2 JP 4120265B2 JP 2002149068 A JP2002149068 A JP 2002149068A JP 2002149068 A JP2002149068 A JP 2002149068A JP 4120265 B2 JP4120265 B2 JP 4120265B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- signal
- luminance signal
- signal component
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置および方法、並びにプログラムに関し、特に、簡単な構成で、信号のフォーマットを判定できる信号処理装置およびその方法、並びにそのプログラムに関する。
【０００２】
【従来の技術】
映像信号をフリッカがより少ない状態で見ることができるようにするために、最近、インターレース方式の映像信号を、プログレシブ方式の映像信号に変換することが多くなってきた。
【０００３】
ＮＴＳＣ(National Television System Committee)方式の映像信号は、１秒間あたり６０フィールド（３０フレーム）で構成される。これに対して、映画フィルムにより撮影された信号は、１秒間あたりのコマ数が、２４コマとされている。従って、映画の画像を、ＮＴＳＣ方式のビデオ信号に変換する場合、３−２プルダウン方式で変換処理が行われる。この変換処理が行われた場合、連続する２フィールドに同一のコマの画像が配置され、続く連続する３フィールドに次のコマの同一の画像が配置される。その結果、２４コマの画像を６０フィールドに割り当てることができる。
【０００４】
このように、３−２プルダウン変換されたフィルム映像信号は、連続する３フィールドのうちの最初のフィールドと、３番目のフィールドの映像信号は、全く同一の映像信号となる。インターレース方式の映像信号を、プログレシブ方式の映像信号に変換するとき、同一の映像信号が既に符号化されている場合には、２番目に現れる映像信号の処理を省略することができる。従って、フィルム映像信号であるか否かが予めわかっている場合には、より効率的な符号化が可能となる。
【０００５】
そこで、３−２プルダウン変換処理されたフィルム映像信号であるか否かを判定する方法が、例えば、米国特許４９８２２８０号に開示されている。
【０００６】
図１１は、この米国特許で提案されている方式の原理を表している。同図に示されるように、映像信号は、オッド（Ｏ）とイーブン（Ｅ）のフィールドが交互に現れる信号となる。そして、３−２プルダウン変換された映像信号の場合、最初のコマＡの画像（輝度信号）は、オッドフィールドＡｏとイーブンフィールドＡｅの２つのフィールドの映像信号とされる。
【０００７】
次のコマＢの画像は、オッドフィールド、イーブンフィールド、さらにその次のオッドフィールドの３フィールドに配置される。すなわち、最初のフィールドは、オッドフィールドＢｏとされ、次のフィールドは、イーブンフィールドＢｅとされ、３番目のフィールドは、オッドフィールドＢｏとされる。従って、３フィールドのうちの最初のオッドフィールドＢｏと３番目のオッドフィールドＢｏは、全く同一の信号となる。
【０００８】
以下、コマＣ、コマＤ、コマＥ、コマＦといったフィルムの各コマの映像信号は、同様にビデオ信号の各フィールドに割り当てられる。
【０００９】
いま、輝度信号のうち、遅延されていない原信号をＦ０とすると、この原信号Ｆ０は、１フィールド分だけ遅延され、信号Ｆ１とされる。この信号Ｆ１は、さらに１フィールド分だけ遅延され、信号Ｆ２とされる。
【００１０】
信号Ｆ０から信号Ｆ２を減算して得られるフレームデイファレンスの値は、図１１に示されるように、５フィールドを周期として、各周期に１回は、信号Ｆ０とＦ２の値がＢｏ，Ｄｅ，Ｆｏ，Ｈｅ・・・で同一となる。その結果、Ｆ０−Ｆ２の値は、１１０１１１１０１１１１０・・・となる。すなわち、５フィールドを周期として、各周期に１回は、値が０となる。
【００１１】
これに対して、３−２プルダウン変換された映像信号でない、通常のＮＴＳＣ方式のビデオ信号の場合、フレームディファレンスは、１１１１１１１１・・・となる。
【００１２】
従って、フレームデイファレンスのパターンの違いからフイルム映像信号であるか否かを判定することができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、フィルム映像信号の判定を行う際に、信号Ｆ１を生成するための１フィールド遅延回路と、信号Ｆ２を生成するための１フィールド遅延回路との２つのフィールド遅延回路を備える必要があり、装置が大規模化してしまう。同様の問題は、複数のモジュール信号からなる被検出信号であって、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する前記被検出信号を検出する場合にも生じる。
【００１４】
本発明は、このような状況に鑑みてなされたものであり、所定のフィールドを挟んで両側に位置する２つのフィールドが一致するパターンが、連続した所定数のフィールド内の所定の位置に存在する映像信号を検出する場合に、小規模化が図れる信号処理装置およびその方法とそのプログラムを提供することを目的とする。
また、本発明は、複数のモジュール信号からなる被検出信号であって、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する前記被検出信号を検出する場合に、小規模化が図れる信号処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明によれば、映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド・メモリ手段と、前記フィールド・メモリ手段により遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分手段と、前記差分手段が１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算手段と、前記加算手段が生成した前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延手段と、該第１の遅延手段において遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延手段と、前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較手段と、該比較手段からの比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定手段とを有する信号処理装置が提供される。
【００１９】
また本発明によれば、映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド遅延ステップと、前記フィールド遅延ステップにより遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分ステップと、前記差分ステップにおいて１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算ステップと、前記加算ステップにおいて生成された前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延ステップと、該第１の遅延ステップにおいて遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延ステップと、前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較ステップと、該比較ステップにおいて得られた比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定ステップとを有する信号処理方法が提供される。
【００２０】
さらに本発明によれば、コンピュータを含む信号処理装置によって実行されるプログラムであって、映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド遅延手順と、前記フィールド遅延手順により遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分手順と、前記差分手順において１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算手順と、前記加算手順において生成された前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延手順と、該第１の遅延手順において遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延手順と、前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較手順と、該比較手順において得られた比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定手順とを有するプログラムが提供される。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態に係わる信号処理装置について説明する。
〔第１実施形態〕
図１は、本実施形態の信号処理装置２０の機能ブロック図である。
図１に示すように、信号処理装置２０は、例えば、１フィールド遅延回路２１、減算回路２２、加算回路２３、１フィールド遅延回路２４，２５、比較回路２６および判定回路２７を有する。
ここで、１フィールド遅延回路２１が本発明の第１の遅延手段に対応し、減算回路２２および加算回路２３が本発明の演算手段に対応し、１フィールド遅延回路２５が本発明の第２の遅延手段に対応し、減算回路２２および判定回路２７が本発明の判定手段または検出手段に対応している。
【００２６】
図２は、信号処理装置２０に、図１１を用いて前述した３−２プルダウン変換されたフィルム映像信号の輝度信号Ｆ０（Ｙ）が入力された場合の図１に示す各信号を説明するための図である。
図２に示すように、フィルム映像信号の輝度信号は、５フィールドの連続した輝度信号（例えば、Ａｏ，Ａｅ，Ｂｏ，Ｂｅ，Ｂｏ）を見た場合に、２番目のフィールドの輝度信号を挟んで両側に位置する２つのフィールドの輝度信号Ｂｏ，Ｂｏが存在している。また、輝度信号Ｆ０内には、当該一致のパターンが、連続した５フィールド内の同じ位置に存在している。
なお、各フィールドの信号が第４の発明のモジュール信号に対応している。
従って、輝度信号ＦＤ０を１フィールド遅延した輝度信号Ｆ１と、輝度信号Ｆ０との差分を示す差分信号Ｆ０では、３番目のＢｅと４番目のＢｏとの差分を示すｄ２と、４番目のＢｏと５番目のＢｅとの差分を示すｄ３とは一致する（同じになる）。本実施形態の信号処理装置２０では、当該一致を検出することで、入力した輝度信号がフィルム映像信号であるか否かを判定する。
当該フィルム映像信号は、例えば、２４コマ／秒のフィルム素材を３−２Ｐｕｌｌ−Ｄｏｗｎ処理により、６０Ｈｚのインターレース信号に変換して得られた信号である。
【００２７】
以下、図１および図２を参照して信号処理装置２０の各構成要素について説明する。
１フィールド遅延回路２１は、入力された図２（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１を減算回路２２に出力する。
減算回路２２は、遅延されていない輝度信号Ｆ０と、１フィールド遅延回路２１から入力した１フィールド分だけ遅延された図２（Ｂ）輝度信号Ｆ１との差分を各フィールド内の画素データを単位として求めた値を示す差分信号Ｓ２２を生成し、これを加算回路２３に出力する。
加算回路２３は、減算回路２２からの差分信号Ｓ２２が示す差分を各フィールド毎に累積した値を示す差分信号Ｓ２３を生成し、これを１フィールド遅延回路２４に出力する。
【００２８】
１フィールド遅延回路２４は、加算回路２３から入力した差分信号Ｓ２３を例えば１フィールド分だけ遅延した図２（Ｃ）に示す差分信号ＦＤ０を１フィールド遅延回路２５および比較回路２６に出力する。
１フィールド遅延回路２５は、１フィールド遅延回路２４から入力した差分信号ＦＤ０を１フィールド分だけ遅延した図２（Ｄ）に示す差分信号ＦＤ１を比較回路２６に出力する。
比較回路２６は、差分信号ＦＤ０とＦＤ１とが各フィールドに対応する単位で比較され、それらが一致したタイミングで論理値「１」（第１の論理値）を示し、不一致のタイミングで論理値「０」（第２の論理値）を示す図２（Ｅ）に示される比較結果信号ＣＯＭＰを生成し、これを判定回路２７に出力する。
具体的には、比較回路２６は、差分信号ＦＤ０とＦＤ１との差分を各フィールドに対応する単位で演算し、当該差分が所定の基準値より大きいか否かを判断し、大きいと判断した場合には対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「０」にし、小さいと判断した場合には対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「１」にする。
【００２９】
このとき、比較結果信号ＣＯＭＰは、輝度信号Ｆ０がフィルム映像信号の輝度信号である場合に、図１１を用いて説明したフィルム映像信号の形式により、５フィールドに１回、定期的に論理値「１」のパルスを発生する。
なお、輝度信号Ｆ０がＡ／Ｄ変換後の信号などの場合に、輝度信号Ｆ０内の同じ素材から得られた異なるフィールドの信号がノイズ等の影響で完全に一致しない場合があるため、このことを考慮して比較回路２６による一致、不一致の判断を行う。
【００３０】
判定回路２７は、比較回路２６からの比較結果信号ＣＯＭＰを基に、輝度信号Ｆ０に対応する映像信号がフィルム映像信号であるか否かと、そのシーケンスを判定する。
具体的には、判定回路２７は、比較結果信号ＣＯＭＰが５フィールドに１回、定期的に論理値「１」のパルスを発生すると判断した場合に、輝度信号Ｆ０がフィルム映像信号の輝度信号であると判定する。
【００３１】
以下、図１に示す信号処理装置２０の動作例を説明する。
図３は、当該動作例を説明するためのフローチャートである。
ステップＳＴ１：
１フィールド遅延回路２１が、入力された図２（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１を減算回路２２に出力する。
ステップＳＴ２：
減算回路２２が、遅延されていない輝度信号Ｆ０と、１フィールド遅延回路２１から入力した１フィールド分だけ遅延された図２（Ｂ）輝度信号Ｆ１との差分を各フィールド内の画素データを単位として求めた値を示す差分信号Ｓ２２を生成し、これを加算回路２３に出力する。
ステップＳＴ３：
加算回路２３が、減算回路２２からの差分信号Ｓ２２が示す差分を各フィールド毎に累積した値を示す差分信号Ｓ２３を生成し、これを１フィールド遅延回路２４に出力する。
そして、１フィールド遅延回路２４は、加算回路２３から入力した差分信号Ｓ２３を例えば１フィールド分だけ遅延した図２（Ｃ）に示す差分信号ＦＤ０を１フィールド遅延回路２５および比較回路２６に出力する。
【００３２】
ステップＳＴ４：
１フィールド遅延回路２５が、１フィールド遅延回路２４から入力した差分信号ＦＤ０を１フィールド分だけ遅延した図２（Ｄ）に示す差分信号ＦＤ１を比較回路２６に出力する。
ステップＳＴ５：
比較回路２６が、差分信号ＦＤ０とＦＤ１との差分を各フィールドに相当する単位で演算する。
ステップＳＴ６：
比較回路２６が、ステップＳＴ５で演算した差分が所定の基準値より大きいか否かを判断し、大きいと判断した場合にはステップＳＴ７の処理に進み、そうでない場合にはステップＳＴ８の処理に進む。
【００３３】
ステップＳＴ７：
比較回路２６が、対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「０」にする。
ステップＳＴ８：
比較回路２６が、対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「１」にする。
ステップＳＴ９：
比較回路２６が、比較結果信号ＣＯＭＰの生成が完了したか否かを判断し、完了したと判断した場合にはステップＳＴ１０の処理に進み、そうでない場合にはステップＳＴ６の処理に戻る。
ステップＳＴ１０：
判定回路２７が、比較回路２６からの比較結果信号ＣＯＭＰを基に、輝度信号Ｆ０に対応する映像信号がフィルム映像信号であるか否かと、そのシーケンスを判定する。具体的には、判定回路２７は、比較結果信号ＣＯＭＰが５フィールドに１回、定期的に論理値「１」のパルスを発生すると判断した場合に、輝度信号Ｆ０がフィルム映像信号の輝度信号であると判定する。
【００３４】
以上説明したように、信号処理装置２０によれば、図１１を用いて説明した従来の場合のように、輝度信号Ｆ０を１フィールド分遅延させる遅延回路の他に２フィールド分遅延させる遅延回路を設ける必要がなく、小規模化が図れる。
なお、上述した実施形態では、図１に示すハードウェアを用いて図３に示す処理を行う場合を例示したが、図３に示す各手順を記述したプログラムをＣＰＵが実行することで図３を用いて説明した処理を行うようにしてもよい。
【００３５】
〔第２実施形態〕
以下、上述した第１実施形態の信号処理装置２０をＤＶＤ(Digital Versatile
Disc)プレーヤに用いた場合を説明する。
図４は、本実施形態のＤＶＤプレーヤ３０の機能ブロック図である。
図４に示すように、ＤＶＤプレーヤ３０は、例えば、ＤＶＤドライブ１、ＭＰＥＧデコーダ(Moving Picture Expert Group) ２、１フィールド遅延回路３、セレクタ回路４、時間軸圧縮回路５、時間軸圧縮回路６、セレクタ回路７、Ｄ／Ａ変換回路８、コントローラ９、１フィールド遅延回路２１、減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６を有する。
図４において、図１と同じ符号を付した１フィールド遅延回路２１、減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６は、第１実施形態で説明したものと同じである。
【００３６】
ＤＶＤドライブ１は、ＤＶＤから再生された映像信号をＭＰＥＧデコーダ２に出力する。
ＭＰＥＧデコーダ２は、ＤＶＤドライブ１から入力した映像信号をデコードし、当該デコードによって得られた映像信号の輝度信号Ｆ０（Ｙ）を１フィールド遅延回路２１に出力し、垂直同期信号ＶＳＮＣを減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６に出力する。
１フィールド遅延回路２１は、ＭＰＥＧデコーダ２から入力した図５（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１を減算回路２２、１フィールド遅延回路３および時間軸圧縮回路５に出力する。
１フィールド遅延回路３は、１フィールド遅延回路２１から入力した輝度信号Ｆ１をさらに１フィールド分だけ遅延した輝度信号Ｆ２をセレクタ回路４に出力する。
減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６は、ＭＰＥＧデコーダ２からの垂直同期信号ＶＳＮＣを基準として動作し、動作内容は第１実施形態で説明したものと同じである。但し、比較回路２６は、図５（Ｆ）に示す比較結果信号ＣＯＭＰをコントローラ９に出力する。
【００３７】
セレクタ回路４は、ＭＰＥＧデコーダ２から入力した遅延されていない輝度信号Ｆ０内のフィールドの信号と、１フィールド遅延回路３から入力した２フィールド遅延された輝度信号Ｆ２内のフィールドの信号とのうち、コントローラ９からの選択信号Ｓ９ａによって図５（Ｇ）に示すように選択された図５（Ｈ）に示す信号Ｓ４を時間軸圧縮回路６に出力する。
図５（Ｇ）に示すように、セレクタ回路４は、連続した５フィールドについて、Ｆ２，Ｆ０，Ｆ２，Ｆ０，Ｆ０のパターンによる信号選択を繰り返す。
【００３８】
時間軸圧縮回路５は、コントローラ９からの制御信号Ｓ９ｃに基づいて、１フィールド遅延回路２１から入力した１フィールド遅延された輝度信号Ｆ１を各ライン信号毎に時間軸圧縮した信号Ｓ５をセレクタ回路７に出力する。
時間軸圧縮回路６は、コントローラ９からの制御信号Ｓ９ｂに基づいて、セレクタ回路４から入力した信号Ｓ４を各ライン信号毎に時間圧縮した信号Ｓ６をセレクタ回路７に出力する。
セレクタ回路７は、信号Ｓ５と信号Ｓ６とのうち、コントローラ９からの図５（Ｊ）に示す選択信号Ｓ９ｄを基に選択した各ラインの信号によって構成されるプログレシブ信号Ｓ７を生成し、これをＤ／Ａ変換回路８に出力する。
セレクタ回路７は、例えば、図５（Ｊ）に示す選択信号Ｓ９ｄが論理値「１」を示す間にライン信号の選択動作を行う。
Ｄ／Ａ変換回路８は、デジタルのプログレシブ信号Ｓ７をアナログのプログレシブ信号Ｓ８に変換して出力する。
【００３９】
図６〜図９は、時間軸圧縮回路５と時間軸圧縮回路６における輝度信号Ｆ１のフィールド内のライン信号の入力、信号Ｓ５内のライン信号の出力、信号Ｓ４のフィールド内のライン信号の入力、信号Ｓ６内のライン信号の出力のタイミング、並びにセレクタ回路７が生成するプログレシブ信Ｓ７を説明するための図である。
ここで、図７〜図９は、それぞれ図６における期間Ｔ１〜Ｔ３の部分をそれぞれ拡大して示している。
なお、これらの図において、説明の便宜上、各フィールドは、６本のラインにより構成されているものとされている。
【００４０】
時間軸圧縮回路５は、図６と図７に示されるオッドフィールドの期間Ｔ１において、１フィールド遅延回路３より出力された信号Ｆ１の第１ラインのデータを書き込み、時間軸圧縮して、セレクタ回路７に出力する。
時間軸圧縮回路６は、セレクタ回路４より供給された第２ラインのデータを圧縮し、時間軸圧縮回路５が第１ラインのデータを出力した後、セレクタ回路７に出力する。
【００４１】
以下同様に、時間軸圧縮回路５は、第３ライン、第５ラインのデータを順次圧縮し、出力し、時間軸圧縮回路６は、第４ラインおよび第６ラインのデータを順次圧縮し、出力する。
セレクタ回路７は、時間軸圧縮回路５または時間軸圧縮回路６より出力された各ラインのデータを交互に選択することにより、第１ライン、第２ライン、第３ライン、第４ライン、第５ライン、第６ラインの順番でＤ／Ａ変換回路８に出力する。Ｄ／Ａ変換回路８は、入力されたデータをＤ／Ａ変換し、出力する。
【００４２】
図６と図８に示されるように、イーブンフィールドの期間Ｔ２においては、時間軸圧縮回路５は、第２ライン、第４ライン、第６ラインのデータを順次圧縮、出力し、時間軸圧縮回路６は、第１ライン、第３ライン、第５ラインのデータを順次圧縮し、出力する。
セレクタ回路７は、この場合においても時間軸圧縮回路５と時間軸圧縮回路６の出力を交互に選択することにより、第１ライン乃至第６ラインのデータを順番に選択、出力する。
図６と図９に示されるオッドフィールドの期間Ｔ３においては、期間Ｔ１における場合と同様の処理が実行される。
【００４３】
以下、図４に示すＤＶＤプレーヤ３０の動作例を説明する。
ＤＶＤドライブ１においてＤＶＤから再生された映像信号がＭＰＥＧデコーダ２に出力される。
そして、ＭＰＥＧデコーダ２において、ＤＶＤドライブ１から入力した映像信号がデコードされ、当該デコードによって得られた映像信号の輝度信号Ｆ０（Ｙ）が１フィールド遅延回路２１に出力される。
そして、１フィールド遅延回路２１において、ＭＰＥＧデコーダ２から入力した図５（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１が生成され、これが減算回路２２、１フィールド遅延回路３および時間軸圧縮回路５に出力される。
そして、１フィールド遅延回路３において、１フィールド遅延回路２１から入力した輝度信号Ｆ１をさらに１フィールド分だけ遅延した輝度信号Ｆ２が生成され、これがセレクタ回路４に出力される。
また、減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６が、第１実施形態で説明した信号処理装置２０と同様の動作を行い、比較回路２６からコントローラ９に図５（Ｆ）に示す比較結果信号ＣＯＭＰが出力される。
【００４４】
そして、コントローラ９が、前述したように、選択信号Ｓ９ａ，Ｓ９ｄおよび制御信号Ｓ９ｂ，Ｓ９ｃを生成し、これらをセレクタ回路４、時間軸圧縮回路５、時間軸圧縮回路６およびセレクタ回路７に出力する。
これにより、セレクタ回路４が、輝度信号Ｆ０内のフィールドの信号と、輝度信号Ｆ２内のフィールドの信号とのうち、選択信号Ｓ９ａによって図５（Ｇ）に示すように選択された図５（Ｈ）に示す信号Ｓ４を時間軸圧縮回路６に出力する。
そして、時間軸圧縮回路６が、制御信号Ｓ９ｂに基づいて、セレクタ回路４から入力した信号Ｓ４を各ライン信号毎に時間圧縮した信号Ｓ６をセレクタ回路７に出力する。
また、時間軸圧縮回路５が、制御信号Ｓ９ｃに基づいて、輝度信号Ｆ１を各ライン信号毎に時間軸圧縮した信号Ｓ５をセレクタ回路７に出力する
そして、セレクタ回路７が、信号Ｓ５と信号Ｓ６とのうち、選択信号Ｓ９ｄを基に選択した各ラインの信号によって構成されるプログレシブ信号Ｓ７を生成し、これをＤ／Ａ変換回路８に出力する。
そして、Ｄ／Ａ変換回路８が、デジタルのプログレシブ信号Ｓ７をアナログのプログレシブ信号Ｓ８に変換して出力する。
【００４５】
〔第３の実施形態〕
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウエアにより実行させることもできる。この場合、例えば、ＤＶＤプレーヤは、図１０に示されるようなパーソナルコンピュータにより構成される。
【００４６】
図１０において、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）４２に記憶されているプログラム、または記憶部４８からＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４３にロードされたプログラムに従って各種の処理を実行する。当該プログラムは、本発明のプログラムに対応し、例えば、図３に示す各手順を含む種々の手順を記述している。
ＲＡＭ４３には、ＣＰＵ４１が各種の処理を実行する上において必要なデー夕なども適宜記憶される。
【００４７】
ＣＰＵ４１、ＲＯＭ４２、およびＲＡＭ４３は、バス４４を介して相互に接続されている。このバス４４にはまた、入出力インタフェース４５も接続されている。
【００４８】
入出力インタフェース４５には、キーボード、マウスなどよりなる入力部４６、ＣＲＴ、ＬＣＤなどよりなるディスプレイ、並びにスピーカなどよりなる出力部４７、ハードディスクなどより構成される記憶部４８、モデム、ターミナルアダプタなどより構成される通信部４９が接続されている。通信部４９は、インターネットを含むネットワークを介しての通信処理を行う。
入出力インタフェース４５には、必要に応じてドライブ５０が接続され、磁気ディスク６１、光ディスク６２、光磁気ディスク６３、或いは半導体メモリ６４などが適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部４８にインストールされる。
【００４９】
上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
この記録媒体は、図１０に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク６１（フロッピディスクを含む）、光ディスク６２（ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ），ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）を含む）、光磁気ディスク６３（ＭＤ（Ｍｉｎｉ−Ｄｉｓｋ）を含む）、もしくは半導体メモリ６４などよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているＲＯＭ４２や、記憶部４８に含まれるハードディスクなどで構成される。
【００５０】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００５１】
本発明は、上述した実施形態には限定されない。
例えば、上述した実施形態では、第４〜６の発明のモジュール信号として、輝度信号の各フィールドの信号を例示したが、これに限定されるものではなく、フィールド信号以外の種々のモジュール信号を用いた場合にも本発明は適用可能である。この場合に、被検出信号として、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する信号が用いられる。
【００５２】
【発明の効果】
以上説明したように、第１〜第３の発明によれば、所定のフィールドを挟んで両側に位置する２つのフィールドが一致するパターンが、連続した所定数のフィールド内の所定の位置に存在する映像信号を検出する場合に、小規模化が図れる信号処理装置およびその方法とそのプログラムを提供することができる。
また、第４〜６の発明によれば、複数のモジュール信号からなる被検出信号であって、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する前記被検出信号を検出する場合に、小規模化が図れる信号処理装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の信号処理装置の機能ブロック図である。
【図２】図２は、図１に示す信号処理装置に３−２プルダウン変換されたフィルム映像信号の輝度信号Ｆ０（Ｙ）が入力された場合の図１に示す各信号を説明するための図である。
【図３】図３は、図１に示す信号処理装置の動作例を説明するためのフローチャートである。
【図４】図４は、本発明の第２実施形態に係わるＤＶＤプレーヤの機能ブロック図である。
【図５】図５は、図４に示すＤＶＤプレーヤの各信号を説明するための図である。
【図６】図６は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図７】図７は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図８】図８は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図９】図９は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図１０】図１０は、本発明の第３実施形態を説明するための図である。
【図１１】図１１は、従来技術を説明するための図である。
【符号の説明】
１…ＤＶＤドライブ、２…ＭＰＥＧデコーダ、３…１フィールド遅延回路、４…セレクタ回路、５…時間軸圧縮回路、６…時間軸圧縮回路、７…セレクタ回路、８…Ｄ／Ａ変換回路、９…コントローラ、２０…信号処理装置、２１…１フィールド遅延回路、２２…減算回路、２３…加算回路、２４…１フィールド遅延回路、２５…１フィールド遅延回路、２６…比較回路、２７…判定回路
【発明の属する技術分野】
本発明は、信号処理装置および方法、並びにプログラムに関し、特に、簡単な構成で、信号のフォーマットを判定できる信号処理装置およびその方法、並びにそのプログラムに関する。
【０００２】
【従来の技術】
映像信号をフリッカがより少ない状態で見ることができるようにするために、最近、インターレース方式の映像信号を、プログレシブ方式の映像信号に変換することが多くなってきた。
【０００３】
ＮＴＳＣ(National Television System Committee)方式の映像信号は、１秒間あたり６０フィールド（３０フレーム）で構成される。これに対して、映画フィルムにより撮影された信号は、１秒間あたりのコマ数が、２４コマとされている。従って、映画の画像を、ＮＴＳＣ方式のビデオ信号に変換する場合、３−２プルダウン方式で変換処理が行われる。この変換処理が行われた場合、連続する２フィールドに同一のコマの画像が配置され、続く連続する３フィールドに次のコマの同一の画像が配置される。その結果、２４コマの画像を６０フィールドに割り当てることができる。
【０００４】
このように、３−２プルダウン変換されたフィルム映像信号は、連続する３フィールドのうちの最初のフィールドと、３番目のフィールドの映像信号は、全く同一の映像信号となる。インターレース方式の映像信号を、プログレシブ方式の映像信号に変換するとき、同一の映像信号が既に符号化されている場合には、２番目に現れる映像信号の処理を省略することができる。従って、フィルム映像信号であるか否かが予めわかっている場合には、より効率的な符号化が可能となる。
【０００５】
そこで、３−２プルダウン変換処理されたフィルム映像信号であるか否かを判定する方法が、例えば、米国特許４９８２２８０号に開示されている。
【０００６】
図１１は、この米国特許で提案されている方式の原理を表している。同図に示されるように、映像信号は、オッド（Ｏ）とイーブン（Ｅ）のフィールドが交互に現れる信号となる。そして、３−２プルダウン変換された映像信号の場合、最初のコマＡの画像（輝度信号）は、オッドフィールドＡｏとイーブンフィールドＡｅの２つのフィールドの映像信号とされる。
【０００７】
次のコマＢの画像は、オッドフィールド、イーブンフィールド、さらにその次のオッドフィールドの３フィールドに配置される。すなわち、最初のフィールドは、オッドフィールドＢｏとされ、次のフィールドは、イーブンフィールドＢｅとされ、３番目のフィールドは、オッドフィールドＢｏとされる。従って、３フィールドのうちの最初のオッドフィールドＢｏと３番目のオッドフィールドＢｏは、全く同一の信号となる。
【０００８】
以下、コマＣ、コマＤ、コマＥ、コマＦといったフィルムの各コマの映像信号は、同様にビデオ信号の各フィールドに割り当てられる。
【０００９】
いま、輝度信号のうち、遅延されていない原信号をＦ０とすると、この原信号Ｆ０は、１フィールド分だけ遅延され、信号Ｆ１とされる。この信号Ｆ１は、さらに１フィールド分だけ遅延され、信号Ｆ２とされる。
【００１０】
信号Ｆ０から信号Ｆ２を減算して得られるフレームデイファレンスの値は、図１１に示されるように、５フィールドを周期として、各周期に１回は、信号Ｆ０とＦ２の値がＢｏ，Ｄｅ，Ｆｏ，Ｈｅ・・・で同一となる。その結果、Ｆ０−Ｆ２の値は、１１０１１１１０１１１１０・・・となる。すなわち、５フィールドを周期として、各周期に１回は、値が０となる。
【００１１】
これに対して、３−２プルダウン変換された映像信号でない、通常のＮＴＳＣ方式のビデオ信号の場合、フレームディファレンスは、１１１１１１１１・・・となる。
【００１２】
従って、フレームデイファレンスのパターンの違いからフイルム映像信号であるか否かを判定することができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、フィルム映像信号の判定を行う際に、信号Ｆ１を生成するための１フィールド遅延回路と、信号Ｆ２を生成するための１フィールド遅延回路との２つのフィールド遅延回路を備える必要があり、装置が大規模化してしまう。同様の問題は、複数のモジュール信号からなる被検出信号であって、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する前記被検出信号を検出する場合にも生じる。
【００１４】
本発明は、このような状況に鑑みてなされたものであり、所定のフィールドを挟んで両側に位置する２つのフィールドが一致するパターンが、連続した所定数のフィールド内の所定の位置に存在する映像信号を検出する場合に、小規模化が図れる信号処理装置およびその方法とそのプログラムを提供することを目的とする。
また、本発明は、複数のモジュール信号からなる被検出信号であって、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する前記被検出信号を検出する場合に、小規模化が図れる信号処理装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明によれば、映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド・メモリ手段と、前記フィールド・メモリ手段により遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分手段と、前記差分手段が１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算手段と、前記加算手段が生成した前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延手段と、該第１の遅延手段において遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延手段と、前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較手段と、該比較手段からの比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定手段とを有する信号処理装置が提供される。
【００１９】
また本発明によれば、映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド遅延ステップと、前記フィールド遅延ステップにより遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分ステップと、前記差分ステップにおいて１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算ステップと、前記加算ステップにおいて生成された前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延ステップと、該第１の遅延ステップにおいて遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延ステップと、前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較ステップと、該比較ステップにおいて得られた比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定ステップとを有する信号処理方法が提供される。
【００２０】
さらに本発明によれば、コンピュータを含む信号処理装置によって実行されるプログラムであって、映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド遅延手順と、前記フィールド遅延手順により遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分手順と、前記差分手順において１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算手順と、前記加算手順において生成された前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延手順と、該第１の遅延手順において遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延手順と、前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較手順と、該比較手順において得られた比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定手順とを有するプログラムが提供される。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態に係わる信号処理装置について説明する。
〔第１実施形態〕
図１は、本実施形態の信号処理装置２０の機能ブロック図である。
図１に示すように、信号処理装置２０は、例えば、１フィールド遅延回路２１、減算回路２２、加算回路２３、１フィールド遅延回路２４，２５、比較回路２６および判定回路２７を有する。
ここで、１フィールド遅延回路２１が本発明の第１の遅延手段に対応し、減算回路２２および加算回路２３が本発明の演算手段に対応し、１フィールド遅延回路２５が本発明の第２の遅延手段に対応し、減算回路２２および判定回路２７が本発明の判定手段または検出手段に対応している。
【００２６】
図２は、信号処理装置２０に、図１１を用いて前述した３−２プルダウン変換されたフィルム映像信号の輝度信号Ｆ０（Ｙ）が入力された場合の図１に示す各信号を説明するための図である。
図２に示すように、フィルム映像信号の輝度信号は、５フィールドの連続した輝度信号（例えば、Ａｏ，Ａｅ，Ｂｏ，Ｂｅ，Ｂｏ）を見た場合に、２番目のフィールドの輝度信号を挟んで両側に位置する２つのフィールドの輝度信号Ｂｏ，Ｂｏが存在している。また、輝度信号Ｆ０内には、当該一致のパターンが、連続した５フィールド内の同じ位置に存在している。
なお、各フィールドの信号が第４の発明のモジュール信号に対応している。
従って、輝度信号ＦＤ０を１フィールド遅延した輝度信号Ｆ１と、輝度信号Ｆ０との差分を示す差分信号Ｆ０では、３番目のＢｅと４番目のＢｏとの差分を示すｄ２と、４番目のＢｏと５番目のＢｅとの差分を示すｄ３とは一致する（同じになる）。本実施形態の信号処理装置２０では、当該一致を検出することで、入力した輝度信号がフィルム映像信号であるか否かを判定する。
当該フィルム映像信号は、例えば、２４コマ／秒のフィルム素材を３−２Ｐｕｌｌ−Ｄｏｗｎ処理により、６０Ｈｚのインターレース信号に変換して得られた信号である。
【００２７】
以下、図１および図２を参照して信号処理装置２０の各構成要素について説明する。
１フィールド遅延回路２１は、入力された図２（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１を減算回路２２に出力する。
減算回路２２は、遅延されていない輝度信号Ｆ０と、１フィールド遅延回路２１から入力した１フィールド分だけ遅延された図２（Ｂ）輝度信号Ｆ１との差分を各フィールド内の画素データを単位として求めた値を示す差分信号Ｓ２２を生成し、これを加算回路２３に出力する。
加算回路２３は、減算回路２２からの差分信号Ｓ２２が示す差分を各フィールド毎に累積した値を示す差分信号Ｓ２３を生成し、これを１フィールド遅延回路２４に出力する。
【００２８】
１フィールド遅延回路２４は、加算回路２３から入力した差分信号Ｓ２３を例えば１フィールド分だけ遅延した図２（Ｃ）に示す差分信号ＦＤ０を１フィールド遅延回路２５および比較回路２６に出力する。
１フィールド遅延回路２５は、１フィールド遅延回路２４から入力した差分信号ＦＤ０を１フィールド分だけ遅延した図２（Ｄ）に示す差分信号ＦＤ１を比較回路２６に出力する。
比較回路２６は、差分信号ＦＤ０とＦＤ１とが各フィールドに対応する単位で比較され、それらが一致したタイミングで論理値「１」（第１の論理値）を示し、不一致のタイミングで論理値「０」（第２の論理値）を示す図２（Ｅ）に示される比較結果信号ＣＯＭＰを生成し、これを判定回路２７に出力する。
具体的には、比較回路２６は、差分信号ＦＤ０とＦＤ１との差分を各フィールドに対応する単位で演算し、当該差分が所定の基準値より大きいか否かを判断し、大きいと判断した場合には対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「０」にし、小さいと判断した場合には対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「１」にする。
【００２９】
このとき、比較結果信号ＣＯＭＰは、輝度信号Ｆ０がフィルム映像信号の輝度信号である場合に、図１１を用いて説明したフィルム映像信号の形式により、５フィールドに１回、定期的に論理値「１」のパルスを発生する。
なお、輝度信号Ｆ０がＡ／Ｄ変換後の信号などの場合に、輝度信号Ｆ０内の同じ素材から得られた異なるフィールドの信号がノイズ等の影響で完全に一致しない場合があるため、このことを考慮して比較回路２６による一致、不一致の判断を行う。
【００３０】
判定回路２７は、比較回路２６からの比較結果信号ＣＯＭＰを基に、輝度信号Ｆ０に対応する映像信号がフィルム映像信号であるか否かと、そのシーケンスを判定する。
具体的には、判定回路２７は、比較結果信号ＣＯＭＰが５フィールドに１回、定期的に論理値「１」のパルスを発生すると判断した場合に、輝度信号Ｆ０がフィルム映像信号の輝度信号であると判定する。
【００３１】
以下、図１に示す信号処理装置２０の動作例を説明する。
図３は、当該動作例を説明するためのフローチャートである。
ステップＳＴ１：
１フィールド遅延回路２１が、入力された図２（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１を減算回路２２に出力する。
ステップＳＴ２：
減算回路２２が、遅延されていない輝度信号Ｆ０と、１フィールド遅延回路２１から入力した１フィールド分だけ遅延された図２（Ｂ）輝度信号Ｆ１との差分を各フィールド内の画素データを単位として求めた値を示す差分信号Ｓ２２を生成し、これを加算回路２３に出力する。
ステップＳＴ３：
加算回路２３が、減算回路２２からの差分信号Ｓ２２が示す差分を各フィールド毎に累積した値を示す差分信号Ｓ２３を生成し、これを１フィールド遅延回路２４に出力する。
そして、１フィールド遅延回路２４は、加算回路２３から入力した差分信号Ｓ２３を例えば１フィールド分だけ遅延した図２（Ｃ）に示す差分信号ＦＤ０を１フィールド遅延回路２５および比較回路２６に出力する。
【００３２】
ステップＳＴ４：
１フィールド遅延回路２５が、１フィールド遅延回路２４から入力した差分信号ＦＤ０を１フィールド分だけ遅延した図２（Ｄ）に示す差分信号ＦＤ１を比較回路２６に出力する。
ステップＳＴ５：
比較回路２６が、差分信号ＦＤ０とＦＤ１との差分を各フィールドに相当する単位で演算する。
ステップＳＴ６：
比較回路２６が、ステップＳＴ５で演算した差分が所定の基準値より大きいか否かを判断し、大きいと判断した場合にはステップＳＴ７の処理に進み、そうでない場合にはステップＳＴ８の処理に進む。
【００３３】
ステップＳＴ７：
比較回路２６が、対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「０」にする。
ステップＳＴ８：
比較回路２６が、対応するフィールド期間の比較結果信号ＣＯＭＰの値を論理値「１」にする。
ステップＳＴ９：
比較回路２６が、比較結果信号ＣＯＭＰの生成が完了したか否かを判断し、完了したと判断した場合にはステップＳＴ１０の処理に進み、そうでない場合にはステップＳＴ６の処理に戻る。
ステップＳＴ１０：
判定回路２７が、比較回路２６からの比較結果信号ＣＯＭＰを基に、輝度信号Ｆ０に対応する映像信号がフィルム映像信号であるか否かと、そのシーケンスを判定する。具体的には、判定回路２７は、比較結果信号ＣＯＭＰが５フィールドに１回、定期的に論理値「１」のパルスを発生すると判断した場合に、輝度信号Ｆ０がフィルム映像信号の輝度信号であると判定する。
【００３４】
以上説明したように、信号処理装置２０によれば、図１１を用いて説明した従来の場合のように、輝度信号Ｆ０を１フィールド分遅延させる遅延回路の他に２フィールド分遅延させる遅延回路を設ける必要がなく、小規模化が図れる。
なお、上述した実施形態では、図１に示すハードウェアを用いて図３に示す処理を行う場合を例示したが、図３に示す各手順を記述したプログラムをＣＰＵが実行することで図３を用いて説明した処理を行うようにしてもよい。
【００３５】
〔第２実施形態〕
以下、上述した第１実施形態の信号処理装置２０をＤＶＤ(Digital Versatile
Disc)プレーヤに用いた場合を説明する。
図４は、本実施形態のＤＶＤプレーヤ３０の機能ブロック図である。
図４に示すように、ＤＶＤプレーヤ３０は、例えば、ＤＶＤドライブ１、ＭＰＥＧデコーダ(Moving Picture Expert Group) ２、１フィールド遅延回路３、セレクタ回路４、時間軸圧縮回路５、時間軸圧縮回路６、セレクタ回路７、Ｄ／Ａ変換回路８、コントローラ９、１フィールド遅延回路２１、減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６を有する。
図４において、図１と同じ符号を付した１フィールド遅延回路２１、減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６は、第１実施形態で説明したものと同じである。
【００３６】
ＤＶＤドライブ１は、ＤＶＤから再生された映像信号をＭＰＥＧデコーダ２に出力する。
ＭＰＥＧデコーダ２は、ＤＶＤドライブ１から入力した映像信号をデコードし、当該デコードによって得られた映像信号の輝度信号Ｆ０（Ｙ）を１フィールド遅延回路２１に出力し、垂直同期信号ＶＳＮＣを減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６に出力する。
１フィールド遅延回路２１は、ＭＰＥＧデコーダ２から入力した図５（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１を減算回路２２、１フィールド遅延回路３および時間軸圧縮回路５に出力する。
１フィールド遅延回路３は、１フィールド遅延回路２１から入力した輝度信号Ｆ１をさらに１フィールド分だけ遅延した輝度信号Ｆ２をセレクタ回路４に出力する。
減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６は、ＭＰＥＧデコーダ２からの垂直同期信号ＶＳＮＣを基準として動作し、動作内容は第１実施形態で説明したものと同じである。但し、比較回路２６は、図５（Ｆ）に示す比較結果信号ＣＯＭＰをコントローラ９に出力する。
【００３７】
セレクタ回路４は、ＭＰＥＧデコーダ２から入力した遅延されていない輝度信号Ｆ０内のフィールドの信号と、１フィールド遅延回路３から入力した２フィールド遅延された輝度信号Ｆ２内のフィールドの信号とのうち、コントローラ９からの選択信号Ｓ９ａによって図５（Ｇ）に示すように選択された図５（Ｈ）に示す信号Ｓ４を時間軸圧縮回路６に出力する。
図５（Ｇ）に示すように、セレクタ回路４は、連続した５フィールドについて、Ｆ２，Ｆ０，Ｆ２，Ｆ０，Ｆ０のパターンによる信号選択を繰り返す。
【００３８】
時間軸圧縮回路５は、コントローラ９からの制御信号Ｓ９ｃに基づいて、１フィールド遅延回路２１から入力した１フィールド遅延された輝度信号Ｆ１を各ライン信号毎に時間軸圧縮した信号Ｓ５をセレクタ回路７に出力する。
時間軸圧縮回路６は、コントローラ９からの制御信号Ｓ９ｂに基づいて、セレクタ回路４から入力した信号Ｓ４を各ライン信号毎に時間圧縮した信号Ｓ６をセレクタ回路７に出力する。
セレクタ回路７は、信号Ｓ５と信号Ｓ６とのうち、コントローラ９からの図５（Ｊ）に示す選択信号Ｓ９ｄを基に選択した各ラインの信号によって構成されるプログレシブ信号Ｓ７を生成し、これをＤ／Ａ変換回路８に出力する。
セレクタ回路７は、例えば、図５（Ｊ）に示す選択信号Ｓ９ｄが論理値「１」を示す間にライン信号の選択動作を行う。
Ｄ／Ａ変換回路８は、デジタルのプログレシブ信号Ｓ７をアナログのプログレシブ信号Ｓ８に変換して出力する。
【００３９】
図６〜図９は、時間軸圧縮回路５と時間軸圧縮回路６における輝度信号Ｆ１のフィールド内のライン信号の入力、信号Ｓ５内のライン信号の出力、信号Ｓ４のフィールド内のライン信号の入力、信号Ｓ６内のライン信号の出力のタイミング、並びにセレクタ回路７が生成するプログレシブ信Ｓ７を説明するための図である。
ここで、図７〜図９は、それぞれ図６における期間Ｔ１〜Ｔ３の部分をそれぞれ拡大して示している。
なお、これらの図において、説明の便宜上、各フィールドは、６本のラインにより構成されているものとされている。
【００４０】
時間軸圧縮回路５は、図６と図７に示されるオッドフィールドの期間Ｔ１において、１フィールド遅延回路３より出力された信号Ｆ１の第１ラインのデータを書き込み、時間軸圧縮して、セレクタ回路７に出力する。
時間軸圧縮回路６は、セレクタ回路４より供給された第２ラインのデータを圧縮し、時間軸圧縮回路５が第１ラインのデータを出力した後、セレクタ回路７に出力する。
【００４１】
以下同様に、時間軸圧縮回路５は、第３ライン、第５ラインのデータを順次圧縮し、出力し、時間軸圧縮回路６は、第４ラインおよび第６ラインのデータを順次圧縮し、出力する。
セレクタ回路７は、時間軸圧縮回路５または時間軸圧縮回路６より出力された各ラインのデータを交互に選択することにより、第１ライン、第２ライン、第３ライン、第４ライン、第５ライン、第６ラインの順番でＤ／Ａ変換回路８に出力する。Ｄ／Ａ変換回路８は、入力されたデータをＤ／Ａ変換し、出力する。
【００４２】
図６と図８に示されるように、イーブンフィールドの期間Ｔ２においては、時間軸圧縮回路５は、第２ライン、第４ライン、第６ラインのデータを順次圧縮、出力し、時間軸圧縮回路６は、第１ライン、第３ライン、第５ラインのデータを順次圧縮し、出力する。
セレクタ回路７は、この場合においても時間軸圧縮回路５と時間軸圧縮回路６の出力を交互に選択することにより、第１ライン乃至第６ラインのデータを順番に選択、出力する。
図６と図９に示されるオッドフィールドの期間Ｔ３においては、期間Ｔ１における場合と同様の処理が実行される。
【００４３】
以下、図４に示すＤＶＤプレーヤ３０の動作例を説明する。
ＤＶＤドライブ１においてＤＶＤから再生された映像信号がＭＰＥＧデコーダ２に出力される。
そして、ＭＰＥＧデコーダ２において、ＤＶＤドライブ１から入力した映像信号がデコードされ、当該デコードによって得られた映像信号の輝度信号Ｆ０（Ｙ）が１フィールド遅延回路２１に出力される。
そして、１フィールド遅延回路２１において、ＭＰＥＧデコーダ２から入力した図５（Ａ）に示す輝度信号Ｆ０（Ｙ）を１フィールド分だけ遅延した輝度信号Ｆ１が生成され、これが減算回路２２、１フィールド遅延回路３および時間軸圧縮回路５に出力される。
そして、１フィールド遅延回路３において、１フィールド遅延回路２１から入力した輝度信号Ｆ１をさらに１フィールド分だけ遅延した輝度信号Ｆ２が生成され、これがセレクタ回路４に出力される。
また、減算回路２２、加算回路２３、１フィールド遅延回路２４、１フィールド遅延回路２５および比較回路２６が、第１実施形態で説明した信号処理装置２０と同様の動作を行い、比較回路２６からコントローラ９に図５（Ｆ）に示す比較結果信号ＣＯＭＰが出力される。
【００４４】
そして、コントローラ９が、前述したように、選択信号Ｓ９ａ，Ｓ９ｄおよび制御信号Ｓ９ｂ，Ｓ９ｃを生成し、これらをセレクタ回路４、時間軸圧縮回路５、時間軸圧縮回路６およびセレクタ回路７に出力する。
これにより、セレクタ回路４が、輝度信号Ｆ０内のフィールドの信号と、輝度信号Ｆ２内のフィールドの信号とのうち、選択信号Ｓ９ａによって図５（Ｇ）に示すように選択された図５（Ｈ）に示す信号Ｓ４を時間軸圧縮回路６に出力する。
そして、時間軸圧縮回路６が、制御信号Ｓ９ｂに基づいて、セレクタ回路４から入力した信号Ｓ４を各ライン信号毎に時間圧縮した信号Ｓ６をセレクタ回路７に出力する。
また、時間軸圧縮回路５が、制御信号Ｓ９ｃに基づいて、輝度信号Ｆ１を各ライン信号毎に時間軸圧縮した信号Ｓ５をセレクタ回路７に出力する
そして、セレクタ回路７が、信号Ｓ５と信号Ｓ６とのうち、選択信号Ｓ９ｄを基に選択した各ラインの信号によって構成されるプログレシブ信号Ｓ７を生成し、これをＤ／Ａ変換回路８に出力する。
そして、Ｄ／Ａ変換回路８が、デジタルのプログレシブ信号Ｓ７をアナログのプログレシブ信号Ｓ８に変換して出力する。
【００４５】
〔第３の実施形態〕
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウエアにより実行させることもできる。この場合、例えば、ＤＶＤプレーヤは、図１０に示されるようなパーソナルコンピュータにより構成される。
【００４６】
図１０において、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）４２に記憶されているプログラム、または記憶部４８からＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４３にロードされたプログラムに従って各種の処理を実行する。当該プログラムは、本発明のプログラムに対応し、例えば、図３に示す各手順を含む種々の手順を記述している。
ＲＡＭ４３には、ＣＰＵ４１が各種の処理を実行する上において必要なデー夕なども適宜記憶される。
【００４７】
ＣＰＵ４１、ＲＯＭ４２、およびＲＡＭ４３は、バス４４を介して相互に接続されている。このバス４４にはまた、入出力インタフェース４５も接続されている。
【００４８】
入出力インタフェース４５には、キーボード、マウスなどよりなる入力部４６、ＣＲＴ、ＬＣＤなどよりなるディスプレイ、並びにスピーカなどよりなる出力部４７、ハードディスクなどより構成される記憶部４８、モデム、ターミナルアダプタなどより構成される通信部４９が接続されている。通信部４９は、インターネットを含むネットワークを介しての通信処理を行う。
入出力インタフェース４５には、必要に応じてドライブ５０が接続され、磁気ディスク６１、光ディスク６２、光磁気ディスク６３、或いは半導体メモリ６４などが適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部４８にインストールされる。
【００４９】
上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
この記録媒体は、図１０に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク６１（フロッピディスクを含む）、光ディスク６２（ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ），ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）を含む）、光磁気ディスク６３（ＭＤ（Ｍｉｎｉ−Ｄｉｓｋ）を含む）、もしくは半導体メモリ６４などよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているＲＯＭ４２や、記憶部４８に含まれるハードディスクなどで構成される。
【００５０】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００５１】
本発明は、上述した実施形態には限定されない。
例えば、上述した実施形態では、第４〜６の発明のモジュール信号として、輝度信号の各フィールドの信号を例示したが、これに限定されるものではなく、フィールド信号以外の種々のモジュール信号を用いた場合にも本発明は適用可能である。この場合に、被検出信号として、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する信号が用いられる。
【００５２】
【発明の効果】
以上説明したように、第１〜第３の発明によれば、所定のフィールドを挟んで両側に位置する２つのフィールドが一致するパターンが、連続した所定数のフィールド内の所定の位置に存在する映像信号を検出する場合に、小規模化が図れる信号処理装置およびその方法とそのプログラムを提供することができる。
また、第４〜６の発明によれば、複数のモジュール信号からなる被検出信号であって、所定のモジュール信号を挟んで両側に位置する２つのモジュール信号が一致するパターンが、連続した所定数のモジュール信号内の所定の位置に存在する前記被検出信号を検出する場合に、小規模化が図れる信号処理装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の信号処理装置の機能ブロック図である。
【図２】図２は、図１に示す信号処理装置に３−２プルダウン変換されたフィルム映像信号の輝度信号Ｆ０（Ｙ）が入力された場合の図１に示す各信号を説明するための図である。
【図３】図３は、図１に示す信号処理装置の動作例を説明するためのフローチャートである。
【図４】図４は、本発明の第２実施形態に係わるＤＶＤプレーヤの機能ブロック図である。
【図５】図５は、図４に示すＤＶＤプレーヤの各信号を説明するための図である。
【図６】図６は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図７】図７は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図８】図８は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図９】図９は、図４に示す時間軸圧縮回路および後段のセレクタ回路の処理を説明するための図である。
【図１０】図１０は、本発明の第３実施形態を説明するための図である。
【図１１】図１１は、従来技術を説明するための図である。
【符号の説明】
１…ＤＶＤドライブ、２…ＭＰＥＧデコーダ、３…１フィールド遅延回路、４…セレクタ回路、５…時間軸圧縮回路、６…時間軸圧縮回路、７…セレクタ回路、８…Ｄ／Ａ変換回路、９…コントローラ、２０…信号処理装置、２１…１フィールド遅延回路、２２…減算回路、２３…加算回路、２４…１フィールド遅延回路、２５…１フィールド遅延回路、２６…比較回路、２７…判定回路
Claims (9)
- 映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド・メモリ手段と、
前記フィールド・メモリ手段により遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分手段と、
前記差分手段が１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算手段と、
前記加算手段が生成した前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延手段と、
該第１の遅延手段において遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延手段と、
前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較手段と、
該比較手段からの比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定手段と
を有する信号処理装置。 - 前記比較手段は、前記１フィールド遅延累積差分輝度信号成分と前記２フィールド遅延累積差分輝度信号成分とを比較し、比較した結果が所定の基準値以内である場合第１の論理信号を出力し、比較した結果が所定の基準値以内ではない場合は第２の論理信号を出力する、
請求項１に記載の信号処理装置。 - 前記判定手段の判定の結果に基づいて、前記遅延されていない輝度信号成分、前記フィールド・メモリ手段で遅延された前記１フィールド遅延輝度信号成分、並びに前記第２の遅延手段で遅延された前記２フィールド遅延累積差分輝度信号成分内の各ライン信号を組み合わせてプログレシブ信号を生成する信号生成手段と
をさらに有する、
請求項１に記載の信号処理装置。 - 映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド遅延ステップと、
前記フィールド遅延ステップにより遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分ステップと、
前記差分ステップにおいて１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算ステップと、
前記加算ステップにおいて生成された前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延ステップと、
該第１の遅延ステップにおいて遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延ステップと、
前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較ステップと、
該比較ステップにおいて得られた比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定ステップと
を有する信号処理方法。 - 前記比較ステップにおいて、前記１フィールド遅延累積差分輝度信号成分と前記２フィールド遅延累積差分輝度信号成分とを比較し、比較した結果が所定の基準値以内である場合第１の論理信号を出力し、比較した結果が所定の基準値以内ではない場合は第２の論理信号を出力する、
請求項４に記載の信号処理方法。 - 前記判定ステップにおける判定の結果に基づいて、前記遅延されていない輝度信号成分、前記フィールド・メモリ手段で遅延された前記１フィールド遅延輝度信号成分、並びに前記第２の遅延手段で遅延された前記２フィールド遅延累積差分輝度信号成分内の各ライン信号を組み合わせてプログレシブ信号を生成する信号生成ステップと
をさらに有する、
請求項４に記載の信号処理方法。 - コンピュータを含む信号処理装置によって実行されるプログラムであって、
映像信号の１フィールドの輝度信号成分を入力して１フィールド分遅延して出力するフィールド遅延手順と、
前記フィールド遅延手順により遅延された１フィールド分の第１の遅延輝度信号成分と、前記遅延されていない１フィールド分の輝度信号成分との差分を画素単位で求める差分手順と、
前記差分手順において１フィールドについて画素単位で求めて差分を累積して１個の累積差分輝度信号成分を生成する加算手順と、
前記加算手順において生成された前記１個の累積差分輝度信号成分を１フィールド時間遅延して１個の１フィールド遅延累積差分輝度信号成分を生成する第１の遅延手順と、
該第１の遅延手順において遅延された１個の遅延累積差分輝度信号成分をさらに１フィールド遅延して１個の２フィールド遅延累積差分輝度信号成分を生成する第２の遅延手順と、
前記１個の１フィールド遅延累積差分輝度信号成分と前記１個の２フィールド遅延累積差分輝度信号成分とを比較し、一致した場合第１の論理信号を出力し、一致していない場合は第２の論理信号を出力する比較手順と、
該比較手順において得られた比較結果論理信号が、５フィールドに１回、第１の論理信号である場合に、前記映像信号がフィルム信号であると判定する判定手順と
を有するプログラム。 - 前記比較手順において、前記１フィールド遅延累積差分輝度信号成分と前記２フィールド遅延累積差分輝度信号成分とを比較し、比較した結果が所定の基準値以内である場合第１の論理信号を出力し、比較した結果が所定の基準値以内ではない場合は第２の論理信号を出力する、
請求項７に記載のプログラム。 - 前記判定手順における判定の結果に基づいて、前記遅延されていない輝度信号成分、前記フィールド・メモリ手段で遅延された前記１フィールド遅延輝度信号成分、並びに前記第２の遅延手段で遅延された前記２フィールド遅延累積差分輝度信号成分内の各ライン信号を組み合わせてプログレシブ信号を生成する信号生成ステップと
をさらに有する、
請求項７に記載のプログラム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149068A JP4120265B2 (ja) | 2002-05-23 | 2002-05-23 | 信号処理装置およびその方法、並びにそのプログラム |
| US10/515,406 US7576801B2 (en) | 2002-05-23 | 2003-05-23 | Signal processing apparatus, method of same, and program of same |
| CNA038168944A CN1669319A (zh) | 2002-05-23 | 2003-05-23 | 信号处理设备及其方法和程序 |
| EP03733036A EP1507411A1 (en) | 2002-05-23 | 2003-05-23 | Signal processing apparatus, method and program |
| KR10-2004-7018644A KR20050003471A (ko) | 2002-05-23 | 2003-05-23 | 신호 처리 장치와 그 방법 및 그 프로그램 |
| PCT/JP2003/006445 WO2003101099A1 (fr) | 2002-05-23 | 2003-05-23 | Dispositif, procede et programme de traitement de signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149068A JP4120265B2 (ja) | 2002-05-23 | 2002-05-23 | 信号処理装置およびその方法、並びにそのプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348546A JP2003348546A (ja) | 2003-12-05 |
| JP4120265B2 true JP4120265B2 (ja) | 2008-07-16 |
Family
ID=29561201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149068A Expired - Fee Related JP4120265B2 (ja) | 2002-05-23 | 2002-05-23 | 信号処理装置およびその方法、並びにそのプログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7576801B2 (ja) |
| EP (1) | EP1507411A1 (ja) |
| JP (1) | JP4120265B2 (ja) |
| KR (1) | KR20050003471A (ja) |
| CN (1) | CN1669319A (ja) |
| WO (1) | WO2003101099A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4936857B2 (ja) | 2006-10-31 | 2012-05-23 | 株式会社東芝 | プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置 |
| US8462264B2 (en) * | 2008-04-23 | 2013-06-11 | Panasonic Corporation | Video scan converter for performing interlaced to progressive scan conversion |
| KR101625983B1 (ko) * | 2008-08-14 | 2016-06-14 | 삼성디스플레이 주식회사 | 표시장치의 구동방법 및 이를 이용한 표시장치의 구동회로 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2050752B (en) * | 1979-06-07 | 1984-05-31 | Japan Broadcasting Corp | Motion compensated interframe coding system |
| US4982280A (en) | 1989-07-18 | 1991-01-01 | Yves C. Faroudja | Motion sequence pattern detector for video |
| DE4213551A1 (de) * | 1992-04-24 | 1993-10-28 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Film-Mode-Detektion |
| US5828786A (en) * | 1993-12-02 | 1998-10-27 | General Instrument Corporation | Analyzer and methods for detecting and processing video data types in a video data stream |
| GB9401897D0 (en) * | 1994-02-01 | 1994-03-30 | Snell & Wilcox Ltd | Video processing |
| JP2846840B2 (ja) * | 1994-07-14 | 1999-01-13 | 三洋電機株式会社 | ２次元映像から３次元映像を生成する方法 |
| JP3144245B2 (ja) | 1994-11-30 | 2001-03-12 | 松下電器産業株式会社 | テレビジョン信号変換装置 |
| MY113223A (en) * | 1994-12-29 | 2001-12-31 | Sony Corp | Processing of redundant fields in a moving picture to achive synchronized system operation |
| KR960028124A (ko) * | 1994-12-30 | 1996-07-22 | 이몬 제이. 월 | 필름 소스에 의해 생성된 비디오 필드 식별 방법 및 장치 |
| US5563651A (en) * | 1994-12-30 | 1996-10-08 | Thomson Consumer Electronics, Inc. | Method and apparatus for identifying video fields produced by film sources employing 2-2 and 3-2 pull down sequences |
| US5864368A (en) | 1995-02-28 | 1999-01-26 | Sony Corporation | Picture signal editing and encoding method and apparatus, signal recording medium and picture signal decoding method and apparatus |
| JP3596137B2 (ja) | 1995-02-28 | 2004-12-02 | ソニー株式会社 | 画像信号符号化方法及び装置、並びに画像信号復号方法及び装置 |
| JP3094903B2 (ja) | 1995-06-08 | 2000-10-03 | 松下電器産業株式会社 | テレビジョン信号変換装置、および画像符号化装置 |
| US6014182A (en) * | 1997-10-10 | 2000-01-11 | Faroudja Laboratories, Inc. | Film source video detection |
| JP3433086B2 (ja) * | 1998-01-22 | 2003-08-04 | 松下電器産業株式会社 | 画像変換方法および画像変換装置 |
| JP3812921B2 (ja) | 1998-03-06 | 2006-08-23 | パイオニア株式会社 | 映像信号識別方法及びそれを用いた映像信号の処理方 法 |
| US6154257A (en) | 1998-03-06 | 2000-11-28 | Pioneer Electronic Corporation | Method for identifying input video signal and processing the video signal |
| US6700622B2 (en) * | 1998-10-02 | 2004-03-02 | Dvdo, Inc. | Method and apparatus for detecting the source format of video images |
| US6297848B1 (en) * | 1998-11-25 | 2001-10-02 | Sharp Laboratories Of America, Inc. | Low-delay conversion of 3:2 pulldown video to progressive format with field averaging |
| WO2000041389A1 (de) * | 1999-01-05 | 2000-07-13 | Infineon Technologies Ag | Signalverarbeitungseinheit für digitales tv-system |
| JP3847024B2 (ja) * | 1999-05-25 | 2006-11-15 | パイオニア株式会社 | 映像信号変換装置 |
| JP2001169252A (ja) * | 1999-12-06 | 2001-06-22 | Victor Co Of Japan Ltd | 順次走査変換装置及び方法 |
| WO2003015422A1 (fr) * | 2001-07-10 | 2003-02-20 | Sony Corporation | Appareil et procede de detection de signal video |
-
2002
- 2002-05-23 JP JP2002149068A patent/JP4120265B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-23 EP EP03733036A patent/EP1507411A1/en not_active Withdrawn
- 2003-05-23 KR KR10-2004-7018644A patent/KR20050003471A/ko not_active Application Discontinuation
- 2003-05-23 US US10/515,406 patent/US7576801B2/en not_active Expired - Fee Related
- 2003-05-23 CN CNA038168944A patent/CN1669319A/zh active Pending
- 2003-05-23 WO PCT/JP2003/006445 patent/WO2003101099A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US7576801B2 (en) | 2009-08-18 |
| JP2003348546A (ja) | 2003-12-05 |
| KR20050003471A (ko) | 2005-01-10 |
| US20050243214A1 (en) | 2005-11-03 |
| CN1669319A (zh) | 2005-09-14 |
| EP1507411A1 (en) | 2005-02-16 |
| WO2003101099A1 (fr) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517248A (en) | Frame-frequency converting apparatus for a video signal resulting from 2-3 conversion of original picture information | |
| US6317165B1 (en) | System and method for selective capture of video frames | |
| JP2008135965A (ja) | インタレース映像の生成シーケンスの検出方法およびインタレース／プログレッシブ変換方法並びに装置 | |
| US20120274845A1 (en) | Image processing device and method, and program | |
| US8203650B2 (en) | Pull-down signal detecting apparatus, pull-down signal detecting method, and video-signal converting apparatus | |
| JP2009194843A (ja) | 映像処理装置、及び映像処理方法 | |
| JP4120265B2 (ja) | 信号処理装置およびその方法、並びにそのプログラム | |
| WO2006000977A1 (en) | Image processor and image processing method using scan rate conversion | |
| US20080100744A1 (en) | Method and apparatus for motion adaptive deinterlacing | |
| US20120293711A1 (en) | Image processing apparatus, method, and program | |
| KR100786926B1 (ko) | 영상 기록 재생 장치 및 방법 | |
| JP2004015700A (ja) | プログレッシブ変換方法、プログレッシブ変換装置、シーケンス検出方法、シーケンス検出装置および映像データ処理装置 | |
| KR100898133B1 (ko) | 영상신호판별장치 및 방법 | |
| JP2005026885A (ja) | テレビジョン受信装置及びその制御方法 | |
| JP3674607B2 (ja) | 映像信号判別装置および方法、記録媒体、並びにプログラム | |
| KR20060132877A (ko) | 모션 보상 시간적 보간법을 사용하여 비디오를디인터레이스하기 위한 방법 및 장치 | |
| JP2001333391A (ja) | 映像表示装置 | |
| US8374493B2 (en) | Playback apparatus | |
| TW200527904A (en) | Video signal processing device and video signal processing method | |
| WO2006046203A1 (en) | A system and a method of processing data, a program element and a computer-readable medium | |
| JP2009267753A (ja) | 画像フォーマット変換装置 | |
| JP2010251880A (ja) | 映像処理装置およびその制御方法 | |
| JP2002016822A (ja) | 画像処理装置及び画像処理方法 | |
| JP2009077034A (ja) | 映像信号処理装置および映像信号処理方法 | |
| JP2007067737A (ja) | 映像信号処理装置と映像信号処理方法およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |