PT720366E - Processo e aparelho para identificar campos de video a partir de fontes de pelicula utilizando sequencias suspensas 2-2 e 3-2 - Google Patents

Description

83 777 ΕΡ Ο 720 366/ΡΤ

DESCRIÇÃO “Processo e aparelho para identificar campos de vídeo a partir de fontes de película utilizando sequências suspensas 2-2 e 3-2.”

Este invento relaciona-se com o processamento de sinais de vídeo e particularmente com processos e aparelhos para identificar se um sinal de vídeo é originado por meios de uma fonte de película ou de uma fonte de câmara de vídeo.

Quando se está a receber uma informação de vídeo que foi originalmente produzida em película, existe uma oportunidade para realizar essencialmente o desentrelaçamento livre de erro do sinal. Isto acontece porque cada quadro da fonte de película é utilizado na geração de pelo menos dois campos de vídeo, representando ambos os tipos (ímpares/pares) de campos entrelaçados. Portanto, se um sinal de vídeo pode ser determinado com confiança para ser originado em película, e os campos de vídeo correspondendo a um quadro de película comum podem ser identificados, um essencialmente quadro de vídeo não entrelaçado livre de erro correspondendo a um único instante em tempo pode ser gerado através da absorção de dois destes campos. Outras utilizações da identificação de fonte de película incluem a identificação de campos redundantes (os quais ocorrem em fontes suspensas 3-2) para serem retardados em sistemas de transmissão digital para melhorar a eficiência de codificação de canal.

Infelizmente, nenhuma informação especial é incluída na transmissão de sinais de vídeo para indicar quais os campos que podem ser originados em película e quais os campos que podem ser originados numa câmara de vídeo, de modo a que a presença de material baseado em película deve ser deduzida através do exame das diferenças entre a informação de luminância dos campos. Isto, contudo, pode apresentar um número de problemas. Por exemplo, uma forte similaridade entre campos de vídeo sucessivos podia indicar que eles foram gerados a partir do mesmo quadro de película; podia também ser devido a uma falha de movimento no material do programa. Do mesmo modo, uma diferença entre campos pode indicar que os campos não vêm do mesmo quadro de informação, mas a diferença podia também ser devida a um detalhe espacial vertical ou ruído de transmissão.

Um detector de película prático deve distinguir entre as situações precedentes através do processamento apropriado da informação de diferença de campo e examinando então uma sequência de diferenças de campo, procurando padrões distintos que são característicos de sequências de película conhecidas. Adicionalmente para fazer a distinção entre

83 777 ΕΡ Ο 720 366/ΡΤ 2 movimento e não movimento, ruído, detalhe espacial, etc., este problema é ainda mais complicado pelo facto de que existem dois padrões geralmente encontrados em material de vídeo originado a partir de fontes de película. Estes incluem o que é normalmente conhecido como "suspensos 2-2" e "suspensos 3-2".

No sistema suspenso 2-2, cada quadro de película gera dois campos de vídeo, um de cada tipo (ímpar/par). Este é o único padrão comum em material de 50 Hz (relação de campo), onde ele corresponde a uma película de 25 quadros/segundo. Ocasionalmente este padrão pode ser encontrado na programação de vídeo de 60 Hz a qual foi produzida utilizando película de 30 quadros/segundo.

No processo suspenso 3-2, é utilizado um quadro de película para produzir três campos de vídeo, e o quadro de película seguinte produz dois campos, num padrão repetitivo 3-2. Este é o formato de película mais comum em material de vídeo de 60 Hz (isto é, 60 campos/segundo), correspondendo a material de película de 24 campos/segundo. O presente invento é dirigido para resolver a necessidade de um detector de modo de película, o qual possa ser utilizado com material de fonte de vários padrões suspensos e nos quais ambiguidades (devidas a factores tais como movimento de cena (ou a sua falta), detalhe espacial vertical, ruído de transmissão ou outros parecidos) são resolvidos para fornecer uma identificação altamente confiável de material de vídeo originado em película.

As US-A-5.291.280 e US-A-4.98L.280 descrevem a detecção padrão de sequência de movimento para detectar vídeo originado no "suspenso 3-2".

Um processo de detecção de modo de película de um sinal de entrada de vídeo entrelaçado, de acordo com o invento, compreende a geração de um número binário para cada campo de um sinal de entrada de vídeo representando movimento de rede durante um intervalo de campo e a análise os ditos números binários para detectar padrões representativos de campos com a fonte em película. O passo de análise compreende a formação de um sinal diferença campo a campo a partir dos números binários para fornecer a cada diferença de campo um bit sinal e um grupo de bits de grandeza; a comparação do grupo de bits de grandeza com um valor de limiar para proporcionar um sinal indicador de limiar; a aplicação do sinal de limiar e do bit sinal às respectivas primeira e segunda entradas de cada correlador de um grupo de cinco correladores; o endereçamento dos correladores em sequência numa relação de campo; e a detecção quando um e apenas um dos correladores indica uma contagem indicativa da operação de modo de película. 83 777 ΕΡ Ο 720 366/ΡΤ 3

Numa aplicação preferida dos princípios do invento, o processo compreende adicionalmente a comparação do número binário com um segundo valor de limiar para fornecer um segundo sinal indicador de limiar; e a aplicação do segundo sinal indicador de limiar através de uma terceira linha de alimentação às terceiras entradas de cada um dos ditos cinco correladores.

De acordo com uma característica adicional do invento o processo compreende desejável e adicionalmente o fornecimento de um sinal de controlo binário; e variar o endereçamento dos cinco correladores de acordo com o sinal de controlo binário para fornecer uma primeira sequência de endereços de dois dos ditos correladores para detectar material suspenso 2-2 e uma segunda sequência de endereços para todos os cinco dos ditos correladores para detectar material suspenso 3-2.

Aparelho, de acordo com o invento, para fornecer detecção de modo de película de um sinal de entrada de vídeo entrelaçado, que compreende: uma fonte de sinal de vídeo para proporcionar um sinal de entrada de vídeo entrelaçado contendo campos de uma fonte de película ou de uma câmara; um circuito de detecção de movimento para gerar um número binário para cada campo do sinal de vídeo representando alterações na rede em valores de pixel de campos adjacentes durante pelo menos um intervalo de campo; e um analisador de padrão para analisar os números binários para detectar padrões representativos de campos com origem em película. O analisador de padrão compreende um circuito de subtracção para formar um sinal diferença campo a campo a partir dos números binários para fornecer um bit sinal e um grupo de bits de grandeza; um comparador para comparar o grupo de bits de grandeza com um valor limiar para proporcionar um sinal indicador de limiar; umas primeira e segunda linhas de alimentação para aplicar o sinal indicador de limiar e o bit sinal às entradas respectivas de cada um dos cinco correladores; um gerador de endereço para endereçar os correladores em sequência numa relação de campo; e uma unidade lógica para detectar quando um e apenas um dos correladores indica uma contagem indicativa da operação de modo de película. O invento é ilustrado nos desenhos juntos em que os mesmos elementos são indicados pelos mesmos designadores de referência, e nos quais: a fíg. 1 é um diagrama bloco de um receptor de televisão que inclui um aparelho de identificação de modo de película dando forma ao invento; a fig. 2 é um diagrama vertical/temporal útil na explicação do invento; 4 83 777 ΕΡ Ο 720 366/ΡΤ a fig. 3 é um diagrama bloco detalhado de um aparelho de acumulação de dados de película adequado para utilizar no aparelho de identificação da fig. 1; a fig. 4 é um diagrama bloco da unidade de redução de dados de película adequada para utilizar no aparelho de identificação da fig. 1; a fig. 5 é um diagrama bloco detalhado de um correlador adequado para ser utilizado na unidade de redução de dados da fig. 4; a fig. 6 é um projecto de memória adequado para ser utilizado numa porção de ROM das unidades de correlação da fig. 5; as figs. 7-10 são diagramas de pixel espaço/tempo ilustrando a operação do aparelho de acumulação de dados da fig. 3; as figs. 11, 12 e 13 são diagramas bloco de implementações adequadas de uma unidade selectora de pixel da fig. 1; as figs. 14 e 15 são diagramas de pixel espaço/tempo ilustrando modificações do aparelho de acumulação de dados da fig. 3 de acordo com concretizações adicionais do invento; e as figs. 16 e 17 são diagramas bloco ilustrando certas modificações do aparelho da fig. 1. A identificação de campo de vídeo de modo de película de acordo com o presente invento é de uma utilidade geral. Ela pode ser utilizada, de um modo ilustrativo, para identificar campos redundantes em sistemas de transmissão de compressão de dados para identificar campos redundantes que caiam ou sejam retardados a partir do fluxo de dados. Ela pode também ser utilizada para identificar campos de vídeo originados de um quadro de película comum para facilitar essencialmente o desentrelaçamento livre de erro de um sinal de vídeo (isto é, a conversão de exploração progressiva de sinais de vídeo entrelaçados). Ela pode também ser utilizada para identificar os cinco campos comuns com um quadro de película com a finalidade da duplicação da relação de campo no processamento de redução de tremulação dos sinais de vídeo. O receptor de televisão da fig. 1 ilustra duas das utilizações precedentes, nomeadamente, para facilitar o desentrelaçamento ou redução de tremulação em imagens visionadas. O receptor compreende uma fonte de sinal de vídeo e de sinal de temporização 102 a qual fornece um sinal de saída de luminância entrelaçado Y e um grupo de sinais de temporização (por exemplo, horizontais, verticais, pixel, etc.) indicados na generalidade pela letra T. O sinal de vídeo Y será assumido para ser originado por fontes de película e de câmara misturadas e para serem entrelaçadas. Visto que todas as decisões de selecção de campo são baseadas no processamento do sinal de luminância, e para simplificar os

83 777 ΕΡ Ο 720 366/ΡΤ 5 desenhos, ο processamento de crominância não é mostrado. Um perito reconhecerá que quando um campo de luminância particular é identificado e seleccionado para visionar o campo de crominância correspondente deveria também ser seleccionado. A saída da fonte 102 é aplicada a uma unidade visora de vídeo 106 através de um processador de redução de exploração/tremulação progressiva 104. Esta unidade pode ser de uma concepção convencional para fornecer melhoramentos de imagem tais como o desentrelaçamento ou a redução de tremulação (ou ambos) utilizando campo as informações de identificação de fonte fornecidas pelo aparelho de identificação 100 o qual dá forma ao invento. ' O aparelho de detecção de modo de película 100, que dá forma ao invento, compreende três elementos principais, nomeadamente uma unidade de selecção de sinal de vídeo identificada no desenho como a unidade 108, uma unidade de acumulação (ou comparação) de dados de película 110 e uma unidade de redução de dados de película 112. A entrada da unidade 108 está acoplada para receber o sinal de luminância entrelaçado Y fornecido pela fonte 102 e o qual compreende campos entrelaçados numa relação de campo padrão (por exemplo, 50 Hz para o PAL ou o SECAM ou cerca de 60 Hz para o NTSC). A partir do sinal de vídeo de entrada Y, a unidade 108 selecciona concorrentemente três sinais de vídeo de saída. Estes sinais compreendem pixels que são concorrentemente produzidos pela fonte 108 e nos quais os pixels YC são retardados de um campo menos metade de uma linha relativamente aos pixels YA e os pixels YB são retardados de um campo mais metade de uma linha relativamente aos pixels YA. A disposição espaço-tempo dos pixels YA, YB e YC é mostrada na fig. 2 onde é visto que cada primeiro pixel (por exemplo, YA) de um dado campo (por exemplo, o campo normal N) é concorrentemente produzido com o segundo e terceiro pixels (por exemplo, YB e YC, respectivamente) tendo a mesma posição horizontal do campo adjacente transitoriamente (por exemplo, o campo adjacente N-l). Para repor a temporização desta trilogia de pixels, um campo menos metade de uma linha corresponde a um retardo de 262 linhas em padrões de televisão (NTSC) de 60 Hz (isto é, campo por segundo) ou 312 linhas em sistemas de 50 Hz (por exemplo, PAL ou SECAM). Um campo mais metade de uma linha corresponde a 263 linhas em sistemas de 60 Hz ou 313 linhas em sistemas de 50 campos por segundo.

As figs. 11,12 e 13 ilustram implementações adequadas da unidade 108. Na fig. 11o 83 777 ΕΡ Ο 720 366/ΡΤ 6

sinal de vídeo Υ é aplicado directamente como uma saída como YA, retardada de 262 linhas na unidade de retardo 1102 para formar YB e de uma linha adicional na unidade de retardo de linha 1104 para formar YC. Esta implementação é adequada para sistemas de 60 campos por segundo NTSC. Para sistemas de 50 campos por segundo o retardo é alterado para 312 linhas para a unidade 1202 como mostrado na fig. 12. Altemativamente como mostrado na fig. 13, os sinais retardados podem ser fornecidos através do armazenamento do sinal de entrada Y num RAM 1302 tendo vários trincos de saída 1304, 1306 e 1308 fornecendo os YA, YB e YC, respectivamente. A unidade de comparação e acumulação de dados de película 110 fornece, como uma primeira função, uma comparação dos valores dos pixels seleccionados (YA, YB e YC) numa base de pixel a pixel para produzir para cada primeiro pixel (YA), um sinal de diferença de pixel tendo um valor de zero se o valor do primeiro pixel (YA) é intermédio entre os valores dos segundo (YB) e terceiro (YC) pixels, tendo por outro lado o sinal de diferença um valor igual ao valor absoluto da diferença entre o valor do primeiro pixel (YA) e o valor de um dos segundo e terceiro pixels (ou YB ou YC) tendo um valor o mais próximo daquele do do primeiro pixel (YA). As figs. 7-10, discutidas mais tarde, ilustram esta forma única de geração de diferença de pixel para as concretizações específicas da unidade 110 mostrada.

Uma segunda função fornecida pela unidade 110 compreende a acumulação de valores diferentes de zero dos sinais de diferença de pixel sobre uma pré determinada porção (por exemplo, as linhas activas) de um campo do sinal de vídeo para proporcionar um sinal de diferença de campo. A unidade de redução de dados de película 112 recebe o sinal de diferença de campo Sn fornecido pela unidade 110 e analisa os sinais de diferença de campo acumulado campo a campo para um padrão indicativo de uma fonte de película a qual pode ser feita funcionar, por exemplo, num modo suspenso 2-2 ou num modo suspenso 3-2. Como um resultado desta análise são produzidos dois sinais para controlar o processador 104. Um destes sinais é um identificador sinalizador de modo de película e o outro é um identificador que aponta qual o campo que vem de uma fonte de película.

Num curto resumo, a unidade 110 funciona como um "detector de modo de película" o qual calcula as diferenças pixel a pixel entre o campo presente e o campo precedente, utilizando a informação de luminância a partir do campo presente e as linhas adjacentes do campo precedente como descrito acima. As diferenças são processadas para minimizar os efeitos de informação espacial e acumulados sobre a porção activa das linhas activas do campo. Isto produz, na concretização a qual se segue, um sinal de estado de diferença de 7 83 777 ΕΡ Ο 720 366/ΡΤ campo de 8 bit Sn o qual é uma medida de quanto o campo presente difere do campo precedente. A unidade de redução de dados de película 112 utiliza os valores do sinal Sn para proporcionar um sinal de saída sinalizador de campo o qual indica (durante o campo seguinte) o qual campo adjacente vem do mesmo quadro de película, um sinal "sign" que indica se (1) o material é originado a partir de película e (2) para identificar a posição do campo na sequência de película. Esta secção contém vários correladores funcionando em paralelo que comparam sequências de referência armazenadas (representando sequências de película candidatas) com o padrão dos dados de diferença de campo Sn. Quando um dos correladores indica que o material de película está a ser processado, é activado o sinal de estado de Modo de Película (FM, um bit). Adicionalmente, é produzido um sinal de estado de identificação de campo de película FF o qual identifica qual o campo adjacente será utilizado pelos circuitos de interpolação Y do processador 104.

Com a descrição precedente em pensamento, a atenção será agora dada a exemplos mais detalhados do invento.

Discussão da Unidade de Comparação e Acumulação 110

Para simplificar a descrição da Unidade 110, foi desenhada uma linha tracejada diagonal através da fig. 3 separando o diagrama bloco numa unidade de comparação de dados de película 300 e uma unidade de acumulação de dados de película 350. A função total da unidade 110 é acumular dados representativos de diferenças de campo, produzindo um único resultado Sn, um número de oito bit neste exemplo, no fim de cada campo. Este número de oito bit, como será explicado, corresponde aos mais altos 8 bits de uma acumulação de 20 bits para cada campo. Para reduzir o efeito da informação espacial vertical, a soma acumulada permanece inalterada se o nível de luminância de campo presente permanece entre os níveis de luminância dos pixels imediatamente acima e abaixo do campo precedente. Por outro lado, a diferença absoluta entre o nível de luminância do pixel presente e o campo precedente de pixel adjacente verticalmente tendo o valor de luminância mais perto é acumulado. No fim de cada campo, a soma acumulada é engatada e o acumulador é limpo. O precedente é conseguido como segue. Na unidade de comparação 300, um adicionador 302 e uma unidade divisora por dois 304 calcula a média dos pixels YB e YC, a partir das linhas adjacentes do campo precedente N-l (ver a fig. 2). O valor absoluto da diferença entre esta média e o valor de pixel de luminância de campo presente YA é 8 83 777 ΕΡ Ο 720 366/ΡΤ determinado por um subtractor 306 e um circuito de valor absoluto 308 produz assim um valor de diferença de campo inicial Dl. Concorrentemente, metade da diferença absoluta entre os pixels adjacentes de campo precedente, fornecidos pelo subtractor 310, circuito de valor absoluto 312 e atenuador 314, é então subtraído no subtractor 316 de Dl. Esta subtracção produz um resultado negativo sempre que YA é intermédio entre os valores de YB e de YC. Para compensar os retardos de processamento de sinal diferentes que levam para o subtractor 316, os sinais ali aplicados são re-temporizados pelos respectivos próprios de um par de trincos re-temporizados de pixel 318 e 320 respectivamente. O sinal de diferença de saída D2 (8 bits) do subtractor 316 é então limitado pelo limitador 322 para retirar valores negativos, e o sinal resultante D3 é encerrado pela porta AND 324 que reage a um sinal de limpeza (a partir do sinal T da fonte 102) o qual é re-temporizado pelo trinco de relação de pixel 328. Este encerramento confina o sinal de diferença de pixel às porções activas de um campo de vídeo que produz e assim elimina os efeitos de sinais de sincronização e outros sinais os quais podem estar presentes no intervalo de limpeza vertical no sinal de diferença de pixel final PD produzido pela porta AND 324. Um registador adicional 326 fornece a re-temporização do sinal PD em sincronismo com a relação de pixel para compensar os retardos de porta como fazem os registadores 318, 320 e 328 como previamente descrito.

As figs. 7-10 dão exemplos específicos dos sinais de diferença de pixel processados PD fornecidos pela unidade de comparação 300 da fig. 3. Na fig. 7 é mostrado um caso em que o valor de YA está entre os valores de YB e de YC do campo precedente. Visto que a unidade 300 atribui uma diferença de zero a todos os casos onde YA está entre YB e YC, o valor de diferença de pixel PD é igual a zero (PD=0) e não faz parte do sinal processado em último lugar. A fig. 8 mostra um caso em que YA está acima de YB e de YC. Especificamente YA é maior 2 IRE do que YB e está 7 IRE acima de YC. Visto que a unidade 300 selecciona um valor de diferença igual ao valor absoluto da diferença entre o valor do primeiro pixel YA e o valor de um dos segundo e terceiro pixels YB e YC mais perto do valor do primeiro pixel YA, a diferença seleccionada para PD é +2 IRE e a diferença de 7 IRE é ignorada. É uma importante característica do presente invento que nos exemplos acima e seguintes da determinação dos valores de diferença de pixel na unidade 300, que o processo produz sempre um resultado mínimo para uma mudança. Por outras palavras, das duas diferenças entre YA e os pixels YB e YC, apenas a diferença mais pequena é utilizada. A vantagem disto é que ela minimiza as distorções potenciais de grandes diferenças verticais 9 83 777 ΕΡ Ο 720 366/ΡΤ entre YB e YC as quais velam para evitar a medida de diferença de um pixel a partir da pesagem indevida da soma de dados de campo acumulados final. Por outras palavras, alterações muito grandes (devidas a detalhe vertical, movimento, margens horizontais abruptas, ruído, etc.) são reduzidas a uma diferença mínima de modo a que o total de campo acumulado não é desviado ou influenciados indevidamente por alterações de brilho abruptas.

Como um exemplo da vantagem de seleccionar diferenças baseadas no YB ou no YC mais perto do valor de YA, os valores são seleccionados na fig. 9 em que no campo N-l existe uma transição de 80 IRE entre o pixel YB (90 IRE) e o pixel YC (10 IRE). Visto que, de acordo com o invento, a diferença de pixel PD é sempre baseada no mais perto de YB e YC a YA, a diferença de pixel resultante para esta grande alteração no campo n-l para um valor de YA de 5 IRE, é igual a apenas 5 IRE para a alteração de 80 IRE no campo n-l. Notar que um muito maior resultado ocorrerá se o pixel YA fosse para ser comparado com YB ou com alguma forma de média de YB e de YC. Por consequência, a geração de diferenças de pixel PD na unidade 300 evita pesar indevidamente os resultados do sinal de diferença de campo último que é gerado. Como um exemplo adicional da geração do sinal PD, na fig. 10, os valores de YC e YB são iguais (10 IRE) e o valor de YA é 7.5 IRE desenvolvendo a diferença de +2.5 ERE.

Neste ponto é instrutivo notar que pode ser utilizada uma disposição de estrutura física ou circuito diferente para implementar a unidade de comparação 300 para formar o sinal de diferença de pixel PD a partir dos pixels YA, YB e YC. Uma tal estrutura alternativa é ilustrada como a unidade de comparação 300A na fig. 16. Ali o sinal de diferença de pixel PD é produzido através da aplicação de YA, YB e YC a um selector médio 1602, subtraindo YA do resultado médio no subtractor 1604 e tirando, na unidade 1606, o valor absoluto da diferença fornecida pelo subtractor 1604 para produzir o sinal PD. A concretização da unidade de comparação 300 na fig. 3 é presentemente preferida em vez daquela da fig. 17 para a geração de diferença de pixel por razões de economia de circuito visto que a unidade 300 não exige a selecção de valor médio. Outras disposições de circuito podem ser utilizadas, se desejado, na medida em que elas produzam um resultado semelhante de desenvolver zero para casos onde YA está no meio de YB e de YC e desenvolvendo por outro lado o valor absoluto da diferença entre o valor do primeiro pixel YA e o valor de um dos segundo e terceiro pixels tendo um valor mais perto àquele do primeiro pixel.

Como notado acima, o sinal de diferença de pixel produzido para cada pixel é um 10 83 777 ΕΡ Ο 720 366/ΡΤ número de 8 bit. A acumulação destes números de 8 bit sobre todos os pixels activos de um campo podia produzir um resultado com uma largura de mais de 25 bits. De acordo com uma característica do acumulador 350 da fig. 3, é evitada tal complexidade através de uma combinação de um acumulador e um contador de menos de um total de 25 bits com uma sobrecarga inibida do contador.

Em maior detalhe, o sinal de saída PD da unidade de comparação 300 é aplicado a um acumulador de 8 bit compreendendo um adicionador de 8 bit 352, e uma porta AND 354 e um registador de 8 bit 356. O adicionador 352 adiciona o sinal de 8 bit PD à soma precedente armazenada num trinco de 8 bit 356 adicionando portanto PD à saída do trinco para cada valor de diferença de pixel medido num campo. A porta AND 354 acopla a soma do adicionador ao trinco para facilitar a limpeza do acumulador uma vez em cada campo em resposta a um impulso vertical (a partir do sinal de temporização T) o qual é invertido por um inversor 358. Durante um campo, um impulso de transporte Co é produzido pelo adicionador 352 no acumulador todas as vezes que a diferença de pixel acumulado PD excede os 8 bits (isto é, uma contagem de 255).

Os impulsos de transporte Co fornecidos pelo acumulador de 8 bit (352-356) são aplicados através de uma porta AND 360, um registador de re-temporização 362 e uma porta AND adicional 364 para um contador de 12 bit 370. A porta 360 fornece a função de inibir Co durante o período de impulso vertical. O registador 362 re-temporiza o sinal de transporte Co com o temporizador de pixel (E). A porta 364 temporiza a entrada do contador 370 na falta dos impulsos de limpeza CB e um sinal de inibição de sobrecarga aplicado às suas outras duas entradas. Com vista à prevenção da sobrecarga, lembrar que o sinal de diferença de pixel é capaz de produzir um resultado acumulado com uma largura de mais de 25 bits num intervalo de campo. A contagem acumulada máxima, contudo, é de 20 bits (isto é, os 8 bits de acumulação mais os 12 bits de contagem). Por consequência, para evitar a sobrecarga quando ocorre uma grande diferença entre quadros (por exemplo, numa mudança de cena), o contador 370 "satura" ou pára a contagem numa contagem máxima. Mais especificamente, o sinal de sobrecarga é produzido por uma porta AND de 8 entradas a qual desliga a porta 364 e assim inibe uma contagem adicional através do contador 370 quando os 8 bits mais significantes (MSB) do contador 370 são altos. Uma porção da saída do contador 370 (isto é, 8 MSB da contagem de 12 bit) é armazenada num registador de 8 bit 374 no fim de cada campo em resposta ao impulso vertical e o contador é levado a zero para a acumulação dos sinais de diferença de pixel PD no campo seguinte. 83 777 ΕΡ Ο 720 366/ΡΤ 11

Discussão da Unidade de Redução de Dados 112 A unidade de redução de dados 112 da fig. 4 utiliza a informação de diferença de campo Sn a qual chega a cada campo a partir do acumulador 350 para identificar a presença de uma sequência de película particular. Um problema potencial é que o ruído e o detalhe espacial vertical aumentam o valor de Sn, mascarando possivelmente a informação desejada. Felizmente, uma característica de distinção de material de película é um padrão de pequenas e grandes diferenças de campo as quais ocorrem como campos são sucessivamente geradas a partir dos mesmos ou diferentes quadros de película. Através da determinação da alteração no sinal Sn em cada campo sucessivo, o padrão de mudança devido à película é melhorado enquanto os desligar tendem a ser cancelados. Na unidade 112 esta mudança na diferença de campo é comparada para padrões de geração de película esperados utilizando técnicas de correlação.

Quando se está a receber material de 60 Hz, padrões suspensos 3-2 possíveis são comparados utilizando um banco de cinco correladores 401-405, tendo cada um uma sequência de referência armazenada num ROM interno. Com sinais de vídeo contendo campos originados de película de 50 Hz, os padrões suspensos 2-2 são comparados, exigindo a utilização de apenas dois dos correladores; num qual caso os três correladores restantes não são utilizados. Quando um dos correladores detecta a presença de uma sequência de película particular, ele sinaliza este facto aos processadores de desentrelaçamento e de 100 Hz (redução de tremulação) 104 na fig. 1 e adicionalmente indica qual dos campos adjacentes foi originado a partir do mesmo quadro de película. Assim o resultado final da correlação produz dois sinais, fornecendo (1) a presença material originado em película e (2) a identidade de cada um dos dois campos adjacentes para utilizar para a dobragem de linha ou dobragem de relação de campo.

Em maior detalhe, na unidade de redução de dados 112 da fig. 4 um trinco de 8 bit 402 (activado pelo mesmo impulso vertical utilizado na unidade de acumulação 350) retarda o sinal de diferença de campo Sn de um campo. Este sinal retardado é subtraído do sinal de diferença de campo não retardado Sn no subtractor 404 para formar um sinal de 9 bit assinado de cumprimento de dois de sinal D2FLD o qual indica a quantidade de mudança que existe entre o sinal de diferença de campo Sn de campos sucessivos. O bit de sinal de D2FLD, identificado como "sign bit" indica se o Sn aumenta (zero) ou diminui (um); ele forma uma sequência de um bit por campo a qual é comparada com sequências de película candidatas (suspensos 2-2 ou suspensos 3-2) nos correladores 401-405. 12 83 777 ΕΡ Ο 720 366/ΡΤ

Visto que a informação útil está disponível apenas quando existe movimento apreciável no sinal de vídeo, é feita uma determinação se uma alteração suficiente ocorre para tomar os dados de polaridade significantes. Por outras palavras, os dados de polaridade, tomados sozinhos, foram encontrados para serem insuficientes para não existir ambiguidade e confiança para determinar padrões suspensos. É por esta razão que os dados de grandeza de diferença de campo originados a partir dos dados de diferença de pixel são preservados.

Mais especificamente, a grandeza absoluta do sinal de diferença campo a campo D2FLD é produzida no circuito de valor absoluto 406 e comparado no comparador 408 com um sinal de limiar binário TH-1 fornecido pela fonte 410. Com a finalidade de optimizar o desempenho do sistema, é desejável que a fonte 410 seja variável ou programável embora possa ser utilizada uma fonte fixa ou "ligada por cabo" se a tal flexibilidade na optimização do sistema total não é exigida numa aplicação particular. Se a grandeza do D2FLD excede o "primeiro" limiar TH-1 da fonte 410, os correladores 401-405 são activados para material o qual pode conter sequências de modo de película suspensa 3-2, por outro lado apenas os correladores 401 e 402 precisam de ser activados para processar material de modo de película contendo sequências suspensas 2-2. O sinal TH-1 é encerrado dentro de uma porta AND 411 pelo impulso vertical VP retardado por dois períodos de temporização (pelos registadores 412 e 414) de modo a que a informação do último campo é utilizada nos cálculos de correlação seguintes. Este sinal de controlo de limiar TI é distribuído a cada um dos cinco correladores 401-405 através da linha de alimentação 413.

Neste ponto é instrutivo notar que a utilização do D2FLD sozinho na identificação de sequência pelos correladores 401-405 pode não ser absolutamente segura. Por exemplo, se o material de película é seguido por material de não película regular (isto é, gerado por uma câmara de vídeo), tal como texto em deslocamento num fundo estacionário, o sinal de diferença de campo Sn pode ser grande mas quase constante, produzindo uma pequena alteração de campo a campo. Neste caso a grandeza do D2FLD pode não exceder o limiar TH-1, permitindo que o sistema continue no funcionamento de modo de película. Para detectar isto, e situações semelhantes, o sinal de diferença de campo Sn é comparado no comparador 420 com outro limiar TH-2 fornecido por outra fonte programável 422. Como antes, a fonte 422 pode ser de um valor binário fixo mas a característica de programabilidade permite a "sintonia fina" ou optimização do sistema total. O valor do limiar TH-2 é tipicamente ajustado para um valor muito maior que o do outro limiar TH-1. Isto é TH-2»TH-1. Esta relação de limiar ultrapassa o problema, notado acima, do teste de deslocamento num fundo estacionário e outras condições de movimento semelhantes. O 13 83 777 ΕΡ Ο 720 366/ΡΤ resultado da comparação no comparador 420 é então encerrado na porta AND 423 pelo impulso vertical retardado VP fornecido pelos registadores 412 e 414 para gerar o sinal de limiar T2 o qual originará que os contadores de correlação apropriados (nos correladores 401-405) sejam postos em zero. O sinal T2 é distribuído a cada um dos cinco correladores através da linha de alimentação 426.

Os endereços ROM em cada correlador são continuamente avançados de uma posição todos os campos pelo sinal de endereço ADDR o qual é comum a todos os correladores. O sinal de endereço ROM de correlador ADDR é gerado por um contador de módulo variável de 3 bit 424 tendo entradas de activação (E) e de desligar (R) síncronas. O contador é activado ou temporizado uma vez por campo pelo impulso vertical retardado fornecido pelos registadores 412 e 414. Quando a receber sinais de 50 Hz (campo por segundo) apenas são identificadas as sequências de película suspensas 2-2 (as quais repetem campo sim campo não) por dois dos cinco correladores. O contador 424 é então posto em zero seguindo uma contagem de 1 endereçando apenas duas localizações ROM. Quando a receber sinais de 60 Hz, as sequências suspensas 3-2 são identificadas as quais têm um padrão sequencial de cinco campos. Neste caso o contador 424 é posto em zero seguindo uma contagem de 4 endereçando por isso cinco localizações ROM. A variação do módulo do contador 424 para controlar a selecção dos modos de funcionamento suspenso 2-2 e suspenso 3-2 é controlada através de meios de uma fonte de controlo 426. Esta fonte pode compreender, ilustrativamente, um comutador operando manualmente para fornecer uma saída "um" binária para um modo suspenso e uma saída "zero" binária para outro modo suspenso. Altemativamente, pode ser fornecido um funcionamento de sistema automático através da selecção um detector de relação de campo como fonte de controlo 426 para proporcionar um sinal de controlo C para em consequência seleccionar automaticamente o módulo 2 de contagem para sinais de relação de 50 Hz para activar dois dos cinco correladores e para seleccionar automaticamente o módulo 5 de contagem no contador 424 para activar todos os cinco correladores quando estão presentes os sinais de vídeo de 60 Hz. Para facilitar a contagem de módulo variável do contador de três bit 424 os bits mais altos e os mais baixos (2 e 0) são descodificados no descodifícador 428 em resposta ao sinal de controlo C. Quando C indica uma relação de campo de 50 Hz, o descodifícador 428 põe em zero o contador 424 numa contagem de 3 através da porta AND 430 e porta OR 432 as quais acoplam a saída do descodifícador à entrada de por em zero (R) do contador, quando C indica um funcionamento de 60 Hz, o descodifícador 428 põe o contador 424 em zero numa contagem de 5 activando assim a correlação de cinco sequências de campo características da campos de vídeo suspensas 3-2. A finalidade da 14 83 777 ΕΡ Ο 720 366/ΡΤ porta AND 430 é sincronizar a saída do descodificador 428 com o impulso vertical retardado VP. A porta OR 432 é utilizada para fornecer uma entrada de por em zero a alternativa para o contador 424 de um sinal denominado "por em zero o correlador" o qual pode ser utilizado, por exemplo para inicializar o sistema total. Um tal sinal pode ser fornecido manualmente ou ele pode ser gerado automaticamente, por exemplo, a partir de um assim chamado detector "ligar alimentação" ou algumas outras fontes adequadas de sinais de inicialização.

Considerando agora o funcionamento total dos cinco correladores 401-405, cada um destes correladores tendo duas saídas, F e Μ. A saída F indica qual o campo no funcionamento de modo de película deveria ser seleccionado para a interpolação ou repetição de campo no processador 104. Todas as saídas F são combinadas numa porta OR 442 para fornecer o campo de película ou o sinal de saída identificador FF. A saída M significa quando um correlador tenha detectado um "par" para um padrão esperado. Um bloco lógico que combina 440 detecta se mais do que um correlador está a produzir um valor M alto; se assim, isso significa que ocorreu um erro de correlação e que todos os correladores são imediatamente limpos através de meios da porta 444 a qual acopla a saída "maior do que 1" da unidade lógica 440 para todos os toques de por em zero os cinco correladores. Se o bloco lógico 440 detectar que exactamente um M é alto, então é activado o Sinalizador de Estado de Modo de Película (FMSF). Quando o sinalizador FMSF é assim activado, o sinal de identificação de Campo de Película FF indica ao processador 104 qual dos campos adjacentes deveria ser utilizado, por exemplo, para inteipolação: um zero indica o campo N contendo YA pixels e um um indica o campo adjacente. Como anteriormente notado, é utilizado um sinal de controlo de por em zero de correlação para por em zero o contador de módulo variável 424. Este mesmo sinal é combinado na porta OR 444 com a saída de por em zero da unidade lógica 440 para inicializar o sistema (isto e, por em zero o contador 424 e limpar os correladores 401-405). A fig. 5 fornece um diagrama lógico detalhado de um típico dos correladores de 401-405. Os correladores comparam o bit de sinal D2FLD fornecido pelo subtractor 404 com uma sequência de sinal de referência RS armazenada no ROM dos correladores 502. Quando as sequências condizem e o sinal de limiar ΊΉ-1 (primeiro) activa o correlador (por exemplo, através da linha de alimentação 1 de limiar 413), é incrementado um contador de 6 bit 504. Se ocorre uma não combinação, ou outro acontecimento indica que a sequência de película não está presente (por exemplo, se mais do que um correlador indica uma combinação) o contador 504 é posto em zero. De outro modo, cada combinação de sequência incrementa o contador 504 e quando ele atinge a escala completa (isto é, todos os 83 777 ΕΡ Ο 720 366/ΡΤ

15 "l's") esta condição é detectada por um AND de 6 entradas 506 o qual fomece o sinal de saída M=1 indicando que uma combinação de sequência foi detectada.

Como mostrado na fig. 6, o ROM interno 502 de cada um dos correladores 401-405 contém sete endereços. Um bit do endereço é fornecido pelo sinal de relação de campo 50/60 Hz "C" produzido pela fonte de controlo 426. São fornecidos três bits adicionais pelo contador de módulo variável 424. As primeiras duas destas localizações de endereço correspondem ao suspenso 2-2 e são endereçadas quando o sinal "C" é baixo (funcionamento de 50 Hz) pelo contador 424 (ADR) de valores de 000 e 001. Os outros cinco endereços correspondem a sequências suspensas 3-2 e são endereçados quando o "C" é alto ("1") pelo contador 424 ADR de valores de 000 até 100 (isto é, 0-4 em decimal).

Dois bits de informação são armazenados em cada endereço como mostrado na tabela de dados ROM 600 da fig. 6. Um bit representa o "sinal de referência" (RS). Isto representa a polaridade esperada do sinal de diferença de campo Sn. Um zero lógico indica uma polaridade positiva significando que os últimos dois campos existem a partir de quadros de película diferentes. O outro bit representa a "grandeza de referência" (RM). Este bit é igual ao lógico zero quando a grandeza esperada do D2FLD é zero, lógico um quando se espera que seja um não zero. Uma grandeza esperada de zero na realidade ocorre apenas no um campo na sequência suspensa 3-2 quando os últimos 3 campos existem a partir do mesmo quadro de película.

Um contador de 6 bit 504 dentro de cada um dos correladores tem entradas de activar (E) e de desligar (RST) síncronas. A entrada de desligar tem prioridade sobre a entrada de activação. O incremento do contador é controlado pela porta OR exclusiva 510 a qual compara o bit de sinal de referência RS do ROM 502 com o bit de sinal D2FLD do subtractor 404. Se o primeiro limiar TH-1 está activo e o contador não esta na escala completa e a porta OR exclusiva indica uma combinação, uma porta AND 512 é activada incrementando portanto o contador 504.

Quando se funciona em sinais de vídeo de 50 campos por segundo, se o limiar TH-1 está activo e a OR exclusiva 510 detecta uma falta de combinação, o contador 504 é posto em zero pelo inversor 511 e a porta AND 514 a qual é acoplada à entrada RST de desligar através da porta OR 516. O contador 504 é também posto em zero (através da porta AND 520) quando a funcionar em sinais de 50 Hz se o segundo limiar TH-2 está activo (alto) e o sinal de referência RS é negativo (RS é invertido pelo inversor 522 na entrada da porta AND 520). Esta condição indica que a diferença de campo deveria ter sido gerada a partir de um

83 777 ΕΡ Ο 720 366/ΡΤ 16 único quadro de película.

Quando os sinais de 60 Hz estão a ser processados, o contador 504 é posto em zero (através do inversor 524, porta OR 526 e porta AND 518) em qualquer altura que o sinal RM de grandeza de referência é baixo (indicando que os últimos três campos deveriam ter vindo a partir do mesmo quadro de película) e qualquer um dos sinais de limiar TH-1 ou TH-2 está activo.

Se o contador 504 atinge uma contagem de escala completa de 63 (todos os l's em binário) a porta AND 506 é activada indicando uma combinação de sequência ajustando assim a saída do correlador para "1". Este sinal é também invertido pelo inversor 530 desligando assim a porta AND 512 e parando a contagem adicional. A saída do sinalizador de campo ("F") (porta AND 535) é também activada (através do inversor 536 o qual inverte o sinal RS e a porta AND 506 que fornece o sinal de saída Μ). A activação da saída de sinalizador de campo "F" indica (durante o campo seguinte) quais dos campos adjacentes vêm do mesmo quadro de película. Para as sequências detectadas por este sistema, o campo a ser utilizado pode ser obtido através da inversão do "sinal de referência, RS" a partir da memória apenas para ler (ROM). Se o sinal "limpar tudo" é alto (indicando que mais do que um correlador tenha simultaneamente encontrado uma combinação), o contador 504 é imediatamente posto em zero através da porta OR 506 na temporização seguinte. Quando a gerar sequências de referência de 50 Hz (as primeiras duas linhas do conteúdo ROM) o bit RM de grandeza de referência é ajustado baixo para os últimos três correladores. Isto assegura que eles nunca têm incremento, enquanto eles estão postos em zero mesmo que o sinal de limiar TH-1 ou o sinal de limiar TH-2 estejam presentes; o valor do sinal de referência RS é arbitrário nestes casos. Várias alterações podem ser feitas às concretizações do invento descritas até aqui. Por exemplo, a fig. 14 ilustra um caso onde o pixel YA é tirado do campo N em vez do campo N+l e os pixels YB e YC são tirados do campo N+l em vez de do campo N.

Discussão do Processamento de Quatro Pixels

Como outra alternativa, pode ser utilizado um campo adicional no comparador 300 para gerar o sinal de diferença de pixel como mostrado na fig. 15 em que o pixel PI é tirado do campo N-l, os Pixels P2 e P3 são tirados do campo adjacente N e um quarto pixel P4 é tirado do seguinte campo adjacente N+l. Esta alternativa, daqui em diante o "processamento de quatro pixels" pode ser implementado como mostrado na fig. 17 em que os retardos 17 83 777 ΕΡ Ο 720 366/ΡΤ 1702, 1704 e 1706 fornecem os retardos para os pixels P2, P3 e P4 relativamente a Pl. O selector do meio 1708 e o subtractor 1712 funcionam como no exemplo da fíg. 16 para produzir a diferença Dl a partir dos pixels Pl, P2 e P3. De modo semelhante, O selector do meio 1710 e o subtractor 1714 produzem a diferença de pixel D4 a partir de P2, P3 e P4. é produzido um sinal de diferença de pixel resultante FD através da subtracção de D4 de Dl. Estendendo o cálculo da diferença de pixel até dois campos como mostrado com vantagem reduz os artifícios devidos ao ruído os quais tendem a cancelar no subtractor 1720 com o custo de um campo adicional de memória.

Como uma alternativa adicional ao exemplo da fíg. 17, o mesmo valor de D pode ser calculado para o processamento de quatro pixels em suporte físico diferente através da utilização da relação seguinte: D = MAX [ABS(P1-P23avg); P23dif] - MAX[(ABS(P4-P23avg):P23dif] em que P23avg= (P2+P3)/2 e P23dif=ABS(P2-P3)/2

As equações acima para estados "D" sendo que D é a diferença entre dois valores máximos (MAX). O primeiro valor máximo é tirado com o maior de (i) a diferença absoluta (ABS) entre Pl e a média de P2 e P3 e (ii) a diferença entre P2 e P3. O outro valor máximo é tirado como o maior de (iii) a diferença absoluta entre P4 e a média de P23 e (iv) a diferença de P23. Em termos de suporte físico, pode ser construído um circuito adequado, através da inspecção da equação, através de meios de dois circuitos de valor máximo, três circuitos de valor absoluto, alguns subtractores e alguns divisores ligados de modo a implementar as funções indicadas.

Quando é construída a unidade de comparação, ou como mostrado na fig. 17 ou como descrito na concretização alternativa descrita acima, o D terá um valor de zero se Pl e P4 estão no meio de P2 e de P3. O D será positivo se Pl estiver fora dos valores de P2 e P3 enquanto P4 é intermédio. O D será negativo se Pl é intermédio entre P2 e P3 enquanto que P4 está fora desta banda. Se ambos os valores Pl e P4 estão fora da banda de valores de P2 e P3;, o sinal de D é determinado se Pl ou P4 estão longe de P2, P3. A vantagem de utilizar a aproximação dos quatro (4) pixels para a geração do sinal de diferença de pixel D é que alguém obtém um cancelamento de primeira ordem dos efeitos de detalhe espacial vertical e ruído de canal. O custo, como foi previamente notado é que é exigido um retardo de campo adicional.

Continuando com a discussão do processamento de grupo de 4 pixels alternativo da 18 83 777 ΕΡ Ο 720 366/ΡΤ fig. 17, ο sinal de diferença D é somado pixel a pixel sobre o campo produzindo uma soma acumulada, Sn' para o campo N. Esta sequência de Sn' é processada adicionalmente na unidade de redução de dados 112 quais o mesmo que o sinal Sn no exemplo precedente do invento. Resumidamente, a unidade 112 processa o sinal Sn' para determinar se o material originado a partir da película ou a partir de uma câmara de vídeo. Visto que o valor de Sn' muda apenas uma vez por campo, o cálculo que se segue podia ser realizado por um micro computador em vez da implementação de "suporte físico" dedicado mostrada para a unidade 112.

Para a redução de dados de película, a grandeza do sinal Sn' é primeiro comparada com um limiar TH1 para determinar se ocorre uma mudança significante. Se o limiar não é excedido (indicando possivelmente uma falta de movimento), não é utilizado o Sn' adicionalmente. Por outro lado, uma polaridade positiva para Sn' indica que a diferença entre os campos N-l e N é significantemente maior do que a diferença entre os campos N e N+l, sugerindo que os campos N e N+l poderão ter vindo do mesmo quadro de película enquanto que o campo N-l não veio. De um modo transposto, uma polaridade negativa para Sn' sugere os campos N-l e N podem ter vindo do mesmo quadro de película enquanto que o campo N+l é de um quadro diferente. A sequência resultante de sinais positivos e negativos é analisada pelos cinco correladores (401-405) para determinar se está presente um tipo conhecido de sequência de película.

Como no exemplo de "três pixels" previamente discutido, com material de fontes suspensas 2-2, existem duas fases possíveis: as transições entre o quadro de película podem ocorrer no início de campos de vídeo pares ou campos de vídeo ímpares. Para detectar as fontes suspensas 2-2, são utilizados dois dos cinco correladores, um para cada fase. Cada correlador contém um circuito de comparação binário (por exemplo, a porta OR 510 exclusiva como previamente discutido) e um contador de correlação (por exemplo, 504). O contador de módulo variável (424) é ajustado para o modulo 2 e conta continuamente campos fornecendo sinais de referência a um correlador na forma de sinal alternativo e a polaridade oposta para o outro. Cada correlador compara o sinal da sua referência com o sinal de Sn'. Quando os sinais combinam, o contador de correlação é incrementado. Se os sinais se opõem, o contador de correlação é posto em zero. Se a contagem alcança um limite pré determinado (por exemplo, 63, como mostrado) o contador é inibido de incrementar adicionalmente e é gerado um sinal indicando que uma sequência de película foi detectada por aquele correlador. A detecção de sequências suspensas 3-2 é conseguida de uma maneira semelhante

83 777 ΕΡ Ο 720 366/ΡΤ 19 excepto em que são utilizados todos os cinco correladores correspondendo às cinco fases possíveis de material 3-2. Aqui, o módulo do contador 424 é alterado para "5" para fornecer cinco sequências de referência para os correladores, cada um com um desligar de fase diferente. Estas fases são comparadas com as fases ROM armazenadas como previamente explicado para identificar o material 3-2. Como nos exemplo anteriores quando exactamente um dos correladores indica que a película é detectada, a fonte é assumida para ser do tipo e faseamento correspondendo à referência para aquele correlador. Se existe uma contagem de correlação de L em mais de um correlador simultaneamente, todas as contagens de correlação são imediatamente postas em zero.

Visto que o sistema exige um numero de campos contendo um movimento significante, devendo mostrar todos eles a polaridade esperada, um alto grau de imunidade para fontes de película de detecção falsa é conseguido. Contudo, o sistema pode ocasionalmente estar vagaroso na detecção de transição a partir de película para o material de vídeo. Em particular, se o sistema está a processar película e a fonte altera para material de vídeo tendo um movimento muito uniforme, aí podem estar diferenças significantes entre todos os campos, mas as diferenças podem ser quase as mesmas. Neste caso Dl e D4 serão quase iguais, de modo a que as médias D próximo de zero e a grandeza de Sn' pode não exceder o limiar TH-1.

Uma solução do problema acima, o qual pode ocorrer no sistema de quatro pixels, é acumular separadamente valores positivos e negativos de D, visto que mesmo movimento uniforme causará diferenças de campo para ocorrerem em pixels diferentes em campos sucessivos. Por consequência, permitir:

Sn+ = Σ MAX (0, +D);

Sn- = Σ MAX (0, -D); e

Sn' = [Sn+] - [Sn-] A implementação de circuitos electrónicos para Sn' como definido acima exige apenas um par de detectores de valor máximo e um subtractor para tirar a diferença entre as suas saídas. Isto produz o mesmo valor para Sn', o qual é utilizado como previamente descrito. Adicionalmente, visto que Sn+ e Sn- estão disponíveis separadamente, cada um deles pode ser comparado com um segundo limiar mais alto TH2. Se Sn+ exceder TH2 enquanto a referência é ou se Sn- exceder TH-2 quando a referência é "+", a contagem de correlação do correlador suspenso 2-2 correspondente é posto em zero; se qualquer dos Sn+ ou Sn- excederem TH-2, a contagem de correlação do correlador suspenso 3-2 é posto 20 83 777 ΕΡ Ο 720 366/ΡΤ em zero; se qualquer dos Sn+ ou Sn- excederem o TH-2, a contagem de correlação do correlador suspenso 3-2 recebendo uma referência de "0" é posto em zero. Isto assegura que o cessar do material de película na concretização de "quatro pixels" do invento será rapidamente detectado em todas as condições onde o movimento significativo está presente. Esta correcção não é necessária nos exemplos de "três pixels" do invento os quais contam com a acumulação de uma diferença de dois campos em vez de uma diferença de três campos, (isto é, no exemplo da fig. 4, o Sn é subtraído do valor de Sn um campo mais cedo armazenado no registador 402 para produzir o sinal de diferença de campo D2FLD e o seu bit de sinal). Por consequência, quando se implementa a concretização de "quatro pixels" do invento, qualquer um pode eliminar o registador de retardo de campo 402 e o subtractor 404 e aplicar o sinal Sn' (o sinal de diferença acumulado D) ao circuito de valor absoluto 406 e o seu bit de sinal para a linha de alimentação 409. Esta simplificação da lógica de redução de dados é possível porque o sinal Sn' já representa uma diferença de campo a campo (isto é, D=D1-D4) e assim não existe necessidade na unidade de redução de dados para fornecer armazenagem de campo e subtracção adicionais.

Lisboa, ÍT 4BR 2000

Por THOMSON CONSUMER ELECTRONICS, INC. - O AGENTE OFICIAL -

©"ADJUNTO <

Claims (8)

1. 83 777 ΕΡ Ο 720 366/ΡΤ 1/3 REIVINDICAÇÕES 1. Processo de detecção de modo de película de um sinal de entrada de vídeo entrelaçado, compreendendo o dito processo os passos de: proporcionar um sinal de entrada de vídeo entrelaçado (Y) contendo campos a partir de uma fonte de película ou de uma câmara; gerar um número binário para cada campo do dito sinal de vídeo representando movimento de rede durante um intervalo de campo; e analisar os ditos números binários para detectar padrões representativos de campos de fonte de película, compreendendo o dito passo de análise: a formação de um sinal de diferença campo a campo (Sn) a partir dos ditos números binários para proporcionar para cada diferença de campo um bit de sinal (SIGN BIT) e um grupo de bits de grandeza (D2FLD); a comparação do dito grupo de bits de grandeza (D2FLD) com um valor de limiar (TH-1) para fornecer um primeiro sinal indicador de limiar (Tl); a aplicação do dito primeiro sinal de limiar (Tl) e o dito bit de sinal (SIGN BIT) às respectivas primeira e segunda entradas de cada correlador de um grupo de cinco correladores (401-405); o endereçamento dos ditos correladores em sequência numa relação de campo; e a detecção quando um e apenas um dos ditos correladores (401-405) indica uma contagem indicativa do funcionamento de modo de película (FM).
2. 2. Processo como referido na reivindicação 1 compreendendo adicionalmente: a comparação do dito número binário (Sn) com um segundo valor de limiar (TH-2) para fornecer um segundo sinal indicador de limiar (T2); e a aplicação do dito segundo sinal indicador de limiar (T2) através de uma terceira linha de alimentação (415) às terceiras entradas de cada um dos cinco correladores.
3. 3. Processo como referido na reivindicação 1 compreendendo adicionalmente: o fornecimento de um sinal de controlo binário (C); a variação do dito endereçamento dos ditos correladores (401-405) de acordo com o dito sinal de controlo binário para fornecer uma primeira sequência de endereços de dois dos ditos correladores e uma segunda sequência de endereços para todos os cinco dos ditos correladores.
4. 4. Processo como referido na reivindicação 2 compreendendo adicionalmente: o fornecimento de um sinal de controlo binário (C); 83 777 ΕΡ Ο 720 366/ΡΤ 2/3

   a variação do dito endereçamento dos ditos correladores de acordo com o dito sinal de controlo binário para proporcionar uma primeira sequência de endereços de dois dos ditos correladores e uma segunda sequência de endereços para todos os cinco dos ditos correladores.
5. 5. Aparelho para fornecer a detecção de modo de película de um sinal de entrada de vídeo entrelaçado (Y), compreendendo: uma fonte de sinal de vídeo (102) para proporcionar um sinal de entrada de vídeo entrelaçado (Y) contendo campos a partir de fontes de película ou de câmara; um circuito de detecção de movimento (110) para gerar um número binário (Sn) para cada campo do dito sinal de vídeo, representando alterações de rede em valores de pixel de campos adjacentes (Ν,ΝΟΙ) durante pelo menos um intervalo de campo; e um analisador de padrão (112) para analisar os ditos números binários para detectar padrões representativos de campos de fontes de película, compreendendo o dito analisador de padrão: um circuito subtractivo (404) para formar um sinal de diferença campo a campo (D2FLD) a partir do dito número binário para proporcionar um bit de sinal (SIGN BIT) e um grupo de bits de grandeza; um comparador (408) para comparar o dito grupo de bits de grandeza com um valor de limiar (TH-1) para proporcionar um sinal indicador de limiar (Tl); uma primeira (413) e uma segunda (409) linhas de alimentação para aplicar o dito sinal indicador de limiar (Tl) e o dito bit de sinal (SIGN BIT) às entradas respectivas de cada um dos cinco correladores (401-405); um gerador de endereço (424) para endereçar os ditos correladores (401-405) em sequência numa relação de campo; e uma unidade lógica (440) para detectar quando um e apenas um dos ditos correladores (401-405) indica uma contagem indicativa do funcionamento de modo de película.
6. 6. Aparelho como referido na reivindicação 5 compreendendo adicionalmente: um segundo comparador (420) para comparar o dito número binário com um segundo valor de limiar (TH-2) para proporcionar um segundo sinal indicador de limiar (T2); e uma terceira linha de alimentação (415) para aplicar o dito segundo sinal de limiar (T2) às respectivas terceiras entradas de cada um dos ditos cinco correladores (401-405).
7. 7. Aparelho como referido na reivindicação 5 compreendendo adicionalmente: 83 777 ΕΡ Ο 720 366/ΡΤ 3/3 uma fonte de sinal de controlo binário (426) para proporcionar um sinal de controlo binário (C); um circuito de controlo de módulo variável (424) para variar o dito endereçamento dos ditos correladores de acordo com o dito sinal de controlo binário para proporcionar uma primeira sequência de endereços de dois dos ditos correladores e uma segunda sequência de endereços para todos os cinco dos ditos correladores.
8. 8. Aparelho como referido na reivindicação 6 compreendendo adicionalmente: uma fonte de sinal de controlo binário (426) para proporcionar um sinal de controlo binário (C); um circuito de controlo de módulo variável (424) para variar o dito endereçamento dos ditos correladores de acordo com o dito sinal de controlo binário para proporcionar uma primeira sequência de endereços de dois dos ditos correladores e uma segunda sequência de endereços para todos os cinco dos ditos correladores. Lisboa, ift ABR. 2000 Por THOMSON CONSUMER ELECTRONICS, INC. - O AGENTE OFICIAL -