JP3886167B2

JP3886167B2 - ロック検出回路

Info

Publication number: JP3886167B2
Application number: JP18082994A
Authority: JP
Inventors: ジョン・エム・シルベイ; ジェイ・クリストファー・スモールウッド
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 1993-07-12
Filing date: 1994-07-08
Publication date: 2007-02-28
Anticipated expiration: 2022-02-28
Also published as: EP0637138A1; JPH0795061A; US5394444A

Description

【０００１】
【産業上の利用分野】
この発明は一般的には位相同期ループ（ｐｈａｓｅ−ｌｏｃｋｅｄｌｏｏｐ）に関し、かつより特定的には位相同期ループにおけるロック状態の検出のためのロック検出回路に関する。
【０００２】
【従来の技術】
位相同期ループ回路はデータ処理技術において所定の安定な周波数を有する安定なクロック信号を提供するクロック発生器として良く知られている。各周波数の安定性が、位相同期ループ回路の出力を、典型的には水晶発振器によって与えられる、入力信号と比較するためにフィードバック経路を使用する反復的なプロセスの結果として与えられる。
【０００３】
この反復的なプロセスの実行中に、一般にロック検出回路が位相同期ループ回路によって提供されるフィードバックが水晶発振器の周波数のあるパーセンテージ内にあるレベルとなった場合にロック条件が満足されていることを指示する。
ロックが始めに検出された時、前記フィードバック周波数は水晶発振器の周波数を上回るか、またはオーバシュートすることがある。前記フィードバック周波数は次にそれが水晶発振器の周波数より低くなるまで低減される。そのような場合、前記フィードバック周波数はそれが水晶発振器の周波数のあるパーセンテージ内に入るまで水晶発振器の水晶発振周波数の回りを振動し続ける。フィードバック周波数が水晶発振器の周波数のある範囲内に入った時点で、位相同期ループはロックを達成したものと称される。しかしながら、前記フィードバック周波数が水晶発振器の周波数をオーバシュートしかつアンダシュートしている時間の間は、ロック検出回路は誤ってロックが達成されたことを指示することがある。
【０００４】
この技術に対して改善を与えるため位相同期ループ回路の数多くの変形が開発されてきた。例えば、米国特許第４，９２９，９１６号は位相同期ループ回路の出力の水晶発振器に向っての過渡状態の間に誤ったロック信号を発生しない位相ロック検出回路を記述している。米国特許第４，９２９，９１６号に開示された位相ロック検出回路は位相同期ループ回路の出力がロック状態を所定の期間の間満足する場合にのみ位相ロック信号を発生する。もしロック条件が所定の期間の間満足されていれば、安定なロック状態が実現されているものと結論づけることができる。
【０００５】
【発明が解決しようとする課題】
前記米国特許第４，９２９，９１６号に記載された発明は安定なロック状態を判定するための独自の解決方法を提供するが、この発明の構成は位相ロック動作を達成するためにアナログ信号を用いることが必要である。そのようなアナログ信号を使用することはデータ処理技術において良く知られている。しかしながら、アナログ信号は位相整合検出の間に使用されるため、位相ロックループ回路を実現するために使用される回路に固有の小さな量のノイズが回路のロック状態を誤ってセットしたりあるいはクリアする結果となることがある。そのようなノイズの影響を受けやすいことは位相同期ループ回路が正しくないかつ信頼性のない結果を提供することとなる。さらに、位相同期ループ回路には一般にアナログ回路が必要であり、アナログ回路の精度はしばしば位相同期ループ回路を製造するために使用されるプロセスパラメータの極めて小さな変動にも敏感になる。
【０００６】
位相同期ループ回路は一般に準安定（ｍｅｔａｓｔａｂｉｌｉｔｙ）状態になりやすく、このため位相同期ループ回路が安定でなくかつ誤った結果を生じ得るものとなる。さらに、典型的な位相同期ループ回路によって示されるプロセスパラメータの変動に対する敏感さのため信頼性のない結果を生じかつ設計者が位相同期ループ回路の出力を正確に予期することが不可能となる。
【０００７】
【課題を解決するための手段および作用】
上に述べた必要性は本発明によって満たされる。したがって、第１の態様で、ロック検出回路が提供される。ロック検出回路は基準周波数を受けるための第１の入力回路およびフィードバック周波数を受けるための第２の入力回路を含む。基準カウンタが前記第１の入力回路に接続されて前記基準周波数を受信する。該基準カウンタは第１の期間の間基準カウント値へのカウントを行なう。前記基準カウンタは前記基準カウンタが基準カウント値に到達したことを示すためにフリーズ信号を提供する。フィードバックカウンタが前記第２の入力回路に接続されてフィードバック周波数を受信する。該フィードバックカウンタは第１の期間の間カウントしてフィードバックカウント値を発生する。
【０００８】
比較回路が前記基準カウント値に対し前記フィードバックカウント値を比較する。該比較回路はフィードバックカウント値が基準カウント値に等しくかつロック信号が否定されている場合に整合信号を肯定する。前記比較回路はまた前記フィードバックカウント値がある範囲のロック値の１つでありかつ前記ロック信号が肯定されている場合に前記整合信号を肯定する。前記比較回路は前記フィードバックカウンタに接続されてフィードバックカウント値を受信する。整合検出器が前記比較回路に接続されてロック信号を提供する。該整合検出器は前記比較回路が第２の期間および第３の期間の双方の間に整合信号を肯定した時ロック信号を肯定し、前記第３の期間は前記第２の期間に連続して引き続くものである。
【０００９】
本発明の第２の態様では、位相同期ループ回路におけるロック検出の方法が提供される。該方法は基準周波数信号を受信する段階、およびフィードバック信号を受信する段階を含む。基準カウンタがイネーブルされて前記基準周波数信号を使用して第１の期間の間カウントを行なう。前記基準カウンタは第１の基準カウント値を提供する。フィードバックカウンタが同時にイネーブルされて前記フィードバック周波数信号を使用して前記第１の期間の間カウントを行なう。前記フィードバックカウンタは第１のフィードバックカウント値を提供する。本方法はまた第１の基準カウント値と第１のフィードバックカウント値とを比較して第１の整合信号を提供する段階を含む。該第１の整合信号は前記第１のフィードバックカウント値が前記第１の基準カウント値と等しくかつロック信号が否定されている場合に肯定される。
【００１０】
次の段階の間に、前記第１の整合信号は整合検出回路に提供される。該整合検出回路はその中に前記第１の整合信号を記憶する。前記基準カウンタは前記基準周波数信号を使用して第２の期間の間カウントするようイネーブルされる。前記基準カウンタは第２の基準カウント値を提供する。前記フィードバックカウンタが同時にイネーブルされて前記フィードバック周波数信号を使用して前記第２の期間の間カウントを行なう。前記フィードバックカウンタは第２のフィードバックカウント値を提供する。前記第２の基準カウント値および前記第２のフィードバックカウント値は比較されて第２の整合信号を提供する。該第２の整合信号は前記第２のフィードバックカウント値が前記第２の基準カウント値に等しくかつロック信号が否定されている場合に肯定される。本方法はまた前記整合検出回路に第２の整合信号を提供する段階を含み、前記整合検出回路は前記第１の整合信号と前記第２の整合信号の双方が肯定されている場合に前記ロック信号を肯定する。
【００１１】
これらおよび他の特徴、および利点は添付の図面とともに以下の詳細な説明からさらに明瞭に理解されるであろう。図面は本発明の唯一の形態を表しているものでないことに注目することが重要である。
【００１２】
【実施例】
以下、図面を参照して本発明の実施例につき説明する。本発明は位相同期ループ回路においてロック状態が達成されたことを判定するためのロック検出回路を提供する。ここに開示されるロック検出回路はロック条件が満たされているか否かを判定するために、位相よりはむしろ周波数を使用する。従来技術のシステムは典型的にはロック条件が達成されたか否かを判定するために位相整合を使用してきた。位相整合情報ではなく、周波数の整合状態が発生したことを検出することにより、ノイズの影響を受けにくくかつプロセスパラメータの変動に敏感でない位相同期ループ回路が生成できる。
【００１３】
ここに開示されたロック検出回路の機能は伝統的な位相ロックループ回路の構成に対し改善されたものとなっているが、それは本ロック検出回路はデジタル回路のみを使用しかつなんらのアナログ回路をも必要としないからである。本回路は全てデジタルであり、かつ、したがって、制御するのが容易である。そのような制御可能性のため位相同期ループ回路が構成されるデジタル環境のノイズの多い条件に耐えるようより容易にカスタム化することが可能になる。
【００１４】
また、ここに述べられた位相同期ループ回路のデジタル構成によって電圧制御発振器によって発生されるクロック信号と外部周波数源によって発生される発振クロック信号との間の関係を反映する出力を提供することができる。この関係は前記電圧制御発振器によって発生されるクロック信号がロック条件が満足されていることを示すために規定された範囲内にない場合でも使用することができる。そのような特徴は位相同期ループ回路にとって補助的な電圧制御発振器以外の機能を制御するためにも使用できる。たとえば、電圧制御発振器の動作を制御するために使用されるチャージポンプ回路は上に述べた特徴的機能を発振器のクロック信号の周波数の「オーバシュート」の危険なしに電圧制御発振器の出力のより迅速な変化を可能にするために使用することができる。
【００１５】
これらおよび他の特徴は引き続きより詳細に説明する。さらに、本発明の構成についての以下の説明の際に、用語「肯定する（ａｓｓｅｒｔ）」および「否定する（ｎｅｇａｔｅ）」およびその種々の文法的な形態は「アクティブハイ（ａｃｔｉｖｅｈｉｇｈ）」および「アクティブロー（ａｃｔｉｖｅｌｏｗ）」の論理信号の混合物を扱う場合に混乱を避けるために使用される。「肯定する」は論理信号またはレジスタビットをそのアクティブな、または論理的に真の、状態にすることに言及するために使用される。「否定する」は論理信号またはレジスタビットをそのインアクティブな、または論理的に偽の、状態にすることを言及するために使用される。
【００１６】
図１は、本発明の一実施例を示す。本発明は位相同期ループ回路１０を実現する。位相同期ループ回路１０は概略的に位相比較器１２、チャージポンプ１４、容量２４、電圧制御発振器１６、ロック検出回路１８、分周器２０、そしてステータスレジスタ２２を含む。
【００１７】
基準周波数信号が位相比較器１２とロック検出回路１８の各々の第１の入力に与えられる。リセット信号がロック検出回路１８の第２の入力に与えられる。ロック検出回路１８の第１の出力は「キックオフ（Ｋｉｃｋｏｆｆ）」と名付けられた信号である。該キックオフ信号はチャージポンプ１４の第１の入力に与えられる。ロック検出回路１８の第２の出力は「ロック状態（Ｌｏｃｋｅｄ）」と名付けられた信号である。該ロック状態信号は位相比較器の第２の入力とステータスレジスタ２２の入力に与えられる。
【００１８】
位相比較器１２は複数の出力を有する。位相比較器１２の第１の出力は「粗調ハイ（ＣｏａｒｓｅＨｉｇｈ）」と名付けられかつチャージポンプ１４の第２の入力に提供される。位相比較器１２の第２の出力は「粗調ロー（ＣｏａｒｓｅＬｏｗ）」と名付けられかつチャージポンプ１４の第３の入力に与えられる。位相比較器１４の第３の出力は「精細ハイ（ＦｉｎｅＨｉｇｈ）」と名付けられかつチャージポンプ１４の第４の入力に与えられる。位相比較器１２の第４の出力は「精細ロー（ＦｉｎｅＬｏｗ）」と名付けられかつチャージポンプ１４の第５の入力に与えられる。
【００１９】
チャージポンプ１４は電圧信号を提供するための出力を有する。チャージポンプ１４の該出力は容量２４の第１の端子および電圧制御発振器１６の入力に接続されている。容量２４の第２の端子は電源（図示せず）に接続されている。電圧制御発振器１６の出力は「出力周波数（ＯｕｔｐｕｔＦｒｅｑｕｅｎｃｙ）」と名付けられかつ外部集積回路ピン（図示せず）および分周器２０の入力の双方に提供される。分周器２０の出力は位相比較器１２の第２の入力およびロック検出回路１８の第３の入力に接続されて「フィードバック周波数（ＦｅｅｄｂａｃｋＦｒｅｑｕｅｎｃｙ）」と名付けられた信号を提供する。
【００２０】
ロック検出回路１８は図２により詳細に示されている。ロック検出回路１８は概略的に基準ラッチ２６、同期装置（ｓｙｎｃｈｒｏｎｉｚｅｒ）２８、フィードバックラッチ３０、基準カウンタ３２、カウンタ制御回路３４、フィードバックカウンタ３６、アンチエイリアシング回路３８、フィードバックカウント検出器４０、第１のインバータ４２、第２のインバータ４４、補助制御発生器４６、および整合検出器４８を含む。
【００２１】
前記基準周波数信号はデータ（Ｄ）入力を介して基準ラッチ２６に与えられる。前記基準周波数信号はまた同期装置２８の第１の入力に与えられる。基準ラッチ２６の出力（Ｑ）は基準カウンタ３２の第１の入力に接続されて「ゲーテッド基準周波数（ＧａｔｅｄＲｅｆｅｒｅｎｃｅＦｒｅｑｕｅｎｃｙ）」と名付けられた信号を提供する。前記リセット信号は基準カウンタ３２、カウンタ制御回路３４、およびフィードバックカウンタ３６の各々の第１の入力に接続されている。基準カウンタ３２の出力はカウンタ制御回路３４の入力に接続されて“フリーズ（Ｆｒｅｅｚｅ）”と名付けられた信号を提供する。カウンタ制御回路３４の第１の出力は基準ラッチ２６のイネーブル（ＥＮ）入力および同期装置２８の第２の入力に接続されて「基準カウントイネーブル（ＲｅｆｅｒｅｎｃｅＣｏｕｎｔＥｎａｂｌｅ）」と名付けられた信号を提供する。カウンタ制御回路３４の第２の出力はアンチエイリアシング回路３８に接続されて“トグル（Ｔｏｇｇｌｅ）”と名付けられた信号を提供する。アンチエイリアシング回路３８の出力はフィードバックカウント検出器のＣＭＰ２９入力に接続されて“ＣＭＰ２９”と名付けられた信号を提供する。アンチエイリアシング回路３８の出力はまたインバータ４４の入力に接続されている。インバータ４４の出力はフィードバックカウント検出器４０のＣＭＰ２５入力に接続されている。
【００２２】
前記フィードバック周波数信号はフィードバックラッチ３０のデータ（Ｄ）入力に接続されている。前記フィードバック周波数信号はまた同期装置２８の第３の入力に接続されている。同期装置２８の出力はフィードバックラッチ３０のイネーブル（ＥＮ）入力に接続されてフィードバックカウントイネーブル信号を提供する。フィードバックラッチ３０の出力（Ｑ）はフィードバックカウンタ３６の第２の入力に接続されている。フィードバックカウンタ３６は「フィードバックカウント（ＦｅｅｄｂａｃｋＣｏｕｎｔ）」と名付けられた信号をフィードバックカウント検出器４０の入力に提供する。フィードバックカウント検出器４０の第１の出力は補助制御発生器４６に接続されて「キックオフ制御（ＫｉｃｋｏｆｆＣｏｎｔｒｏｌ）」と名付けられた信号を提供する。補助制御発生器４６の第１の出力は「キックオフ（Ｋｉｃｋｏｆｆ）」と名付けられた信号を提供する。フィードバック制御検出器４０の第２の出力は整合検出器４８の入力に接続されて「整合（Ｍａｔｃｈ）」と名付けられた信号を提供する。整合検出器４８の出力はフィードバックカウント検出器４０のロック状態入力およびインバータ４２の入力の双方に接続されて前記ロック状態信号を提供する。インバータ４２の出力はフィードバックカウント検出器４０のイグザクト（Ｅｘａｃｔ）入力に接続されている。フィードバックカウント検出器４０は図３により詳細に示されている。フィードバックカウント検出器４０は概略的に比較器５０、比較器５２、比較器５４、比較器５６、ＡＮＤゲート５８、ＡＮＤゲート６０、ＡＮＤゲート６２、ＡＮＤゲート６４、ＯＲゲート６６、および比較器７０を含む。
【００２３】
前記フィードバックカウント信号は比較器５０、比較器５２、比較器５４、比較器５６、および比較器７０の各々の入力に与えられる。比較器５０の出力はＡＮＤゲート５８の第１の入力に接続されて“ＣＮＴ２５”と名付けられた信号を提供する。比較器５２の出力はＡＮＤゲート６０の第１の入力に接続されて“ＣＮＴ２５Ｘ”と名付けられた信号を提供する。比較器５４の出力はＡＮＤゲート６２の第１の入力に接続されて“ＣＮＴ２９”と名付けられた信号を提供する。比較器５６の出力はＡＮＤゲート６４の第１の入力に接続されて“ＣＮＴ２９Ｘ”と名付けられた信号を提供する。比較器７０の出力は前記キックオフ制御信号を提供する。
【００２４】
前記イグザクト信号はＡＮＤゲート５８およびＡＮＤゲート６２の各々の第２の入力に接続されている。前記ロック状態信号はＡＮＤゲート６０およびＡＮＤゲート６４の各々の第２の入力に接続されている。前記ＣＭＰ２５信号はＡＮＤゲート５８およびＡＮＤゲート６０の各々の第３の入力に接続されている。前記ＣＭＰ２９信号はＡＮＤゲート６２およびＡＮＤゲート６４の各々の第３の入力に接続されている。ＡＮＤゲート５８の出力はＯＲゲート６６の第１の入力に接続され、かつＡＮＤゲート６０の出力はＯＲゲート６６の第２の入力に接続されている。ＡＮＤゲート６２の出力はＯＲゲート６６の第３の入力に接続され、かつＡＮＤゲート６４の出力はＯＲゲート６６の第４の入力に接続されている。ＯＲゲート６６の出力は前記整合信号を提供する。
【００２５】
図４は、アンチエイリアシング回路３８の１つの実施例を示す。ここに示された実施例においては、アンチエイリアシング回路３８はフリップフロップ６８として実施されている。前記トグル信号がフリップフロップ６８のクロック（ＣＬＫ）入力に与えられる。フリップフロップ６８の出力（Ｑ）はＣＮＰ２５信号である。フリップフロップ６８の反転出力（＊Ｑ）はフリップフロップ６８のデータ（Ｄ）入力に接続されている。フリップフロップを構成するための回路はデータ処理技術においては良く知られておりかつこれ以上詳細には説明しない。
【００２６】
図１に示された位相同期ループ回路の動作の間は、基準周波数信号が水晶発振器のような外部ソースによって位相比較器１２に与えられる。位相比較器１２は前記複数の信号、粗調ハイ、粗調ロー、精細ハイ、および精細ローの内の１つを肯定して前記基準周波数信号に対するフィードバック周波数信号の関係を表示する。
【００２７】
もし前記フィードバック周波数信号の周波数が前記基準周波数信号の周波数よりかなり低ければ、位相比較器１２は前記粗調ハイ信号を肯定して前記電圧信号に対し粗調整が行なわれる必要があることを指示する。前記電圧信号は次に電圧制御発振器１６に与えられ、それによって前記フィードバック周波数信号の周波数がかなり増大される。前記粗調ロー信号は前記フィードバック周波数信号の周波数が前記基準周波数信号の周波数よりもかなり高いことを示すために肯定される。前記粗調ロー信号が肯定された時、前記電圧信号は適切に修正されかつ電圧制御発振器１６に与えられて、前記フィードバック周波数信号の周波数がかなり減少される。さらに、前記フィードバック周波数信号の周波数がある範囲内の周波数であれば、位相比較器１２は前記精細ハイおよび精細ロー信号の内の１つを肯定する。前記精細ハイおよび精細ロー信号はチャージポンプ１４に対し精細な調整情報を提供する。チャージポンプ１４は電圧信号の精細調整情報を反映して電圧制御発振器１６が前記フィードバック周波数信号の周波数をそれぞれやや高いかあるいはやや低い周波数に調整する。
【００２８】
ロック検出回路１８は否定されたキックオフ信号をチャージポンプ１４に提供する。該キックオフ信号は位相同期ループ回路が最初に電源投入された時にチャージポンプ１４が迅速に電圧信号を提供できるようにするために使用される。電圧制御発振器１６が所定の周波数範囲内の出力周波数を提供する時、前記キックオフ信号は肯定される。ロック検出回路１８およびチャージポンプ１４を制御するための補助回路の使用についてのより詳細な説明は後に行なう。
【００２９】
動作の間に、チャージポンプ１４は前記粗調ハイ、粗調ロー、精細ハイ、精細ロー、およびキックオフ信号の１つによって決定される電圧レベルで前記電圧信号を出力する。電圧制御発振器１６は前記電圧信号を受けかつ該電圧信号の電圧レベルに比例する周波数で出力周波数信号を提供する。該出力周波数信号は周波数分周動作が行なわれる分周器２０に与えられる。前記フィードバック周波数信号は分周器２０の出力である。分周器が前記出力周波数信号を分周する値は位相同期ループ回路１０のユーザによってプログラム可能である。周波数分周器はデータ処理技術において良く知られておりかつ、したがって、ここではこれ以上詳細に説明しない。
【００３０】
前記フィードバック周波数信号は次に上に述べた動作を行なうために位相比較器１２に提供されかつロック検出回路１８に提供される。ロック検出回路１８の動作中は、位相同期ループ回路１０が周波数ロック条件を満足しているか否かを判定するために前記フィードバック周波数信号が調べられる。周波数ロック条件が達成されている時、ステータスレジスタ２２のロック状態ビットが肯定される。位相ロックループ回路１０のユーザはしたがってステータスレジスタ２２のそのビットを使用して他のデータ処理機能において使用するために安定なクロックが入手可能であるか否かを判定することができる。
【００３１】
動作においては、ロック検出回路１８は基準カウンタ３２およびフィードバックカウンタ３６を使用することにより前記基準周波数信号および前記フィードバック周波数信号が周波数ロックしているか否かを判定する。基準カウンタ３２は基準周波数信号によりクロッキングされかつフィードバックカウンタ３６は前記フィードバック周波数信号によりクロッキングされる。第１の所定の期間の終わりに、基準カウンタ３２およびフィードバックカウンタ３６の各々の出力が比較される。基準カウンタ３２およびフィードバックカウンタ３６の各々の出力はまた第２の所定の期間の終りに比較される。周波数ロックしているためには、２つのカウント値は前記第１および第２の期間の終わりに等しくなければならない。さらに、２つの期間をそれらが互いに調波的に（ｈａｒｍｏｎｉｃａｌｌｙ）関係しないように選択することにより、前記フィードバック周波数信号がエイリアシングを生じている場合でもロック信号が誤って検出されることがなくなる。
【００３２】
さらに、前記基準周波数信号から発生されかつ前記フィードバック周波数信号に同期しているカウントウィンドウを提供することにより準安定的動作の可能性が大幅に低減される。前記カウントウィンドウは前記フィードバック周波数が前記基準周波数信号にロックしているものと考えられる周波数の範囲を規定する。ここに説明された本発明の実施例においては、前記カウントウィンドウはフィードバック周波数信号が前記基準周波数信号の周波数のほぼ１．６％〜３．３％内であってもロック条件を満足するようにすることができる。この小さな範囲において、ロック検出回路は位相同期ループ回路１０がロックに入りかつロックから外れていることを示すことができる。この特性を安定化するために周波数のヒステリシスが使用される。周波数のヒステリシスはフィードバック周波数信号が基準周波数信号の周波数のほぼ−３．３％〜＋３．３％のロック範囲内にありかつそれでもロック条件を満足するように前記カウントウィンドを開く。フィードバック周波数信号が前記ロック範囲（＋／−３．３％）から完全にドリフトした時、ロック検出回路１８は前記ロック状態信号を否定しかつ位相同期ループ回路１０は「ロックしていない」ものと考えられる。
【００３３】
前記ロック範囲のパーセンテージは基準カウンタ３２およびフィードバックカウンタ３６を構成するために使用されるカウンタのビット幅によって決定される。ここに述べる本発明の実施例においては、基準カウンタ３２およびフィードバックカウンタ３６はともに５ビット幅である。データ処理技術において良く知られているように、ロック検出回路１８の精度は加えられるカウンタ段ごとに２倍になる。例えば、もし基準カウンタ３２およびフィードバックカウンタ３６が６のビット幅を有していれば、ロック検出回路１８の精度は＋／−１．６５％の範囲内になる。前記カウンタの各々に付加的なカウンタ段が加えられれば、ロック検出回路１８の精度は増大する。しかしながら、より多くの回路段はまたロック条件が満足されたことを検出するためにより多くの時間を必要とする。したがって、位相同期ループ回路１０のユーザはロック検出回路１８の精度とロック条件が満足されたことを検出するのに必要な時間とのバランスを取らなければならない。
【００３４】
位相同期ループ回路１０の動作の概略を説明した。引き続き、位相同期ループ回路１０およびロック検出回路１８の動作をさらに詳細に説明する。
図５は、位相同期ループ回路１０の動作のフローチャートの第１の部分を示す。位相同期ループ回路１０の動作は一般にデータ処理システムにおけるリセット動作（ステップ１０２）によりあるいは位相同期ループ回路１０が出力周波数信号を提供するために初期化される動作（ステップ１００）によって開始される。初期化に応じて、カウンタ制御回路３４は前記基準カウントイネーブル信号を基準ラッチ２６のイネーブルされた入力に供給する（ステップ１０４）。基準ラッチ２６が次にイネーブルされて前記基準周波数信号を受信しかつラッチする。
【００３５】
引き続き、前記ゲーテッド基準周波数信号が基準カウンタ３２に供給される（ステップ１０６）。基準カウンタ３２は前記ゲーテッド基準周波数信号の第１の所定の数のタイミングサイクルをカウントする（ステップ１０８）。ここに述べられた本発明の実施例においては、該第１の所定の数のタイミングサイクルは２９に等しい。ゲーテッド基準周波数信号の２９のタイミングサイクルがカウントされた時、基準カウンタ３２は前記フリーズ信号を肯定する（ステップ１１２）。該フリーズ信号は次にカウンタ制御回路３４に供給される。
【００３６】
基準カウンタ３２がカウントしている間、同期装置２８もまたイネーブルされて前記フィードバック周波数信号に同期させる（ステップ１１０）。同期装置２８は前記フィードバックカウントイネーブル信号をフィードバックラッチ３０に提供してフィードバックラッチ３０を基準ラッチ２６に同期させ、それによってゲーテッドフィードバック周波数信号が前記ゲーテッド基準周波数信号と同期して提供されるようにする（ステップ１１４）。前記フィードバックカウントイネーブル信号はフィードバックラッチ３０をイネーブルしてゲーテッドフィードバック周波数信号をフィードバックカウンタ３６に提供する。ゲーテッドフィードバック周波数信号を受信すると、フィードバックカウンタ３６はカウントを開始する（ステップ１１６）。同期装置２８を実現するために使用される回路はデータ処理技術において良く知られており、かつ、したがって、ここではこれ以上詳細に説明しない。
【００３７】
基準カウンタ３２がフリーズ信号をカウンタ制御回路３４に供給した後、同期装置２８は再びイネーブルされて前記基準周波数信号を前記フィードバック周波数信号に同期させる（ステップ１１８）。カウンタ制御回路３４は基準カウントイネーブル信号を否定し、それによってフィードバックラッチ３０がゲーテッドフィードバック周波数信号を提供するためにイネーブルされないようにする（ステップ１２０）。したがって、フィードバックカウンタ３６はもはやゲーテッドフィードバック周波数信号のタイミングサイクルをカウントしない。フィードバックカウンタ３６は２９をカウントしかつ前記フリーズ信号を肯定するために基準カウンタ３２に必要とされるのと同じ期間の間カウントを行なう。
【００３８】
その時点で、フィードバックカウント信号はカウント値をフィードバックカウント検出器４０に提供する。フィードバックカウント検出器４０は前記カウント値が２９に等しいか否かを判定し、この２９はロック条件が満足されておりかつ前記ロック状態信号がロック検出回路１８によって肯定されるべきか否かを部分的に判定するために使用される前記第１の所定の数である（ステップ１２２）。もしフィードバックカウント信号により与えられる前記カウント値が２９に等しければ、ＣＮＴ２９信号が肯定される。
【００３９】
ＣＮＴ２９信号の発生は図３により詳細に示されている。図３において、フィードバックカウント信号が比較器５０〜５６の各々に提供される。ここに述べられた本発明の実施例においては、比較器５４はフィードバックカウント信号によって提供される前記カウント値が２９に等しいことを判定するために使用される。フィードバックカウント信号によって提供される前記カウント値が２９に等しい場合、比較器５４はＣＮＴ２９信号を肯定する。肯定されたＣＮＴ２９信号はＡＮＤゲート６２に提供される。さらに、ＣＭＰ２９信号がアンチエイリアシング回路３８によって肯定されかつＡＮＤゲート６２に提供される。肯定された場合、ＣＭＰ２９信号は基準カウンタ３２が２９までカウントしたことを示す。ＡＮＤゲート６２への第３の入力、すなわちイグザクト（Ｅｘａｃｔ）信号、もまた肯定される。該イグザクト信号は前記ロック状態信号の反転でありかつ位相同期ループ回路１０によってロック条件が満足されない場合に肯定される。その入力の各々が肯定されるため、ＡＮＤゲート６２は肯定された出力をＯＲゲート６６に提供する。ＯＲゲート６６は引き続き前記整合（Ｍａｔｃｈ）信号を肯定する（ステップ１２４）。
【００４０】
再び図５を参照すると、前記カウント値が２９に等しくない場合、ＣＮＴ２９信号は肯定されず、かつ、したがって、前記整合信号も肯定されない（ステップ１２６）。
【００４１】
前記トグル信号が引き続き肯定されて基準カウンタ３２が２９のカウントに到達しかつフリーズ信号を肯定したことを示す（ステップ１２５）。アンチエイリアシング回路３８はこのトグル信号を使用して前記フリーズ信号を肯定する前に基準カウンタ３２がカウントしているべきタイミングサイクルの数を決定する。前に述べたように、ロック検出回路１８がロック状態信号を肯定しかつ位相同期ループ回路１０が周波数ロックしていることを示すために、フィードバックカウンタ３６によって提供されるカウント値は２つの引き続く期間の間基準カウンタ３２の前記カウント値に等しくなければならない。２つの期間はそれらが互いに調波的に関係しないように選択される。したがって、前記フィードバック周波数信号がエイリアシングを生じている場合にロック信号が誤って検出されることがなくなる。
【００４２】
図４は、アンチエイリアシング回路３８をより詳細に示す。前記トグル信号はここに説明される本発明の実施例においてアンチエイリアシング回路を実現するために使用されフリップフロップ６８へのクロック入力を提供する。フリップフロップ６８のデータ入力はフリップフロップ６８の反転データ出力によって与えられる。位相同期ループ回路においてロック条件が満足されていない場合は、フリップフロップ６８のデータ出力によって出力されるＣＭＰ２９信号は否定されかつフリップフロップ６８の反転データ出力が肯定される。したがって、トグル信号が肯定された時、ＣＭＰ２９信号が肯定されかつフィードバックカウント検出器４０およびインバータ４４に与えられる。引き続き、ＣＭＰ２９入力が肯定されかつＣＭＰ２５入力が否定される。
【００４３】
同様に、トグル信号が肯定されて基準カウンタ３２が２９をカウントしたことを示した時、フリップフロップ６８の反転データ出力が否定される。したがって、トグル信号が次に肯定されて基準カウンタ３２が２９までカウントしたことを表示した時、ＣＭＰ２９信号が否定されかつインバータ４４およびフィードバックカウント検出器４０のＣＭＰ２９入力に供給される。ＣＭＰ２９入力は次に否定されかつＣＭＰ２５入力が肯定される。
【００４４】
フィードバックカウンタ３６が基準カウンタ３２と同じ数、すなわち２９、までカウントしたか否かを判定した後、基準カウンタ３２およびフィードバックカウンタ３６の双方は初期状態へとリセットされる（ステップ１２８）。カウンタ３２および３６の各々が初期化された時、次の組のステップが行なわれて位相同期ループ回路１０によってロック条件が満足されているか否かを判定する（ステップ１３０）。
【００４５】
次の組のステップは図６に示されている。ステップ１３１は位相同期ループ１０においてロック条件が達成されているか否かを判定するため次の組のステップを開始する。カウンタ制御回路３４は再び基準カウントイネーブル信号を基準ラッチ２６のイネーブル入力に供給する（ステップ１３２）。基準ラッチ２６は次に基準周波数信号を受信しかつラッチするためにイネーブルされる。引き続き、ゲーテッド基準周波数信号が基準カウンタ３２に供給される（ステップ１３３）。
【００４６】
前記ゲーテッド基準周波数信号は基準カウンタ３２に供給されかつ該基準カウンタ３２はゲーテッド基準周波数信号の第２の所定の数のタイミングサイクルの間カウントを行なう（ステップ１３４）。ここに述べられた本発明の実施例においては、タイミングサイクルの前記第２の所定の数は２５に等しい。ゲーテッド基準周波数信号の２５のタイミングサイクルがカウントされた時、基準カウンタ３２はフリーズ信号を肯定する（ステップ１３８）。該フリーズ信号は次にカウンタ制御回路３４に供給される。
【００４７】
基準カウンタ３２がカウントしている間、同期装置２８もまたイネーブルされてフィードバック周波数信号に同期する（ステップ１３６）。同期装置２８はフィードバックカウントイネーブル信号をフィードバックラッチ３０に提供してフィードバックラッチ３０を基準ラッチ２６に同期させ、それによってゲーテッドフィードバック周波数信号が前記ゲーテッド基準周波数信号と同期して供給されるようにする（ステップ１４０）。前記フィードバックカウントイネーブル信号はフィードバックラッチ３０をイネーブルしてゲーテッドフィードバック周波数信号をフィードバックカウンタ３６に供給する。ゲーテッドフィードバック周波数信号を受信すると、フィードバックカウンタ３６はカウントを開始する（ステップ１４１）。
【００４８】
基準カウンタ３２がフリーズ信号をカウンタ制御回路３４に供給した後、同期装置２８がイネーブルされて基準周波数信号をフィードバック周波数信号に同期させる（ステップ１４２）。カウンタ制御回路３４は基準カウントイネーブル信号を否定してフィードバックラッチ３０がゲーテッドフィードバック周波数信号を提供するためにイネーブルされないようにする（ステップ１４４）。引き続き、フィードバックカウンタ３６はもはやゲーテッドフィードバック周波数信号のタイミングサイクルをカウントしない。したがって、フィードバックカウンタ３６は基準カウンタ３２が２５までカウントしかつフリーズ信号を肯定するのに必要とされるのと同じ期間の間カウントを行なう。
【００４９】
この時点で、フィードバックカウント信号はフィードバックカウント検出器４０にカウント値を提供する。フィードバックカウント検出器４０は前記カウント値が２５、すなわちロック条件が満足されかつロック状態信号がロック検出回路１８によって肯定されるべきであることを判定するために使用される前記第２の所定数、に等しいか否かを判定する（ステップ１４６）。もしフィードバックカウント信号によって提供されたカウント値が２５に等しければ、ＣＮＴ２５信号が肯定される（ステップ１４８）。
【００５０】
ＣＮＴ２５信号の発生は図３にさらに詳細に示されている。ここに述べられた本発明の実施例においては、比較器５０が使用されてフィードバックカウント信号によって提供されたカウント値が２５に等しいことを判定する。フィードバックカウント信号によって提供されたカウント値が２５に等しい場合は、比較器５０はＣＮＴ２５信号を肯定する。肯定されたＣＮＴ２５信号はＡＮＤゲート５８に提供される。さらに、ＣＭＰ２５信号が肯定されかつＡＮＤゲート５８に与えられる。ＡＮＤゲート５８への第３の入力、すなわちイグザクト信号、もまた肯定される。前に説明したように、このイグザクト信号はロック状態信号の反転でありかつ位相同期ループ回路１０によってロック条件が満足されている場合に肯定される。その入力の各々が肯定されているから、ＡＮＤゲート５８は肯定された出力をＯＲゲート６６に供給する。ＯＲゲート６６は引き続き整合信号を肯定する（ステップ１４８）。
【００５１】
再び図６を参照すると、ＣＮＴ２５信号が肯定された時、整合信号もまた肯定される。しかしながら、前記カウント値が２５に等しくない場合は、整合信号は否定されている（ステップ１５０）。整合信号が肯定されまたは否定された後、カウンタ制御回路３４はトグル信号を送り（ｐｕｌｓｅｓ）基準カウンタ３２が２５のカウントに到達しかつフリーズ信号を肯定したことを示す（ステップ１５１）。トグル信号が次に肯定されて基準カウンタ３２が２５までカウントしたことを示した場合、アンチエイリアシング回路３８がＣＭＰ２９信号を否定して基準カウンタ３２が２５までカウントしたことを示す。ＣＭＰ２９信号は否定されかつインバータ４４およびフィードバックカウント検出器４０のＣＭＰ２９入力に供給される。ＣＭＰ２９入力は次に否定されかつＣＭＰ２５入力が肯定される。
【００５２】
前記整合信号が肯定されてフィードバックカウント信号によって提供されたカウント値が２５に等しいことを示したものと仮定すると、整合検出器４８はその肯定された整合信号を検出する。前に述べたように、整合検出器４８は整合信号が２つの連続する期間の間肯定されることを要求する。ここに述べられた本発明の実施例においては、フィードバックカウント信号によって与えられたカウント値は基準カウンタ３２のカウント値に等しくなければならない。基準カウンタ３２のカウント値は第１の期間（ｐｅｒｉｏｄｏｆｔｉｍｅ）に対し２９に等しくかつ第２の期間に対し２５に等しい。
【００５３】
整合検出器４８は位相同期ループ回路１０がロック基準を満たしていることを示すために前記ロック状態信号を肯定する前にこの条件が満たされているか否かを判定する。整合検出器４８は整合信号が肯定されたか否かを判定してフィードバックカウント信号によって提供されるカウント値が第１の期間の間２９に等しくかつ第２の引き続く期間の間２５に等しいことを表示する。
【００５４】
もし整合信号が双方の期間の間に肯定されれば、整合検出器４８はロック状態信号を肯定して位相同期ループ回路１０がロック条件を達成したことを表示する（ステップ１５４）。ロック状態信号がステータスレジスタ２２に供給されてそこに記憶されたロック状態ビットをセットする（ステップ１５５）。引き続き、カウンタ３２および３６の各々が初期値にリセットされ（ステップ１５６）かつ位相同期ループ１０は位相同期ループ回路がもはやロック状態にないことを示すために監視される（ステップ１５８）。
【００５５】
もし整合信号が第１および第２の期間の内のいずれかの間に肯定されなければ整合検出器４８はロック状態信号を肯定しない。基準カウンタ３２およびフィードバックカウンタ３６の双方が引き続き初期状態にリセットされる（ステップ１６０）。カウンタ３２および３６の各々が初期化された後、ロック検出回路１８は再び初期ロック条件が満足されていることを判定するよう試み始める（ステップ１６２）。ロック検出回路１８はロックが達成されかつロック状態信号が肯定されるまで前に述べた組のステップを行なう。
【００５６】
図７は、ロック状態信号が最初に肯定された後に行なわれる一組のステップを示す。図７に示されたステップにおいては、位相同期ループ１０は該位相同期ループ回路１０がもはやロック状態にないことを示すために監視される（ステップ１５８）。
【００５７】
前に述べたように、フィードバック周波数信号が基準周波数信号の周波数の約１．６％〜３．３％内にある場合は、位相同期ループ回路１０はロック状態にあるものと考えられる。この小さな範囲において、ロック検出回路１８は位相同期ループ回路１０がロック状態に入りかつロック状態から外れていることを表示することができる。周波数ヒステリシスが使用されてフィードバック周波数信号が基準周波数信号の周波数の−３．３％〜＋３．３％のおおよそのロック範囲内にありかつ依然としてロック条件を満足しているようにカウントウィンドウを開くことによってこの特性を安定化する。フィードバック周波数信号が前記ロック範囲（＋／−３．３％）から完全にドリフトした場合、ロック検出回路１８はロック状態信号を否定しかつ位相同期ループ回路１０は「アンロック状態」と考えられる。
【００５８】
上に述べた機能を達成するためには、フィードバックカウント検出器４０はロック検出回路１８が始めにロック条件が達成されたことを判定した後に前記フィードバックカウント信号によって与えられるカウント値が基準カウンタ３２のカウント値に等しくなることを要求しない。いったんロック条件が達成されかつ前記ロック状態信号が始めに肯定されれば、ロック検出回路１８はフィードバックカウント信号によって与えられるカウント値が基準カウンタ３２のカウント値の＋／−１内にあることができるようにする。広い範囲の周波数を許容することにより、ロック検出回路１８はフィードバック周波数信号の周波数が基準周波数信号の周波数の付近で振動する場合に位相同期ループ回路１０がロック状態にあるかまたはロック外れ状態にあるかを誤って検出することがなくなる。
【００５９】
図７は、位相同期ループ回路１０の動作のフローチャートの第３の部分を示し、そこでは位相同期ループ回路１０のロックが前記ロック状態信号が始めに肯定された後監視される（ステップ１５９）。前記ロック状態信号が肯定された時、カウンタ制御回路３４は、基準カウントイネーブル信号を基準ラッチ２６のイネーブル入力に供給する（ステップ１６３）。基準ラッチ２６は次にイネーブルされて基準周波数信号を受信しかつラッチする。引き続き、ゲーテッド基準周波数信号が基準カウンタ３２に供給される（ステップ１６４）。
【００６０】
前記ゲーテッド基準周波数信号が基準カウンタ３２に与えられる。基準カウンタ３２はゲーテッド基準周波数信号の２９のタイミングサイクルの間カウントを行なう（ステップ１６６）。ゲーテッド基準周波数信号の２９のタイミングサイクルがカウントされた時、基準カウント３２はフリーズ信号を肯定する（ステップ１６８）。該フリーズ信号は次にカウンタ制御回路３４に供給される。
【００６１】
基準カウンタ３２がカウントを行なっている間、同期装置２８もまたイネーブルされてフィードバック周波数信号に同期する（ステップ１７０）。同期装置２８はフィードバックカウントイネーブル信号をフィードバックラッチ３０に供給してフィードバックラッチ３０を基準ラッチ２６に同期させ、それによってゲーテッドフィードバック周波数信号がゲーテッド基準周波数信号と同期して供給されるようにする（ステップ１７２）。フィードバックカウントイネーブル信号はフィードバックラッチ３０をイネーブルしてゲーテッドフィードバック周波数信号をフィードバックカウンタ３６に供給させる。ゲーテッドフィードバック周波数信号を受信すると、フィードバックカウンタ３６はカウントを開始する（ステップ１７３）。
【００６２】
基準カウンタ３２がフリーズ信号をカウンタ制御回路３４に供給した後、同期装置２８は基準周波数信号をフィードバック周波数信号に同期させるようイネーブルされる（ステップ１７４）。カウンタ制御回路３４は基準カウントイネーブル信号を否定し、それによってフィードバックラッチ３０がゲーテッドフィードバック周波数信号を提供するためにイネーブルされないようにする（ステップ１７６）。以後は、フィードバックカウンタ３６はもはやゲーテッドフィードバック周波数信号のタイミングサイクルをカウントしない。したがって、フィードバックカウンタ３６は基準カウンタ３２が２９までカウントしかつフリーズ信号を肯定するのに必要なものと同じ期間の間カウントを行なう。
【００６３】
この時点で、フィードバックカウント信号はカウント値をフィードバックカウント検出器４０に提供する。フィードバックカウント検出器４０はそのカウント値が２８、２９、または３０のいずれかに等しいか否かを判定する。これらの数は２９±１に等しくなるよう選択され、それによって周波数ヒステリシスのためロック検出回路が位相同期ループ回路１０がロック状態にないことを誤って指示しないようにする（ステップ１７８）。２９はロック条件が満足されかつロック状態（ｌｏｃｋｅｄ）信号がロック検出回路１８によって肯定されるべきであるかを部分的に判定するために使用される第１の所定の数であることを思い出すべきである。もしフィードバックカウント信号によって提供されるカウント値が２８、２９または３０に等しければ、ＣＮＴ２９Ｘ信号が発生される。
【００６４】
該ＣＮＴ２９Ｘ信号の発生は図３により詳細に示されている。図３において、フィードバックカウント信号が比較器５０〜５６の各々に与えられる。ここに述べられた本発明の実施例においては、比較器５６はフィードバックカウント信号によって与えられたカウント値が２８、２９または３０のいずれかに等しいことを判定するために使用される。フィードバックカウント信号により与えられるカウント値が上にあげた値の１つに等しい場合は、比較器５６はＣＮＴ２９Ｘ信号を肯定する。肯定されたＣＮＴ２９Ｘ信号はＡＮＤゲート６４に提供される。さらに、ＣＭＰ２９信号が肯定されかつＡＮＤゲート６４に提供されて基準カウンタ３２が２５ではなく、２９までカウントしていることを表示する。ＡＮＤゲート６４への第３の入力、すなわちロック状態信号、もまた肯定される。該ロック状態信号は位相同期ループ回路１０がロック状態にあるため肯定される。その入力の各々が肯定されているから、ＡＮＤゲート６４は肯定された出力をＯＲゲート６６に提供する。ＯＲゲート６６は引き続き整合信号を肯定状態に留めさせる（ステップ１７９）。
【００６５】
再び図７を参照すると、ＣＮＴ２９Ｘ信号が肯定された時、カウンタ制御回路３４はトグル信号を肯定して基準カウンタ３２が２９のカウントに到達しかつフリーズ信号を肯定したことを表示する（ステップ１８０）。カウンタ３２および３６の各々が次に初期状態にリセットされ（ステップ１８１）、かつロック検出回路１０が位相同期ループ回路１０のロック状態を監視し続ける（ステップ１８２）。
【００６６】
前記カウント値が２８，２９または３０のいずれにも等しくない場合は、ＣＮＴ２９Ｘ信号が肯定されずかつ、したがって、整合信号が否定される（ステップ１８３）。整合信号が否定されている時、整合検出器４８はロック状態信号を否定して位相同期ループ回路１０がもはやロック状態にないことを表示する。続いて、ロック状態信号がステータスレジスタ２２に与えられてそこに記憶されたロック状態フラグを否定する（ステップ１８４）。
【００６７】
基準カウンタ３２およびフィードバックカウンタ３６の双方が次に初期状態にリセットされる（ステップ１８６）。カウンタ３２および３６の各々が初期化された後、ロック検出回路１８は再び初期ロック条件が満足されたことを判定するよう試み始める（ステップ１６２）。ロック検出回路１８はロックが達成されかつロック状態信号が肯定されるまで図５および図６に示されたステップを行なう。
【００６８】
図８は、動作のフローチャートの次の部分を示し、そこでは位相同期ループ回路１０のロックがロック状態信号が始めに肯定された後に監視され続ける（ステップ１８３）。ロック状態信号が肯定された時、カウンタ制御回路３４は基準カウントイネーブル信号を基準ラッチ２６のイネーブル入力に提供する（ステップ１８７）。基準ラッチ２６は次に基準周波数信号を受信しかつラッチするためにイネーブルされる。引き続き、ゲーテッド基準周波数信号が基準カウンタ３２に提供される（ステップ１８８）。
【００６９】
前記ゲーテッド基準周波数信号は基準カウンタ３２に提供される。基準カウンタ３２はゲーテッド基準周波数信号の２５のタイミングサイクルの間カウントを行なう。ゲーテッド基準周波数信号の２５のタイミングサイクルがカウントされた時、基準カウンタ３２はフリーズ信号を肯定する（ステップ１９２）。該フリーズ信号は次にカウンタ制御回路３４に提供される。
【００７０】
基準カウンタ３２がカウントしている間、同期装置２８もまたイネーブルされてフィードバック周波数信号に同期する（ステップ１９４）。同期装置２８はフィードバックカウントイネーブル信号をフィードバックラッチ３０に提供してフィードバックラッチ３０を基準ラッチ２６に同期させ、それによってゲーテッドフィードバック周波数信号がゲーテッド基準周波数信号と同期して提供されるようにする（ステップ１９６）。フィードバックカウントイネーブル信号はフィードバックラッチ３０をイネーブルしてゲーテッドフィードバック周波数信号をフィードバックカウンタ３６に提供させる。ゲーテッドフィードバック周波数信号を受信すると、フィードバックカウンタ３６はカウントを開始する（ステップ１９７）。
【００７１】
基準カウンタ３２がフリーズ信号をカウンタ制御回路３４に供給した後、同期装置２８がイネーブルされて基準周波数信号をフィードバック周波数信号に同期させる（ステップ１９８）。カウンタ制御回路３４は基準カウントイネーブル信号を否定し、それによってフィードバックラッチがゲーテッドフィードバック周波数信号を提供するためにイネーブルされないようにする（ステップ２００）。その後、フィードバックカウンタ３６はもはやゲーテッドフィードバック周波数信号のタイミングサイクルをカウントしない。したがって、フィードバックカウンタ３６は基準カウンタ３２が２５までカウントしかつフリーズ信号を肯定するのに必要とされるものと同じ期間の間カウントを行なう。
【００７２】
この時点で、フィードバックカウント信号はカウント値をフィードバックカウント検出器４０に提供する。フィードバックカウント検出器４０はそのカウント値が２４，２５または２６のいずれかに等しいか否かを判定する。これらの数は２５±１に等しくなるよう選択され、それによって周波数ヒステリシスにより位相同期ループ回路１０がロック状態にないことを誤って表示することのないようにする（ステップ２０２）。２５はロック条件が満足されかつロック状態信号がロック検出回路１８によって肯定されるべきであることを部分的に判定するために使用される第２の数であることに注目すべきである。もしフィードバックカウント信号によって与えられたカウント値が２４、２５または２６のいずれかに等しければ、ＣＮＴ２５Ｘ信号が発生される。
【００７３】
ＣＮＴ２５Ｘ信号の発生は図３により詳細に示されている。ここに述べられた本発明の実施例においては、比較器５２がフィードバックカウント信号によって与えられたカウント値が２４、２５または２６のいずれかに等しいことを判定するために使用される。フィードバックカウント信号によって与えられるカウント値が上にあげた値の１つに等しい場合は、比較器５２はＣＮＴ２５Ｘ信号を肯定する。肯定されたＣＮＴ２５Ｘ信号はＡＮＤゲート６０に提供される。さらに、ＣＭＰ２５信号が肯定されかつＡＮＤゲート６０に提供されて基準カウンタ３２が２９ではなく、２５までカウントしていることを表示する。ＡＮＤゲート６４への第３の入力、すなわちロック状態信号、もまた肯定される。該ロック状態信号は位相同期ループ回路１０がロック状態にあるため肯定される。その入力の各々が肯定されているから、ＡＮＤゲート６０は肯定された出力をＯＲゲート６６に提供する。ＯＲゲート６６は引き続き整合信号が肯定された状態に留まるようにする（ステップ２０１）。
【００７４】
再び図８を参照すると、ＣＮＴ２５Ｘ信号が肯定された時、カウンタ制御回路３４はトグル信号を肯定して基準カウンタ３２が２５のカウントに到達しかつフリーズ信号を肯定したことを表示する（ステップ２０３）。カウンタ３２および３６の各々が次に初期状態にリセットされ（ステップ２０４）、かつロック検出回路１０が位相同期ループ回路１０のロック状態を監視し続ける（ステップ１５８）。
【００７５】
前記カウント値が２４、２５または２６のいずれとも等しくない場合は、ＣＮＴ２５Ｘ信号が肯定されずかつ、したがって、整合信号が否定される（ステップ２０５）。したがって、カウンタ制御回路３４はトグル信号を発生して（ｐｕｌｓｅｓ）基準カウンタ３２が２５のカウントに到達しかつフリーズ信号を肯定したことを表示する（ステップ２０７）。整合信号が否定された時、整合検出器４８はロック状態信号を否定して位相同期ループ回路がもはやロック状態にないことを表示する。引き続き、ロック状態信号がステータスレジスタ２２に提供されてそこに記憶されたロック状態フラグを否定させる（ステップ２０６）。
【００７６】
基準カウンタ３２およびフィードバックカウンタ３６の双方は次に初期状態にリセットされる（ステップ２０８）。カウンタ３２および３６の各々が初期化された後、ロック検出回路１８は再び初期ロック条件が満足されたことを判定するよう試み始める（ステップ１６２）。ロック検出回路１８はロックが達成されかつロック状態信号が肯定されるまで前記図５および図６に示された各ステップを行なう。
【００７７】
位相同期ループ回路１０がロック状態にあることを検出することに加えて、ロック検出回路１８はまた位相同期ループ回路１０の動作パラメータを制御するために基準周波数信号とフィードバック周波数信号との間の関係を使用する。例えば、フィードバックカウント検出器４０が使用されてチャージポンプ１４が前記電圧信号の電圧を迅速に増大するために急速に立上がるべきことを判定しかつチャージポンプ１４が前記電圧信号の電圧をより低速のペースで修正するためにより穏やかに使用されるべきことを判定する。そのような動作は位相同期ループ回路が最初にパワーアップされた時にロック条件をより迅速に満足するよう位相同期ループ回路１０をイネーブルするために使用される。
【００７８】
位相同期ループ回路１０が始めにパワーアップされた時、フィードバックカウント検出器４０はキックオフ制御信号を否定する。前記キックオフ制御信号はフィードバックカウント信号によて与えられるカウント値が位相同期ループ回路１０のユーザによって決定されるキックオフカウント値に等しくなるまで否定された状態に留まる。ここに述べられた本発明の実施例では、前記キックオフカウント値は１６に等しく、それよってチャージポンプ１４が得られたフィードバック周波数がほぼ基準周波数信号の周波数の５０パーセント内になるまで前記電圧信号を迅速に増大できるようにする。
【００７９】
フィードバックカウント信号によって与えられたカウント値が前記キックオフカウント値に等しい場合、比較器７０はキックオフ制御信号を肯定する。該キックオフ制御信号は補助制御発生器４６に供給されてキックオフ信号を生成する。該キックオフ信号はチャージポンプ１４に与えられてチャージポンプ１４が前記電圧信号の電圧を増大するレートを低減する。その後、フィードバック周波数信号の周波数が変化するレートも低減される。
【００８０】
キックオフ制御信号を発生しかつ補助制御発生器５６に与えることにより、ロック検出回路１８は位相同期ループ１０がロック条件をより効率的に達成するようにチャージポンプ１４の動作を制御することが可能になる。フィードバック周波数信号の周波数はそれが基準周波数信号の周波数を「オーバシュート」しないように制御される。したがって、位相同期ループ回路１０がロック状態を達成するのに必要なフィードバック周波数信号の周波数の上昇および下降の反復がより少なくなる。
【００８１】
ロック検出回路１８は位相同期ループシステムにおけるロック検出のための独自の回路および方法を提供する。位相同期ループシステムがロック状態にあるか否かを判定するために２つの期間にわたり基準周波数およびフィードバック周波数のタイミングサイクルをカウントするために２つのカウンタが使用される。これら２つのカウンタはロック検出回路１８が位相同期ループ回路１９がロック条件を満足していることを表示する前に両方の期間の間等しくなければならない。これらの測定の間に使用される２つの期間は調波的に関係していないから、フィードバック周波数と基準周波数との間のエイリアシングが検出されかつロック検出回路１８は位相同期ループシステムがロック状態にあることを表示しない。いくつかの場合、フィードバック周波数のエイリアシングは１つの期間のみが使用されれば誤まったロック検出を生じさせることがある。しかしながら、調波的に関係していない２つの期間を使用することにより、ロック条件はフィードバック周波数が実際に基準周波数にロックしている場合にのみ検出されることになる。
【００８２】
さらに、いったんロックが検出されると、ロック検出回路１８はロックを検出するために使用されるロック範囲を広げ、それによって周波数ヒステリシスがアンロック状態の検出を生じないようにする。位相同期ループシステムがアンロックとなるためにはフィードバック周波数がこの場合完全にロック範囲の外側になければならない。
【００８３】
ロック検出回路１８はこれらの機能の各々をデジタル論理のみを使用して達成する。アナログ装置は使用されていない。従来技術の装置においては、ロック状態を検出するためにアナログ積分器が必要であった。該積分器は典型的にはロック状態を検出するためにそのものに近い（ｎｅａｒ−ｅｘａｃｔ）位相整合ならびに精密な値のアナログ部品を必要とした。そのような精密な値は一般には集積回路上に実現するのは困難である。しかしながら、ロック検出回路１８を実施するのに使用されるデジタル論理は容易に再現できかつ集積回路を形成するのに使用されるプロセスパラメータの小さな変動には敏感ではない。したがって、ロック検出回路１８の精度はより精密に制御できかつより信頼性ある結果が発生される。さらに、アナログ回路は一般にはデジタルシステムのノイズの影響を受けやすく、これは位相同期ループシステムの信頼性を低下させる。ロック検出回路１８はアナログ回路を有していないから、ロック検出回路１８は位相同期ループシステムがロック状態であるかあるいはアンロック状態であるかを誤って表示する可能性が伝統的なアナログ回路よりも少なくなる。
【００８４】
上に述べたように、ロック検出回路１８は位相同期ループシステムにおけるロックを検出するために周波数をベースとした整合検出を使用する。従来技術のシステムは一般にロックを検出するために位相整合を使用している。位相整合は大部分の電圧制御発振器に固有のものである位相ジッタに非常に敏感である。ロック検出回路１８は周波数整合を使用するから、電圧制御発振器に固有の位相ジッタは大きな影響を与えない。
【００８５】
上に述べた各々の利点は少しの量の付加的なデジタル論理を使用して実現される。したがって、ロック検出回路１８は位相同期ループシステムにおけるロックを判定するためのより効率的な回路を提供する。
【００８６】
ここに説明した本発明の構成は実例によってのみ与えられている。しかしながら、ここに説明した機能を実行するために数多くの他の構成も存在しうる。例えば、カウンタ３２および３６の各々は５より大きなあるいは小さなビット幅を持ち得る。５のビット幅は本発明のこの実施例において選択されたが、これはそれによってロック検出の精度および速度の間の適切なバランスが得られるからである。より大きなビット幅はロック検出動作の間により大きな精度を提供し、かつより小さなビット幅はより高速のロック検出を可能にする。さらに、カウント値が達成される順序は変えることができることを理解すべきである。ここで示されたカウント値の順序は例示のためのみに示されている。例えば、ここに開示されたロック検出回路は２９のカウントを検出する前に２５のカウントを検出することができる。さらに、前記カウント値は調波的に関係していない任意の２つの数とすることができる。前記カウント値はここに開示された値に限定されるべきものではない。
【００８７】
本明細書において本発明の原理が開示されたが、当業者には本明細書の記載は例示によるものでありかつ本発明の範囲を限定するものでないことが明らかに理解されるべきである。したがって、添付の特許請求の範囲により、本発明の真の精神および範囲内にある本発明の全ての修正をカバーするものと考えている。
【００８８】
【発明の効果】
以上のように、本発明によれば、ノイズの影響を受けることなく的確に位相同期ループ回路のロック検出を的確に行なうことが可能になる。また、位相同期回路の製造におけるプロセスパラメータの変動の影響を受けることもなく、ばらつきのないかつ信頼性のあるロック検出回路、したがって位相同期ループ回路を実現できる。また、ロック検出に周波数整合を使用したから、電圧制御発振器に固有の位相ジッタの影響などを受けることなく極めて安定にロック状態の検出を行なうことが可能になる。また、本発明によれば、デジタル回路を使用して位相ロック検出回路を実現することができるから、アナログ回路の使用に伴う不都合を完全に除去できる。
【図面の簡単な説明】
【図１】本発明に係わる位相同期ループ回路の構成を示す部分的ブロック図である。
【図２】図１の回路に含まれるロック検出回路を示すブロック図である。
【図３】図２の回路に含まれるフィードバックカウント検出器を示すブロック図である。
【図４】図２の回路に含まれるアンチエイリアシング回路を示すブロック図である。
【図５】本発明に係わるロック検出機能の実行の第１の部分を示すフローチャートである。
【図６】本発明に係わるロック検出機能の実行の第２の部分を示すフローチャートである。
【図７】本発明に係わるロック検出機能の実行の第３の部分を示すフローチャートである。
【図８】本発明に係わるロック検出機能の実行の第４の部分を示すフローチャートである。
【符号の説明】
１０位相同期ループ回路
１２位相比較器
１４チャージポンプ
１６電圧制御発振器
１８ロック検出回路
２０分周器
２２ステータスレジスタ
２４容量
２６基準ラッチ
２８同期装置
３０フィードバックラッチ
３２基準カウンタ
３４カウンタ制御回路
３６フィードバックカウンタ
３８アンチエイリアシング回路
４０フィードバックカウント検出器
４２，４４インバータ
４６補助制御発生器
４８整合検出器
５０，５２，５４，５６，７０比較器
５８，６０，６２，６４ＡＮＤゲート
６６ＯＲゲート
６８フリップフロップ

Claims

ロック検出回路（１８）であって、
基準周波数を受信するための第１の入力手段（２６）、
フィードバック周波数を受信するための第２の入力手段（３０）、
前記基準周波数を受信するための前記第１の入力手段に結合された基準カウンタ（３２）であって、該基準カウンタは第１の期間の間第１の基準カウント値までカウントを行いかつ第２の期間の間第２の基準カウント値までカウントを行い、前記基準カウンタは前記基準カウンタが前記第１および第２の基準カウント値に到達したことを示すためにフリーズ信号を提供するもの、
前記基準カウンタに結合され前記フリーズ信号を受信するカウンタ制御回路であって、該カウンタ制御回路はトグル信号を提供して前記基準カウント値が第１の基準カウント値および第２の基準カウント値の内の１つであることを表示するもの、
前記フィードバック周波数を受信するための前記第２の入力手段に結合されたフィードバックカウンタ（３６）であって、該フィードバックカウンタは前記第１および第２の期間の間カウントして第１および第２のフィードバックカウント値を発生するもの、
前記第１および第２のフィードバックカウント値をそれぞれ前記第１および第２の基準カウント値と比較するための比較手段（４０）であって、該比較手段は前記第１のフィードバックカウント値が前記第１の基準カウント値に等しくロック状態信号が肯定されていない場合に第１の整合信号を肯定し、前記比較手段はまた前記第１のフィードバックカウント値が前記第１の基準カウント値によって決定されるある範囲のロック値の１つでありかつロック状態信号が肯定されている場合に前記第１の整合信号を肯定し、前記比較手段は前記第２のフィードバックカウント値が前記第２の基準カウント値に等しくロック状態信号が肯定されていない場合に第２の整合信号を肯定し、前記比較手段はまた前記第２のフィードバックカウント値が前記第２の基準カウント値によって決定されるある範囲のロック値の１つでありかつロック状態信号が肯定されている場合に前記第２の整合信号を肯定するもの、そして
前記比較手段に結合されて前記ロック状態信号を提供するための整合検出器（４８）であって、該整合検出器は前記比較手段が第１の整合信号および第２の整合信号の双方を肯定した場合に前記ロック状態信号を肯定するもの、
を具備することを特徴とするロック検出回路（１８）。
位相同期ループ回路（１０）におけるロック検出方法であって、
ｉ）基準周波数信号を受信する段階、
ｉｉ）フィードバック周波数信号を受信する段階、
ｉｉｉ）前記基準周波数信号を使用して第１の期間の間カウントするために基準カウンタ（３２）をイネーブルして第１の基準カウント値を提供する段階、
ｉｖ）前記基準周波数信号を使用して第２の期間の間カウントするために前記基準カウンタをイネーブルして第２の基準カウント値を提供する段階、
ｖ）前記基準カウンタに結合されたカウンタ制御回路においてフリーズ信号を受信する段階であって、前記カウンタ制御回路はトグル信号を提供して前記基準カウント値が第１の基準カウント値および第２の基準カウント値の内の１つであることを表示し、前記第１の基準カウント値は前記第２の基準カウント値と調波的に関連しない、段階、
ｖｉ）前記フィードバック周波数信号を使用して前記第１の期間の間カウントするためにフィードバックカウンタ（３６）をイネーブルする段階であって、前記フィードバックカウンタは第１のフィードバックカウント値を提供する、段階、
ｖｉｉ）前記第１の基準カウント値と前記第１のフィードバックカウント値とを比較して第１の整合信号を提供する段階（４０）であって、前記第１の整合信号は前記第１のフィードバックカウント値が前記第１の基準カウント値と等しくかつロック状態信号が肯定されていない場合に肯定される、段階、
ｖｉｉｉ）前記第１の整合信号を整合検出回路（４８）に提供する段階であって、前記整合検出回路は前記第１の整合信号をその中に記憶する、段階、
ｉｘ）前記フィードバック周波数信号を使用して前記第２の期間の間カウントするために前記フィードバックカウンタをイネーブルする段階であって、前記フィードバックカウンタは第２のフィードバックカウント値を提供する、段階、
ｘ）前記第２の基準カウント値と前記第２のフィードバックカウント値とを比較して第２の整合信号を提供する段階であって、前記第２の整合信号は前記第２のフィードバックカウント値が前記第２の基準カウント値と等しくかつ前記ロック状態信号が肯定されていない場合に肯定される、段階、そして
ｘｉ）前記第２の整合信号を前記整合検出回路に提供する段階であって、前記整合検出回路は前記第１の整合信号および前記第２の整合信号の双方が肯定されている場合に前記ロック状態信号を肯定する、段階、
を具備することを特徴とする位相同期ループ回路（１０）におけるロック検出方法。
位相同期ループシステム（１０）であって、
基準周波数信号を受信するための第１のインタフェース手段（２６）、
フィードバック周波数信号を受信するための第２のインタフェース手段（３０）、
前記基準周波数信号の位相を前記フィードバック周波数信号の位相と比較するための位相比較器（１２）であって、該位相比較器は前記基準周波数信号の位相と前記フィードバック周波数信号の位相との間の差に応じて周波数制御信号を提供し、前記位相比較器は前記第１のインタフェース手段に結合されて前記基準周波数信号を受信するための第１の入力を有し、前記位相比較器は前記第２のインタフェース手段に結合されて前記フィードバック周波数信号を受信するための第２の入力を有するもの、
前記位相比較器に結合されて前記周波数制御信号を受信するためのチャージポンプ（１４）であって、該チャージポンプは前記周波数制御信号に応答して電圧値を提供するもの、
前記チャージポンプに結合されて前記電圧値を受信するための電圧制御発振器（１６）であって、該電圧制御発振器は前記フィードバック周波数信号を提供し、該フィードバック周波数信号は前記電圧値に応じて決定されるもの、そして
前記フィードバック周波数信号が前記基準周波数信号にロックしていることを検出するためのロック検出回路（１８）であって、該ロック検出回路は前記フィードバック周波数信号が前記基準周波数信号にロックしていることを表示するためにロック状態信号を肯定し、前記ロック検出回路は、
前記基準周波数信号を受信するための前記第１のインタフェース手段に結合された基準カウンタ（３２）であって、該基準カウンタは第１の期間の間第１の基準カウント値までカウントを行いかつ第２の期間の間第２の基準カウント値までカウントを行い、前記基準カウンタは前記基準カウンタが前記第１および第２の基準カウント値に到達したことを示すためにフリーズ信号を提供するもの、
前記基準カウンタに結合され前記フリーズ信号を受信するカウンタ制御回路であって、該カウンタ制御回路はトグル信号を提供して前記基準カウント値が第１の基準カウント値および第２の基準カウント値の内の１つであることを表示するもの、
前記フィードバック周波数信号を受信するための前記第２のインタフェース手段に結合されたフィードバックカウンタ（３６）であって、該フィードバックカウンタは前記第１および第２の期間の間カウントして第１および第２のフィードバックカウント値を発生するもの、
前記第１および第２のフィードバックカウント値をそれぞれ前記第１および第２の基準カウント値と比較するための比較手段（４０）であって、該比較手段は前記第１のフィードバックカウント値が前記第１の基準カウント値に等しくロック状態信号が肯定されていない場合に第１の整合信号を肯定し、前記比較手段はまた前記第１のフィードバックカウント値が前記第１の基準カウント値によって決定されるある範囲のロック値の１つでありかつロック状態信号が肯定されている場合に前記第１の整合信号を肯定し、該比較手段は前記第２のフィードバックカウント値が前記第２の基準カウント値に等しくロック状態信号が肯定されていない場合に第２の整合信号を肯定し、前記比較手段はまた前記第２のフィードバックカウント値が前記第２の基準カウント値によって決定されるある範囲のロック値の１つでありかつロック状態信号が肯定されている場合に前記第２の整合信号を肯定するもの、そして
前記比較手段に結合されて前記ロック状態信号を提供するための整合検出器（４８）であって、該整合検出器は前記比較手段が第１の整合信号および第２の整合信号の双方を肯定した場合に前記ロック状態信号を肯定するもの、そして
前記チャージポンプの動作を増強するために補助的制御信号を発生するための補助的制御発生器（４６）であって、前記補助的制御信号は前記フィードバックカウンタによって生成されるフィードバックカウント値が補助的カウント値に等しい場合に肯定されるもの、
を具備する前記ロック検出回路、
を具備することを特徴とする位相同期ループシステム（１０）。