JP3877763B2 - プログラミングされた制御装置に対するデータおよび／またはプログラム部分の最適化方法および制御装置 - Google Patents

Description

従来技術
本発明は、請求項１の上位概念に記載の、例えば車両における点火、燃焼噴射または変速機切換過程の制御のための、プログラミングされた制御装置に対するデータおよび／またはプログラム部分の最適化方法から出発している。プログラミングされた制御装置に対するデータおよび／またはプログラム部分の最適化方法は既に、ドイツ連邦共和国特許出願公開第３０１８２７５号公報から既に公知である。そこに記載の方法では、制御装置の制御プログラムは最初に、制御装置に対して外部に設けられているデータ／プログラムメモリユニットにコピーされる。メモリユニットは直列データ伝送線路を介して監視ユニットに接続されている。監視ユニットは同様に、制御装置に対して外部に設けられている。メモリユニットには、書き込み／読み出しメモリが存在しており、それに対して監視ユニットも制御装置もアクセスすることができる。監視ユニットを介して予めプログラミングされた変更がメモリユニットにエントリされる。制御ユニットは、メモリユニットにおけるプログラムを処理する。メモリユニットにおけるプログラム／データの変更は、制御装置が行う制御過程に直接作用する。この作用は直接観察することができる。この形式および手法において、制御装置のデータ／プログラムの最適化が実現される。
ドイツ連邦共和国特許出願公開第３９１７９７９号公報から、プログラミングされた制御装置に対するデータおよび／またはプログラム部分の最適化のための別の方法が公知である。その際制御装置のプログラミングされた固定値メモリは制御装置から切り離されかつそれに代わって、データ操作装置が制御装置に挿入される。制御装置から切り離された固定値メモリは同様に、データ操作装置に挿入される。データ操作装置には付加的に更に、書き込み／読み出しメモリが含まれている。固定値メモリの内容は最適化の開始時に、書き込み／読み出しメモリに転送される。制御装置は更に、外部の入力装置に接続されている。接続は直列インタフェースを介して行われる。入力装置を介して、データ操作装置の書き込み／読み出しメモリにおけるデータ／プログラム変更を行うことができる。データ操作装置は更に切換装置を含んでおり、それを用いて、書き込み／読み出しメモリと固定値メモリとの間を切り換えることができる。制御装置のマイクロ計算機は必要に応じて、書き込み／読み出しメモリかまたは固定値メモリと協働する。
発明の利点
これに対して請求項１の特徴部分に記載の構成を有する本発明の方法は、制御装置のデータおよび／またはプログラム部分の最適化のために、開発された直列制御装置を使用することができるという利点を有している。直列制御装置における回路的な変更は、データおよび／またはプログラム部分の最適化のために行う必要がない。制御装置を開く必要は全くない。これにより提案された方法は非常にコストの面で有利な解決法である。その理由は、データおよび／またはプログラム部分の最適化のために直列制御装置における回路的な変更は省略されるのみならず、データおよび／またはプログラム部分の最適化を比較的迅速に行うことができる。というのは、煩雑な接続作業（部品の差し替え、絶縁およびシールド作業）は省略されるからである。更に、この方法に対する故障率は低減される。誤接続はもはや度々発生する可能性がない。付加的な接続線路に基づいた障害ビームの混入のおそれも同様に低減されている。
更に、データおよび／またはプログラム部分の最適化は、ワンチップマイクロ計算機（プログラム／データメモリがマイクロ計算機に集積されている）を有する制御装置に対しても容易に可能であることが有利である。データおよび／またはプログラム部分の最適化のために、外部のアプリケーション装置（例えば相応にプログラミングされたパーソナルコンピュータ）を直列データ伝送チャネルを介して制御装置の直列インタフェースに接続する必要があるだけである。
その他の請求項に記載の構成によって、請求項１に記載の有利な構成および改良例が可能である。制御プログラムに所定の分岐を設け、かつこれを条件付きの分岐として実現しかつアプリケーション装置を介してその前に所定のコード語が入力されたときにだけこの分岐に到達し得るようにすれば特別有利である。これにより、コード語の簡単なプログラミング技術的な質問によって、データ／プログラムの書き込み／読み出しメモリにおける変更されたデータと、データ／プログラムの固定値メモリにおける本来のデータとの間の切換を行うことができる。
この方法に対して、データ／プログラムの固定値メモリとして、フラッシュＥＰＲＯＭが使用されると、非常に有利である。これにより即ち、フラッシュＥＰＲＯＭにおけるプログラムは非常に短い時間内で、例えばプログラムに分岐を設けるために、アプリケーション固有に変更することができるかまたはこれにより簡単に、所定のアドレス変更のみを行うことができる。
この場合、更に、分岐を条件なしの分岐として実現しても有利である。これにより、マイクロ計算機の計算負荷は、付加的な条件質問から結果的に、低減することができる。
別の有利な構成は、請求項５から１２までに記載されている。
本発明の方法は、請求項１３に記載の制御装置においても非常に有利に使用することができる。この制御装置は、それがデコーディング回路を含んでおり、該デコーディング回路は、それが、マイクロ計算機の、所定のアドレスまたは所定のアドレス領域へのアクセスの際に、マイクロ計算機がデータ／プログラムの固定値メモリにおけるデータおよび／またはプログラム部分へではなくて、データ／プログラムの書き込み／読み出しメモリにおける相応のデータおよび／またはプログラム部分へアクセスするように切換を行うように構成されているという特徴を有している。この形式の制御装置では、分岐または修正されるベクトル表のような特有の変更を制御プログラムのプログラムコードにおいて行う必要がない。
請求項１４に記載の制御装置の別の実施例は、固有のレジスタへの簡単な書き込み過程によって、切換を行うことができるという利点を有している。その際書き込み命令は直列バスを介して外部のアプリケーション装置から伝送することができる。
更に、制御装置のデコーディング回路をメモリバンク切換装置と一緒にチップ上に集積するようにすれば有利である。即ちこの場合、提案される解決法は、僅かな付加コストにしか結びついていない。というのは、付加的なメモリバンク切換装置は言わば複数の制御装置に設けられておりかつ別個のモジュールとして実現されるからである。
図面
本発明の実施例は図面に図示されておりかつ以下の説明において詳細に説明される。その際第１図は、外部のアプリケーション装置の、制御装置に対する接続が示されており、ここで制御装置の構成はブロック回路図において図示されており、第２図は、第１図と同じ構成であるが、ここでは制御装置にワンチップマイクロ計算機が挿入されており、第３図は、本発明の方法に対する大まかなフローチャートであり、第４図は、制御装置のメモリ分配を説明する概略図であり、第５ａ図は、機関制御部のλ特性マップへの特性マップアクセスに対するフローチャートでありおよび第５ｂ図は、機関制御部の点火角度特性マップへの特性マップアクセスに対するフローチャートであり、第６図は、本発明の方法に使用されるための制御装置に対する第３の実施例に対する大まかなブロック線図であり、第７図は、第６図の制御装置の切換装置の大まかなブロック線図であり、第８図は、第６図の制御装置に対する大まかなメモリ区分を示す略図である。
実施例の説明
第１図において、参照番号１０は、車両における内燃機関の点火および噴射の制御のための機関制御装置である。この種の機関制御装置の構成は公知技術から長年来公知であるので、ここでは以下、ここに説明する、データおよび／またはプログラム部分の最適化のために方法を理解するために必要である範囲に限って説明する。制御装置１０はマイクロプロセッサμｐを含んでいる。マイクロプロセッサμｐは、相応のバス接続部１４を介してデータ／プログラムの書き込み／読み出しメモリＲＡＭおよびデータ／プログラムの固定値メモリ、即ちフラッシュＥＰＲＯＭに接続されている。マイクロプロセッサμｐには更に、アドレスレジスタ１５が図示されており、その機能については後述する。データ／プログラムの固定値メモリには、制御装置１０の本来の制御プログラムが記憶されている。データ／プログラムの書き込み／読み出しメモリは、主として、制御プログラムの実行中に計算される可変の量を記憶するために用いられる。制御装置１０に、外部のアプリケーション装置１１が接続されている。その際接続は、直列データ伝送チャネル１３を介して行われるようになっている。直列データ伝送チャネル１３は制御装置１０の内部で、マイクロプロセッサμｐの直列インタフェースＳＳＯに案内されている。外部のアプリケーション装置１１として、キーボード装置および画像スクリーンを備えたそれぞれ任意の相応にプログラミングされたパーソナルコンピュータが取り上げられる。機関制御装置の適用の際に、外部のアプリケーション装置１１は可搬の装置として実現されていると効果的である。その理由は、即ちその場合、車両の作動期間中に車両内に容易に収容することができるからである。即ちこのために殊に、ラップトップ型パーソナルコンピュータの使用が取り上げられる。
制御装置１０の外部において、機関制御部に対して更に、回転数、吸入空気量、温度等のような機関状態量を検出するためのセンサ、点火および噴射パルスの発生のための調整部材および高圧分配手段および燃料循環が必要である。制御装置において、調製されたセンサ信号からマイクロプロセッサを用いて点火出力段および噴射出力段を制御するための出力信号が計算される。この計算は、例えば噴射量および点火角度に対する特性マップのような、機関固有のデータを考慮して、制御プログラムによって決められている規定に従って行われる。この形式の機関制御装置は、それによって、制御装置の回路を変更することなく機関固有の整合が実現可能であるという利点を提供する。それぞれの機関に整合するために、プログラム／データの固定値メモリ、即ちフラッシュＥＰＲＯＭに格納されているソフトウェアを修正しさえすればよい。その際、同じプログラム、即ち変更されない計算規定では、データを新しい要求に相応して変更することで十分であることが非常にしばしばあり得る。その際要求とは例えば、排気ガスの値の最適化、燃料消費量の最小化、快適特性（走行安定性）の考慮等である。
点火特性マップに、内燃機関の生じ得るすべての作動状態に対して、内燃機関のシリンダに対する点火角度α_ｚがエントリされている。その際内燃機関の作動状態は、検出されたパラメータ機関回転数および機関負荷によって特徴付けられている。λ特性マップには、内燃機関の生じ得るすべての作動状態に対して、空気過剰率λがエントリされている。λ特性マップに対しても、内燃機関の作動状態が、機関パラメータ、即ち機関回転数および機関負荷によって特徴付けられている。
第２図には、第１図と同じ構成が図示されている。同じ参照番号は第１図と同じものを表している。第１図と異なっているのは、この場合制御装置１０にワンチップマイクロ計算機１２が使用されているという点にある。ＣＰＵ，データ／プログラムの書き込み／読み出しメモリＲＡＭおよびデータ／プログラムの固定値メモリ、即ちフラッシュＥＰＲＯＭも、直流インタフェースＳＳＯも１つのチップ上に集積されている。
フラッシュＥＰＲＯＭを制御装置１０に使用することにより、ＥＰＲＯＭを回路内で消去しかつプログラミングすることができるという利点が生じる。このために、ＥＰＲＯＭにおいて大抵はそうであるような別個のプログラミング装置は必要ない。
次に、第３図に基づいて、特性マップデータを最適化するための本発明の方法のシーケンスを詳細に説明する。プログラムステップ２０において給電電圧を投入すると、制御装置１０の初期化が行われる。初期化は、マイクロプロセッサμｐの所定のレジスタの予備設定並びに制御装置の種々の構成要素、とりわけデータ／プログラムの固定値メモリのメモリ内容のテストに関する。それから、プログラムステップ２１における初期化後、アプリケーション装置１１との交信が行われる。しかしこのために、このプログラム部分は厳密な実時間条件下で循環的に実行されるものではないと言える。むしろこのプログラム部分は割り込みプログラム部分と見なすことができる。即ちプログラム部分は、アプリケーション装置１１から相応の要求が制御装置１０に送出されたときにのみ処理される。その際最初にアプリケータからキーボード装置を介して命令が制御装置１０に入力され、この命令によって点火角度特性マップおよびλ特性マップに対する特性マップデータがデータ／プログラムの固定値メモリから制御装置のデータ／プログラムの書き込み／読み出しメモリへコピーされる。このことはプログラムステップ２２において行われる。引き続いて制御装置１０の本来の制御プログラムが引き続き処理される。制御プログラムは、データ／プログラムの固定値メモリに記憶されている。制御プログラムは、大まかに次のプログラム部分に区分することができる。まず、プログラム部分２３においてパラメータの検出が行われる。ここにおいてセンサ信号の評価によって、回転数、機関負荷、温度等のような機関パラメータが求められる。それからプログラムステップ２４において、調整量および調整値の計算が続く。調整値の計算の際、点火角度特性マップおよびλ特性マップの特性マップデータもアクセスされる。このことについて後で一層詳細に説明する。それからプログラムステップ２５において、制御装置の接続されているアクチュエータに対する制御信号の発生が行われる。
最後のプログラム部分としても、アプリケーション装置１１との交信がプログラムステップ２６において設定されている。このプログラム部分内で、制御過程を最適化するために、特性マップの変更が行われる。これらの変更は、マイクロ計算機によって、データ／プログラムの書き込み／読み出しメモリへエントリされる。
このプログラム部分２６の任意の処理後、プログラムは再びプログラムステップ２３に分岐し、これによって新たな制御サイクルが始まる。データ／プログラムの書き込み／読み出しメモリにエントリされた変更は、次のサイクルにおいて維持することができるが、変更が有意義であると見なされるか否かに応じて、そこで変更することもできる。特性データの最適化後に、制御プログラムは終了する。データ／プログラムの書き込み／読み出しメモリにエントリされた変更は、アプリケーション装置１１において読み出すことができる。その場合これらデータが最適と見なされたとき、次にデータ／プログラムの固定値メモリ、即ちフラッシュＥＰＲＯＭをこれら最適化されたデータによって新たにプログラミングすることができる。これらによりその後、これらの変更は制御装置１０に固定的に記憶されている。
続いて、プログラム部分２４における調整値計算の際の特性マップアクセスについて一層正確に説明する。このために第４図に、制御装置のアプリケーションの期間のメモリ区分が詳細に示されている。図示のアドレス空間の下側の部分は、データ／プログラムの書き込み／読み出しメモリへのアクセスに対して予約されている。通例、特性マップのデータへのアクセスはアドレスポインタを介して行われる。その際アドレスポインタは、ベクトルフィールド１にまとめられている。その際λ特性マップに対するアドレスポインタは、データ／プログラムの固定値メモリ内のλ特性マップの始めを指している。その際点火角度特性マップに対するアドレスポインタは、データ／プログラムの固定値メモリ内の点火角度特性マップの始めを指している。相応の特性マップデータへのアクセスの際に、マイクロ計算機はまず、相応の特性マップのアドレスポインタの内容を読み出しかつそれからこれに関して相応の特性マップデータをアクセスする。これら特性マップのアプリケーションのためにそこで付加的に、データ／プログラムの固定値メモリに第２のベクトルフィールドが設けられている。そこには同様に、λ特性マップおよび点火角度特性マップに対するアドレスポインタが設けられている。しかしこれらのアドレスポインタは、データ／プログラムの書き込み／読み出しメモリＲＡＭにエントリされているλ特性マップおよび点火角度特性マップを指している。第２のベクトルフィールドは、データ／プログラムの固定値メモリにおける特性マップのアプリケーションに対して固有にプログラム入力されている。このことは、データ／プログラムの固定値メモリがフラッシュＥＰＲＯＭとして構成されているとき殊に容易に可能である。
そこで第５ａ図には、機関制御部に対するλ特性マップのデータへのアクセスが詳細に図示されている。プログラムステップ３０において、制御装置１０のマイクロプロセッサは、機関回転数および機関負荷に対して求められたデータに属するλ係数をλ特性マップから読み出すことを要求される。それからプログラムステップ３１において、λ特性マップへのアクセスに対する固有のコード語がベクトルフィールド２上に存在するかどうかの質問が行われる。イエスであれば、λ特性マップへのアクセスがベクトルフィールド２内のλ特性マップのアドレスポインタを介して行われる。このことはプログラムステップ３３に図示されている。アクセスに対するコード語がベクトルフィールド２上に存在しなければ、ベクトルフィールド１上のアクセスが行われるべきでありかつ相応のアドレスポインタを介してデータ／プログムの書き込み／読み出しメモリにおけるλ特性マップへアクセスされることから出発する。このことはプログラム３２において示されている。引き続いて調整値計算が行われる。
第５図ｂには、点火角度特性マップへの相応のアクセスが図示されている。プログラムステップ３４において、マイクロ計算機は、点火角度を点火角度特性マップから読み出せという命令を受け取る。質問部３５において、アクセスに対するコード語がベクトルフィールド２上に存在するかどうかが検査される。イエスであれば、相応のアドレスポインタを介するアクセスがベクトルフィールド２において行われる（プログラムステップ３７参照）。ノーであれば、アクセスはアドレスポインタを介してベクトルフィールド１において行われる（プログラムステップ３６参照）。
特性マップ内のデータ変更の実施の際障害が発生するかまたは作動に対して許容されないデータ変更が行われたとき、正しいコード語を制御装置１０に相応に伝送することによって、即刻再び本来の特性マップデータに基づくようにすることができる。
データ／プログラムの書き込み／読み出しメモリにおけるデータ変更の実施は、マイクロプロセッサによってその本来の制御プログラムのバックグラウンドにおいて実施される。従って、内燃機関の連続作動時におけるデータ変更も可能である。
アプリケーション装置１１は、入力された値が物理値領域に直接指示され、誤操作または入力された値の領域超過の際にエラー表示が行われ、オーバライトから外された所定のメモリ領域がオーバライトされるべきであるとき、エラーメッセージが送出され、実施された変更の即時の判断のために種々のデータ変更の実時間比較が可能であるように、簡便にプログラミングすることができる。
上に説明した方法は、ここに説明した実施例に制限されていない。多岐にわたる変形例が可能である。例えば、データ／プログラムの書き込み／読み出しメモリにおける記憶場所が十分でなければ、このメモリにおいて個別の特性マップのみが最適化されかつそれからその最適化後、次のステップにおいて別の特性マップが最適化されるようにすることができる。また、特性マップデータの変更は必ずしも行う必要はない。むしろ、単に、制御プログラムに対する個々の特性値を最適化することもできる。例として、ＰＩＤ調整（例えば無負荷調整における）に対する調整パラメータが挙げられる。また、フィルタ定数または所定のしきい値を相応に適応化することができる。
特性マップへのアクセスに対するコード語の質問を省略しかつそれに代わって無条件の分岐ステップを制御プログラム内に組み入れることも考えられる。これにより計算時間負荷を低減することができる。個別パラメータないし定数のみを適応化すべきであれば、制御プログラムにおいて、パラメータないし定数にアクセスすることができる個所において単に、別のアドレスのみがエントリされるようにすることができ、その結果マイクロ計算機は、データ／プログラム固定値メモリではなくて、データ／プログラム書き込み／読み出しメモリにアクセスする。
今日の制御装置ではアドレスポインタを介してデータ（例えば特性曲線／特性マップ）にアクセスされることが多いので、アドレスポインタエントリの変更によって、非常に簡単に適応化すべきデータに切り換えることができる。即ち、アドレスの変更は、アドレスポインタのエントリの変更も関連してくる可能性がある。
同様に、所定のレジスタ値のセットによって、異なったメモリ領域への切り換え、この場合データ／プログラム固定値メモリからデータ／プログラム書き込み／読み出しメモリへの切換を行う数多くのマイクロ計算機の能力を適応化のために利用することが考えられる。例えば、Ｉｎｔｅｌ社のマイクロ計算機Ｋ３０がこのような能力を有している。この切換の原理は次の通りである：固有のアドレスレジスタ１５において、適応化の開始時に、ベースアドレスが書き込まれる。その都度のデータアクセスの際に、ベースアドレスが制御プログラムから読み出されたアドレスに付加加算される。これによりマイクロ計算機（μｐ，１２）は自動的にデータおよび／またはプログラム書き込み／読み出しメモリ（ＲＡＭ）にアクセスする。これにより、制御プログラムのアプリケーション固有の変更は不要になる。
マイクロ計算機がデータ／プログラム書き込み／読み出しメモリへの読み出しアクセスに比べてデータ／プログラム固定値メモリ内のデータに対する読み出し過程に対して異なった命令語を有しているようにしたければ、アプリケーションに対してこのプログラム命令を変更しなければならないことが必要になる可能性がある。制御プログラムの所定のプログラム部分の最適化も同じ形式および手法において可能である。この場合アプリケータは、変更すべきプログラム部分がデータ／プログラム書き込み／読み出しメモリにエントリされかつそこで正しい時点において処理されるように配慮しなければならない。
図６には、上述の方法において使用されるための制御装置の第３の実施例が図示されている。参照番号１０によって制御装置が示されている。ここにおいて、既に説明したような任意の制御装置が考慮される。制御装置１０は、マイクロ計算機４０と、データ／プログラム固定値メモリ４２（例えばＥＰＲＯＭ）と、データ／プログラム書き込み／読み出しメモリ４３（例えばＲＡＭ）と、デコーディング回路４１とを含んでいる。参照番号４４によって、制御装置１０のデータバスおよび制御バスが示されている。参照番号４５は、マイクロ計算機４０からデコーディング回路４１に通じているアドレスバスを表している。デコーディング回路４１からアドレスバス４５がデータ／プログラム固定値メモリ４２およびデータ／プログラム書き込み／読み出しメモリ４３に出ている。しかしこの構成は、アドレス線路Ａ０ないしＡ１１のみがデータ／プログラム書き込み／読み出しメモリに導かれているように、選択されている。これに対して、アドレス線路Ａ０ないしＡ１７すべてがデータ／プログラム固定値メモリ４２に導かれている。更にアドレス線路Ａ１２が別個にデータ／プログラム書き込み／読み出しメモリ４３に導き出されている点に特殊性がある。デコーディング回路４１から、チップ選択線路ＣＳＡＰＲが出ており、それはデータ／プログラム書き込み／読み出しメモリ４３に案内されている。この線路はアドレスバス４５のアドレス線路Ａ１２に結合されている。更に、デコーディング回路４１から、チップ選択回路ＣＳＲＯＭおよびＣＳＲＡＭが出ている。チップ選択回路ＣＳＲＯＭは、データおよび／またはプログラム固定値メモリ４２に案内されている。チップ選択回路ＣＳＲＡＭはデータ／プログラム書き込み／読み出しメモリ４３に案内されている。
マイクロ計算機４０において更に、外部の接続可能な装置との直列データ伝送のために用いられる直列インタフェースＳＳＯが図示されている。デコーディング回路４１に更に、アドレスレジスタ１５が示されており、それは別の実施例において既に説明されたものである。
次に、上述の装置の動作を図７との関連において詳細に説明する。図７には、デコーディング回路４１が詳細に示されている。デコーディング回路４１には、アドレスレジスタ１５が含まれている。アドレスレジスタ１５は、それがマイクロ計算機４０によって書き込まれかつ読み出すことができるように構成されている。このためにバス接続４６が略示されている。勿論バス４６は、アドレスバス４５およびデータおよび制御バス４４から構成することができる。その場合アドレスレジスタ１５は、相応のデコーディング回路を含んでおり、その結果それは所定のアドレスにのみ応答する。レジスタセルＲＡ１３ないしＲＡ１７はアドレス情報を含んでいる。これらは比較回路４７の相応の入力側Ａに案内されている。比較回路４７の入力側Ｂには、アドレスバス４５の相応のアドレス線路Ａ１７ないしＡ１３が案内されている。レジスタ場所ＥＮＡＲおよびＳＩＺＥは相応の接続線路を介して比較回路４７の制御入力側に案内されている。比較回路４７の出力側は、アドレスデコーディング回路４８の入力側に接続されている。アドレスデコーディング回路４８は、データ／プログラム固定値メモリ４２およびデータ／プログラム書き込み／読み出しメモリ４３に対するチップ選択信号を発生する。この目的のために、アドレス線路Ａ１７ないしＡ１３はアドレスデコーディング回路４８に接続されている。アプリケーションの目的のために、更に別のチップ選択線路ＣＳＡＰＲがアドレスデコーディング回路４８に設けられている。図６に図示されているように、チップ選択線路ＣＳＡＲＲはデータ／プログラム書き込み／読み出しメモリ４３に導かれている。
以下において、メモリモジュール４２および４３が８ビットの語に編成されておりかつデータバスが８ビットの幅を有していることから出発する。マイクロ計算機４０は、その１８のアドレス線路Ａ０ないしＡ１７によって２５６キロバイトのアドレス空間に応答することができる。データ／プログラム固定値メモリ４２の大きさは同様に２５６キロバイトである。データ／プログラム書き込み／読み出しメモリ４３の大きさは８キロバイトである。即ち、アドレス線路Ａ０ないしＡ１２のみがデータ／プログラム書き込み／読み出しメモリに接続されている。従って、上述の制御装置におけるデータ／プログラム固定値メモリ４２の全部の記憶場所は利用されない。アドレスデコーディング回路４８は、それが、マイクロ計算機４０の、０００００Ｈないし３ＤＦＦＦＨの範囲におけるアドレスへのアクセスの際にチップ選択線路ＣＳＲＯＭをハイにセットしかつ別のチップ選択線路ＣＳＡＲＲおよびＣＳＲＡＭを阻止する（即ちローにセットする）ように構成されている。マイクロ計算機４０が３Ｅ００Ｈないし３ＦＦＦＦＨの範囲におけるアドレスにアクセスするときにのみ、アドレスデコーディング回路４８は、チップ選択線路ＣＳＲＡＭをハイにセットしかつ別のチップ選択線路ＣＳＲＯＭおよびおよびＣＳＡＲＲを阻止する。このことはアドレスデコーディング回路４８の通常の動作である。しかしアドレスデコーディング回路４８は今やアプリケーションの目的のためにも設計されている。アプリケーションに対して、外部の交信装置から直列インタフェースＳＳＯを介して命令がマイクロ計算機４０に送出される。この命令は、アドレスレジスタ１５にエントリされるべきデータ語を含んでいる。このデータ語によって、アドレスレジスタ１５のレジスタ場所ＲＡ１３ないしＲＡ１７が占有される。アドレスレジスタ１５へのエントリは任意である。例として、レジスタ場所ＲＡ１３ないしＲＡ１７に、２進値％１１０００がエントリされるものと仮定する。今やアドレスバス４５を介してマイクロ計算機４０が３００００Ｈないし３１ＦＦＦＨの範囲におけるアドレスを選択するとき、比較回路４７は入力側ＡおよびＢにおける一致を検出する。それから比較回路は出力側がＡ＝Ｂによりハイ電位になる。しかしこのハイ電位は線路４９を介してアドレスデコーディング回路４８にも加えられる。このために、通常作動では本来設定されているようにチップ選択線路ＣＳＲＯＭは活性化されずに、それに代わってチップ選択線路ＣＳＡＰＲおよびＣＳＲＡＭがハイにセットされかつチップ選択線路ＣＳＲＯＭは阻止される。従ってその結果、マイクロ計算機４０はデータ／プログラム固定値メモリ４２にはアクセスせず、それに代わってデータ／プログラム書き込み／読み出しメモリ４３にアクセスする。
チップ選択線路ＣＳＡＰＲがデータ／プログラム書き込み／読み出しメモリ４３のＡ１２入力側に切り換えられることによって、データ／プログラム書き込み／読み出しメモリ４３の上半部はアプリケーションのために利用され、一方データ／プログラム書き込み／読み出しメモリ４３の下半部は引き続き、通常の書き込み／読み出しメモリとして使用することができる。レジスタ場所ＥＮＡＲは比較回路４７の一般的なイネーブル化のために用いられる。レジスタ場所ＥＮＡＲにビットがセットされているときだけ、比較回路４７は活性状態である。それ故に制御装置の通常作動において、チップ選択信号ＣＳＡＰＲを発生することができる。レジスタ場所ＳＩＺＥによって接続されているデータ／プログラム書き込み／読み出しメモリの大きさが指定される。即ちデコーディング回路４１は３２キロバイトの大きさのデータ／プログラム書き込み／読み出しメモリ４３の使用を可能にする。レジスタ場所ＳＩＺＥにビットがセットされているとき、このことは、３２キロバイトの大きさのデータ／プログラム書き込み／読み出しメモリ４３が使用されていることを意味する。その場合、レジスタ場所ＲＡ１５ないしＲＡ１７のみが比較回路４７の相応の入力側Ｂと比較される。レジスタ場所ＳＩＺＥにビットがセットされていないとき、このことは、既述のように、レジスタ場所ＲＡ１３ないしＲＡ１７が適応化すべき記憶領域の選択のために用いられることを意味する。しかしこれに加えて更に、一層大きなデータ／プログラム書き込み／読み出しメモリ４３が使用されている場合、アドレス線路Ａ０ないしＡ１１がこのメモリに案内されなければならないばかりでなく、アドレス線路Ａ１２およびＡ１３もこのメモリに案内されなければならないことを述べておかなければならない。その場合アドレス線路Ａ１４は、第４図におけるアドレス線路Ａ１２のように接続されることになる。
第８図には更に、８キロバイトの大きさのデータ／プログラム書き込み／読み出しメモリ４３の使用に対する上述のメモリ区分が図示されている。０００００Ｈないし３ＤＦＦＦＨのアドレス領域はデータ／プログラム固定値メモリ４２に対して設けられている。３Ｅ０００Ｈないし３ＦＦＦＦＨの上側のアドレス領域は、データ／プログラム書き込み／読み出しメモリ４３に対して予約されている。
従って上述の制御回路において、直列インタフェースＳＳＯに外部の交信装置（例えばパーソナルコンピュータ）を接続することによって、アプリケーションは非常に簡単に実施することができる。アドレスレジスタ１５の書き込みによって、アプリケーション領域が選択される。アプリケーションフェーズの期間中、データ／プログラム書き込み／読み出しメモリの領域は操作ないし最適化される。最適化プロセスの終了後、外部交信装置によってプロトコル入力された変更がデータ／プログラム固定値メモリ（ＥＰＲＯＭ）のオリジナルアドレスにおいてプログラミングされる。このことは、ＥＰＲＯＭを新たに焼くことによってまたは相応のアルゴリズムによって行うことができ、これにより制御装置は、外部の通信装置から伝送されるデータまたは操作されたデータ／プログラム書き込み／読み出しメモリ４３に存在するデータを制御装置内に存在するフラッシュＥＰＲＯＭにプログラミングするように促される。
デコーディング回路４１は、例えばメモリバンク切換のためにいずれにせよ存在するでデコーディング回路に集積することができる。
制御装置において十分な書き込み／読み出しメモリが存在しているべきでなければ、単にアプリケーションフェーズの期間にのみ１つの付加的な書き込み／読み出しメモリが装着されるが、このメモリは大量生産では装着されないようにする変形も可能である。

Claims (17)

1. 車両における点火、燃料噴射または変速機切換過程の制御のための、プログラミングされた制御装置（１０）に対するデータおよび／またはプログラム部分の最適化方法であって、前記プログラミングされた制御装置は、データおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）と、データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）とを有し、前記制御装置の制御プログラムは前記データおよび／またはプログラム固定値メモリに書き込まれ（フラッシュＥＰＲＯＭ）、プログラミングされた制御装置（１０）はインタフェースを介して外部のアプリケーション装置（１１）に接続され、該アプリケーション装置を介して最適化すべきデータおよび／またはプログラム部分の変更が入力される形式の方法において、
   最適化すべきデータおよび／またはプログラム部分が最適化の前に前記制御装置（１０）のデータおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）からデータおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）にロードされかつ前記制御装置の制御プログラムおよび／またはメモリ場所および／またはレジスタ場所において変更が行われ、該変更により、制御装置（１０）のマイクロ計算機（μ，１２，４０）が前記データおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）におけるデータおよび／またはプログラム部分に代わって、前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）におけるデータおよび／またはプログラム部分にアクセスできるようにする
   ことを特徴とする方法。
2. 前記制御プログラムの変更は、該制御プログラムにプログラム入力された所定のアドレスの変更および／または付加的な分岐個所の挿入である
   請求項１記載の方法。
3. 前記分岐個所は条件付き分岐であり、該分岐個所はその前に前記アプリケーション装置（１１）を介して所定のコード語が入力されたときにだけ分岐されることになる請求項２記載の方法。
4. 前記付加的な分岐個所は無条件分岐である
   請求項２記載の方法。
5. 前記制御プログラムに本来は条件付きである分岐個所を設け、該分岐個所は、前記制御装置（１０）の少なくとも１つのレジスタおよび／またはメモリ場所において変更されたエントリが存在するときに分岐されることになる
   請求項１から４までのいずれか１項記載の方法。
6. 前記レジスタ場所の変更を前記マイクロプロセッサ（μｐ，１２）の少なくとも１つの所定のアドレスレジスタにおいて行いかつ前記マイクロプロセッサ（μｐ，１２）は前記少なくとも１つのアドレスレジスタ（１５）におけるエントリに相応して、自動切換を行って、前記マイクロプロセッサ（μｐ，１２）が前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）における最適化すべきデータおよび／またはプログラム部分にアクセスするようにする
   請求項１記載の方法。
7. 前記レジスタ場所および／またはメモリ場所の変更は前記アプリケーション装置（１１）を介して前記制御装置（１０）に入力される
   請求項５または６記載の方法。
8. 前記最適化すべきデータおよび／またはプログラム部分は前記アプリケーション装置（１１）から前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）にロードされる
   請求項１から７までのいずれか１項記載の方法。
9. 前記最適化すべきデータおよび／またはプログラム部分は前記データおよび／またはプログラム固定値メモリ（フラッシュＥＰＲＯＭ）から前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）にコピーされる
   請求項１から８までのいずれか１項記載の方法。
10. データおよび／またはプログラムに対する固定値メモリとしてフラッシュＥＰＲＯＭが使用される
    請求項１から９までのいずれか１項記載の方法。
11. 前記フラッシュＥＰＲＯＭは前記最適化されたデータおよび／またはプログラム部分が最適であると見なされると新たにプログラミングされ、該最適化されたデータおよび／またはプログラム部分は前記プログラミングされた制御装置（１０）の制御プログラムに組み込まれる
    請求項９記載の方法。
12. 前記インタフェース（ＳＳ０）として、前記制御装置（１０）に存在している直列診断インタフェースまたは別の接続可能な制御装置とのデータ交換のための直列インタフェースが使用される
    請求項１から１１までのいずれか１項記載の方法。
13. データおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）と、データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）とを有している、データおよび／またはプログラム部分の最適化装置であって、制御装置の制御プログラムは前記データおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）に書き込まれておりかつ制御装置はインタフェースを介して外部のアプリケーション装置（１１）に接続されており、該アプリケーション装置を介して最適化すべきデータおよび／またはプログラム部分の変更が入力される形式の車両用制御装置において、
    最適化すべきデータおよび／またはプログラム部分が最適化の前に前記データおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）からデータおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）にロードされ並びに前記制御プログラムおよび／または前記制御装置のメモリ場所および／またはレジスタ場所において変更が行われて、該変更により、制御装置（１０）のマイクロ計算機（μ，１２，４０）が前記データおよび／またはプログラムに対する固定値メモリ（フラッシュＥＰＲＯＭ）におけるデータおよび／またはプログラム部分に代わって、前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）におけるデータおよび／またはプログラム部分にアクセスできるようにする手段が設けられている
    ことを特徴とする制御装置。
14. 最適化すべきデータおよび／またはプログラム部分をデータおよび／またはプログラムに対する書き込み／読み出しメモリ（ＲＡＭ）にロードし並びに前記制御装置の制御プログラムおよび／またはメモリ場所および／またはレジスタ場所の変更を行うための手段としてデコーディング回路（４１）が設けられており、該デコーディング手段は、マイクロ計算機（４０）の、所定のアドレスまたは所定のアドレス領域へのアクセスの際に、該マイクロ計算機（４０）が前記データおよび／またはプログラムに対する固定値メモリ（４２）におけるデータおよび／またはプログラム部分に代わって、前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（４３）における相応のデータおよび／またはプログラム部分にアクセスするような切換を行う
    請求項１３記載の制御装置。
15. 前記デコーディング回路（４１）はアドレスレジスタ（１５）を含んでおり、該アドレスレジスタには、切換が行われる所定のアドレスまたは所定のアドレス領域が書き込み可能である
    請求項１４記載の制御装置。
16. 前記デコーディング回路（４１）は、メモリバンク切換装置と一緒に１つのチップ上に集積されている
    請求項１４または１５記載の制御装置。
17. 同制御装置は外部の交信装置と接続可能である直列インタフェース（ＳＳ０）が設けられており、該直列インタフェースを介して前記マイクロ計算機（４０）は前記アドレスレジスタ（１５）および前記データおよび／またはプログラムに対する書き込み／読み出しメモリ（４３）に対する書き込み／読み出し命令を前記外部の交信装置から受信することができる
    請求項１４から１６までのいずれか１項記載の制御装置。

Images