JP3862891B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP3862891B2 JP3862891B2 JP18429099A JP18429099A JP3862891B2 JP 3862891 B2 JP3862891 B2 JP 3862891B2 JP 18429099 A JP18429099 A JP 18429099A JP 18429099 A JP18429099 A JP 18429099A JP 3862891 B2 JP3862891 B2 JP 3862891B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- value
- signal
- data
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplitude Modulation (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はベースバンド信号と局部発振信号とを混合した出力信号を生成する周波数シンセサイザに係り、特に、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいても低スプリアスを実現するための改良に関するものである。
【０００２】
【従来の技術】
図１６は「Ｌｏｗ−Ｐｏｗｅｒ Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ ＩＣ’ｓｆｏｒ Ｐｏｒｔａｂｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ，ＶＯＬ．８３，ＮＯ．４，ｐ３８−６３：ＡＰＲＩＬ １９９５：Ａ．Ａ．Ａｂｉｄｉ）」などに開示された従来の周波数シンセサイザの構成を示すブロック図である。図において、１はチャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源、２は第一ベースバンド信号からその周波数帯域外の信号成分を除去する第一バンドパスフィルタ、３は第二ベースバンド信号からその周波数帯域外の信号成分を除去する第二バンドパスフィルタ、４は局部発振信号を出力する局部発振器、５はこの局部発振信号とともに上記フィルタリング後の第一ベースバンド信号および第二ベースバンド信号が入力され、これらを混合した出力信号を出力する直交ミクサである。
【０００３】
直交ミクサ５において、６は局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路、７はこの第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサ、８は上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサ、９は上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器である。
【０００４】
ベースバンド信号源１において、１０はチャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを出力する周波数設定手段、１２は基準クロック信号を出力する基準クロック信号源、１３は上記周波数設定データに基づく周期の第一ベースバンド信号を出力する第一デジタルシンセサイザ、１４は上記周波数設定データに基づく周期の第二ベースバンド信号を出力する第二デジタルシンセサイザ、５２はこの第一ベースバンド信号と第二ベースバンド信号とが「π／２」の位相差となるようにこれら２つのデジタルシンセサイザ１３，１４に対して別々の位相データを出力する固定位相設定手段である。
【０００５】
次に動作について説明する。
チャネル設定データの入力に応じて周波数設定手段１０が周波数設定データを出力すると、第一デジタルシンセサイザ１３および第二デジタルシンセサイザ１４はこれに基づいて互いの位相差が「π／２」となる第一ベースバンド信号および第二ベースバンド信号を出力する。そして、これらはそれぞれバンドパスフィルタ２，３によりその帯域外の周波数成分が除去されて、直交ミクサ５に入力される。
【０００６】
ベースバンド信号源１がこのように動作する一方で、９０度移相回路６は、局部発振器４から出力された局部発振信号に基づいて、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する。
【０００７】
従って、第一ミキサ７において第一局部発振信号と上記第一ベースバンド信号とが混合され、第二ミキサ８において第二局部発振信号と上記第二ベースバンド信号とが混合され、出力加算器９からは第一混合信号と第二混合信号とを加算した出力信号が出力される。
【０００８】
【発明が解決しようとする課題】
従来の周波数シンセサイザは以上のように構成されているので、理論的には、局部発振信号とベースバンド信号とを混合したものが出力信号として得られ、直交ミクサ５のイメージがスプリアスとしてこの出力信号に混合されてしまうことはないが、つまり低スプリアスを実現することができるが、実際には、直交ミクサ５の位相誤差などがあるためにこのスプリアスが混合されてしまうなどの課題があった。
【０００９】
詳しく説明する。下記式１から式７はこの直交ミクサ５の動作を説明するための数式である。これらの式において、ｆｓ１（ｔ）は第一ベースバンド信号、ｆｓ２（ｔ）は第二ベースバンド信号、ｆｃ１（ｔ）は第一局部発振信号、ｆｃ２（ｔ）は第二局部発振信号、ｍ１（ｔ）は第一ミキサ７の出力信号、ｍ２（ｔ）は第二ミキサ８の出力信号、Ｖｏｕｔ（ｔ）は出力加算器９の出力信号である。また、ωｓは周波数設定データに応じたベースバンド信号の角周波数、ωｃは局発信号の角周波数である。そして、式７に示すように理論的には、直交ミクサ５の位相誤差などがあるためにこのスプリアスが混合されてしまうことはない。
【００１０】
【００１１】
ここで、例えば、９０度移相回路６から出力される第一局部発振信号と第二局部発振信号との位相差が９０度（＝π／２）からずれたとすると、つまり上記式４のｆｃ２（ｔ）において「π／２」が「π／２＋φｅｒｒ」（但し、φｅｒｒはこの位相差の誤差である）に変化したとすると、上記式６および式７はそれぞれ下記式８および式９のように変化してしまう。従って、出力信号においては直交ミクサ５のイメージがスプリアスとして残留してしまうこととなる。
【００１２】
【００１３】
なお、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいては特に、このスプリアスがベースバンド信号の周波数に応じて変化してしまうので、その使用帯域全体において効果的に抑制するためには直交ミクサに使用する部品に高精度で高価なものを使用しなければならなかったり、更に膨大な補正回路を追加したりする必要が生じてしまい、大型化や高価格化などの弊害が著しく発生してしまう。
【００１４】
この発明は上記のような課題を解決するためになされたもので、第一局部発振信号と第二局部発振信号との位相差の誤差を補正し、これにより直交ミクサのイメージがスプリアスとしてこの出力信号に混合されてしまうことを効果的に抑制することができ、ひいてはチャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいても、このスプリアスをその使用帯域全体において効果的に抑制することができる周波数シンセサイザを得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係る周波数シンセサイザは、チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源と、局部発振信号を出力する局部発振器と、この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路と、この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサと、上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサと、上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器とを備え、上記ベースバンド信号源は、上記第一局部発振信号と第二局部発振信号との位相差の誤差で、上記第一ベースバンド信号と第二ベースバンド信号との位相差を補正して出力するものである。
【００１６】
この発明に係る周波数シンセサイザは、ベースバンド信号源が、基準クロック信号を出力する基準クロック信号源と、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第一位相アキュムレータ、この第一位相アキュムレータの累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、および、この第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路からなる第一デジタルシンセサイザと、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第二位相アキュムレータ、この第二位相アキュムレータの累積加算値の大きさに応じた値の第二振幅データを出力する第二位相振幅変換メモリ、および、この第二振幅データに応じた大きさの第二ベースバンド信号を基準クロック信号に同期して出力する第二デジタルアナログ変換回路からなる第二デジタルシンセサイザと、チャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを上記第一位相アキュムレータおよび第二位相アキュムレータに出力する周波数設定手段と、上記第一位相アキュムレータおよび第二位相アキュムレータに対して、上記第一局部発振信号と第二局部発振信号との位相差の誤差を初期値として与える位相設定手段とからなるものである。
【００１７】
この発明に係る周波数シンセサイザは、位相設定手段が、一定の第一初期値を出力する固定初期値出力回路と、上記第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、上記第一初期値と当該差分値とを加算あるいは減算して第二初期値を出力する演算回路とを備え、上記第一初期値および第二初期値のうちの一方を第一位相アキュムレータへ初期値として与え、他方を第二位相アキュムレータへ初期値として与えるものである。
【００１８】
この発明に係る周波数シンセサイザは、位相設定手段が、一定の第一初期値を出力する固定初期値出力回路と、上記第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路とを備え、上記第一初期値および差分値のうちの一方を第一位相アキュムレータへ初期値として与え、他方を第二位相アキュムレータへ初期値として与えるものである。
【００１９】
この発明に係る周波数シンセサイザは、ベースバンド信号源が、基準クロック信号を出力する基準クロック信号源と、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第一位相アキュムレータ、この第一位相アキュムレータの累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、および、この第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路からなる第一デジタルシンセサイザと、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第二位相アキュムレータ、この第二位相アキュムレータの累積加算値の大きさに応じた値の第二振幅データを出力する第二位相振幅変換メモリ、および、この第二振幅データに応じた大きさの第二ベースバンド信号を基準クロック信号に同期して出力する第二デジタルアナログ変換回路からなる第二デジタルシンセサイザと、チャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを上記第一位相アキュムレータおよび第二位相アキュムレータに出力する周波数設定手段と、第一位相アキュムレータと周波数設定手段との間に配設され、設定に応じて周波数設定データの上記第一位相アキュムレータへの入力タイミングを遅延させる第一遅延回路と、第二位相アキュムレータと周波数設定手段との間に配設され、設定に応じて周波数設定データの上記第二位相アキュムレータへの入力タイミングを遅延させる第二遅延回路と、第一局部発振信号と第二局部発振信号との位相差の誤差分だけ上記第一遅延回路および第二遅延回路に対して異なる設定を行う遅延設定手段とからなるものである。
【００２０】
この発明に係る周波数シンセサイザは、遅延設定手段が、第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、上記差分値を反転させて反転差分値を出力する符号反転回路とを備え、上記差分値と反転差分値とのうちの一方を第一遅延回路に対する設定値として出力し、他方を第二遅延回路に対する設定値として出力するとともに、当該第一遅延回路および第二遅延回路はその設定値が正の値である場合にはその値に応じた分だけ周波数設定データを遅延させるものである。
【００２１】
この発明に係る周波数シンセサイザは、遅延設定手段が、第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、上記差分値とともに周波数設定データが入力され、新たに差分値および周波数設定データが入力されると前回の差分値および周波数設定データと比較し、この比較結果に基づいて第一遅延回路および第二遅延回路に対して異なる設定値を出力する比較回路とを備えるものである。
【００２２】
この発明に係る周波数シンセサイザは、差分値出力回路が、チャネル設定データが直接的あるいは間接的に入力され、このチャネル設定データに応じて異なる差分値を出力するものである。
【００２３】
この発明に係る周波数シンセサイザは、差分値出力回路が、１乃至複数のチャネル設定データ毎に差分値を保持するメモリを備え、チャネル設定データの入力に応じて当該メモリを検索し、チャネル設定データに応じて少なくとも２種類以上の差分値を出力するものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による広帯域な周波数シンセサイザを示すブロック図である。図において、１はチャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源、２は第一ベースバンド信号からその周波数帯域外の信号成分を除去する第一バンドパスフィルタ、３は第二ベースバンド信号からその周波数帯域外の信号成分を除去する第二バンドパスフィルタ、４は局部発振信号を出力する局部発振器、５はこの局部発振信号とともに上記フィルタリング後の第一ベースバンド信号および第二ベースバンド信号が入力され、これらを混合した出力信号を出力する直交ミクサである。
【００２５】
直交ミクサ５において、６は局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路、７はこの第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサ、８は上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサ、９は上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器である。
【００２６】
ベースバンド信号源１において、１０はチャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを出力する周波数設定手段、１１は周波数設定データが入力され、この周波数設定データに基づいて第一初期位相データおよび第二初期位相データを出力する位相設定手段、１２は基準クロック信号を出力する基準クロック信号源、１３は上記周波数設定データおよび第一初期位相データが入力され、これらに基づいて上記所定の周期で変化する第一ベースバンド信号を出力する第一デジタルシンセサイザ、１４は上記周波数設定データおよび第二初期位相データが入力され、これらに基づいて上記所定の周期で変化する第二ベースバンド信号を出力する第二デジタルシンセサイザである。
【００２７】
図２はこの発明の実施の形態１による第一デジタルシンセサイザ１３およびその周辺部の構成を示すブロック図である。図において、１５は第一初期位相データを初期値として上記基準クロック信号が入力される度に所定のリミット値を上限として周波数設定データを累積加算する第一位相アキュムレータ、１６はこの第一位相アキュムレータ１５の累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、１７はこの第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路である。
【００２８】
なお、第二デジタルシンセサイザ１４も同様のブロック構成であり、第二位相アキュムレータ、第二位相振幅変換メモリおよび第二デジタルアナログ変換回路で構成されている。また、上記第一位相振幅変換メモリ１６および第二位相振幅変換メモリはともに、上記第一位相アキュムレータ１５の累積加算値がリミット値までリニアに変化した場合に正弦波の１周期分の波形が出力されるように振幅データを出力するものであり、この振幅データを適当に一定間隔毎に間引くことで各種の周波数の正弦波波形の信号を出力することができる。従って、リミット値が大きければ大きいほど、上記正弦波１周期分の波形の分解能が向上し、生成可能な最小の周波数を小さくすることができる。下記式１０にベースバンド信号の周波数とこの基準クロック信号との関係を示す。同式において、ｆｓはベースバンド信号の周波数、ｋは周波数設定データ、ｆｃｋは基準クロック信号の周波数、２L はＬビットの２値データにおけるリミット値である。
【００２９】
ｆｓ ＝ ｋ・ｆｃｋ／２L ・・・式１０
【００３０】
図３はこの発明の実施の形態１による各種データの対応関係を示すデータテーブルである。図において、１８はチャネル設定データのリスト、１９は各チャネル設定データに対応するベースバンド信号の周波数のリスト、２０は各チャネル設定データに基づいて周波数設定手段１０から出力される周波数設定データのリスト、２１は各周波数設定データに基づいて位相設定手段１１から出力される第一初期位相データのリスト、２２は各周波数設定データに基づいて位相設定手段１１から出力される第二初期位相データのリストである。また、リストの各行の要素同士が１対１に対応し、各チャネル設定データに対応するデータとなる。そして、この実施の形態１では、第一初期位相データをφ（ｉ）、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差（π／２からの誤差）をφｅｒｒ（ｉ）とした場合、第二初期位相データとして「φ（ｉ）＋π／２−φｅｒｒ（ｉ）」を出力する。また、この位相差の誤差はあらかじめ測定などに基づいて決定する。
【００３１】
なお、同図に示すようにこの実施の形態１では、各チャネル設定データ（各ベースバンド信号の周波数）それぞれに対応させて異なる周波数設定データ、第一初期位相データおよび第二初期位相データを出力するものである。
【００３２】
次に動作について説明する。
チャネル設定データの入力に応じて周波数設定手段１０および位相設定手段１１が上記図３に対応する処理を行って周波数設定データ、第一初期位相データおよび第二初期位相データを出力すると、第一デジタルシンセサイザ１３および第二デジタルシンセサイザ１４はこれに基づいて第一ベースバンド信号や第二ベースバンド信号を出力する。
【００３３】
そして、第一デジタルシンセサイザ１３を例に説明すると、具体的に、まず、第一位相アキュムレータ１５にその初期値として第一初期位相データを設定し、それに対応する第一振幅データを第一位相振幅変換メモリ１６から出力させ、第一デジタルアナログ変換回路１７からこの第一振幅データに応じた大きさの第一ベースバンド信号を出力させる。次に、基準クロック信号が入力されると、第一位相アキュムレータ１５の保持値に周波数設定データの値を累積加算し、それに対応する第一振幅データを第一位相振幅変換メモリ１６から出力させ、第一デジタルアナログ変換回路１７からこの第一振幅データに応じた大きさの第一ベースバンド信号を出力させる。そして、この動作を基準クロック信号が入力されるたびに繰り返し、第一位相アキュムレータ１５の保持値がリミット値を超えたらその値からリミット値を減算した値を新たな保持値とすることで、所定の周波数の第一ベースバンド信号を出力することができる。
【００３４】
また、第二位相振幅変換メモリは第一位相振幅変換メモリ１６と同様に変換処理を行うとともに、上記位相差の誤差がない（φｅｒｒ（ｉ）＝０）と仮定した場合には第二初期位相データは第一初期位相データと「π／２」だけずれた初期値が設定されるので、この一連の動作において第二ベースバンド信号は第一ベースバンド信号と「π／２−φｅｒｒ（ｉ）」だけ異なる位相で、且つ、第一ベースバンド信号と同一の周波数の信号となる。
【００３５】
そして、このように生成された第一ベースバンド信号および第二ベースバンド信号はそれぞれバンドパスフィルタ２，３によりその帯域外の周波数成分が除去され、その後、直交ミクサ５に入力される。このフィルタリング処理により帯域外の周波数成分に基づくスプリアス（角周波数「ωｃ＋ωｓ」）を防止することができる。
【００３６】
ベースバンド信号源１がこのように動作する一方で、直交ミクサ５の９０度移相回路６は、局部発振器４から出力された局部発振信号に基づいて、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する。従って、第一ミキサ７において第一局部発振信号と上記第一ベースバンド信号とが混合され、第二ミキサ８において第二局部発振信号と上記第二ベースバンド信号とが混合され、出力加算器９からは第一混合信号と第二混合信号とを加算した出力信号が出力される。
【００３７】
下記式１１から式１８はこの直交ミクサ５の動作を説明するための数式である。これらの式において、ｆｓ１（ｔ）は第一ベースバンド信号、ｆｓ２（ｔ）は第二ベースバンド信号、ｆｃ１（ｔ）は第一局部発振信号、ｆｃ２（ｔ）は第二局部発振信号、ｍ１（ｔ）は第一ミキサ７の出力信号、ｍ２（ｔ）は第二ミキサ８の出力信号、Ｖｏｕｔ（ｔ）は出力加算器９の出力信号である。また、ωｓは周波数設定データに応じたベースバンド信号の角周波数、φは固定位相角度、φｅｒｒは第一局部発振信号と第二局部発振信号との位相差の誤差、ωｃは局発信号の角周波数である。
【００３８】
そして、この実施の形態１では下記式１２に示すように第二ベースバンド信号において第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒを減算しているので、且つ、「φｅｒｒ＜＜φ」とみなすことができるので、これらの信号に基づいて生成される出力信号Ｖｏｕｔ（ｔ）においては下記式９に示すように直交ミクサ５のイメージが残留してしまうことはなく、このスプリアスを格段に抑制することができることになる。
【００３９】
【００４０】
以上のように、この実施の形態１によれば、チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源１と、局部発振信号を出力する局部発振器４と、この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路６と、この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサ７と、上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサ８と、上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器９とを備え、上記ベースバンド信号源１は、上記第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒで、上記第一ベースバンド信号と第二ベースバンド信号との位相差（π／２）を補正して出力するので、第一ベースバンド信号に対する第一局部発振信号の混合位相と、第二ベースバンド信号に対する第二局部発振信号の混合位相とを同一の関係に揃えることができ、上記式１８に示すように、これらを加算した出力信号においては上記第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことはない。
【００４１】
従って、第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒを補正して、これにより直交ミクサ５のイメージがスプリアスとしてこの出力信号に混合されてしまうことを効果的に抑制することができる効果がある。また、従来のようにこの直交ミクサ５のイメージのスプリアスを抑制するために格段の構成を追加することなく当該効果を得ることができ、また、直交ミクサ５自体の部品にも低価格な部品を用いることができる。
【００４２】
特に、位相設定手段１１がチャネル設定データに応じて異なる差分値を出力するので、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用したとしても、スプリアスをその使用帯域全体において効果的に抑制することができる効果がある。
【００４３】
実施の形態２．
図４はこの発明の実施の形態２による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、２３は第一初期位相データを出力する第一固定位相設定回路（固定初期値出力回路）、２４はこの第一初期位相データに「π／２」を加えた第二固定位相データを出力する第二固定位相設定回路（固定初期値出力回路）、２５は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路、２６は第二固定位相データから差分データを減算して第二初期位相データを出力する減算回路（演算回路）である。
【００４４】
図５はこの発明の実施の形態２による各種データの対応関係を示すデータテーブルである。図において、２７は差分値出力回路から出力される差分データのリストである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００４５】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路２５から上記図５に示す対応関係に示すように、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差が差分データとして出力される。この一方で、第一固定位相設定回路２３は第一初期位相データを出力し、第二固定位相設定回路２４はこの第一初期位相データに「π／２」を加えた第二固定位相データを出力しているので、減算回路２６からは第二固定位相データから差分データを減算して得られる第二初期位相データが出力される。そして、第一デジタルシンセサイザ１３は上記第一初期位相データを初期値として、第二デジタルシンセサイザ１４は上記第二初期位相データを初期値としてそれぞれのベースバンド信号を出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００４６】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を第二初期位相データに加えているので、実施の形態１と同様の位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００４７】
なお、下記式１９および式２０は第一初期位相データが「０」である場合の第一ベースバンド信号および第二ベースバンド信号を示す数式である。
【００４８】
ｆｓ１（ｔ） ＝ ｓｉｎ（ωｓ・ｔ） ・・・式１９
ｆｓ２（ｔ） ＝ ｓｉｎ（ωｓ・ｔ＋π／２−φｅｒｒ） ・・・式２０
【００４９】
また、減算回路２６などはＩＣ化が可能なので、実施の形態１よりも外付け部品の数を削減して装置を小型化することができる。
【００５０】
実施の形態３．
図６はこの発明の実施の形態３による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、２８は「π／２」の第二初期位相データを出力する第二固定位相設定回路（固定初期値出力回路）、２９は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路である。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００５１】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路２９から第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒが出力され、第一デジタルシンセサイザ１３はこの差分値を初期値として第一ベースバンド信号を出力する。他方、第二固定位相設定回路２８は「π／２」の第二初期位相データを出力しているので、第二デジタルシンセサイザ１４はこの第二初期位相データを初期値として第二ベースバンド信号を出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００５２】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒを第一デジタルシンセサイザ１３に初期値として設定しているので、実施の形態１と同様の位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００５３】
なお、下記式２１から式２６はこの実施の形態３のように「φ＝φｅｒｒ」とした場合の式変形を示すものである。そして、式２１に示すようにこの実施の形態３では第一ベースバンド信号に第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒを加算しているので、これらの信号に基づいて生成される出力信号Ｖｏｕｔ（ｔ）においては下記式１７に示すように直交ミクサ５のイメージが残留してしまうことはなく、このスプリアスを格段に抑制することができることになる。
【００５４】
【００５５】
実施の形態４．
図７はこの発明の実施の形態４による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、３０は「０」の第一初期位相データを出力する第一固定位相設定回路（固定初期値出力回路）、３１は「π／２」の第二初期位相データを出力する第二固定位相設定回路（固定初期値出力回路）、３２は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路、３３はこの差分データの符号を反転させて反転差分データを出力する符号反転回路、３４は第一デジタルシンセサイザ１３と周波数設定手段１０との間に配設されるとともに上記反転差分データが入力され、この反転差分データが正の値である場合にはその値の分だけ第一デジタルシンセサイザ１３への周波数設定データの入力タイミングを遅延させる第一遅延回路、３５は第二デジタルシンセサイザ１４と周波数設定手段１０との間に配設されるとともに上記差分データが入力され、この差分データが正の値である場合にはその値の分だけ第二デジタルシンセサイザ１４への周波数設定データの入力タイミングを遅延させる第二遅延回路である。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００５６】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路３２から、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒが差分データとして出力される。そして、第二遅延回路３５はこの差分データが正の値である場合にはその値の分だけ第二デジタルシンセサイザ１４への周波数設定データの入力タイミングを遅延させ、第二デジタルシンセサイザ１４はこの遅延時間だけ遅れたタイミングから上記周波数設定データに基づく第二ベースバンド信号を出力する。この時、当然に反転差分データは負の値であるので、第一遅延回路３４は遅延させること無く周波数設定データを第一デジタルシンセサイザ１３へ出力し、第一デジタルシンセサイザ１３は遅延なく周波数設定データに基づく第一ベースバンド信号を出力する。
【００５７】
逆に、差分データが負の値である場合には、第二遅延回路３５は遅延させること無く周波数設定データを第二デジタルシンセサイザ１４へ出力し、第二デジタルシンセサイザ１４は遅延なく周波数設定データに基づく第二ベースバンド信号を出力する。また、今度は反転差分データが正の値となるので、第一遅延回路３４はその値の分だけ第一デジタルシンセサイザ１３への周波数設定データの入力タイミングを遅延させ、第一デジタルシンセサイザ１３はこの遅延時間だけ遅れたタイミングから上記周波数設定データに基づく第一ベースバンド信号を出力する。
【００５８】
図８はこの発明の実施の形態４による第一ベースバンド信号の波形と第二ベースバンド信号の波形とを示す波形図である。図において、（ａ）は第一ベースバンド信号の波形図、（ｂ）は第二ベースバンド信号の波形図、実線は差分データが正の値である場合の波形、点線は差分データが負の値である場合の波形である。また、同図においては、周波数設定データや差分データが生成されたタイミングからそれらのデータに基づく波形を出力するまでの遅延期間の間においては、第一ベースバンド信号にあっては位相を「０」に設定し、第二ベースバンド信号にあっては位相を「π／２」に設定するように第一デジタルシンセサイザ１３や第二デジタルシンセサイザ１４を動作させている。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００５９】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差の分だけ周波数設定データの入力タイミングを遅延させるので、実施の形態１と同様にずれた位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００６０】
また、符号反転回路３３や各遅延回路３４，３５はＩＣ化が可能であり、その分外付け部品を減らして小型化などを図ることもできる効果がある。
【００６１】
実施の形態５．
図９はこの発明の実施の形態５による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、３６は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路、３７はこの差分データとともに周波数設定データが入力され、新たな差分データおよび周波数設定データが入力されると前回の差分データおよび周波数設定データと比較し、この比較結果に基づいて２つの異なる設定値を出力する比較回路、３８は上記設定値のうちの一方が入力されるとともに周波数設定データが入力され、この設定値が入力された場合には周波数設定データにこの設定値に対応した遅延を与える第一遅延回路、３９は上記設定値のうちの他方が入力されるとともに周波数設定データが入力され、この設定値が入力された場合には周波数設定データにこの設定値に対応した遅延を与える第二遅延回路である。
【００６２】
図１０はこの発明の実施の形態５における周波数設定データおよび差分データと、比較回路３７から出力される設定値との対応関係表を示す説明図である。図において、４０は前回の周波数設定データの周波数ｋ’と新たな周波数設定データの周波数ｋとの比較結果の分類リスト、４１は前回の差分データの値φｅｒｒ’と新たな差分データの値φｅｒｒとの比較結果の分類リスト、４２は第一遅延回路３８に出力される遅延量の設定値ｈ１のリスト、４３は第二遅延回路３９に出力される遅延量の設定値ｈ２のリストである。また、ｈ（φｅｒｒ−φｅｒｒ’）およびｈ（φｅｒｒ’−φｅｒｒ）はそれぞれ第一遅延回路３８や第二遅延回路３９に出力される設定値である。これ以外の構成は実施の形態４と同様であり説明を省略する。
【００６３】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路３６から、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差が差分データとして出力される。そして、比較回路３７は、この新たな差分データおよび周波数設定データと前回の差分データおよび周波数設定データとを比較し、この比較結果に基づいて図１０に示すような設定値を第一遅延回路３８および第二遅延回路３９に対して出力する。そして、第一遅延回路３８は、この設定値が入力された場合、周波数設定データにこの設定値に対応した遅延を与えて第一デジタルシンセサイザ１３へ出力する。同様に、第二遅延回路３９は、この設定値が入力された場合、周波数設定データにこの設定値に対応した遅延を与えて第二デジタルシンセサイザ１４へ出力する。
【００６４】
図１１はこの発明の実施の形態５において、第一ベースバンド信号あるいは第二ベースバンド信号の波形を示す波形図である。図において、（ａ）は周波数設定データに基づく周波数が低くなる場合の周波数切替タイミングにおける波形、（ｂ）は周波数設定データに基づく周波数が高くなる場合の周波数切替タイミングにおける波形、実線は設定値が遅延回路に入力された場合の波形、点線は設定値が「０」である場合の波形である。そして、同図にも示すようにこの実施の形態５では、設定値が入力された場合には各遅延回路３８，３９は、周波数設定データにこの設定値に対応した遅延を与えてそれぞれのデジタルシンセサイザ１３，１４へ出力しているので、その遅延させている間において波形は連続性を維持しつつ滑らかに変化することになる。これ以外の動作は実施の形態４と同様であり説明を省略する。
【００６５】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒの分だけ周波数設定データの入力タイミングを遅延させるので、実施の形態１と同様の位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００６６】
また、切替時に遅延が発生する場合にはその遅延期間においてベースバンド信号の波形を連続性を維持するように変化させているので、この切替時の位相不連続に起因するスプリアスの発生レベルも効果的に低減することができる。
【００６７】
実施の形態６．
図１２はこの発明の実施の形態６による広帯域な周波数シンセサイザの位相設定手段１１およびその周辺部の構成を示すブロック図である。図において、４４は周波数設定データの値毎に第一初期位相データおよび第二初期位相データを保持するメモリである。
【００６８】
図１３はこの発明の実施の形態６によるメモリ４４の記憶内容を説明するためのテーブルを示す説明図である。図において、４５は周波数設定データのリスト、４６は各周波数設定データ毎に設けられたメモリ４４のアドレス（コード）のリスト、４７はこのアドレスに格納された第一初期位相データのリスト、４８はこのアドレスに格納された第二初期位相データのリストである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００６９】
次に動作について説明する。
周波数設定データが入力されると、位相設定手段１１はメモリ４４を検索してそれに対応するアドレスからデータを読み出して第一初期位相データおよび第二初期位相データを出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００７０】
そして、このようにメモリ４４に周波数設定データの値毎に第一初期位相データおよび第二初期位相データを保持させることで、一々これら第一初期位相データおよび第二初期位相データを演算する必要が無くなり、その分、周波数の切替速度などの高速化を測ることができる。
【００７１】
なお、この実施の形態６では実施の形態１の周波数シンセサイザを例としてメモリ４４を用いて各種の位相設定データを出力する場合を説明したが、実施の形態２から実施の形態５までにおいても差分値出力回路２５，２９，３２，３６内に同様のメモリを設けることで同様の効果を得ることができる。
【００７２】
図１４はこの差分値出力回路２５，２９，３２，３６内に設けたメモリの記憶内容を説明するためのテーブルを示す説明図である。図において、４９は第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒと同一の差分データのリストである。また、周波数設定データの入力に応じて当該メモリを検索し、それに対応するアドレスからデータを読み出して上記差分データとして出力すれば良い。
【００７３】
実施の形態７．
図１５はこの発明の実施の形態７による広帯域な周波数シンセサイザの位相設定手段１１およびその周辺部の構成を示すブロック図である。図において、５０は周波数設定データの下位数ビット分を削除して共通周波数設定データを出力する下位ビット打切回路、５１はこの共通周波数設定データの値毎に第一初期位相データおよび第二初期位相データを保持するメモリである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００７４】
次に動作について説明する。
周波数設定データが入力されると、下位ビット打切回路５０は周波数設定データの下位数ビット分を削除して共通周波数設定データを出力し、メモリ５１を検索してそれに対応するアドレスからデータを読み出して第一初期位相データおよび第二初期位相データを出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００７５】
そして、このように周波数設定データの下位ビットを削除することにより、メモリ５１に保持させるデータ数を効果的に削減することができ、その分検索速度が向上したりメモリサイズを小さくして小型化などを測ることができる。ちなみに、例えば周波数設定データのワード長が３２ビットの場合、必要なメモリの容量は「約４．３Ｇ×位相設定データのワード長（ｂｉｔ）」である。これをワード長が１０ビットとなるまで削減すると必要なメモリの容量は「１０２４×位相設定データのワード長（ｂｉｔ）」となり、メモリの容量を１／（２22）分にまで削減することができる。
【００７６】
なお、この実施の形態７では実施の形態１の周波数シンセサイザを例としてメモリ５１を用いて各種の位相設定データを出力する場合を説明したが、実施の形態２から実施の形態５までにおいても差分値出力回路２５，２９，３２，３６内に同様の下位ビット打切回路およびメモリを設けることで同様の効果を得ることができる。
【００７７】
また、以上の実施の形態において、データを処理する各種の回路は、それぞれが論理回路やメモリなどのディスクリート素子などを組み合わされてなるハードウェアベースの構成のものであっても、ＤＳＰ（デジタルシグナルプロセッサ）やＣＰＵ（セントラルプロセシングユニット）などを用いてソフトウェアベースの構成のものであってもかまわない。
【００７８】
【発明の効果】
以上のように、この発明によれば、チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源と、局部発振信号を出力する局部発振器と、この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路と、この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサと、上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサと、上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器とを備え、上記ベースバンド信号源は、上記第一局部発振信号と第二局部発振信号との位相差の誤差で、上記第一ベースバンド信号と第二ベースバンド信号との位相差を補正して出力するので、第一ベースバンド信号に対する第一局部発振信号の混合位相と、第二ベースバンド信号に対する第二局部発振信号の混合位相とを同一の関係に揃えることができ、これらを加算した出力信号においては上記第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサのイメージが混合されてしまうことはない。
【００７９】
従って、第一局部発振信号と第二局部発振信号との位相差の誤差を補正して、これにより直交ミクサのイメージがスプリアスとしてこの出力信号に混合されてしまうことを効果的に抑制することができる効果がある。
【００８０】
そして、特に、チャネル設定データを直接的あるいは間接的に入力し、このチャネル設定データに応じて異なる差分値を出力するように構成する差分値出力回路を設けると良い。これにより、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいても、このスプリアスをその使用帯域全体において効果的に抑制することができる効果がある。具体的には、例えば、この差分値出力回路を、１乃至複数のチャネル設定データ毎に差分値を保持するメモリを備え、チャネル設定データの入力に応じて当該メモリを検索し、チャネル設定データに応じて少なくとも２種類以上の差分値を出力するように構成すればよい。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による広帯域な周波数シンセサイザを示すブロック図である。
【図２】 この発明の実施の形態１による第一デジタルシンセサイザおよびその周辺部の構成を示すブロック図である。
【図３】 この発明の実施の形態１による各種データの対応関係を示すデータテーブルである。
【図４】 この発明の実施の形態２による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図５】 この発明の実施の形態２による各種データの対応関係を示すデータテーブルである。
【図６】 この発明の実施の形態３による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図７】 この発明の実施の形態４による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図８】 この発明の実施の形態４による第一ベースバンド信号の波形と第二ベースバンド信号の波形とを示す波形図である。
【図９】 この発明の実施の形態５による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図１０】 この発明の実施の形態５における周波数設定データおよび差分データと、比較回路から出力される設定値との対応関係表を示す説明図である。
【図１１】 この発明の実施の形態５において、第一ベースバンド信号あるいは第二ベースバンド信号の波形を示す波形図である。
【図１２】 この発明の実施の形態６による広帯域な周波数シンセサイザの位相設定手段およびその周辺部の構成を示すブロック図である。
【図１３】 この発明の実施の形態６によるメモリの記憶内容を説明するためのテーブルを示す説明図である。
【図１４】 差分値出力回路内に設けたメモリの記憶内容を説明するためのテーブルを示す説明図である。
【図１５】 この発明の実施の形態７による広帯域な周波数シンセサイザの位相設定手段およびその周辺部の構成を示すブロック図である。
【図１６】 従来の周波数シンセサイザの構成を示すブロック図である。
【符号の説明】
１ ベースバンド信号源、４ 局部発振器、６ ９０度移相回路、７ 第一ミキサ、８ 第二ミキサ、９ 出力加算器、１０ 周波数設定手段、１１ 位相設定手段、１２ 基準クロック信号源、１３ 第一デジタルシンセサイザ、１４ 第二デジタルシンセサイザ、１５ 第一位相アキュムレータ、１６ 第一位相振幅変換メモリ、１７ 第一デジタルアナログ変換回路、２３，３０ 第一固定位相設定回路（固定初期値出力回路）、２４，２８，３１ 第二固定位相設定回路（固定初期値出力回路）、２５，２９，３２，３６ 差分値出力回路、２６ 減算回路（演算回路）、３３ 符号反転回路、３４，３８ 第一遅延回路、３５，３９ 第二遅延回路、３７ 比較回路、４４，５１ メモリ、５０ 下位ビット打切回路。
【発明の属する技術分野】
この発明はベースバンド信号と局部発振信号とを混合した出力信号を生成する周波数シンセサイザに係り、特に、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいても低スプリアスを実現するための改良に関するものである。
【０００２】
【従来の技術】
図１６は「Ｌｏｗ−Ｐｏｗｅｒ Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ ＩＣ’ｓｆｏｒ Ｐｏｒｔａｂｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ，ＶＯＬ．８３，ＮＯ．４，ｐ３８−６３：ＡＰＲＩＬ １９９５：Ａ．Ａ．Ａｂｉｄｉ）」などに開示された従来の周波数シンセサイザの構成を示すブロック図である。図において、１はチャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源、２は第一ベースバンド信号からその周波数帯域外の信号成分を除去する第一バンドパスフィルタ、３は第二ベースバンド信号からその周波数帯域外の信号成分を除去する第二バンドパスフィルタ、４は局部発振信号を出力する局部発振器、５はこの局部発振信号とともに上記フィルタリング後の第一ベースバンド信号および第二ベースバンド信号が入力され、これらを混合した出力信号を出力する直交ミクサである。
【０００３】
直交ミクサ５において、６は局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路、７はこの第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサ、８は上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサ、９は上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器である。
【０００４】
ベースバンド信号源１において、１０はチャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを出力する周波数設定手段、１２は基準クロック信号を出力する基準クロック信号源、１３は上記周波数設定データに基づく周期の第一ベースバンド信号を出力する第一デジタルシンセサイザ、１４は上記周波数設定データに基づく周期の第二ベースバンド信号を出力する第二デジタルシンセサイザ、５２はこの第一ベースバンド信号と第二ベースバンド信号とが「π／２」の位相差となるようにこれら２つのデジタルシンセサイザ１３，１４に対して別々の位相データを出力する固定位相設定手段である。
【０００５】
次に動作について説明する。
チャネル設定データの入力に応じて周波数設定手段１０が周波数設定データを出力すると、第一デジタルシンセサイザ１３および第二デジタルシンセサイザ１４はこれに基づいて互いの位相差が「π／２」となる第一ベースバンド信号および第二ベースバンド信号を出力する。そして、これらはそれぞれバンドパスフィルタ２，３によりその帯域外の周波数成分が除去されて、直交ミクサ５に入力される。
【０００６】
ベースバンド信号源１がこのように動作する一方で、９０度移相回路６は、局部発振器４から出力された局部発振信号に基づいて、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する。
【０００７】
従って、第一ミキサ７において第一局部発振信号と上記第一ベースバンド信号とが混合され、第二ミキサ８において第二局部発振信号と上記第二ベースバンド信号とが混合され、出力加算器９からは第一混合信号と第二混合信号とを加算した出力信号が出力される。
【０００８】
【発明が解決しようとする課題】
従来の周波数シンセサイザは以上のように構成されているので、理論的には、局部発振信号とベースバンド信号とを混合したものが出力信号として得られ、直交ミクサ５のイメージがスプリアスとしてこの出力信号に混合されてしまうことはないが、つまり低スプリアスを実現することができるが、実際には、直交ミクサ５の位相誤差などがあるためにこのスプリアスが混合されてしまうなどの課題があった。
【０００９】
詳しく説明する。下記式１から式７はこの直交ミクサ５の動作を説明するための数式である。これらの式において、ｆｓ１（ｔ）は第一ベースバンド信号、ｆｓ２（ｔ）は第二ベースバンド信号、ｆｃ１（ｔ）は第一局部発振信号、ｆｃ２（ｔ）は第二局部発振信号、ｍ１（ｔ）は第一ミキサ７の出力信号、ｍ２（ｔ）は第二ミキサ８の出力信号、Ｖｏｕｔ（ｔ）は出力加算器９の出力信号である。また、ωｓは周波数設定データに応じたベースバンド信号の角周波数、ωｃは局発信号の角周波数である。そして、式７に示すように理論的には、直交ミクサ５の位相誤差などがあるためにこのスプリアスが混合されてしまうことはない。
【００１０】
ここで、例えば、９０度移相回路６から出力される第一局部発振信号と第二局部発振信号との位相差が９０度（＝π／２）からずれたとすると、つまり上記式４のｆｃ２（ｔ）において「π／２」が「π／２＋φｅｒｒ」（但し、φｅｒｒはこの位相差の誤差である）に変化したとすると、上記式６および式７はそれぞれ下記式８および式９のように変化してしまう。従って、出力信号においては直交ミクサ５のイメージがスプリアスとして残留してしまうこととなる。
【００１２】
なお、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいては特に、このスプリアスがベースバンド信号の周波数に応じて変化してしまうので、その使用帯域全体において効果的に抑制するためには直交ミクサに使用する部品に高精度で高価なものを使用しなければならなかったり、更に膨大な補正回路を追加したりする必要が生じてしまい、大型化や高価格化などの弊害が著しく発生してしまう。
【００１４】
この発明は上記のような課題を解決するためになされたもので、第一局部発振信号と第二局部発振信号との位相差の誤差を補正し、これにより直交ミクサのイメージがスプリアスとしてこの出力信号に混合されてしまうことを効果的に抑制することができ、ひいてはチャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいても、このスプリアスをその使用帯域全体において効果的に抑制することができる周波数シンセサイザを得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係る周波数シンセサイザは、チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源と、局部発振信号を出力する局部発振器と、この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路と、この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサと、上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサと、上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器とを備え、上記ベースバンド信号源は、上記第一局部発振信号と第二局部発振信号との位相差の誤差で、上記第一ベースバンド信号と第二ベースバンド信号との位相差を補正して出力するものである。
【００１６】
この発明に係る周波数シンセサイザは、ベースバンド信号源が、基準クロック信号を出力する基準クロック信号源と、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第一位相アキュムレータ、この第一位相アキュムレータの累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、および、この第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路からなる第一デジタルシンセサイザと、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第二位相アキュムレータ、この第二位相アキュムレータの累積加算値の大きさに応じた値の第二振幅データを出力する第二位相振幅変換メモリ、および、この第二振幅データに応じた大きさの第二ベースバンド信号を基準クロック信号に同期して出力する第二デジタルアナログ変換回路からなる第二デジタルシンセサイザと、チャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを上記第一位相アキュムレータおよび第二位相アキュムレータに出力する周波数設定手段と、上記第一位相アキュムレータおよび第二位相アキュムレータに対して、上記第一局部発振信号と第二局部発振信号との位相差の誤差を初期値として与える位相設定手段とからなるものである。
【００１７】
この発明に係る周波数シンセサイザは、位相設定手段が、一定の第一初期値を出力する固定初期値出力回路と、上記第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、上記第一初期値と当該差分値とを加算あるいは減算して第二初期値を出力する演算回路とを備え、上記第一初期値および第二初期値のうちの一方を第一位相アキュムレータへ初期値として与え、他方を第二位相アキュムレータへ初期値として与えるものである。
【００１８】
この発明に係る周波数シンセサイザは、位相設定手段が、一定の第一初期値を出力する固定初期値出力回路と、上記第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路とを備え、上記第一初期値および差分値のうちの一方を第一位相アキュムレータへ初期値として与え、他方を第二位相アキュムレータへ初期値として与えるものである。
【００１９】
この発明に係る周波数シンセサイザは、ベースバンド信号源が、基準クロック信号を出力する基準クロック信号源と、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第一位相アキュムレータ、この第一位相アキュムレータの累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、および、この第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路からなる第一デジタルシンセサイザと、上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第二位相アキュムレータ、この第二位相アキュムレータの累積加算値の大きさに応じた値の第二振幅データを出力する第二位相振幅変換メモリ、および、この第二振幅データに応じた大きさの第二ベースバンド信号を基準クロック信号に同期して出力する第二デジタルアナログ変換回路からなる第二デジタルシンセサイザと、チャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを上記第一位相アキュムレータおよび第二位相アキュムレータに出力する周波数設定手段と、第一位相アキュムレータと周波数設定手段との間に配設され、設定に応じて周波数設定データの上記第一位相アキュムレータへの入力タイミングを遅延させる第一遅延回路と、第二位相アキュムレータと周波数設定手段との間に配設され、設定に応じて周波数設定データの上記第二位相アキュムレータへの入力タイミングを遅延させる第二遅延回路と、第一局部発振信号と第二局部発振信号との位相差の誤差分だけ上記第一遅延回路および第二遅延回路に対して異なる設定を行う遅延設定手段とからなるものである。
【００２０】
この発明に係る周波数シンセサイザは、遅延設定手段が、第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、上記差分値を反転させて反転差分値を出力する符号反転回路とを備え、上記差分値と反転差分値とのうちの一方を第一遅延回路に対する設定値として出力し、他方を第二遅延回路に対する設定値として出力するとともに、当該第一遅延回路および第二遅延回路はその設定値が正の値である場合にはその値に応じた分だけ周波数設定データを遅延させるものである。
【００２１】
この発明に係る周波数シンセサイザは、遅延設定手段が、第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、上記差分値とともに周波数設定データが入力され、新たに差分値および周波数設定データが入力されると前回の差分値および周波数設定データと比較し、この比較結果に基づいて第一遅延回路および第二遅延回路に対して異なる設定値を出力する比較回路とを備えるものである。
【００２２】
この発明に係る周波数シンセサイザは、差分値出力回路が、チャネル設定データが直接的あるいは間接的に入力され、このチャネル設定データに応じて異なる差分値を出力するものである。
【００２３】
この発明に係る周波数シンセサイザは、差分値出力回路が、１乃至複数のチャネル設定データ毎に差分値を保持するメモリを備え、チャネル設定データの入力に応じて当該メモリを検索し、チャネル設定データに応じて少なくとも２種類以上の差分値を出力するものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による広帯域な周波数シンセサイザを示すブロック図である。図において、１はチャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源、２は第一ベースバンド信号からその周波数帯域外の信号成分を除去する第一バンドパスフィルタ、３は第二ベースバンド信号からその周波数帯域外の信号成分を除去する第二バンドパスフィルタ、４は局部発振信号を出力する局部発振器、５はこの局部発振信号とともに上記フィルタリング後の第一ベースバンド信号および第二ベースバンド信号が入力され、これらを混合した出力信号を出力する直交ミクサである。
【００２５】
直交ミクサ５において、６は局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路、７はこの第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサ、８は上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサ、９は上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器である。
【００２６】
ベースバンド信号源１において、１０はチャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを出力する周波数設定手段、１１は周波数設定データが入力され、この周波数設定データに基づいて第一初期位相データおよび第二初期位相データを出力する位相設定手段、１２は基準クロック信号を出力する基準クロック信号源、１３は上記周波数設定データおよび第一初期位相データが入力され、これらに基づいて上記所定の周期で変化する第一ベースバンド信号を出力する第一デジタルシンセサイザ、１４は上記周波数設定データおよび第二初期位相データが入力され、これらに基づいて上記所定の周期で変化する第二ベースバンド信号を出力する第二デジタルシンセサイザである。
【００２７】
図２はこの発明の実施の形態１による第一デジタルシンセサイザ１３およびその周辺部の構成を示すブロック図である。図において、１５は第一初期位相データを初期値として上記基準クロック信号が入力される度に所定のリミット値を上限として周波数設定データを累積加算する第一位相アキュムレータ、１６はこの第一位相アキュムレータ１５の累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、１７はこの第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路である。
【００２８】
なお、第二デジタルシンセサイザ１４も同様のブロック構成であり、第二位相アキュムレータ、第二位相振幅変換メモリおよび第二デジタルアナログ変換回路で構成されている。また、上記第一位相振幅変換メモリ１６および第二位相振幅変換メモリはともに、上記第一位相アキュムレータ１５の累積加算値がリミット値までリニアに変化した場合に正弦波の１周期分の波形が出力されるように振幅データを出力するものであり、この振幅データを適当に一定間隔毎に間引くことで各種の周波数の正弦波波形の信号を出力することができる。従って、リミット値が大きければ大きいほど、上記正弦波１周期分の波形の分解能が向上し、生成可能な最小の周波数を小さくすることができる。下記式１０にベースバンド信号の周波数とこの基準クロック信号との関係を示す。同式において、ｆｓはベースバンド信号の周波数、ｋは周波数設定データ、ｆｃｋは基準クロック信号の周波数、２L はＬビットの２値データにおけるリミット値である。
【００２９】
ｆｓ ＝ ｋ・ｆｃｋ／２L ・・・式１０
【００３０】
図３はこの発明の実施の形態１による各種データの対応関係を示すデータテーブルである。図において、１８はチャネル設定データのリスト、１９は各チャネル設定データに対応するベースバンド信号の周波数のリスト、２０は各チャネル設定データに基づいて周波数設定手段１０から出力される周波数設定データのリスト、２１は各周波数設定データに基づいて位相設定手段１１から出力される第一初期位相データのリスト、２２は各周波数設定データに基づいて位相設定手段１１から出力される第二初期位相データのリストである。また、リストの各行の要素同士が１対１に対応し、各チャネル設定データに対応するデータとなる。そして、この実施の形態１では、第一初期位相データをφ（ｉ）、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差（π／２からの誤差）をφｅｒｒ（ｉ）とした場合、第二初期位相データとして「φ（ｉ）＋π／２−φｅｒｒ（ｉ）」を出力する。また、この位相差の誤差はあらかじめ測定などに基づいて決定する。
【００３１】
なお、同図に示すようにこの実施の形態１では、各チャネル設定データ（各ベースバンド信号の周波数）それぞれに対応させて異なる周波数設定データ、第一初期位相データおよび第二初期位相データを出力するものである。
【００３２】
次に動作について説明する。
チャネル設定データの入力に応じて周波数設定手段１０および位相設定手段１１が上記図３に対応する処理を行って周波数設定データ、第一初期位相データおよび第二初期位相データを出力すると、第一デジタルシンセサイザ１３および第二デジタルシンセサイザ１４はこれに基づいて第一ベースバンド信号や第二ベースバンド信号を出力する。
【００３３】
そして、第一デジタルシンセサイザ１３を例に説明すると、具体的に、まず、第一位相アキュムレータ１５にその初期値として第一初期位相データを設定し、それに対応する第一振幅データを第一位相振幅変換メモリ１６から出力させ、第一デジタルアナログ変換回路１７からこの第一振幅データに応じた大きさの第一ベースバンド信号を出力させる。次に、基準クロック信号が入力されると、第一位相アキュムレータ１５の保持値に周波数設定データの値を累積加算し、それに対応する第一振幅データを第一位相振幅変換メモリ１６から出力させ、第一デジタルアナログ変換回路１７からこの第一振幅データに応じた大きさの第一ベースバンド信号を出力させる。そして、この動作を基準クロック信号が入力されるたびに繰り返し、第一位相アキュムレータ１５の保持値がリミット値を超えたらその値からリミット値を減算した値を新たな保持値とすることで、所定の周波数の第一ベースバンド信号を出力することができる。
【００３４】
また、第二位相振幅変換メモリは第一位相振幅変換メモリ１６と同様に変換処理を行うとともに、上記位相差の誤差がない（φｅｒｒ（ｉ）＝０）と仮定した場合には第二初期位相データは第一初期位相データと「π／２」だけずれた初期値が設定されるので、この一連の動作において第二ベースバンド信号は第一ベースバンド信号と「π／２−φｅｒｒ（ｉ）」だけ異なる位相で、且つ、第一ベースバンド信号と同一の周波数の信号となる。
【００３５】
そして、このように生成された第一ベースバンド信号および第二ベースバンド信号はそれぞれバンドパスフィルタ２，３によりその帯域外の周波数成分が除去され、その後、直交ミクサ５に入力される。このフィルタリング処理により帯域外の周波数成分に基づくスプリアス（角周波数「ωｃ＋ωｓ」）を防止することができる。
【００３６】
ベースバンド信号源１がこのように動作する一方で、直交ミクサ５の９０度移相回路６は、局部発振器４から出力された局部発振信号に基づいて、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する。従って、第一ミキサ７において第一局部発振信号と上記第一ベースバンド信号とが混合され、第二ミキサ８において第二局部発振信号と上記第二ベースバンド信号とが混合され、出力加算器９からは第一混合信号と第二混合信号とを加算した出力信号が出力される。
【００３７】
下記式１１から式１８はこの直交ミクサ５の動作を説明するための数式である。これらの式において、ｆｓ１（ｔ）は第一ベースバンド信号、ｆｓ２（ｔ）は第二ベースバンド信号、ｆｃ１（ｔ）は第一局部発振信号、ｆｃ２（ｔ）は第二局部発振信号、ｍ１（ｔ）は第一ミキサ７の出力信号、ｍ２（ｔ）は第二ミキサ８の出力信号、Ｖｏｕｔ（ｔ）は出力加算器９の出力信号である。また、ωｓは周波数設定データに応じたベースバンド信号の角周波数、φは固定位相角度、φｅｒｒは第一局部発振信号と第二局部発振信号との位相差の誤差、ωｃは局発信号の角周波数である。
【００３８】
そして、この実施の形態１では下記式１２に示すように第二ベースバンド信号において第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒを減算しているので、且つ、「φｅｒｒ＜＜φ」とみなすことができるので、これらの信号に基づいて生成される出力信号Ｖｏｕｔ（ｔ）においては下記式９に示すように直交ミクサ５のイメージが残留してしまうことはなく、このスプリアスを格段に抑制することができることになる。
【００３９】
以上のように、この実施の形態１によれば、チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源１と、局部発振信号を出力する局部発振器４と、この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路６と、この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサ７と、上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサ８と、上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器９とを備え、上記ベースバンド信号源１は、上記第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒで、上記第一ベースバンド信号と第二ベースバンド信号との位相差（π／２）を補正して出力するので、第一ベースバンド信号に対する第一局部発振信号の混合位相と、第二ベースバンド信号に対する第二局部発振信号の混合位相とを同一の関係に揃えることができ、上記式１８に示すように、これらを加算した出力信号においては上記第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことはない。
【００４１】
従って、第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒを補正して、これにより直交ミクサ５のイメージがスプリアスとしてこの出力信号に混合されてしまうことを効果的に抑制することができる効果がある。また、従来のようにこの直交ミクサ５のイメージのスプリアスを抑制するために格段の構成を追加することなく当該効果を得ることができ、また、直交ミクサ５自体の部品にも低価格な部品を用いることができる。
【００４２】
特に、位相設定手段１１がチャネル設定データに応じて異なる差分値を出力するので、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用したとしても、スプリアスをその使用帯域全体において効果的に抑制することができる効果がある。
【００４３】
実施の形態２．
図４はこの発明の実施の形態２による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、２３は第一初期位相データを出力する第一固定位相設定回路（固定初期値出力回路）、２４はこの第一初期位相データに「π／２」を加えた第二固定位相データを出力する第二固定位相設定回路（固定初期値出力回路）、２５は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路、２６は第二固定位相データから差分データを減算して第二初期位相データを出力する減算回路（演算回路）である。
【００４４】
図５はこの発明の実施の形態２による各種データの対応関係を示すデータテーブルである。図において、２７は差分値出力回路から出力される差分データのリストである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００４５】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路２５から上記図５に示す対応関係に示すように、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差が差分データとして出力される。この一方で、第一固定位相設定回路２３は第一初期位相データを出力し、第二固定位相設定回路２４はこの第一初期位相データに「π／２」を加えた第二固定位相データを出力しているので、減算回路２６からは第二固定位相データから差分データを減算して得られる第二初期位相データが出力される。そして、第一デジタルシンセサイザ１３は上記第一初期位相データを初期値として、第二デジタルシンセサイザ１４は上記第二初期位相データを初期値としてそれぞれのベースバンド信号を出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００４６】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を第二初期位相データに加えているので、実施の形態１と同様の位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００４７】
なお、下記式１９および式２０は第一初期位相データが「０」である場合の第一ベースバンド信号および第二ベースバンド信号を示す数式である。
【００４８】
ｆｓ１（ｔ） ＝ ｓｉｎ（ωｓ・ｔ） ・・・式１９
ｆｓ２（ｔ） ＝ ｓｉｎ（ωｓ・ｔ＋π／２−φｅｒｒ） ・・・式２０
【００４９】
また、減算回路２６などはＩＣ化が可能なので、実施の形態１よりも外付け部品の数を削減して装置を小型化することができる。
【００５０】
実施の形態３．
図６はこの発明の実施の形態３による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、２８は「π／２」の第二初期位相データを出力する第二固定位相設定回路（固定初期値出力回路）、２９は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路である。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００５１】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路２９から第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒが出力され、第一デジタルシンセサイザ１３はこの差分値を初期値として第一ベースバンド信号を出力する。他方、第二固定位相設定回路２８は「π／２」の第二初期位相データを出力しているので、第二デジタルシンセサイザ１４はこの第二初期位相データを初期値として第二ベースバンド信号を出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００５２】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒを第一デジタルシンセサイザ１３に初期値として設定しているので、実施の形態１と同様の位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００５３】
なお、下記式２１から式２６はこの実施の形態３のように「φ＝φｅｒｒ」とした場合の式変形を示すものである。そして、式２１に示すようにこの実施の形態３では第一ベースバンド信号に第一局部発振信号と第二局部発振信号との位相差の誤差φｅｒｒを加算しているので、これらの信号に基づいて生成される出力信号Ｖｏｕｔ（ｔ）においては下記式１７に示すように直交ミクサ５のイメージが残留してしまうことはなく、このスプリアスを格段に抑制することができることになる。
【００５４】
実施の形態４．
図７はこの発明の実施の形態４による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、３０は「０」の第一初期位相データを出力する第一固定位相設定回路（固定初期値出力回路）、３１は「π／２」の第二初期位相データを出力する第二固定位相設定回路（固定初期値出力回路）、３２は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路、３３はこの差分データの符号を反転させて反転差分データを出力する符号反転回路、３４は第一デジタルシンセサイザ１３と周波数設定手段１０との間に配設されるとともに上記反転差分データが入力され、この反転差分データが正の値である場合にはその値の分だけ第一デジタルシンセサイザ１３への周波数設定データの入力タイミングを遅延させる第一遅延回路、３５は第二デジタルシンセサイザ１４と周波数設定手段１０との間に配設されるとともに上記差分データが入力され、この差分データが正の値である場合にはその値の分だけ第二デジタルシンセサイザ１４への周波数設定データの入力タイミングを遅延させる第二遅延回路である。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００５６】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路３２から、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒが差分データとして出力される。そして、第二遅延回路３５はこの差分データが正の値である場合にはその値の分だけ第二デジタルシンセサイザ１４への周波数設定データの入力タイミングを遅延させ、第二デジタルシンセサイザ１４はこの遅延時間だけ遅れたタイミングから上記周波数設定データに基づく第二ベースバンド信号を出力する。この時、当然に反転差分データは負の値であるので、第一遅延回路３４は遅延させること無く周波数設定データを第一デジタルシンセサイザ１３へ出力し、第一デジタルシンセサイザ１３は遅延なく周波数設定データに基づく第一ベースバンド信号を出力する。
【００５７】
逆に、差分データが負の値である場合には、第二遅延回路３５は遅延させること無く周波数設定データを第二デジタルシンセサイザ１４へ出力し、第二デジタルシンセサイザ１４は遅延なく周波数設定データに基づく第二ベースバンド信号を出力する。また、今度は反転差分データが正の値となるので、第一遅延回路３４はその値の分だけ第一デジタルシンセサイザ１３への周波数設定データの入力タイミングを遅延させ、第一デジタルシンセサイザ１３はこの遅延時間だけ遅れたタイミングから上記周波数設定データに基づく第一ベースバンド信号を出力する。
【００５８】
図８はこの発明の実施の形態４による第一ベースバンド信号の波形と第二ベースバンド信号の波形とを示す波形図である。図において、（ａ）は第一ベースバンド信号の波形図、（ｂ）は第二ベースバンド信号の波形図、実線は差分データが正の値である場合の波形、点線は差分データが負の値である場合の波形である。また、同図においては、周波数設定データや差分データが生成されたタイミングからそれらのデータに基づく波形を出力するまでの遅延期間の間においては、第一ベースバンド信号にあっては位相を「０」に設定し、第二ベースバンド信号にあっては位相を「π／２」に設定するように第一デジタルシンセサイザ１３や第二デジタルシンセサイザ１４を動作させている。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００５９】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差の分だけ周波数設定データの入力タイミングを遅延させるので、実施の形態１と同様にずれた位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００６０】
また、符号反転回路３３や各遅延回路３４，３５はＩＣ化が可能であり、その分外付け部品を減らして小型化などを図ることもできる効果がある。
【００６１】
実施の形態５．
図９はこの発明の実施の形態５による広帯域な周波数シンセサイザの一部を示すブロック図である。図において、３６は周波数設定データに基づいて第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差を差分データとして出力する差分値出力回路、３７はこの差分データとともに周波数設定データが入力され、新たな差分データおよび周波数設定データが入力されると前回の差分データおよび周波数設定データと比較し、この比較結果に基づいて２つの異なる設定値を出力する比較回路、３８は上記設定値のうちの一方が入力されるとともに周波数設定データが入力され、この設定値が入力された場合には周波数設定データにこの設定値に対応した遅延を与える第一遅延回路、３９は上記設定値のうちの他方が入力されるとともに周波数設定データが入力され、この設定値が入力された場合には周波数設定データにこの設定値に対応した遅延を与える第二遅延回路である。
【００６２】
図１０はこの発明の実施の形態５における周波数設定データおよび差分データと、比較回路３７から出力される設定値との対応関係表を示す説明図である。図において、４０は前回の周波数設定データの周波数ｋ’と新たな周波数設定データの周波数ｋとの比較結果の分類リスト、４１は前回の差分データの値φｅｒｒ’と新たな差分データの値φｅｒｒとの比較結果の分類リスト、４２は第一遅延回路３８に出力される遅延量の設定値ｈ１のリスト、４３は第二遅延回路３９に出力される遅延量の設定値ｈ２のリストである。また、ｈ（φｅｒｒ−φｅｒｒ’）およびｈ（φｅｒｒ’−φｅｒｒ）はそれぞれ第一遅延回路３８や第二遅延回路３９に出力される設定値である。これ以外の構成は実施の形態４と同様であり説明を省略する。
【００６３】
次に動作について説明する。
周波数設定手段１０から周波数設定データが出力されると、これに応じて差分値出力回路３６から、第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差が差分データとして出力される。そして、比較回路３７は、この新たな差分データおよび周波数設定データと前回の差分データおよび周波数設定データとを比較し、この比較結果に基づいて図１０に示すような設定値を第一遅延回路３８および第二遅延回路３９に対して出力する。そして、第一遅延回路３８は、この設定値が入力された場合、周波数設定データにこの設定値に対応した遅延を与えて第一デジタルシンセサイザ１３へ出力する。同様に、第二遅延回路３９は、この設定値が入力された場合、周波数設定データにこの設定値に対応した遅延を与えて第二デジタルシンセサイザ１４へ出力する。
【００６４】
図１１はこの発明の実施の形態５において、第一ベースバンド信号あるいは第二ベースバンド信号の波形を示す波形図である。図において、（ａ）は周波数設定データに基づく周波数が低くなる場合の周波数切替タイミングにおける波形、（ｂ）は周波数設定データに基づく周波数が高くなる場合の周波数切替タイミングにおける波形、実線は設定値が遅延回路に入力された場合の波形、点線は設定値が「０」である場合の波形である。そして、同図にも示すようにこの実施の形態５では、設定値が入力された場合には各遅延回路３８，３９は、周波数設定データにこの設定値に対応した遅延を与えてそれぞれのデジタルシンセサイザ１３，１４へ出力しているので、その遅延させている間において波形は連続性を維持しつつ滑らかに変化することになる。これ以外の動作は実施の形態４と同様であり説明を省略する。
【００６５】
そして、このように第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒの分だけ周波数設定データの入力タイミングを遅延させるので、実施の形態１と同様の位相関係にある第一ベースバンド信号と第二ベースバンド信号とを出力することができ、ひいては第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサ５のイメージが混合されてしまうことを効果的に抑制することができる。
【００６６】
また、切替時に遅延が発生する場合にはその遅延期間においてベースバンド信号の波形を連続性を維持するように変化させているので、この切替時の位相不連続に起因するスプリアスの発生レベルも効果的に低減することができる。
【００６７】
実施の形態６．
図１２はこの発明の実施の形態６による広帯域な周波数シンセサイザの位相設定手段１１およびその周辺部の構成を示すブロック図である。図において、４４は周波数設定データの値毎に第一初期位相データおよび第二初期位相データを保持するメモリである。
【００６８】
図１３はこの発明の実施の形態６によるメモリ４４の記憶内容を説明するためのテーブルを示す説明図である。図において、４５は周波数設定データのリスト、４６は各周波数設定データ毎に設けられたメモリ４４のアドレス（コード）のリスト、４７はこのアドレスに格納された第一初期位相データのリスト、４８はこのアドレスに格納された第二初期位相データのリストである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００６９】
次に動作について説明する。
周波数設定データが入力されると、位相設定手段１１はメモリ４４を検索してそれに対応するアドレスからデータを読み出して第一初期位相データおよび第二初期位相データを出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００７０】
そして、このようにメモリ４４に周波数設定データの値毎に第一初期位相データおよび第二初期位相データを保持させることで、一々これら第一初期位相データおよび第二初期位相データを演算する必要が無くなり、その分、周波数の切替速度などの高速化を測ることができる。
【００７１】
なお、この実施の形態６では実施の形態１の周波数シンセサイザを例としてメモリ４４を用いて各種の位相設定データを出力する場合を説明したが、実施の形態２から実施の形態５までにおいても差分値出力回路２５，２９，３２，３６内に同様のメモリを設けることで同様の効果を得ることができる。
【００７２】
図１４はこの差分値出力回路２５，２９，３２，３６内に設けたメモリの記憶内容を説明するためのテーブルを示す説明図である。図において、４９は第一局部発振信号を基準とした場合における第二局部発振信号の位相差の誤差φｅｒｒと同一の差分データのリストである。また、周波数設定データの入力に応じて当該メモリを検索し、それに対応するアドレスからデータを読み出して上記差分データとして出力すれば良い。
【００７３】
実施の形態７．
図１５はこの発明の実施の形態７による広帯域な周波数シンセサイザの位相設定手段１１およびその周辺部の構成を示すブロック図である。図において、５０は周波数設定データの下位数ビット分を削除して共通周波数設定データを出力する下位ビット打切回路、５１はこの共通周波数設定データの値毎に第一初期位相データおよび第二初期位相データを保持するメモリである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００７４】
次に動作について説明する。
周波数設定データが入力されると、下位ビット打切回路５０は周波数設定データの下位数ビット分を削除して共通周波数設定データを出力し、メモリ５１を検索してそれに対応するアドレスからデータを読み出して第一初期位相データおよび第二初期位相データを出力する。これ以外の動作は実施の形態１と同様であり説明を省略する。
【００７５】
そして、このように周波数設定データの下位ビットを削除することにより、メモリ５１に保持させるデータ数を効果的に削減することができ、その分検索速度が向上したりメモリサイズを小さくして小型化などを測ることができる。ちなみに、例えば周波数設定データのワード長が３２ビットの場合、必要なメモリの容量は「約４．３Ｇ×位相設定データのワード長（ｂｉｔ）」である。これをワード長が１０ビットとなるまで削減すると必要なメモリの容量は「１０２４×位相設定データのワード長（ｂｉｔ）」となり、メモリの容量を１／（２22）分にまで削減することができる。
【００７６】
なお、この実施の形態７では実施の形態１の周波数シンセサイザを例としてメモリ５１を用いて各種の位相設定データを出力する場合を説明したが、実施の形態２から実施の形態５までにおいても差分値出力回路２５，２９，３２，３６内に同様の下位ビット打切回路およびメモリを設けることで同様の効果を得ることができる。
【００７７】
また、以上の実施の形態において、データを処理する各種の回路は、それぞれが論理回路やメモリなどのディスクリート素子などを組み合わされてなるハードウェアベースの構成のものであっても、ＤＳＰ（デジタルシグナルプロセッサ）やＣＰＵ（セントラルプロセシングユニット）などを用いてソフトウェアベースの構成のものであってもかまわない。
【００７８】
【発明の効果】
以上のように、この発明によれば、チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源と、局部発振信号を出力する局部発振器と、この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路と、この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサと、上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサと、上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器とを備え、上記ベースバンド信号源は、上記第一局部発振信号と第二局部発振信号との位相差の誤差で、上記第一ベースバンド信号と第二ベースバンド信号との位相差を補正して出力するので、第一ベースバンド信号に対する第一局部発振信号の混合位相と、第二ベースバンド信号に対する第二局部発振信号の混合位相とを同一の関係に揃えることができ、これらを加算した出力信号においては上記第一局部発振信号と第二局部発振信号との位相差の誤差に起因するスプリアス、つまり直交ミクサのイメージが混合されてしまうことはない。
【００７９】
従って、第一局部発振信号と第二局部発振信号との位相差の誤差を補正して、これにより直交ミクサのイメージがスプリアスとしてこの出力信号に混合されてしまうことを効果的に抑制することができる効果がある。
【００８０】
そして、特に、チャネル設定データを直接的あるいは間接的に入力し、このチャネル設定データに応じて異なる差分値を出力するように構成する差分値出力回路を設けると良い。これにより、チャネル設定データに基づいてベースバンド信号の周波数を広帯域においてアクティブに切り替えて使用するような無線通信システムにおいても、このスプリアスをその使用帯域全体において効果的に抑制することができる効果がある。具体的には、例えば、この差分値出力回路を、１乃至複数のチャネル設定データ毎に差分値を保持するメモリを備え、チャネル設定データの入力に応じて当該メモリを検索し、チャネル設定データに応じて少なくとも２種類以上の差分値を出力するように構成すればよい。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による広帯域な周波数シンセサイザを示すブロック図である。
【図２】 この発明の実施の形態１による第一デジタルシンセサイザおよびその周辺部の構成を示すブロック図である。
【図３】 この発明の実施の形態１による各種データの対応関係を示すデータテーブルである。
【図４】 この発明の実施の形態２による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図５】 この発明の実施の形態２による各種データの対応関係を示すデータテーブルである。
【図６】 この発明の実施の形態３による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図７】 この発明の実施の形態４による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図８】 この発明の実施の形態４による第一ベースバンド信号の波形と第二ベースバンド信号の波形とを示す波形図である。
【図９】 この発明の実施の形態５による広帯域な周波数シンセサイザの一部を示すブロック図である。
【図１０】 この発明の実施の形態５における周波数設定データおよび差分データと、比較回路から出力される設定値との対応関係表を示す説明図である。
【図１１】 この発明の実施の形態５において、第一ベースバンド信号あるいは第二ベースバンド信号の波形を示す波形図である。
【図１２】 この発明の実施の形態６による広帯域な周波数シンセサイザの位相設定手段およびその周辺部の構成を示すブロック図である。
【図１３】 この発明の実施の形態６によるメモリの記憶内容を説明するためのテーブルを示す説明図である。
【図１４】 差分値出力回路内に設けたメモリの記憶内容を説明するためのテーブルを示す説明図である。
【図１５】 この発明の実施の形態７による広帯域な周波数シンセサイザの位相設定手段およびその周辺部の構成を示すブロック図である。
【図１６】 従来の周波数シンセサイザの構成を示すブロック図である。
【符号の説明】
１ ベースバンド信号源、４ 局部発振器、６ ９０度移相回路、７ 第一ミキサ、８ 第二ミキサ、９ 出力加算器、１０ 周波数設定手段、１１ 位相設定手段、１２ 基準クロック信号源、１３ 第一デジタルシンセサイザ、１４ 第二デジタルシンセサイザ、１５ 第一位相アキュムレータ、１６ 第一位相振幅変換メモリ、１７ 第一デジタルアナログ変換回路、２３，３０ 第一固定位相設定回路（固定初期値出力回路）、２４，２８，３１ 第二固定位相設定回路（固定初期値出力回路）、２５，２９，３２，３６ 差分値出力回路、２６ 減算回路（演算回路）、３３ 符号反転回路、３４，３８ 第一遅延回路、３５，３９ 第二遅延回路、３７ 比較回路、４４，５１ メモリ、５０ 下位ビット打切回路。
Claims (9)
- チャネル設定データに基づいて、互いに直交する第一ベースバンド信号および第二ベースバンド信号を出力するベースバンド信号源と、
局部発振信号を出力する局部発振器と、
この局部発振信号が入力され、互いに位相が９０度異なる第一局部発振信号および第二局部発振信号を生成する９０度移相回路と、
この第一局部発振信号と上記第一ベースバンド信号とを混合して第一混合信号を出力する第一ミキサと、
上記第二局部発振信号と上記第二ベースバンド信号とを混合して第二混合信号を出力する第二ミキサと、
上記第一混合信号と第二混合信号とを加算して出力信号として出力する出力加算器とを備え、
上記ベースバンド信号源は、上記第一局部発振信号と第二局部発振信号との位相差の誤差で、上記第一ベースバンド信号と第二ベースバンド信号との位相差を補正して出力する周波数シンセサイザ。 - ベースバンド信号源は、
基準クロック信号を出力する基準クロック信号源と、
上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第一位相アキュムレータ、この第一位相アキュムレータの累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、および、この第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路からなる第一デジタルシンセサイザと、
上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第二位相アキュムレータ、この第二位相アキュムレータの累積加算値の大きさに応じた値の第二振幅データを出力する第二位相振幅変換メモリ、および、この第二振幅データに応じた大きさの第二ベースバンド信号を基準クロック信号に同期して出力する第二デジタルアナログ変換回路からなる第二デジタルシンセサイザと、
チャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを上記第一位相アキュムレータおよび第二位相アキュムレータに出力する周波数設定手段と、
上記第一位相アキュムレータおよび第二位相アキュムレータに対して、上記第一局部発振信号と第二局部発振信号との位相差の誤差を初期値として与える位相設定手段とからなることを特徴とする請求項１記載の周波数シンセサイザ。 - 位相設定手段は、
一定の第一初期値を出力する固定初期値出力回路と、
上記第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、
上記第一初期値と当該差分値とを加算あるいは減算して第二初期値を出力する演算回路とを備え、
上記第一初期値および第二初期値のうちの一方を第一位相アキュムレータへ初期値として与え、他方を第二位相アキュムレータへ初期値として与えることを特徴とする請求項２記載の周波数シンセサイザ。 - 位相設定手段は、
一定の第一初期値を出力する固定初期値出力回路と、
上記第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路とを備え、
上記第一初期値および差分値のうちの一方を第一位相アキュムレータへ初期値として与え、他方を第二位相アキュムレータへ初期値として与えることを特徴とする請求項２記載の周波数シンセサイザ。 - ベースバンド信号源は、
基準クロック信号を出力する基準クロック信号源と、
上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第一位相アキュムレータ、この第一位相アキュムレータの累積加算値の大きさに応じた値の第一振幅データを出力する第一位相振幅変換メモリ、および、この第一振幅データに応じた大きさの第一ベースバンド信号を基準クロック信号に同期して出力する第一デジタルアナログ変換回路からなる第一デジタルシンセサイザと、
上記基準クロック信号毎に所定のリミット値を上限として入力データを累積加算する第二位相アキュムレータ、この第二位相アキュムレータの累積加算値の大きさに応じた値の第二振幅データを出力する第二位相振幅変換メモリ、および、この第二振幅データに応じた大きさの第二ベースバンド信号を基準クロック信号に同期して出力する第二デジタルアナログ変換回路からなる第二デジタルシンセサイザと、
チャネル設定データが入力され、このデータの値に応じた周期となる周波数設定データを上記第一位相アキュムレータおよび第二位相アキュムレータに出力する周波数設定手段と、
第一位相アキュムレータと周波数設定手段との間に配設され、設定に応じて周波数設定データの上記第一位相アキュムレータへの入力タイミングを遅延させる第一遅延回路と、
第二位相アキュムレータと周波数設定手段との間に配設され、設定に応じて周波数設定データの上記第二位相アキュムレータへの入力タイミングを遅延させる第二遅延回路と、
第一局部発振信号と第二局部発振信号との位相差の誤差分だけ上記第一遅延回路および第二遅延回路に対して異なる設定を行う遅延設定手段とからなることを特徴とする請求項１記載の周波数シンセサイザ。 - 遅延設定手段は、
第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、
上記差分値を反転させて反転差分値を出力する符号反転回路とを備え、
上記差分値と反転差分値とのうちの一方を第一遅延回路に対する設定値として出力し、他方を第二遅延回路に対する設定値として出力するとともに、
当該第一遅延回路および第二遅延回路はその設定値が正の値である場合にはその値に応じた分だけ周波数設定データを遅延させることを特徴とする請求項５記載の周波数シンセサイザ。 - 遅延設定手段は、
第一局部発振信号と第二局部発振信号との位相差の誤差を差分値として出力する差分値出力回路と、
上記差分値とともに周波数設定データが入力され、新たに差分値および周波数設定データが入力されると前回の差分値および周波数設定データと比較し、この比較結果に基づいて第一遅延回路および第二遅延回路に対して異なる設定値を出力する比較回路とを備えることを特徴とする請求項５記載の周波数シンセサイザ。 - 差分値出力回路は、チャネル設定データが直接的あるいは間接的に入力され、このチャネル設定データに応じて異なる差分値を出力することを特徴とする請求項３，請求項４，請求項６および請求項７のうちのいずれか１項記載の周波数シンセサイザ。
- 差分値出力回路は、
１乃至複数のチャネル設定データ毎に差分値を保持するメモリを備え、チャネル設定データの入力に応じて当該メモリを検索し、チャネル設定データに応じて少なくとも２種類以上の差分値を出力することを特徴とする請求項８記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18429099A JP3862891B2 (ja) | 1999-06-29 | 1999-06-29 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18429099A JP3862891B2 (ja) | 1999-06-29 | 1999-06-29 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016117A JP2001016117A (ja) | 2001-01-19 |
| JP3862891B2 true JP3862891B2 (ja) | 2006-12-27 |
Family
ID=16150750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18429099A Expired - Fee Related JP3862891B2 (ja) | 1999-06-29 | 1999-06-29 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862891B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159604A (ja) * | 2007-12-03 | 2009-07-16 | Mitsubishi Electric Corp | 信号生成装置並びに送信機及び送受信機 |
| JP5424816B2 (ja) * | 2009-10-29 | 2014-02-26 | 三菱電機株式会社 | 周波数シンセサイザ |
| CN111431484A (zh) * | 2020-04-01 | 2020-07-17 | 济南浪潮高新科技投资发展有限公司 | 一种镜频抑制混频器 |
| JP2022172940A (ja) | 2021-05-07 | 2022-11-17 | 株式会社アドバンテスト | 信号発生器および任意波形発生方法 |
-
1999
- 1999-06-29 JP JP18429099A patent/JP3862891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001016117A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101045110B1 (ko) | 고속 주파수 호핑 확산 스펙트럼 기술에 기초한 셀룰러무선 통신 시스템용 직접 디지털 주파수 합성기 | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US8818317B2 (en) | Frequency converter and receiver that uses the frequency converter | |
| JP3862891B2 (ja) | 周波数シンセサイザ | |
| JPH0823231A (ja) | Ｆｍ変調回路 | |
| KR20040066903A (ko) | 시그마-델타 변환을 이용한 이미지 제거 회로 | |
| JPH0199322A (ja) | 分周装置 | |
| JP2002271143A (ja) | 周波数シンセサイザ | |
| JP4696920B2 (ja) | Ｄｄｓ信号発生装置 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JP2715211B2 (ja) | 位相ロック・ループ用の部分積分重畳型基準周波数発生方法、およびその基準周波数発生回路 | |
| JPH06252646A (ja) | ディジタル・シンセサイザ | |
| JPS62225027A (ja) | 可変分周器 | |
| JP3513802B2 (ja) | 直接デジタル周波数シンセサイザ装置 | |
| JP2000022446A (ja) | 周波数シンセサイザおよび周波数シンセサイザにおける出力周波数の制御方法 | |
| JP2007215039A (ja) | 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法 | |
| JPH05283985A (ja) | デジタル周波数シンセサイザ | |
| JP2948612B2 (ja) | ディジタル制御発振器 | |
| SU1635244A2 (ru) | Цифровой синтезатор частот | |
| JP3716150B2 (ja) | ダイレクトディジタルシンセサイザ | |
| JP2715210B2 (ja) | 位相ロック・ループ用の部分積分切替え型基準周波数発生方法、およびその基準周波数発生回路 | |
| JPH09298568A (ja) | 変調装置 | |
| JPH07142929A (ja) | ダイレクトディジタル方式シンセサイザ | |
| JPH03201606A (ja) | ディジタルシンセサイザ | |
| JPH06291623A (ja) | パルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |