JP3853536B2 - チューナ - Google Patents
チューナ Download PDFInfo
- Publication number
- JP3853536B2 JP3853536B2 JP11846499A JP11846499A JP3853536B2 JP 3853536 B2 JP3853536 B2 JP 3853536B2 JP 11846499 A JP11846499 A JP 11846499A JP 11846499 A JP11846499 A JP 11846499A JP 3853536 B2 JP3853536 B2 JP 3853536B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- band
- tuner
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【発明の属する技術分野】
本発明は、CATV、衛星放送、地上波放送などにおけるデジタル変調された信号(QPSK、64QAM、OFDM、8VSBなど)を受信するチューナに関する。
【0002】
【従来の技術】
近年のディジタル化、マルチメディア化に伴い、放送分野においては、現行のTVなどの無線系の放送だけでなく、放送と通信の融合化がなされたCATVなどの有線系放送も注目されている。
【0003】
従来、CATV伝送線路を用いた双方向のデータ伝送の方式が開発され、ビデオ・オンデマンドなどへのサービスへ応用されている。
【0004】
一方、CATV回線は、電話回線と比較して大容量のデータ伝送能力を有することから、CATV回線を用いてネットワークを構成し、例えばインターネット等に加入者端末の通信機器(例えばパソコン)から高速にアクセスできるデータ通信サービスが開発されている。このサービスでは、加入者宅にケーブルモデムと呼ばれるCATV回線とのインターフェースが設置され、ケーブルモデムにデータ通信機器としてのパソコンを接続する。これによって、ユーザーがCATV放送センターを介してインターネット等の外部ネットワークに接続するサービスを可能としている。
【0005】
図15は、ケーブルモデムを含むCATV放送システムの概略構成を示すブロック図である。
【0006】
図15において、CATV放送センター201 は、映像供給装置202 と、外部ネットワーク203 と接続するサーバー装置204 と、このサーバー装置204 に接続する信号変換回路205 と、映像供給装置202 からの変調された映像信号と信号変換回路205 からの変調されたデータ信号を混合したり、或いはCATV回線207 からの混合された映像信号とデータ信号を分波する混合分波回路206 を具備して構成されている。
【0007】
CATV放送センター201 には、地上波放送,衛星放送波等の通常の放送サービスに伴う映像信号が、映像供給装置202 から変調されて混合分波回路206 に供給され、その後CATV回線207 に送出される。CATV回線207 は、光ケーブルと同軸ケーブルのハイブリッドで構成され、複数(図示の場合は2つ)の加入者端末208 に接続される。光ケーブルと同軸ケーブルのハイブリッドで構成するとは、センターから伸びる幹線の部分に光ケーブルを利用し加入者宅に引き込むところは同軸ケーブルを利用するシステムである。
【0008】
また、上記CATV放送センター201 には、インターネット等の外部ネットワーク203 と接続されるサーバー装置204 が設置されており、このサーバー装置204 では加入者の管理や外部とのセキュリティ,ネットワークの管理等を行っている。
【0009】
このサーバー装置204 と接続された信号変換回路205 の下りに関しては、このCATV通信系のデータ生成と変調処理及び周波数変換がなされ、混合分波回路206 に供給され、CATV回線207 に出力される。
【0010】
また、上記加入者端末208 から送出された上り信号は、CATV回線207 から混合分波回路206 を経由して、信号変換回路205 で上りデータの復調、サーバー用のフォーマットデータの変換がなされ、サーバー装置204 に供給される。
【0011】
一方、加入者端末28では、CATV回線27より送られてくる放送信号を、セットトップボックス211 で受信し、選局処理及び復調処理等を行った後、表示装置としてのテレビジョン受信機212 で再生する。
【0012】
また、放送センター21よりCATV回線27を介して送られる下り信号は、ケーブルモデム209 にて復調処理が行れた後、ケーブルモデム用の制御データが取り出され、かつ接続されたデータ通信機器としてのパソコン210 に必要なデータを供給する。
【0013】
一方、パソコン210 より送出される上りデータは、ケーブルモデム209 により変調処理がなされ、上り信号としてCATV回線207 を介してCATV放送センター201 に送出される。
【0014】
上記のように、このCATV放送システムは、従来よりある加入者端末と異なり、CATVセットトップボックス211 による放送センター201 からの放送信号受信のみでなく、各端末のケーブルモデム209 から積極的に放送センター201 への送信を行うことができるようになっている。
【0015】
放送センター201 と加入者端末208 間の通信は、上り/下りの各データについて、上り/下りそれぞれ6MHz ,1.5MHz の周波数帯域を持ったQPSK変調にて送受信を行っている。
【0016】
CATV放送の場合、デジタル変調された通常90〜860MHz程度の高周波信号をケーブルによってセンター局から各家庭に配信し、この信号をセットトップボックス内のチューナに入力し、チューナによって一回ないし三回の周波数変換によって中間周波数に周波数変換した後、デジタル復調が行われる。
【0017】
ケーブルモデムなどの双方向CATVの場合には、上記の通常90〜860MHz程度の高周波信号(下り信号:Downstream)に加えて、通常5〜50MHz程度のQPSKや16QAMなどのデジタル変調された高周波信号(上り信号:Upstream)で各家庭からセンター局に向けて送信を行う。このように5〜50MHzの帯域を加入者側からセンター局への方向(つまり放送とは逆方向)に割り当て、加入者宅やイベント会場などの映像をセンターに送信したり、中継器やCATVセットトップボックスの異常などをセンターに知らせるために利用している。
【0018】
上記下り信号と上り信号は、分波器(Diplexer)によって周波数的に分別される。分波器は下り信号と上り信号が互いに干渉しないようにアイソレーションを十分に確保する必要がある。
【0019】
或いは、これらのメディアは一本の同軸ケーブルによって家庭内に引き込まれた後、家庭内における受信機器(端末)の内外で分配器によって分配されてセットトップボックス内の各メディアに対応したチューナのRF部に入力される。分配器はチューナ相互のアイソレーションを十分確保する必要がある。
【0020】
図16は従来のチューナを示すブロック図である。
図16において、高周波信号は入出力端子100 から入力され分波器101 の高域通過フィルタ(以下HPFという)101h、減衰器102 、増幅器103 を通り、UHF/VHF切替スイッチ104 に供給される。UHF/VHF切替スイッチ104 では、受信周波数帯域がUHF帯かVHF帯かによって、一方の信号経路(105u〜109uの経路、または105v〜109vの経路)が選択される。
【0021】
UHF/VHF切替スイッチ104 でUHF帯が選択されている場合には、高周波信号は、受信周波数に同調した周波数可変型BPF105u、増幅器106u、さらに受信周波数に同調した周波数可変型BPF107uを介して混合器108uの一方の入力端に入力される。混合器108uの他方の入力端には局部発振器109uからの局部発振信号が入力される。
【0022】
UHF/VHF切替スイッチ104 でVHF帯が選択されている場合には、高周波信号は、受信周波数に同調した周波数可変型BPF105v、増幅器106v、さらに受信周波数に同調した周波数可変型BPF107vを介して混合器108vの一方の入力端に入力される。混合器108vの他方の入力端には局部発振器109vからの局部発振信号が入力される。(なお、VHF帯域用周波数可変型BPF105v,107vは2つの周波数帯域(VHFロー帯,VHFハイ帯)に分割することが多いがここではVHF帯とし省略している。)
前記局部発振器109u,109vは電圧制御型の高周波発振器で構成され、入力端子116 からの選局電圧Vt にて受信周波数に対応した局部発振周波数の信号が得られるよう制御される。また、選局電圧Vt にて周波数可変型BPF105u,107u,105v,107vが制御され、受信周波数に同調した通過帯域が得られるよう制御される。
【0023】
前記の混合器108u及び局部発振器109uはUHF帯の高周波信号を中間周波信号に変換するUHF帯側の周波数変換手段を構成し、混合器108v及び局部発振器109vはVHF帯の高周波信号を中間周波信号に変換するVHF帯側の周波数変換手段を構成している。
【0024】
混合器108uまたは108vからの中間周波信号は、UHF/VHF切替スイッチ110 を経由して、増幅器111 ,表面弾性波フィルタ(以下SAWフィルタ)112 ,及び増幅器113 を構成する中間周波増幅段に供給され、ここで中間周波信号の増幅及び中間周波帯域への帯域制限がなされて出力端子114 から出力される。
【0025】
入力端子115 には図示しないケーブルモデムからの上り信号(家庭→センター方向)が入力され、分波器101 のローパスフィルタ(LPF)101lを通って入出力端子100 から出力される。
【0026】
図17に、周波数可変型BPF105uの入力端反射損失(リターンロス)を示す。横軸に周波数(MHz )を、縦軸に反射損失(dB)をとってある。周波数可変型BPF105uの入力端反射損失は、BPF105uの入力端で反射する信号の電力の減衰量を表すもので、受信周波数においては大きく、受信周波数の上下では小さい。(VHF帯域用周波数可変BPF105vの場合も同様な特性を示す。)
このような特性を持つフィルタ回路に分波器101 を前置した場合は、分波器101 の端子間アイソレーションが十分得られないことが知られているため、図16に示すように前記周波数可変型BPF105u及び105vの前に減衰器102 や増幅器103 を設けて同調周波数以外での反射損失を確保して前段の分波器101 にリターンする周波数成分を少なくするようにして分波器101 と接続している。
【0027】
図18は他の従来例のチューナを示すブロック図である。チューナの入力部に分配器121 を接続した例を示す。
【0028】
図18において、高周波信号は入力端子120 から分配器121 に入力され、分配器121 の第1の出力端子は増幅器123 以降の回路に接続され、分配器121 の第2の出力端子122 は別のメディアに対応した図示しないチューナに接続される。
【0029】
前記増幅器123 の出力は減衰器124 を通り、UHF/VHF切替スイッチ125 に供給される。UHF/VHF切替スイッチ125 では、受信周波数帯域がUHF帯かVHF帯かによって、一方の信号経路(126u〜130uの経路、または126v〜130vの経路)が選択される。
【0030】
UHF帯の経路における周波数可変型BPF126u,増幅器127u,周波数可変型BPF128u,混合器129u,及び局部発振器130uは、図16における周波数可変型BPF105u,増幅器106u,周波数可変型BPF107u,混合器108u,及び局部発振器109uと同様である。また、VHF帯の経路における周波数可変型BPF126v,増幅器127v,周波数可変型BPF128v,混合器129v,及び局部発振器130vは、図16における周波数可変型BPF105v,増幅器106v,周波数可変型BPF107v,混合器108v,及び局部発振器109vと同様である。選局電圧Vt の入力端子136 についても、図16の入力端子116 と同様であり、入力端子136 からの選局電圧Vt により受信周波数に応じて、前記局部発振器130u,130vの局部発振周波数を制御すると共に、周波数可変型BPF126u,128u,126v,128vの通過帯域を制御するようになっている。(なお、VHF帯域用周波数可変型BPF126v,128vは2つの周波数帯域(VHFロー帯,VHFハイ帯)に分割することが多いがここではVHF帯とし省略している。)
混合器129uまたは129vからの中間周波信号は、UHF/VHF切替スイッチ131 を経由して、増幅器132 ,SAWフィルタ133 ,及び増幅器134 で構成される中間周波増幅段に供給され、ここで中間周波信号の増幅及び中間周波帯域への制限がなされて出力端子135 から出力される。
【0031】
周波数可変型BPF126uの入力端反射損失は図17と同様である。このような入力端反射特性を持つフィルタ回路に分配器121 を前置した場合は、分配器121 の端子間アイソレーションが十分得られないことが知られているため、図18に示すように前記周波数可変型BPF126u及び126vの前に増幅器123 や減衰器124 を設けて同調周波数以外での反射損失を確保して前段の分配器121 と接続している。
【0032】
なお、図16及び図18では減衰器102,124と増幅器103,123を、ともに記載してあるが、減衰器か増幅器いずれか一方の場合もあり得る。
【0033】
ところで、図16又は図18のチューナでは、周波数可変型BPFの前に減衰器や増幅器を設けないと分波器や分配器のアイソレーションが確保できないが、周波数可変型BPFの前に減衰器を設けると受信C/Nが劣化し、増幅器を設けると入力レベルが高まることによって前記周波数可変型BPF以降の非線形回路(増幅器や周波数変換器)の非線形歪みが劣化するという問題点があった。
【0034】
一般に、上り信号と下り信号を分別する分波器(図16の符号101 に相当する)は、図19〜図21に示すように構成されている。
【0035】
図19は分波器の回路図、図20は図19の分波器を、シールド枠140 を備えたチューナの入力部に配設した状態を示している。図21は図20のA−A線から見た断面であり、シールド枠140 内には分波器101 を搭載した配線基板141 が収納され、シールド枠140 の上部及び下部には金属製の蓋体143,142が配設されている。
【0036】
図19において、分波器101 は、上り信号を通し下り帯域を遮断する低域通過フィルタ(LPF部)と、上り帯域を遮断し下り信号を通す高域通過フィルタ(HPF部)から構成され、ケーブルモデムを含む端末では、図16に示したようにチューナ内部の入力部に構成されている。LPF部は、入出力端子100 と入力端子115 との間に接続したインダクタLL1 ,LL2 ,…,LLn と、各インダクタLL1 ,LL2 ,…,LLn の接続点と基準電位点間及び入力端子115 と基準電位点間に接続したコンデンサCL1 ,CL2 ,…,CLn と、各インダクタLL2 ,LL3 ,…,LLn に並列接続したコンデンサCL12,C13,…,CLn とで構成されている。HPF部は、入出力端子100 に直列接続したコンデンサCH1 ,CH2 ,…,CHn+1と、各コンデンサCH1 ,CH2 ,…,CHn+1の接続点と基準電位点間に接続した、コンデンサCH11とインダクタLH1 ,コンデンサCH12とインダクタLH2 ,…,コンデンサCH1nとコンデンサLHn の各直列回路とから構成されている。
【0037】
ケーブルモデムを含む端末において、入力される下り信号のレベルは通常−15〜+15dBmVであるのに対し、センターヘ送信する上り信号は、センターに到達するまでのタップやケーブルによる損失を補う必要から、最大+60dBmVの高出力レベルになるため、分波器には以下の性能が要求される。
【0038】
(イ) 上り帯域の高域端がチューナの中間周波数帯に被るため、上り帯域の高域端で上り信号を送信する際に、下り信号を中間周波信号に変換した後の信号に妨害を与えないために、分波器の高域通過フィルタは前記中間周波数帯で十分な減衰特性を必要とする。
【0039】
(ロ) 端末内のケーブルモデムにおける上り信号変調器で生成した上り信号には、増幅器等の歪みによる上り帯域外の高調波成分が含まれていたり、デジタルシンセサイザー方式の変調器では上り帯域外に変調成分が発生したりする。これらは下り帯域の信号への妨害となるため、分波器の低域通過フィルタは遮断域で十分な減衰特性を必要とする。
【0040】
ところで、分波器の高域通過フィルタ及び低域通過フィルタがそれぞれ最適設計されていても、前述(図19〜図21)のように、チューナ内部に、分波器を構成する場合には、チューナの小型化のため、各フィルタ間距離が十分に確保できず、各々のフィルタを構成するインダクタ等が互いに結合することになる。図19〜図21では、図19の点線で示したように、LPF部のインダクタLL1 とHPF部のインダクタLH1 とが相互に電磁誘導で空間的に結合し易い。これにより、高域通過フィルタと低域通過フィルタのアイソレーションが取れず、各フィルタの遮断域において互いのインダクタの共振による盛り上がりや、信号の直接飛び込みによる見掛け上のフィルタの段数の減少により、減衰特性が悪化する問題点があった。
【0041】
デジタル変調された信号は位相情報を有するため、これを受信するチューナは位相情報の純度を劣化させないために、局部発振器などに用いられる高周波発振器の位相雑音を小さくする必要がある。
【0042】
チューナにおける発振器はCATVや地上波の放送を受信する際には、入力信号より中間周波数(約30〜60MHz)だけ高く概ね120〜910MHzの範囲で発振する必要がある。通常使用される可変容量ダイオードでは制御電圧範囲(概ね1〜25V)では、発振周波数の上限と下限の比は1.5倍〜2.5倍程度である。このため、複数の周波数帯域に分割することで全周波数範囲(120〜910MHz)をカバーしている。一般には概略120〜250MHz、250〜500MHz、500〜910MHzの3つの周波数帯域に分割して、それぞれにつき1〜25V程度の連続した制御電圧範囲でカバーしている。
図22は従来のチューナにおける高周波発振器の回路図である。この図に示す高周波発振器はコレクタ接地型と呼ばれる回路である。
【0043】
図22において、高周波発振器は、トランジスタQ1 のベースと基準電位点間にコンデンサC1 ,C2 を接続し、エミッタをコンデンサC1 ,C2 の接続点に接続する一方抵抗R1 を介して基準電位点に接続し、コレクタを直流電圧Vccの電源端子150 に接続する一方コンデンサC3 を介して基準電位点に接続し、電源端子150 の直流電圧Vccを抵抗R2 ,R3 で分圧した電圧をQ1 のベースに供給するようになっている。Q1 のベースは、コンデンサC4 を介して可変容量ダイオードCv1及びCv2の各カソードに接続し、Cv1のアノードはコンデンサC5 と抵抗R4 の並列回路を介して基準電位点に接続し、選局電圧Vt の入力端子151 がコンデンサC6 を介して基準電位点に接続する一方抵抗R5 を介して可変容量ダイオードCv1及びCv2の各カソードの接続点に接続し、選局電圧Vt が可変容量ダイオードCv1及びCv2の各カソードに供給されるようになっている。Cv2のアノードは、インダクタL1 ,コンデンサC7 ,及びインダクタL2 を直列接続してなる共振回路の一端に接続し、該共振回路の他端は抵抗R11を介して直流電圧Vccの電源端子153 に接続している。前記インダクタL1 とコンデンサC7 の接続点は抵抗R7 を介して基準電位点に接続し、前記コンデンサC7 とインダクタL2 の接続点はスイッチ用ダイオードD1 のカソードに接続し、そのアノードはコンデンサC8 を介して基準電位点に接続する一方抵抗R8 を介して周波数帯域切替え制御信号SWの入力端子152 に接続している。前記入力端子152 は抵抗R9 とコンデンサC9 の並列回路を介して基準電位点に接続し、インダクタL2 と抵抗R11の接続点はコンデンサC10と抵抗R10の並列回路を介して基準電位点に接続し、電源端子153 はコンデンサC11を介して基準電位点に接続している。
【0044】
図22に示された回路においては、第1の周波数帯域(120〜250MHz)と第2の周波数帯域(250〜500MHz)に対して共通のトランジスタQ1 が用いられ、共振回路のインダクタL1 ,L2 をダイオードD1 により切り換えて2つの発振周波数範囲をカバーしている。この例においては、バンド切替え制御電圧SWのロジックが“ロー(Low )”の場合にダイオードD1 が開放インピーダンスになり、選局電圧Vt の印加電圧を可変することにより120〜250MHzで発振する。反対にバンド切替え制御電圧SWのロジックが“ハイ(High)”の場合にダイオードD1 が短絡インピーダンスになり、選局電圧Vt の印加電圧を可変することにより250〜500MHzで発振する。このためトランジスタQ1 とコンデンサC1 およびコンデンサC2 によって発振周波数範囲である120〜500MHzの範囲で負性対抗を発生させる必要がある。
【0045】
図23に、図22の回路におけるコンデンサC3 からトランジスタQ1 のベース側を見た場合の負性抵抗を示す。250MHz付近では十分な負性抵抗が得られるが、120MHz付近および500MHz付近では十分な負性抵抗が得られない。
【0046】
このため、図22の従来の高周波発振器では、120〜500MHzの範囲で負性抵抗を発生させ、希望の発振範囲で十分余裕を持って発振することが困難であり、結果として位相雑音を劣化させるという問題がある。
【0047】
デジタルCATV放送において、下り帯域で伝送される信号は、QPSK、QAM等のデジタル変調波であり、一般にアナログ波より10dB程度低いレベルで伝送されている。従って、復調する際には隣接チャンネルにアナログ波が有る場合にも隣接波のレベルを十分に落とす必要があるため、帯域制限フィルタとして中間周波段に表面弾性波フィルタ(以下SAWフィルタ)を使用している。しかし、SAWフィルタは挿入損失が大きいため、所望の雑音指数及び信号レベルを得るために、図24に示すように、SAWフィルタ162 の前後に増幅器161,163を配して使用するのが一般的であり、さらに後段に配される増幅器163 は、復調に際し比較的高い信号レベルが必要となる場合が多いため、高利得の増幅器になる場合が多い。また、SAWフィルタの実装方法としては、(イ)SAWフィルタ162 をチューナの外に配する場合と、(ロ)図25に示すようにチューナに内蔵する場合がある。
【0048】
ところで、中間周波数帯のSAWフィルタの実装方法によって以下の問題が生じる。
【0049】
(イ) SAWフィルタをチューナの外、すなわちチューナが実装されるセットのメインボード上に実装される場合は、メインボード上を伝わる中間周波数帯の妨害(例えば、デジタル系のノイズや、上り信号)が直接飛び込む問題が有る。
【0050】
(ロ) チューナに内蔵する場合は、シールド効果のあるチューナのシャーシに覆われているため、メインボード上の妨害に対しては有利な構成であり、取り扱いも簡便になるものの、小面積中にSAWフィルタと高利得増幅器が実装されるため、SAWフィルタの入出力間のアイソレーションが取り難く、SAWフィルタ外を伝わる信号成分が多くなり、SAWフィルタ中を伝送した信号との干渉で発生する帯域内リップルが大きくなる問題があった。
【0051】
【発明が解決しようとする課題】
上記の如く、従来のチューナには次の(1)〜(4)のような問題点があった。
【0052】
(1) 周波数可変型BPFの前に減衰器や増幅器を設けないと分波器や分配器のアイソレーションが確保できないが、周波数可変型BPFの前に減衰器を設けると受信C/Nが劣化し、増幅器を設けると入力レベルが高まることによって前記周波数可変型BPF以降の非線形回路(増幅器や周波数変換器)の非線形歪みが劣化するという問題点があった。
【0053】
(2)分波器の高域通過フィルタ及び低域通過フィルタがそれぞれ最適設計されていても、前述のように、チューナ内部に、分波器を構成する場合には、チューナの小型化のため、各フィルタ間距離が十分に確保できず、各々のフィルタを構成するインダクタ等が互いに結合することになる。これにより、高域通過フィルタと低域通過フィルタのアイソレーションが取れず、遮断域において互いのインダクタの共振による盛り上がりや、信号の直接飛び込みによる見掛け上のフィルタの段数の減少により、減衰特性が悪化する問題点があった。
【0054】
(3) 120〜500MHzの範囲で負性抵抗を発生させ、希望の発振範囲で十分余裕を持って発振することが困難であり、結果として位相雑音を劣化させる問題点があった。
【0055】
(4)中間周波数帯のSAWフィルタの実装方法によって以下の問題が起きる。
【0056】
イ) SAWフィルタをチューナの外、すなわちチューナが実装されるセットのメインボード上に実装される場合は、メインボード上を伝わる中間周波数帯の妨害(例えば、デジタル系のノイズや、上り信号)が直接飛び込む問題が有る。
【0057】
ロ) チューナに内蔵する場合は、シールド効果のあるチューナのシャーシに覆われているため、メインボード上の妨害に対しては有利な構成であり、取り扱いも簡便になるものの、小面積中にSAWフィルタと高利得増幅器が実装されるため、SAWフィルタの入出力間のアイソレーションが取り難くなるため、SAWフィルタ外を伝わる信号成分が多くなり、SAWフィルタ中を伝送した信号との干渉で発生する帯域内リップルが大きくなる問題があった。
【0058】
そこで、本発明は以上の問題に鑑み、広い周波数帯域に亘って、受信性能を維持及び向上させることができるチューナを提供することを目的とするものである。
【0059】
より詳しくは、本発明は上記問題点(1)に鑑み、周波数可変型BPFの前に減衰器や増幅器を設けること無しに、これに接続される分波器や分配器のアイソレーションを確保することができるチューナを提供することを目的とする。
【0063】
【課題を解決するための手段】
請求項1記載の発明によるチューナは、入力された高周波信号の受信周波数に同調する周波数可変型フィルタ手段と、
前記周波数可変型フィルタ手段に前置され、前記受信周波数にほぼ一致する、前記周波数可変型フィルタ手段の通過帯域においては低挿入損失であり、前記受信周波数から外れる、前記周波数可変型フィルタ手段の反射帯域においては所定のインピーダンスに調整される周波数可変型終端器と、
前記周波数可変型フィルタ手段を通過した高周波信号とこれに対応する局部発振信号とを混合して中間周波信号を生成する周波数変換手段と、を具備したことを特徴とする。
【0064】
請求項1の発明においては、周波数可変型BPFの通過帯域においては低挿入損失であり、かつ周波数可変型BPFの反射帯域においては所定のインピーダンスに調整される周波数可変型終端器を、前記周波数可変型BPFに前置したことにより、周波数可変型BPFの前に減衰器や増幅器を設けること無しに分波器や分配器のアイソレーションを確保することができるため、従来技術のように受信C/Nや非線形歪みが劣化するという問題が発生しない。
【0073】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図1は本発明の第1の実施の形態のチューナを示すブロック図である。
【0074】
図1において、高周波信号は入出力端子10から入力され分波器11の高域通過フィルタ(HPF)11hを通り、UHF/VHF切替スイッチ12に供給される。UHF/VHF切替スイッチ12では、受信周波数帯域がUHF帯かVHF帯かによって、一方の信号経路(13u〜18uの経路、または13v〜18vの経路)が選択される。
【0075】
UHF/VHF切替スイッチ12でUHF帯が選択されている場合には、周波数可変型終端器13uを通り、受信周波数に同調した周波数可変型BPF14uを介して増幅器15uに入力される。
【0076】
前記増幅器15uの出力は周波数可変型BPF16uを介して混合器17uの一方の入力端に入力される。混合器17uの他方の入力端には局部発振器18uからの発振信号が入力される。
【0077】
UHF/VHF切替スイッチ12でVHF帯が選択されている場合には、周波数可変型終端器13vを通り、受信周波数に同調した周波数可変型BPF14vを介して増幅器15vに入力される。
【0078】
前記増幅器15vの出力は周波数可変型BPF16vを介して混合器17vの一方の入力端に入力される。混合器17vの他方の入力端には局部発振器18vからの発振信号が入力される。
【0079】
前記周波数可変型終端器13u,13vの構成については後述する。
【0080】
前記局部発振器18u,18vは電圧制御型の高周波発振器で構成され、入力端子26からの選局電圧Vt にて受信周波数に対応した局部発振周波数の信号が得られるよう制御される。また、選局電圧Vt にて周波数可変型BPF14u,16u,14v,16vが制御され、受信周波数に同調した通過周波数帯域が得られるよう制御される。
【0081】
混合器17uおよび局部発振器18uはUHF帯の高周波信号を中間周波信号に変換するUHF帯側の周波数変換手段を構成し、混合器17v及び局部発振器18vはVHF帯の高周波信号を中間周波信号に変換するVHF帯側の周波数変換手段を構成している。
【0082】
混合器17uまたは17vからの中間周波信号は、UHF/VHF切替スイッチ19を経由して、増幅器21,SAWフィルタ22,及び増幅器23を構成する中間周波増幅段20に供給され、ここで中間周波信号の増幅及び中間周波帯域への制限がなされて出力端子24から出力される。
【0083】
入力端子25には図示しないケーブルモデムからの上り信号(家庭→センター方向)が入力され、分波器11のLPF11lを通って入出力端子10から出力される。
【0084】
前記周波数可変型終端器13u,13vはブリッジT型BPFの形態をなしている。以下前記周波数可変型終端器13uの構成について説明を行う。インダクタLu1とコンデンサCu1は直列共振回路13u-1を構成している。インダクタLu2とコンデンサCu2は並列共振回路13u-2を構成している。コンデンサCu1とコンデンサCu2は可変容量ダイオードを使用し、前記周波数可変型BPF14uと同様に入力端子26からの選局電圧Vtによって容量値が変わり、これによって前記直列共振回路13u-1および並列共振回路13u-2の共振周波数が変化する。前記共振回路 13u-1 , 13u-2 の2つの共振周波数を受信周波数と一致させることにより、受信周波数において、前記直列共振回路13u-1は短絡インピーダンスを呈し、前記並列共振回路13u-2は開放インピーダンスを呈するため、挿入損失が殆ど零で前記周波数可変型BPF14uに入力される。受信周波数から周波数が離れるに従って、前記直列共振回路13u-1は次第に開放インピーダンスを呈していき、一方前記並列共振回路13u-2は短絡インピーダンスを呈していくため、前記周波数可変型終端器13uの入力および出力端子は終端抵抗器Ru1および終端抵抗器Ru2で終端される。終端抵抗器Ru1,Ru2は、CATVなどの場合は、75Ω程度が選ばれる。なお、前記周波数可変型終端器13vの構成についても上記と同様である。
【0085】
図2に前記周波数可変型終端器13u以降の入力端反射損失を示す。横軸に周波数(MHz )を、縦軸に反射損失(dB)をとってある。
【0086】
図2から分かるように、前記周波数可変型終端器13uの入力端反射損失は、後段の周波数可変型BPF14uのインピーダンスによらず、受信周波数以外の周波数帯域においても良好である。
【0087】
以上説明した通り、図1の分波器11のHPF11hの出力端子には、受信周波数によらずほぼ一定(例えば76Ω)のインピーダンスを有した回路が接続される。また、上り信号入力端子25から入力された上り信号は分波器11のLPF11l を通って入出力端子10から出力される。この場合、前記周波数可変型終端器13u以降のインピーダンスがほぼ一定で有るため、前記分波器11のHPF11hおよびLPF11l は優れた特性を得ることができ、HPF11hの出力端子とLPF11l の入力端子は十分なアイソレーションを確保できる。
【0088】
図3は本発明の第2の実施の形態のチューナを示すブロック図である。
【0089】
図3の実施の形態では、高周波信号は入力端子30から分配器31に入力され、分配器31の第1の出力端子はUHF/VHF切替スイッチ32以降の回路に接続され、分配器31の第2の出力端子36は別のメディアに対応した図示しないチューナに接続される。
【0090】
UHF/VHF切替スイッチ31では、受信周波数の帯域がUHF帯かVHF帯かによって、一方の信号経路(33u〜38uの経路、または33v〜38vの経路)が選択される。図1とは、周波数可変型終端器33u,33vの構成が主に異なっている。
【0091】
UHF帯の経路における周波数可変型終端器33u,周波数可変型BPF34u,増幅器35u,周波数可変型BPF36u,混合器37u,及び局部発振器38uは、図1における周波数可変型終端器13u,周波数可変型BPF14u,増幅器15u,周波数可変型BPF16u,混合器17u,及び局部発振器18uと同様である。また、VHF帯の経路における周波数可変型終端器33v,周波数可変型BPF34v,増幅器35v,周波数可変型BPF36v,混合器37v,及び局部発振器38vは、図1における周波数可変型終端器13v,周波数可変型BPF14v,増幅器15v,周波数可変型BPF16v,混合器17v,及び局部発振器18vと同様である。選局電圧Vt の入力端子37についても、図1の入力端子26と同様であり、入力端子37からの選局電圧Vt にて受信周波数に応じて、前記局部発振器38u,38vの局部発振周波数を制御すると共に、周波数可変型BPF34u,36u,34v,36vの通過帯域を制御するようになっている。(なお、VHF帯域用周波数可変型BPF34v,36vは2つの周波数帯域(VHFロー帯,VHFハイ帯)に分割することが多いがここではVHF帯とし省略している。)
混合器37uまたは37vからの中間周波信号は、UHF/VHF切替スイッチ39を経由して、増幅器41,SAWフィルタ42,及び増幅器43で構成される中間周波増幅段40に供給され、ここで中間周波信号の増幅及び中間周波帯域への制限がなされて出力端子44から出力される。
【0092】
前記周波数可変型終端器33uは、インダクタLu3及びコンデンサCu3の並列共振回路33u-1と、抵抗器Ru3とを直列接続し、該直列接続回路を切替えスイッチ39のUHF側出力端子と基準電位点との間に接続して構成されている。コンデンサCu3は後述のコンデンサCv3と同様に可変容量ダイオードを使用し、その容量値が選局電圧Vt により受信周波数に応じて可変されるようになっている。インダクタLu3とコンデンサCu3で構成される並列共振回路33u-1は、受信周波数で開放インピーダンスを呈し、受信周波数から周波数が離れるに従って前記並列共振回路33u-1は次第に短絡インピーダンスを呈していく。従って、周波数可変型BPF34uの受信周波数帯域外が開放インピーダンスを呈するような回路の場合は、前記周波数可変型終端器Ru3で終端されることによって、周波数可変終端器33u以降の入力端反射損失は図2と同様な特性を得ることができる。
【0093】
なお、VHF帯域用周波数可変型終端器33vは、インダクタLv3,Lv3′とコンデンサCv3の並列共振回路33v-1と、抵抗器Ru3とを直列接続し、かつインダクタLv3′の両端を開放又は短絡するスイッチSWを設けて、この直列接続回路を切替えスイッチ39のUHF側出力端子と基準電位点との間に接続して構成されている。スイッチSWは、VHF帯の2つの周波数帯域(VHFロー帯,VHFハイ帯)を切り替えるのに使用される。
【0094】
前記コンデンサCu3,Cv3には、選局電圧Vt によって容量値が変わる可変容量ダイオードが用いられる。
【0095】
以上説明した周波数可変型終端器33u,33vが前記分配器31の一方の出力端子に接続され、他方の出力端子36にも入力端反射損失が良好な回路を接続することにより、前記分配器31の2つの出力端子間アイソレーションが十分確保できる。
【0096】
図4は本発明の第3の実施の形態のチューナに用いられる分波器を示す回路図、図5はチューナ内に図4の分波器を配設した状態の斜視図、図6は図5のA−A線断面図であり、シールド枠40内には分波器11を搭載した配線基板42が収納され、シールド枠40の上部及び下部には金属製の蓋体44,43が配設されている。
【0097】
図4において、分波器11は、上り信号を通し下り帯域を遮断する低域通過フィルタ(LPF部)と、上り帯域を遮断し下り信号を通す高域通過フィルタ(HPF部)から構成され、ケーブルモデムを含む端末では、図1に示したようにチューナ内部の入力部に構成されている。LPF部は、入出力端子10と入力端子25との間に接続したインダクタLL1 ,LL2 ,…,LLn と、各インダクタLL1 ,LL2 ,…,LLn の接続点と基準電位点間及び入力端子25と基準電位点間に接続したコンデンサCL1 ,CL2 ,…,CLn と、各インダクタLL2 ,LL3 ,…,LLn に並列接続したコンデンサCL12,C13,…,CLn とで構成されている。HPF部は、入出力端子10に直列接続したコンデンサCH1 ,CH2 ,…,CHn+1と、各コンデンサCH1 ,CH2 ,…,CHn+1の接続点と基準電位点間に接続した、コンデンサCH11とインダクタLH1 ,コンデンサCH12とインダクタLH2 ,…,コンデンサCH1nとコンデンサLHn の各直列回路とから構成されている。
【0098】
そして、図5及び図6にも示されるように、HPF部のインダクタLH1〜LHnと、LPF部のインダクタLL1〜LLnを分離するように、HPF部とLPF部間にシールド板41が設けられており、HPF部内及びLPF部内の各インダクタは、それぞれ互いに結合し難い向きに配置されているものとする。
【0099】
上記の構成にすることにより、HPF部のインダクタとLPF部のインダクタの相互誘導による空間的な結合が無くなり、各フィルタの減衰域の減衰特性の劣化を無くすことが可能となる。
【0100】
図7は本発明の第4の実施の形態のチューナに配設した分波器の断面図であり、シールド枠40内には分波器11を搭載した配線基板42が収納され、シールド枠40の上部及び下部には金属製の蓋体44,43が配設されている。
【0101】
図7において、図中LH1は、HPF部のインダクタLH1〜LHnのうちLPF部との結合部に最も近いインダクタであり、LL1はLPF部のインダクタLL1〜LLnのうちHPF部との結合部に最も近いインダクタを示す。HPF部の前記インダクタLH1を基板42の表面に、LPF部の前記インダクタLL1を基板42の裏面に配設した。なお、HPF部内及びLPF部内の各インダクタは、それぞれ互いに結合し離い向きに配置されているものとする。
【0102】
上記の構成にすることにより、結合し易い位置関係にある結合部に最も近いインダクタ同士が結合し難くなるため、遮断域の減衰特性の劣化を抑えることが可能となる。図7の実施の形態では、HPF部のインダクタLH1を基板42の表面に、LPF部のインダクタLL1を基板42の裏面に配したが、HPF部のインダクタLH1を基板42の裏面、LPF部のインダクタLL1を基板42の表面に配しても同様の効果を得ることができる。また、図7では、基板裏面のインダクタLL1を基板表面同様に空芯コイルで示したが、表面実装可能なチップタイプのインダクタを使用しても良い。
【0103】
なお、図4〜図6に示したシールド板の配置、及び図7に示したような基板42の表裏面におけるインダクタの配置、の両方を併用することも本発明に係わるもう1つの実施の形態であり、HPFとLPFのアイソレーションを取る上で、効果的な実施の形態となる。
【0104】
図8は本発明の第5の実施の形態のチューナにおける局部発振器を示す回路図である。この図に示す高周波発振器はコレクタ接地型と呼ばれる回路である。図22と同一部分には同一符号を付してある。
【0105】
図8において、高周波発振器は、トランジスタQ1 のベースと基準電位点間にコンデンサC1 ,C2 を接続し、エミッタをコンデンサC1 ,C2 の接続点に接続する一方抵抗R1 を介して基準電位点に接続し、コレクタを直流電圧Vccの電源端子50に接続する一方コンデンサC3 を介して基準電位点に接続し、電源端子50の直流電圧Vccを抵抗R2 ,R3 で分圧した電圧をQ1 のベースに供給するようにしている。
【0106】
Q1 のベースとエミッタ間には、コンデンサC21,第1の可変容量ダイオードCv11及びコンデンサC22からなる直列回路を接続し、Q1 のエミッタと基準電位点間には、コンデンサC23及び第2の可変容量ダイオードCv12からなる直列回路を接続している。
【0107】
Q1 のベースは、コンデンサC4 を介して第3,第4の可変容量ダイオードCv1及びCv2の各カソードに接続し、Cv1のアノードはコンデンサC5 と抵抗R4 の並列回路を介して基準電位点に接続し、選局電圧Vt の入力端子51がコンデンサC6 を介して基準電位点に接続する一方抵抗R5 を介して第3,第4の可変容量ダイオードCv1及びCv2の各カソードの接続点に接続し、選局電圧Vt が可変容量ダイオードCv1及びCv2の各カソードに供給されるようになっている。また、前記コンデンサC21と前記第1の可変容量ダイオードCv11のアノードの接続点は抵抗R21を介して基準電位点に接続しており、選局電圧Vt の入力端子51が抵抗R22を介して第1の可変容量ダイオードCv11のカソードに接続する一方抵抗R23を介して前記第2の可変容量ダイオードCv12のカソードに接続し、選局電圧Vt が第1,第2の可変容量ダイオードCv11及びCv12の各カソードに供給されるようになっている。
【0108】
前記第4の可変容量ダイオードCv2のアノードは、インダクタL1 ,コンデンサC7 ,及びインダクタL2 を直列接続してなる共振回路の一端に接続し、該共振回路の他端は抵抗R11を介して直流電圧Vccの電源端子53に接続している。前記インダクタL1 とコンデンサC7 の接続点は抵抗R7 を介して基準電位点に接続し、前記コンデンサC7 とインダクタL2 の接続点はスイッチ用ダイオードD1 のカソードに接続し、そのアノードはコンデンサC8 を介して基準電位点に接続する一方抵抗R8 を介して周波数帯域切替え制御信号SWの入力端子52に接続している。前記入力端子52は抵抗R9 とコンデンサC9 の並列回路を介して基準電位点に接続し、インダクタL2 と抵抗R11の接続点はコンデンサC10と抵抗R10の並列回路を介して基準電位点に接続し、電源端子53はコンデンサC11を介して基準電位点に接続している。
【0109】
図8に示された回路においては、第1の可変容量ダイオードCv11はトランジスタQ1 のベース対エミッタ間の容量値を可変するように接続されており、第2の可変容量ダイオードCv12は前記トランジスタQ1 のエミッタ対基準電位点間の容量値を可変するように接続されている。第3,第4の可変容量ダイオードCv1,Cv2はそれぞれ、図22の従来例におけるCv1,Cv2と同一のものである。
【0110】
共振回路のインダクタL1 とL2 をダイオードD1 により切り換えて、概ね120〜250MHzと250〜500MHzの2つの発振周波数範囲を共通のトランジスタQ1 でカバーしている。
【0111】
バンド切替え制御電圧SWのロジックが“ロー(Low )”の場合にダイオードD1 が開放インピーダンスになり、選局電圧Vt の印加電圧を可変することにより120〜250MHzで発振する。反対にバンド切替え制御電圧SWのロジックが“ハイ(High)”の場合にダイオードD1 が短絡インピーダンスになり、選局電圧Vt の印加電圧を可変することにより250〜500MHzで発振する。
【0112】
言い換えると、選局電圧Vtが約1Vの場合にSWのロジックが“ロー”の場合は120MHzで発振し、SWのロジックが“ハイ”の場合は250MHzで発振するためには、選局電圧Vtが1Vのときに120〜250MHzまでの周波数範囲で負性抵抗が必要になる。また、選局電圧Vtが約25Vの場合にSWのロジックが“ロー”の場合は250MHzで発振し、SWのロジックが“ハイ”の場合は500MHzで発振するためには、選局電圧Vtが25Vのときに250〜500MHzまでの周波数範囲で負性抵抗が必要になる。
【0113】
図8の回路によれば、図9に示されるように希望発振範囲で十分な負性抵抗を得ることができる。
【0114】
図9に、図8の回路におけるコンデンサC4 からトランジスタQ1 のベース側を見た場合の負性抵抗を示す。実線の曲線AはVtの印加電圧が1Vの場合の負性抵抗を示し、点線の曲線BはVtの印加電圧が25Vの場合の負性抵抗を示す。Vtの印加電圧を1Vから25Vまで次第に上昇させると負性抵抗の曲線は図9の実線の曲線Aから点線の曲線Bに次第に変化していく。このように、図22の従来のチューナにおけるC4 からQ1 のベース側を見た場合の負性抵抗が、選局電圧Vt の変化に関係なく図23のように変化する特性であるのに対して、図8のチューナでは選局電圧Vt の1〜25Vの変化に対して図9のように選局電圧Vtが1Vのときに120〜250MHzまでの周波数範囲で負性抵抗が変化し、選局電圧Vtが25Vのときに250〜500MHzまでの周波数範囲で負性抵抗が変化する。結果として、希望発振範囲で十分な負性抵抗を得て、位相雑音の劣化を抑えることができる。
【0115】
図10は本発明の第6の実施の形態のチューナにおける局部発振器を示す回路図である。この図に示す回路は、図8の回路と同様にコレクタ接地型の高周波発振器である。
【0116】
図10において、図8の回路と異なる点は、第2の可変容量ダイオードCv12をトランジスタQ1 のエミッタ対コレクタ間の容量値を可変するように接続したことである。また、図8に対して、選局電圧Vtを供給する手段に関する変更を行った例を示している。
【0117】
図10の構成を以下に説明する。高周波発振器は、トランジスタQ1 のベースと基準電位点間にコンデンサC1 ,C2 を接続し、エミッタをコンデンサC1 ,C2 の接続点に接続する一方抵抗R1 を介して基準電位点に接続し、コレクタを直流電圧Vccの電源端子50に接続する一方コンデンサC3 を介して基準電位点に接続し、電源端子50の直流電圧Vccを抵抗R2 ,R3 で分圧した電圧をQ1 のベースに供給するようにしている。
【0118】
Q1 のベースとエミッタ間には、コンデンサC21及び第1の可変容量ダイオードCv11からなる直列回路を接続し、Q1 のエミッタとコレクタ間には、第2の可変容量ダイオードCv12及びコンデンサC23からなる直列回路を接続している。
【0119】
Q1 のベースは、コンデンサC4 ,C5 を介して第3の可変容量ダイオードCv1のカソードに接続し、Cv1のアノードはコンデンサC5 と抵抗R4 の並列回路を介して基準電位点に接続している。Q1 のベースは、コンデンサC4 を介して第4の可変容量ダイオードCv2のカソードに接続し、Cv2のアノードは抵抗R7 を介して基準電位点に接続する一方インダクタL1 ,コンデンサC7 ,及びインダクタL2 を直列接続してなる共振回路の一端に接続し、該共振回路の他端は抵抗R11を介して直流電圧Vccの電源端子53に接続している。
【0120】
選局電圧Vt の入力端子51はコンデンサC6 を介して基準電位点に接続する一方、抵抗R4 を介して第3の可変容量ダイオードCv1のカソードに接続し、かつ抵抗R5 を介して第4の可変容量ダイオードCv2のカソードに接続し、選局電圧Vt が可変容量ダイオードCv1及びCv2の各カソードに供給されるようになっている。
【0121】
また、前記コンデンサC21と前記第1の可変容量ダイオードCv11のアノードの接続点は抵抗R21を介して基準電位点に接続しており、さらに前記コンデンサC23と前記第2の可変容量ダイオードCv12のアノードの接続点は抵抗R23を介して基準電位点に接続しており、選局電圧Vt の入力端子51が抵抗R22を介して第1,第2の可変容量ダイオードCv11及びCv12の各カソードに接続し、選局電圧Vt が第1,第2の可変容量ダイオードCv11及びCv12の各カソードに供給されるようになっている。
【0122】
前記コンデンサC7 とインダクタL2 の接続点はスイッチ用ダイオードD1 のカソードに接続し、そのアノードはコンデンサC8 を介して基準電位点に接続する一方抵抗R8 を介して周波数帯域切替え制御信号SWの入力端子52に接続している。前記入力端子52は抵抗R9 とコンデンサC9 の並列回路を介して基準電位点に接続し、インダクタL2 と抵抗R11の接続点はコンデンサC10と抵抗R10の並列回路を介して基準電位点に接続し、前記電源端子53はコンデンサC11を介して基準電位点に接続する構成となっている。図10の作用効果は、図8と同様である。
【0123】
図11は本発明の第7の実施の形態のチューナにおける中間周波増幅段の構成を示すブロック図、図12はその構造を示す斜視図である。
【0124】
本実施の形態は、図1又は図3における中間周波増幅段20又は40の改善に関するものである。
【0125】
図11の中間周波増幅段は、入力端子61と出力端子66間に、第1の増幅手段としての増幅器62と、例えば金属製パッケージのSAWフィルタ63と、第2の増幅手段としての増幅器65と、が直列に接続している。ここで、SAWフィルタ63は、シールド壁64で囲んだ構成としている。
【0126】
図示しない周波数変換手段からの中間周波信号は入力端子61に供給され、該中間周波信号は増幅器62で増幅された後、SAWフィルタ63で所定の中間周波帯域に制限される。その後さらに増幅器65で中間周波増幅され、出力端子66にチューナ出力として取り出される。
【0127】
図12に示すように、SAWフィルタ63の周りをシールド壁64で囲んだ構成となっており、各シールド壁64とも少なくとも一部が配線基板65の表面の接地パターンに半田付けされているか、基板65の裏面に貫通し、基板65の裏面の接地パターンと半田付けされているものとする。
【0128】
以上の構成にすることにより、SAWフィルタ63の周囲が低インピーダンスであるシールド壁64で仕切られることにより、回路パターンを介してSAWフィルタ63の入力端子から出力端子に回り込む信号が少なくなり、更に、シールドされたSAWフィルタ63の領域で前段の増幅器62と後段の増幅器65が隔てられることにより、増幅器65の出力から増幅器62の入力に回り込む信号も減少するため、SAWフィルタ63の遮断域の減衰特性および、帯域内リップル特性の劣化を抑えることが可能になる。
【0129】
なお、図11及び図12の実施の形態では、SAWフィルタ63は金属パッケージの場合を示しているが、図13及び図14に示すようなプラスチックパッケージのSAWフィルタでも同様の効果を得ることができる。
【0130】
図13は本発明の第8の実施の形態のチューナにおける中間周波増幅段の他の構成例を示す斜視図、図14は図13におけるA−A線断面図である。本例では、図12における金属性パッケージのSAWフィルタ63に代えて、プラスチックパッケージのSAWフィルタ70を配設したものであり、しかも図13及び図14では、一定の厚みを有し、基板65の表面に対して垂直方向に伸びた縦型のプラスチックパッケージのSAWフィルタ70が配設されている。
【0131】
縦型のプラスチックパッケージのSAWフィルタ70の場合、図14に示すようにSAWフィルタ70の傾きを変えることができるため、パッケージとシールド壁64の距離により、パッケージ内にあるSAWフィルタの表面パターンとシールド壁64とで形成される静電容量が変わり、SAWフィルタの人出カインピーダンスを微調整することができる。すなわち、SAWフィルタ70の傾きを変えることによりSAWフィルタの通過帯域特性の微調整が可能になる。
【0132】
【発明の効果】
以上説明したように本発明によれば、広い周波数帯域に亘って、受信性能を維持及び向上させることができる。特に、広い周波数帯域に亘って反射損失が良好であり、分波器や分配器のアイソレーションを確保することができ、良好な特性を持ったチューナを実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のチューナを示すブロック図。
【図2】図1の周波数可変型終端器以降の入力端反射損失を示す図。
【図3】本発明の第2の実施の形態のチューナを示すブロック図。
【図4】本発明の第3の実施の形態のチューナにおける分波器を示す回路図。
【図5】図4の分波器をチューナ内に配設した状態の斜視図。
【図6】図5のA−A線断面図。
【図7】本発明の第4の実施の形態のチューナにおける分波器の断面図。
【図8】本発明の第5の実施の形態のチューナにおける局部発振器を示す回路図。
【図9】図8における、コンデンサC4 からQ1 のベース側を見た場合の負性抵抗を示す図。
【図10】本発明の第6の実施の形態のチューナにおける局部発振器を示す回路図。
【図11】本発明の第7の実施の形態のチューナにおける中間周波増幅段の構成を示すブロック図。
【図12】図11の構造を示す斜視図。
【図13】本発明の第8の実施の形態のチューナにおける中間周波増幅段の他の構成例を示す斜視図。
【図14】図13のA−A線断面図。
【図15】一般的な双方向のCATV送受信システムを示すブロック図。
【図16】従来例のチューナを示すブロック図。
【図17】図16の周波数可変型BPFの入力端反射損失を示す図。
【図18】他の従来例のチューナを示すブロック図。
【図19】図16のチューナに用いられる分波器を示す回路図。
【図20】図19の分波器をチューナ内に配設した状態の斜視図。
【図21】図20のA−A線断面図。
【図22】従来例のチューナ内の局部発振器を示す回路図。
【図23】図22における、コンデンサC4 からQ1 のベース側を見た場合の負性抵抗を示す図。
【図24】従来例のチューナ内の中間周波増幅段の構成を示すブロック図。
【図25】図24の構造を示す斜視図。
【符号の説明】
10…入出力端子
11…分波器
11h…高域通過フィルタ(HPF)
11l…低域通過フィルタ(LPF)
12,32…UHF/VHF切替えスイッチ
13u,l3v,23u,33v…周波数可変型終端器
14u,14v,34u,34v…周波数可変型BPF(周波数可変型フィルタ手段)
15u,15v,35u,35v…増幅器
18u,18V,38u,38V…局部発振器(高周波発振器)
20,40…中間周波増幅段
21,41,62…増幅器(第1の増幅手段)
22,42,63,70…表面弾性波フィルタ(SAWフィルタ)
23,43,65…増幅器(第2の増幅手段)
25…入出力端子
31…分配器
40…シールド枠
41…シールド板
42…基板
64…シールド壁
LH1,LH2,…,LHn…HPF側インダクタ
LL1,LL2,…,LLn…LPF側インダクタ
Q1 …トランジスタ
Cv11…第1の可変容量ダイオード
Cv12…第2の可変容量ダイオード
Cv1 …第3の可変容量ダイオード
Cv2 …第4の可変容量ダイオード
Claims (1)
- 入力された高周波信号の受信周波数に同調する周波数可変型フィルタ手段と、
前記周波数可変型フィルタ手段に前置され、前記受信周波数にほぼ一致する、前記周波数可変型フィルタ手段の通過帯域においては低挿入損失であり、前記受信周波数から外れる、前記周波数可変型フィルタ手段の反射帯域においては所定のインピーダンスに調整される周波数可変型終端器と、
前記周波数可変型フィルタ手段を通過した高周波信号とこれに対応する局部発振信号とを混合して中間周波信号を生成する周波数変換手段と、
を具備したことを特徴とするチューナ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11846499A JP3853536B2 (ja) | 1999-04-26 | 1999-04-26 | チューナ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11846499A JP3853536B2 (ja) | 1999-04-26 | 1999-04-26 | チューナ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006217502A Division JP2006352907A (ja) | 2006-08-09 | 2006-08-09 | チューナ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000307456A JP2000307456A (ja) | 2000-11-02 |
JP3853536B2 true JP3853536B2 (ja) | 2006-12-06 |
Family
ID=14737322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11846499A Expired - Fee Related JP3853536B2 (ja) | 1999-04-26 | 1999-04-26 | チューナ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3853536B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4505777B2 (ja) * | 2001-02-26 | 2010-07-21 | 日立金属株式会社 | 周波数分波回路、およびマルチバンドアンテナスイッチ積層モジュール複合部品 |
JP3951123B2 (ja) | 2002-12-04 | 2007-08-01 | 日本電気株式会社 | 増幅回路 |
KR100582728B1 (ko) | 2004-01-30 | 2006-05-22 | 삼성전자주식회사 | 케이블 모뎀 및 그 케이블 모뎀의 주파수 대역별 필터링방법 |
JP5150146B2 (ja) | 2007-06-18 | 2013-02-20 | 株式会社東芝 | ケーブル通信装置およびケーブル通信方法 |
JP5461021B2 (ja) * | 2009-01-28 | 2014-04-02 | Dxアンテナ株式会社 | 光伝送システム及び光端末装置 |
-
1999
- 1999-04-26 JP JP11846499A patent/JP3853536B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000307456A (ja) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3627783B2 (ja) | ケーブルモデム用チューナ | |
US7187913B1 (en) | Integrated circuit tuner with broad tuning range | |
JP3753518B2 (ja) | ケーブルモデム用チューナ | |
US7363648B2 (en) | Cable modem tuner | |
JP2791839B2 (ja) | テレビジョン受像機 | |
JP2000513896A (ja) | マルチチューナ型受信機 | |
US4480338A (en) | Lowpass-highpass electronic switch | |
US4435841A (en) | Communications receiver having a switchable filter input stage | |
KR100454620B1 (ko) | 멀티미디어응용을위한tv/fm수신기 | |
EP1047192B1 (en) | CATV tuner | |
KR100211413B1 (ko) | 텔리비젼 rf 신호 및 방송 fm rf 신호를 수신할 수 있는 텔레비젼 튜너용 fm 트랩 회로 | |
EP0847630B1 (en) | Tv/fm tuner for multimedia applications | |
JP3853536B2 (ja) | チューナ | |
JP3719926B2 (ja) | デジタル信号受信用チューナ | |
JP2006352907A (ja) | チューナ | |
US20090180035A1 (en) | Filter arrangement for a tuner in a broadband receiver | |
JP2002354358A (ja) | テレビジョンチューナ | |
JP3850225B2 (ja) | ケーブルモデム用チューナ | |
JPH11355681A (ja) | テレビジョン放送の受信装置 | |
JP2003250135A (ja) | チューナ | |
JP4073600B2 (ja) | Catv用チューナ | |
KR101047474B1 (ko) | 디지털 튜너의 중간주파수 트랩회로 | |
JP3101832U (ja) | 中間周波回路 | |
JPH10294929A (ja) | Catv受信装置 | |
KR20030067876A (ko) | 텔레비전 튜너의 인접채널 트랩 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040701 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060613 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20060809 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060829 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060906 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090915 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130915 |
|
LAPS | Cancellation because of no payment of annual fees |