JP4073600B2 - Ｃａｔｖ用チューナ - Google Patents
Ｃａｔｖ用チューナ Download PDFInfo
- Publication number
- JP4073600B2 JP4073600B2 JP2000076125A JP2000076125A JP4073600B2 JP 4073600 B2 JP4073600 B2 JP 4073600B2 JP 2000076125 A JP2000076125 A JP 2000076125A JP 2000076125 A JP2000076125 A JP 2000076125A JP 4073600 B2 JP4073600 B2 JP 4073600B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- frequency
- tuner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＡＴＶ用チューナに関し、より特定的には、ＱＡＭ復調回路に対して中間周波数信号を出力するのに適したＣＡＴＶ用チューナに関する。
【０００２】
【従来の技術】
ケーブルテレビ（以下、ＣＡＴＶと称する）では、家庭への引込線を同軸ケーブルのままにしておき、幹線ネットワークを光ファイバ化したＨＦＣ（Hybrid Fiber/Coax）の導入が進められている。家庭に数Ｍビット／秒の広帯域データ通信サービスを提供しようとしているためで、もはや先端技術ではない６４ＱＡＭ（Quadrature Amplitude Modulation）でも帯域幅６ＭＨｚで伝送速度３０Ｍビット／秒の高速データラインを作ることができる。これにケーブルモデムが使用される。ケーブルテレビの空きチャンネルを利用して、４Ｍビット／秒〜２７Ｍビット／秒の高速データ通信を実現することができる。ケーブルモデム用チューナは、このようなケーブルテレビシステムにおけるケーブルモデムに使用され、受信したＣＡＴＶ信号を周波数変換した後、中間周波信号として取出す役割を果たしている。
【０００３】
図８は、従来のケーブルモデム用チューナ１の構成を示すブロック図である。
ＣＡＴＶ信号については、局側に向けて送信される上り信号が５ＭＨｚ〜４２ＭＨｚ、局側からケーブルモデム用チューナに向けて送信される下り信号が５４ＭＨｚ〜８６０ＭＨｚにて運用され、チューナの入力端子２を介してケーブルの回線に接続される。ケーブルモデムより送信される上り信号は、ＣＡＴＶ局（システムオペレータ）のデータレシーバにて受信され、センターのコンピュータに入る。
【０００４】
図８を参照して、ケーブルモデム用チューナ１は、ケーブルテレビ信号を入力するケーブルテレビ信号入力端子２と、ＱＰＳＫ送信機からのデータ信号を入力するデータ端子３と、データ端子３とケーブルテレビ信号入力端子２との間に設けられるアップストリーム回路４とを備える。
【０００５】
ケーブルモデム内部における上り信号は、データ端子３にたとえばＱＰＳＫ（Quadrature Phase Shift Keying）送信機からの直交位相変位変調（ＱＰＳＫ）されたデータ信号が導入される。このデータ信号は、アップストリーム回路４を介してＣＡＴＶ局に送信される。
【０００６】
一方、入力端子２より入力される下り信号は、４７０〜８６０ＭＨｚを受信するＵＨＦバンド（以下Ｂ３バンドともいう）、１７０ＭＨｚ〜４７０ＭＨｚを受信するＶＨＦ−Ｈｉｇｈバンド（以下Ｂ２バンドともいう）、および５４〜１７０ＭＨｚを受信するＶＨＦ−Ｌｏｗバンド（以下Ｂ１バンドともいう）に分割され、各バンドごとに設けられた受信回路によって処理される。ただし、上述した各バンドの範囲は、特に規定されるものではない。
【０００７】
ケーブルモデム用チューナ１は、さらに、５〜４６ＭＨｚの減衰域および５４ＭＨｚ以上の通過域を有するハイパスフィルタ５と、ハイパスフィルタ５通過後の信号を各バンドに対応する回路群に振分けるための入力切換回路６および７とを備える。
【０００８】
下り信号は、ハイパスフィルタ５を通過した後、入力切換回路６および７によってバンドの切換が行なわれて、上述のバンドＢ１〜Ｂ３のいずれかに対応した回路群に供給される。
【０００９】
ケーブルモデム用チューナ１は、さらに、Ｂ１〜Ｂ３の各バンドに対応して設けられる高周波増幅入力同調回路８，９および１０と、ＵＨＦバンドおよびＶＨＦバンドに対応してそれぞれ設けられる高周波増幅回路１１および１２と、Ｂ１〜Ｂ３バンドにそれぞれ対応して設けられる高周波増幅出力同調回路１５，１６および１７と、ＵＨＦバンドに対応して設けられるミキサ回路１８および局部発振回路１９と、ＶＨＦバンドに対応して設けられるミキサ回路２０および局部発振回路２１と、ミキサ回路１８および２０の出力を中間周波帯域において増幅するための中間周波増幅回路２２とを備える。
【００１０】
各バンドに対応して設けられた高周波増幅入力同調回路、高周波ＡＧＣ回路、高周波増幅出力同調回路、ミキサ回路および局部発振回路は、受信チャンネルに応じて、受信したバンドに対応する回路群が動作状態となり、他のバンドに対応する回路群は非動作状態とされる機能を有している。たとえば、ＵＨＦバンドのチャンネル受信時は、ＵＨＦバンド系統の高周波増幅入力同調回路８，高周波増幅回路１１，高周波増幅出力同調回路１５，ミキサ回路１８および局部発振回路１９が動作状態となり、ＶＨＦ−ＨｉｇｈバンドおよびＶＨＦ−Ｌｏｗバンド系統の高周波増幅入力同調回路９と１０，高周波増幅回路１２，高周波増幅出力同調回路１６と１７，ミキサ回路２０および局部発振回路２１が非動作状態となり、動作を停止する。
【００１１】
入力端子２に入力されたＣＡＴＶ信号は、上述したようにハイパスフィルタ５を通過した後、入力切換回路６，７に入りバンドの切換が行なわれる。そして、その出力は、高周波増幅入力同調回路８，９，１０に導かれてチャンネルの選局が行なわれる。チャンネル選局が行なわれた信号は、ＡＧＣ端子２４に入力され抵抗１３，１４を介してあたえられるＡＧＣ電圧に基いて高周波増幅回路１１，１２によって所定レベルに増幅された後、高周波出力同調回路１５，１６，１７に供給され、ここで受信信号を導出する。
【００１２】
その後、選択された受信信号は、ミキサ回路１８，２０および局部発振回路１９，２１で中間周波数（以下ＩＦとも称する）に周波数変換され、中間周波増幅回路２２で増幅される。
【００１３】
中間周波増幅回路２２によって増幅された中間周波信号（以下ＩＦ信号とも称する）は、出力端子２３より出力される。
【００１４】
このように、従来のケーブルモデム用チューナ１は、受信したＣＡＴＶ信号を受信チャンネルに応じて選局した後に、チャンネル選局が行なわれた信号を周波数変換してＩＦ信号として出力端子２３から出力する。
【００１５】
【発明が解決しようとする課題】
しかしながら、このようなケーブルモデム用チューナ１を用いてデジタル信号であるＱＡＭ信号を取り扱い、出力端子２３から出力されるＩＦ信号をＱＡＭ復調用としてＱＡＭ復調回路に送出することには、以下に述べるような種々の問題点が生じる。
【００１６】
（１）ＱＡＭ復調回路として用いられるＱＡＭ復調用ＩＣの種類によって、異なる周波数域のＩＦ信号が必要である点がまず挙げられる。なお、以下においては、ＩＦ信号のうち、従来のケーブルモデム用チューナが出力するＩＦ信号の周波数域をＨｉｇｈ−ＩＦと称し、上記Ｈｉｇｈ−ＩＦよりも低く通常１０ＭＨｚ以下の周波数範囲である周波数域をＬｏｗ−ＩＦと称する。ＱＡＭ復調用ＩＣは、現状ではＬｏｗ−ＩＦのＱＡＭ信号の受信を目的とするＩＣと、Ｈｉｇｈ−ＩＦのＱＡＭ信号の受信を目的とするＩＣとに分かれている。これは、ＱＡＭ復調用ＩＣのアナログ／デジタルコンバータの性能による制限である。このため、後段に接続されるＱＡＭ復調用ＩＣが受信可能な周波数域に適合させるために、２種類のケーブルモデム用チューナまたは、ケーブルモデム用チューナとＱＡＭ復調用ＩＣとの間に配置される周波数変換回路が必要とされていた。
【００１７】
（２）アップストリーム信号の送信信号の最大出力レベルは、＋５８ｄＢｍＶで一定の値が得られなければならないことがＤＯＣＳＩＳ（北米のケーブルモデムの規格）で規定されており、この規定を満たすようにチューナの入力端での信号レベルが必要とされる。従来のケーブルモデム用チューナの入力レベルは、このレベルまで必要とされていなかった。
【００１８】
（３）ＤＯＣＳＩＳでは、アップストリーム信号の送信信号が＋５８〜＋６ｄＢＶまで１ｄＢごとに可変制御できることが要求されているが、従来この機能は必要とされていなかった。
【００１９】
（４）ＤＯＣＳＩＳの規定では、送信信号の高周波のレベルが−５０ｄＢｍＶ以上となっており、図８に示した例では従来のレベルより大幅に改善する必要がある。
【００２０】
（５）デジタルノイズへの対応が必要となる点も挙げられる。ＱＡＭ復調用ＩＣが要求するの入力信号レベルが高いため、高ゲインの増幅器が必要とされる。このため、全体システムを構成した際に、設けられるＣＰＵ（Central Processing Unit）のクロックノイズやバスノイズのレベルも大きくなる。ＱＡＭ復調用ＩＣ、ＣＰＵおよびケーブルモデム用チューナは同一ボード上に実装されることが一般的であるため、このようなノイズの影響が増大する。
【００２１】
上述の図８では、ケーブルモデム用チューナを示したが、最近ではディジタルセットトップボックス（以下、ＳＴＢと称する）と呼ばれるＣＡＴＶ用チューナがある。ケーブルモデムでは、ＣＡＴＶ局側から送られてくる下りのデータ信号をテレビジョンモニタに表示するものであるのに対して、ＳＴＢではＣＡＴＶ局側から送られてくるＱＰＳＫ変調された下りのデータ信号をチューナ部から分岐し、ＣＰＵで処理してパーソナルコンピュータに出力できるようにしたものである。
【００２２】
このため、ケーブルモデムでは、前述の如く５４ＭＨｚ〜８６０ＭＨｚ帯のＣＡＴＶの空きチャネルを利用して下りのデータ信号を送出しているのに対して、ＳＴＢでは別の帯域の７０ＭＨｚ〜１３０ＭＨｚの周波数が用いられている。
【００２３】
ＳＴＢでは、図８に示したＨＰＦの出力側に下りデータ信号を分岐するための分岐回路が設けられており、分岐された下りデータ信号はＯＯＢ（Out Of Band）端子に出力される。ＯＯＢ端子は分岐されたデータをＣＰＵに出力する。
【００２４】
このＳＴＢにおいても、ＣＡＴＶ信号が上り信号が５ＭＨｚ〜４２ＭＨｚ，下り信号が５４ＭＨｚ〜８６０ＭＨｚにて運用され、入力端子２よりケーブルの回接続される。ＳＴＢから送信された上り信号はＣＡＴＶ局のデータレシーバにて受信され、センターのコンピュータに入力される。
【００２５】
ＳＴＢの内部では、上り信号がデータ端子にＱＰＳＫ送信機（図示せず）からのＱＰＳＫされたデータ信号が導入される。このデータ信号はセンターのコンピュータによりＣＡＴＶ回線を介してＳＴＢに導入されてＳＴＢ内部のＣＰＵ（図示せず）によって処理された後、ＱＰＳＫ変調器に与えられる。それ以外の動作は、図８に示したケーブルモデム用チューナと同じであり、ＳＴＢにおいても前述のケーブルモデム用チューナと同じ課題を有している。
【００２６】
本発明は、このような問題点を解決するためになされたものであって、その目的は、ＤＯＣＳＩＳの規格に適した信号を出力することが可能なＣＡＴＶ用チューナを提供することである。
【００２７】
【課題を解決するための手段】
この発明は、ＣＡＴＶ（ケーブルテレビジョン）局へデータ信号を送出するためのアップストリーム回路と、ＣＡＴＶ局からの多波の下り信号をデータ信号を除去しながら導入するためのハイパスフィルタと、ハイパスフィルタにより導入された下り信号を受信するための受信部とを備えたＣＡＴＶ用チューナである。アップストリーム回路は、ＣＡＴＶ局へのデータ信号をＤＯＣＳＩＳ規格に応じた利得で増幅するためのゲイン制御部と、ゲイン制御部の出力ノードとハイパスフィルタの入力ノードとの間に接続され、ゲイン制御部の出力信号を通過させる第１のローパスフィルタとを備え、ゲイン制御部は、データ信号を所定の利得で増幅する増幅器と、デジタル制御信号に従ってデータ信号を減衰させるステップアップアッテネータとを含む。受信部は、下り信号から受信チャンネルに対応する信号を取り出して増幅し、第１の周波数域の中間周波数信号に変換するためのチューナ部と、第１の周波数域の中間周波数信号を受けて、第１の周波数域および第１の周波数域よりも低い第２の周波数域のいずれか一方の中間周波数信号をＱＡＭ復調回路に選択的に出力するダウンコンバータ部とを備えたものである。
【００２８】
ここで、ダウンコンバータ部は、第２の周波数域の中間周波数信号を出力する第１のモード時は第２の周波数域に対応する発振信号を生成し、第１の周波数域の中間周波数信号を出力する第２のモード時は発振信号の生成を停止する局部発振回路と、第１のモード時はダウンコンバータ部に入力される第１の周波数域の中間周波数信号と局部発振回路の出力信号とを混合し、第２のモード時は第１の周波数域の中間周波数信号を増幅するミキサ回路と、ミキサ回路の出力信号を受けて、設定されたカットオフ周波数に応じた周波数域の信号をＱＡＭ復調回路に通過させるフィルタ回路とを含む。
好ましくは、フィルタ回路は、ミキサ回路の出力信号のうちの第１の周波数帯域の中間周波数信号を減衰させるとともに第２の周波数帯域の中間周波数信号を透過させる第２のローパスフィルタと、第２のローパスフィルタの入力ノードと出力ノードとの間に接続され、第１のモード時はオフし、第２のモード時はオンする第１のスイッチ素子とを含む。
【００２９】
より好ましくは、チューナ部は、受信チャンネルに対応する信号の振幅を所定レベルに調整するための第１のＡＧＣ部を含み、さらにチューナ部とダウンコンバータ部との間に配置され、第１の周波数域の中間周波数信号の振幅を所定レベルに調整するための第２のＡＧＣ部を含む。
【００３０】
より好ましくは、ミキサ回路は不平衡型の信号を出力し、ダウンコンバータ部は、さらに、フィルタ回路を通過した不平衡型の信号を平衡型の信号に変換してＱＡＭ復調回路に与える信号変換回路を含む。
【００３２】
さらに、より好ましくは、局部発振回路は、第２の周波数域で発振する振動素子と、振動素子の出力を入力電極に受ける第１のバイポーラトランジスタと、第１のトランジスタの入力電極と第１の電圧ノードとの間に結合される第１のバイアス抵抗と、第１のバイポーラトランジスタの出力電極の一方と第１の電圧ノードとの間に結合される第２のバイアス抵抗と、振動子に並列接続され、第１のモード時はオフし、第２のモード時はオンする第２のスイッチ素子とを有し、ミキサ回路は、振動素子の出力および第１の周波数域の中間周波数信号を入力電極に受ける第２のバイポーラトランジスタと、第１および第２のバイポーラトランジスタの入力電極間に結合される第３のバイアス抵抗と、第２のバイポーラトランジスタの入力電極と前記第１の電圧ノードよりも高い電圧を供給する第２の電圧ノードとの間に結合される第４のバイアス抵抗とを有する。
【００３４】
さらに、より好ましくは、ＣＡＴＶ局から多波の下り信号とは異なる帯域の下りデータ信号がケーブルを介して受信部に入力されていて、受信部は下りデータ信号を分岐して出力する分岐回路を含む。
【００３５】
さらに、より好ましくは、アップストリーム回路と、チューナと、ハイパスフィルタと、ダウンコンバータはそれぞれ個別的に仕切られたシールドケースに収納される。
【００３６】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。
【００３７】
図１は、本発明の実施の形態に従うＳＴＢ１００の構成を示すブロック図である。
【００３８】
図１を参照して、本発明のＳＴＢ１００は、図８に示した従来のケーブルモデム用チューナ１と比較して、ＨＰＦ５の出力側にＯＢＢ端子２６に接続された分岐回路２５と、バッファ増幅器２７が接続されており、さらに、以下の構成が異なっている。すなわち、ＱＰＳＫ変調されたリターンパス信号は、データ入力端子３に入力され、ＬＰＦ３４を介してＰＧＡ（Programmable Gain Control）３０に入力される。さらに、ＱＰＳＫ信号はＰＧＡ３０に含まれる電力増幅器３３に与えられて増幅された後、１ｄＢごとに可変のステップアッテネータ３２に与えられて利得制御される。
【００３９】
この制御機能は、ゲイン制御端子３５から入力されたデジタル制御信号であるＩ２Ｃバス，３ＷｉｒｅバスあるいはＢＣＤコード他アナログ制御によるＡＧＣ電圧などにより制御される。ＱＰＳＫ信号はこの後さらに電力増幅器３１によって電力増幅され，全体として、すなわちデータ入力端子３から入力端子２までの利得が２６ｄＢ以上に増幅される。このために、ＰＧＡ３０での利得は、リニアリテイによるスプリアスエミッションを考慮して２６ｄＢから３０ｄＢ必要とされる。ＰＧＡ３０からの出力は、ＬＰＦ４０を介して入力端子２から出力される。
【００４０】
さらに、ミキサ１８および１９の出力側には、ダウンコンバータ４０が設けられる。ダウンコンバータ４０は、中間周波増幅回路２２から出力されるＨｉｇｈ−ＩＦのＩＦ入力信号を受けて、選択的にＨｉｇｈ−ＩＦおよびＬｏｗ−ＩＦのいずれか一方の周波数域に設定される、ＱＡＭ復調に適したＩＦ出力信号に変換する。ＩＦ出力信号は、ダウンコンバータ回路４０の出力端子４７からＱＡＭ復調回路に与えられる。
【００４１】
ここで、ＩＦ入力信号を生成するまでのブロック、すなわち従来のケーブルモデム用チューナ１に含まれている構成部分については、既に説明したとおりであるので説明は繰返さない。
【００４２】
ダウンコンバータ４０は、ＩＦ入力信号を受けるＳＡＷフィルタ４１と、中間周波ＡＧＣ回路４２（以下、ＩＦ−ＡＧＣ回路とも称する）と、ＩＦ−ＡＧＣ回路４２の出力信号と発振信号とを混合するためのミキサ回路４３およびＬｏｗ−ＩＦに対応する周波数域の発振信号を生成するための局部発振回路４４と、Ｌｏｗ−ＩＦ出力信号とＨｉｇｈ−ＩＦ信号出力時とでカットオフ周波数を切換え可能なフイルタ回路（ＬＰＦ）４５と、ミキサ回路４３から出力された非平衡信号を平衡信号に変換するための平衡／不平衡変換回路４６とを含む。
【００４３】
チューナで選局した受信チャンネルに対応するＩＦ入力信号は、ＳＡＷフィルタ４１を経由した後、ＩＦ−ＡＧＣ回路４２によって振幅を所定レベルに調整されて、ミキサ回路４３に供給される。
【００４４】
詳しくは後程説明するが、ダウンコンバータ回路４０は、外部からの切換指示に応じて、Ｈｉｇｈ−ＩＦ信号もしくはＬｏｗ−ＩＦ信号のいずれか一方を選択的に出力することができる。
【００４５】
外部からＬｏｗ−ＩＦ信号の出力が指示された場合（以下、Ｌｏｗ−ＩＦ信号出力時ともいう）においては、局部発振回路４４によってＬｏｗ−ＩＦ信号に対応する発振信号が出力される。ミキサ回路４３は、ＩＦ−ＡＧＣ回路４２からの出力と上記発振信号とを混合し、Ｌｏｗ−ＩＦ信号を出力する。フィルタ回路４５は、外部からの切換指示に応じて、Ｌｏｗ−ＩＦ帯域の信号が通過できるようにカットオフ周波数を設定する。これにより、ダウンコンバータ回路４０は、ＩＦ入力信号をＬｏｗ−ＩＦ域にダウンコンバートして平衡／不平衡変換回路４６に対して出力する。
【００４６】
一方、外部からＨｉｇｈ−ＩＦ信号の出力が指示された場合（以下、Ｈｉｇｈ−ＩＦ信号出力時ともいう）においては、ダウンコンバータ回路４０は、周波数変換を行なう必要がなく、ＩＦ入力信号と同一の周波数を有する信号を出力すればよい。したがって、この場合においては局部発振回路４４の発振は停止され、ミキサ回路４３は、中間周波増幅回路として動作する。この場合には、フィルタ回路４５は、外部からの指示に応じて、Ｈｉｇｈ−ＩＦ帯域の信号が通過できるようにカットオフ周波数を設定する。この結果、ダウンコンバータ回路４０はＨｉｇｈ−ＩＦ信号の出力が平衡／不平衡回路４６に対して出力される。
【００４７】
図２は、ダウンコンバータ回路４０の具体的な構成を説明するための回路図である。
【００４８】
図２を参照して、ＳＡＷフィルタ４１は、ＩＦ−ＡＧＣ回路２２から受けたＩＦ入力信号を、伝送すべき帯域幅に変換するとともに不要信号を取除く作用を行なう。ＳＡＷフィルタ４１は、圧電素子の表面上に取付けられた電極によって、表面弾性波によって起こる電圧振動を取出すフィルタであり、電極の位置構造により共振特性を変えることができるという特徴を有する。
【００４９】
ＩＦ−ＡＧＣ回路４２は、ＳＡＷフィルタ４１からの出力信号およびＡＧＣ端子４８に入力されたＡＧＣ電圧を受けるデュアルゲート型電界効果トランジスタＴ１を含む。トランジスタＴ１は、ＳＡＷフィルタ４１からの出力信号をＡＧＣ電圧に応じて増幅するために設けられる。ＡＧＣ端子４８とデュアルゲートの一方との間には抵抗素子Ｒ３が設けられ、ＡＧＣ端子４８およびデュアルゲートの一方に対応して、接地キャパシタＣ７およびＣ２がそれぞれ設けられる。
【００５０】
また、ＳＡＷフィルタ４１とデュアルゲートの他方との間には、トランジスタＴ１への直流成分を阻止するためのキャパシタＣ１および抵抗素子Ｒ１が設けられ、デュアルゲートの他方と電源端子４９との間にはゲートバイアス抵抗Ｒ２が設けられる。インダクタＬ１は、チョークコイルに相当する。
【００５１】
ＡＧＣ電圧は、出力端子４７からＱＡＭ復調回路に与えられる出力ＩＦ信号のレベルを１Ｖｐ−ｐ確保するように、ＡＧＣ制御回路（図示せず）によって設定される。このような構成のＩＦ−ＡＧＣ回路４２によるＩＦ−ＡＧＣの利得減衰量は約５０ｄＢ得ることができるため、高周波増幅回路１１，１２によって実行されるＲＦ−ＡＧＣとを組合せることによって、出力ＩＦ信号のレベルを１Ｖｐ−ｐ程度確保することが可能となる。
【００５２】
ミキサ回路４３および局部発振回路４４は、バイポーラトランジスタＴ２およびＴ３をそれぞれ含む。バイポーラトランジスタＴ２およびＴ３のベースバイアスとして設けられる抵抗素子Ｒ４、Ｒ５およびＲ８は、直列に接続される。これにより、部品点数の削減を図ることができ、コスト的に有利となる。
【００５３】
また、ミキサ回路４３中のバイポーラトランジスタＴ２のコレクタ、エミッタ間電圧ＶCEを２．５Ｖとし、局部発振回路４４中のバイポーラトランジスタＴ３のＶCEを１．５Ｖ程度に設定することにより、低消費電力化を図ることが可能となる。
【００５４】
局部発振回路４４は、さらに水晶振動子５０を含む。水晶振動子５０には、オーバートーンおよび基本波のいずれのタイプをも適用することができる。バイポーラトランジスタＴ３のエミッタとバイポーラトランジスタＴ２のベースの間に設けられるキャパシタＣ１６は、発振信号をミキサに注入するための容量素子であるが、バイポーラトランジスタＴ２およびＴ３をツインタイプとして適用することによって、モールド内の寄生容量によってこのキャパシタＣ１６を構成することも可能となる。これによって、さらに部品点数の削減が可能となる。
【００５５】
局部発振回路４４は、さらに、水晶振動子５０と並列に設けられるスイッチＳＷ１を有する。外部からの切換指示に応じてスイッチＳＷ１をオンすることにより、水晶振動子５０の出力ノードを接地ノードと強制的に接続することができ、発振を停止するのと同様の効果が得られる。
【００５６】
ミキサ回路４３および局部発振回路４４中に配置される、キャパシタＣ４，Ｃ５，Ｃ６は接地容量であり、キャパシタＣ８，Ｃ１０は帰還容量である。キャパシタＣ３，Ｃ９，Ｃ１１は、信号の直流成分を阻止するために配置される。また、抵抗素子Ｒ６，Ｒ７，Ｒ１０は、バイポーラトランジスタＴ２およびＴ３に対応して設けられるバイアス抵抗であり、抵抗素子Ｒ９は、水晶振動子５０の発振周波数を調整するために設けられるダンピング抵抗である。
【００５７】
フィルタ回路４５は、図２おいては一例としてローパスフィルタで構成され、ミキサ回路４３からの出力を通過させるインダクタＬ２と、インダクタＬ２と並列に接続されるキャパシタＣ１３と、インダクタＬ２およびキャパシタＣ１３と並列に接続されるスイッチＳＷ２と、インダクタＬ２と接地ノードとの間に接続されるキャパシタＣ１２およびＣ１４とを有する。
【００５８】
フィルタ回路４５は、外部からの切換指示に応じてスイッチＳＷ２をオン／オフすることによって、そのカットオフ周波数を切換えることができる。具体的には、Ｈｉｇｈ−ＩＦ信号出力時およびＬｏｗ−ＩＦ信号出力時において、ＳＷ２はそれぞれオンおよびオフされる。
【００５９】
フィルタ回路４５は、スイッチＳＷ２のオフ時においては、Ｌｏｗ−ＩＦ信号を透過して、Ｈｉｇｈ−ＩＦ信号を減衰させる。したがって、カットオフ周波数がＨｉｇｈ−ＩＦ帯域よりも低く、かつＬｏｗ−ＩＦ帯域よりも高くなるように、キャパシタＣ１２，Ｃ１３，Ｃ１４およびインダクタＬ２の値は決定される。
【００６０】
スイッチＳＷ２のオン時においては、インダクタＬ２およびキャパシタＣ１３の両端が短絡されるため、カットオフ周波数が高くなって、フィルタ回路４５はＨｉｇｈ−ＩＦ信号も透過する。このときのカットオフ周波数が、Ｈｉｇｈ−ＩＦ帯域よりも高くなるように、キャパシタＣ１４の値は設定される。
【００６１】
このように、外部からの指示に応じて、カットオフ周波数を切換えることが可能なフィルタ回路４５を設けることによって、当該フィルタ回路を中間周波同調回路として動作させることができる。
【００６２】
また、フィルタ回路４５をミキサ回路４３の負荷として接続することによって、局部発振回路４４のリーケージを最小にするという効果も生じる。
【００６３】
フィルタ回路４５の出力は、平衡／不平衡変換回路４６に伝達される。平衡／不平衡変換回路４６は、フィルタ回路４５の出力を９０°位相の違う２出力信号に変換して、平衡型出力として出力端子４７に出力する。このように、平衡／不平衡変換回路４６によって、ＳＴＢ１００の出力を平衡型信号とすることによって、ＳＴＢ１００と後段に配置されるＱＡＭ復調用ＩＣとを直結することが可能となる。
【００６４】
なお、同様の機能を有し、Ｈｉｇｈ−ＩＦ信号出力時とＬｏｗ−ＩＦ信号出力時に対応する周波数域の信号を透過できる構成であれば、フィルタ回路４５の構成は、図２に示した例に限られない。この点は、ＩＦ−ＡＧＣ回路４２、ミキサ回路４３および局部発振回路４４の構成についても同様である。
【００６５】
次に、局部発振回路４３およびフィルタ回路４５にそれぞれ設けられたスイッチＳＷ１およびＳＷ２の双方が、Ｈｉｇｈ−ＩＦ信号時にはオンされ、Ｌｏｗ−ＩＦ信号出力時にはオフされる。スイッチＳＷ１およびＳＷ２は、外部からの指示に応じて共通に制御される。スイッチＳＷ１およびＳＷ２には、電子スイッチおよびメカスイッチのいずれを適用することも可能である。
【００６６】
スイッチＳＷ１およびＳＷ２がオンした場合には、水晶振動子５０の発振は停止され、フィルタ回路４５のカットオフ周波数は高くなる。これにより、ミキサ回路４３は、ＩＦ入力信号の周波数を変換することなく増幅するとともに、フィルタ回路４５は、Ｈｉｇｈ−ＩＦ信号を透過する。
【００６７】
一方、スイッチＳＷ１およびＳＷ２がオフ状態とされる場合には、水晶振動子５０のＬｏｗ−ＩＦ域の発振出力は、局部発振回路４３によって増幅されてミキサ回路４４に送出される。ミキサ回路４４は、局部発振回路４３から受ける発振信号とＩＦ−ＡＧＣ回路４２の出力信号とを混合して、Ｌｏｗ−ＩＦ信号域の信号を出力する。フィルタ回路４５中のキャパシタＣ１３のキャパシタンス値は、スイッチＳＷ２がオフされている場合には、Ｌｏｗ−ＩＦ信号帯域の信号が通過し、Ｈｉｇｈ−ＩＦ信号帯域の信号が減衰されるように設定される。
【００６８】
このような構成とすることにより、ミキサ回路４３、局部発振回路４４およびフィルタ回路４５を含むダウンコンバータ回路４０は、スイッチＳＷ１およびＳＷ２がオンされている場合には、Ｈｉｇｈ−ＩＦ帯域の信号を出力し、ＳＷ１およびＳＷ２がオフされている場合には、Ｌｏｗ−ＩＦ帯域の信号を出力する。すなわち、単一のダウンコンバータ回路４０によって、スイッチのオン／オフによって、異なる周波数帯域のＩＦ信号を選択的に出力することが可能となり、入力信号の周波数域の異なるＱＡＭ復調用ＩＣに対して共通に適用することができる。
【００６９】
この際に、ミキサ回路４３と局部発振回路４４のバイアス抵抗Ｒ１０を除く回路をプリント基板の一方の面に配置し、フィルタ回路４５とバイアス抵抗Ｒ１０とをプリント基板の他方の面に実装する構成とすれば、当該プリント基板の他方の面に実装された回路のみによってＨｉｇｈ−ＩＦ信号の出力を実行することができる回路構成とし、さらにプリント基板の一方の面の回路構成を追加することによって、Ｌｏｗ−ＩＦおよびＨｉｇｈ−ＩＦの両方の信号を選択的に発生できる回路を実装することができる。
【００７０】
なお、スイッチＳＷ１およびＳＷ２による切換機能を有しているので、図２に示した回路を、プリント基板の同一面上に実装することももちろん可能である。
【００７１】
図３は、本発明の実施の形態に従うＱＡＭ復調システム３００の全体システムを示すブロック図である。
【００７２】
図３を参照して、ＱＡＭ復調システム３００は、図２に示したＳＴＢ１００と、ＱＡＭ復調回路２００とを含む。図３に示したＳＴＢ１００は、その主要部のＨＰＦ５と、分岐回路２５と、チューナ部２５と、ダウンコンバータ回路４０と、ＬＰＦ４と、ＰＧＡ３０と、ＬＰＦ３４とが示されている。チューナ部１１０は図２のバッファ増幅器２７からミキサ１８および１９までの構成を含むものとする。
【００７３】
既に説明したように、ＳＴＢ１００が出力するＩＦ信号は、Ｈｉｇｈ／Ｌｏｗ−ＩＦのいずれの周波数に設定することも可能であり、平衡型の信号であり、かつ、１Ｖｐ−ｐの信号レベルを有するＱＡＭ復調回路２００の入力信号として好適なものである。しかも、ＳＴＢ１００の出力およびＱＡＭ復調回路２００の入力をいずれも平衡型とすることによって、両者の接続部に外部からのデジタルノイズが生じ難くなるという効果も奏する。
【００７４】
ＱＰＳＫの上り信号はＱＡＭ復調回路２００から変調信号（アップストリーム信号）として導出され、ＬＰＦ３４を介してＰＧＡ３０に供給される。ＰＧＡ３０はＱＡＭ復調回路２００からの制御信号により利得制御される。ＰＧＡ３０からの信号はＬＰＦ４を介して入力端子２に導出される。また、もう一方のダウンストリーム信号はＨＰＦ５を介してＯＢＢ信号として映像信号から分岐回路２５によって分離される。ＯＢＢ信号はＱＡＭ復調回路２００に供給される。
【００７５】
映像信号はチューナ部１１０により選局されＩＦ信号としてダウンコンバータ回路４０からＱＡＭ復調回路２００に入力される。ＱＡＭ復調された信号は、データ信号としてトランスポートデコーダ（図示せず）与えられる。
【００７６】
図４はこの発明の一実施形態におけるＳＴＢ１００の各部の配置図である。図４において、シールドケース３００の外側にＦ型コネクタ３０１が取り付けられ、シールドケース３００の内部は仕切り板３１０によって区域３０２〜３０９に仕切られている。区域３０２には図１に示したＨＰＦ５と分岐回路２５とバッファ増幅器２７とが収納され、区域３０３にはＰＧＡ３０が収納され、区域３０４にはＬＰＦ４、３４が収納されている。区域３０５には入力切換回路６，７と高周波増幅入力同調回路８，９，１０が収納され、区域３０６には高周波増幅回路１１，１２が収納され、区域３０７には局部発振器１９，２１が収納され，区域３０８にはミキサ１８，２０が収納される。さらに、シールドケース３００の側面には電源供給端子，データ端子などの端子３１０が取り付けられている。
【００７７】
このようにシールドケースを構成することにより，入力端子に現れるスプリアスエミッションを低減でき，また上り信号の高周波信号がダウンストリーム側に流入するのを最小限にすることができる。
【００７８】
図５はシールドケース３００の展開図であり，図６はシールドケースの３面図である。図５に示すように、シールドケース３００を１枚の金属板で側板および仕切り板とともにプレス加工して製造することができ、プレス加工後に図６に示すように側板を折り曲げ、仕切り板を取り付けるだけで比較的安価に製造できる。
【００７９】
図７はＦ型コネクタの取り付け部分の要部を示す図である。
従来のＦ型コネクタの周辺部分のシールドケースは、シールド蓋と嵌合されていなかった。これに対して、図７に示した実施形態では、シールド蓋３２０にアース用舌片３２１が形成され、シールドケース３００には切越し３１１が形成される。そして、シールド蓋３２０のアース用舌片３２１をシールドケース３００の切越しに圧接することによって、シールド蓋３２０をシールドケース３００に嵌合することができる。それによって、外部からのバスノイズやマイクロプロセッサのクロックノイズなどによる悪影響を軽減できる。
【００８０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８１】
【発明の効果】
以上のように、この発明によれば、アップストリーム回路として、利得の可変な増幅器を設けたことによって、ＤＯＣＳＩＳで規定する利得に設定することが容易にできる。
【００８２】
また、チューナ部の出力した中間周波信号の周波数域よりも低い周波数域の発振信号の生成を実行／停止切換可能な局部発振回路の出力と、チューナ部の出力した周波数域の中間周波信号とを混合するダウンコンバータ部を備えるので、同一構成の回路によって、異なる周波数域の中間周波信号を選択的に出力することができる。この結果、ＣＡＴＶ用チューナを、入力周波数範囲の異なるＱＡＭ復調回路に対して汎用的に適用できる。また、ミキサ回路の出力負荷にフィルタ回路を接続しているので、局部発振回路のリーケージを抑制することができる。
【００８３】
また、チューナ部に含まれる高周波域のＡＧＣ部に加えて、中間周波信号に対するＡＧＣ部をさらに備えることにより、入力受信信号レベルの変動に対して出力信号の変動を抑制することができる。この結果、ＱＡＭ復調回路の入力信号として好適な信号を出力することができる。
【００８４】
さらに、不平衡信号を平衡信号に変換する信号変換回路を備えることにより、ＱＡＭ復調回路の入力信号として好適な信号を出力することができる。
【００８５】
また、局部発振回路およびミキサ回路をバイポーラトランジスタによって構成し、それぞれのバイポーラトランジスタに対して設けられるベースバイアス抵抗同士を直列に接続することにより、低コスト化を図ることが可能となる。
【００８６】
また、フィルタ回路のカットオフ周波数を切換えることにより、中間周波同調回路としての機能を併有させることが可能である。
【００８７】
さらに、中間周波信号に対するＡＧＣ部と、不平衡型の出力信号を受けて平衡型の信号に変換する信号変換回路とを備えることにより、ＱＡＭ復調回路に直接入力可能な出力信号を生成し、効率的なＱＡＭ信号復調システムを構成することが可能である。
【００８８】
また、チューナ部、中間周波ＡＧＣ部、ダウンコンバータ部、および信号変換回路を同一筐体内に内蔵することにより、外部からのノイズ影響を軽減することが可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態に従うＳＴＢ１００の構成を示すブロック図である。
【図２】 ダウンコンバータ回路３０の具体的な構成を説明するための回路図である。
【図３】 本発明の実施の形態に従うＱＡＭ復調システム３００の全体システムを示すブロック図である。
【図４】 この発明によるＣＡＴＶ用チューナを構成する各回路が収納されるシールドケースを示す図である。
【図５】 図４のシールドケースの展開図である。
【図６】 シールドケースを組み立てた状態を示す図である。
【図７】 シールドケースとシールド蓋との嵌合状態を説明するための図である。
【図８】 従来のケーブルモデム用チューナの概略ブロック図である。
【符号の説明】
２，３，２６，４７ 端子、４，３４，４５ ＬＰＦ、５ ＨＰＦ、６，７ 入力切換回路、８，９，１０ 高周波増幅入力増幅同調回路、１１，１２ 高周波増幅器、１５，１６，１７ 高周波増幅出力同調回路、１８，１９，４３ ミキサ回路、１９，２１，４４ 局部発振回路、２２ ＩＦ増幅回路、３０ ＰＧＡ、３１，３３ 電力増幅器、３２ ステップアップアッテネータ、４０ ダウンコンバータ、４１ ＳＡＷフイルタ、４２ ＩＦ―ＡＧＣ回路、４６ 変換用増幅器、３００ シールドケース、３２０ シールド蓋。
【発明の属する技術分野】
この発明は、ＣＡＴＶ用チューナに関し、より特定的には、ＱＡＭ復調回路に対して中間周波数信号を出力するのに適したＣＡＴＶ用チューナに関する。
【０００２】
【従来の技術】
ケーブルテレビ（以下、ＣＡＴＶと称する）では、家庭への引込線を同軸ケーブルのままにしておき、幹線ネットワークを光ファイバ化したＨＦＣ（Hybrid Fiber/Coax）の導入が進められている。家庭に数Ｍビット／秒の広帯域データ通信サービスを提供しようとしているためで、もはや先端技術ではない６４ＱＡＭ（Quadrature Amplitude Modulation）でも帯域幅６ＭＨｚで伝送速度３０Ｍビット／秒の高速データラインを作ることができる。これにケーブルモデムが使用される。ケーブルテレビの空きチャンネルを利用して、４Ｍビット／秒〜２７Ｍビット／秒の高速データ通信を実現することができる。ケーブルモデム用チューナは、このようなケーブルテレビシステムにおけるケーブルモデムに使用され、受信したＣＡＴＶ信号を周波数変換した後、中間周波信号として取出す役割を果たしている。
【０００３】
図８は、従来のケーブルモデム用チューナ１の構成を示すブロック図である。
ＣＡＴＶ信号については、局側に向けて送信される上り信号が５ＭＨｚ〜４２ＭＨｚ、局側からケーブルモデム用チューナに向けて送信される下り信号が５４ＭＨｚ〜８６０ＭＨｚにて運用され、チューナの入力端子２を介してケーブルの回線に接続される。ケーブルモデムより送信される上り信号は、ＣＡＴＶ局（システムオペレータ）のデータレシーバにて受信され、センターのコンピュータに入る。
【０００４】
図８を参照して、ケーブルモデム用チューナ１は、ケーブルテレビ信号を入力するケーブルテレビ信号入力端子２と、ＱＰＳＫ送信機からのデータ信号を入力するデータ端子３と、データ端子３とケーブルテレビ信号入力端子２との間に設けられるアップストリーム回路４とを備える。
【０００５】
ケーブルモデム内部における上り信号は、データ端子３にたとえばＱＰＳＫ（Quadrature Phase Shift Keying）送信機からの直交位相変位変調（ＱＰＳＫ）されたデータ信号が導入される。このデータ信号は、アップストリーム回路４を介してＣＡＴＶ局に送信される。
【０００６】
一方、入力端子２より入力される下り信号は、４７０〜８６０ＭＨｚを受信するＵＨＦバンド（以下Ｂ３バンドともいう）、１７０ＭＨｚ〜４７０ＭＨｚを受信するＶＨＦ−Ｈｉｇｈバンド（以下Ｂ２バンドともいう）、および５４〜１７０ＭＨｚを受信するＶＨＦ−Ｌｏｗバンド（以下Ｂ１バンドともいう）に分割され、各バンドごとに設けられた受信回路によって処理される。ただし、上述した各バンドの範囲は、特に規定されるものではない。
【０００７】
ケーブルモデム用チューナ１は、さらに、５〜４６ＭＨｚの減衰域および５４ＭＨｚ以上の通過域を有するハイパスフィルタ５と、ハイパスフィルタ５通過後の信号を各バンドに対応する回路群に振分けるための入力切換回路６および７とを備える。
【０００８】
下り信号は、ハイパスフィルタ５を通過した後、入力切換回路６および７によってバンドの切換が行なわれて、上述のバンドＢ１〜Ｂ３のいずれかに対応した回路群に供給される。
【０００９】
ケーブルモデム用チューナ１は、さらに、Ｂ１〜Ｂ３の各バンドに対応して設けられる高周波増幅入力同調回路８，９および１０と、ＵＨＦバンドおよびＶＨＦバンドに対応してそれぞれ設けられる高周波増幅回路１１および１２と、Ｂ１〜Ｂ３バンドにそれぞれ対応して設けられる高周波増幅出力同調回路１５，１６および１７と、ＵＨＦバンドに対応して設けられるミキサ回路１８および局部発振回路１９と、ＶＨＦバンドに対応して設けられるミキサ回路２０および局部発振回路２１と、ミキサ回路１８および２０の出力を中間周波帯域において増幅するための中間周波増幅回路２２とを備える。
【００１０】
各バンドに対応して設けられた高周波増幅入力同調回路、高周波ＡＧＣ回路、高周波増幅出力同調回路、ミキサ回路および局部発振回路は、受信チャンネルに応じて、受信したバンドに対応する回路群が動作状態となり、他のバンドに対応する回路群は非動作状態とされる機能を有している。たとえば、ＵＨＦバンドのチャンネル受信時は、ＵＨＦバンド系統の高周波増幅入力同調回路８，高周波増幅回路１１，高周波増幅出力同調回路１５，ミキサ回路１８および局部発振回路１９が動作状態となり、ＶＨＦ−ＨｉｇｈバンドおよびＶＨＦ−Ｌｏｗバンド系統の高周波増幅入力同調回路９と１０，高周波増幅回路１２，高周波増幅出力同調回路１６と１７，ミキサ回路２０および局部発振回路２１が非動作状態となり、動作を停止する。
【００１１】
入力端子２に入力されたＣＡＴＶ信号は、上述したようにハイパスフィルタ５を通過した後、入力切換回路６，７に入りバンドの切換が行なわれる。そして、その出力は、高周波増幅入力同調回路８，９，１０に導かれてチャンネルの選局が行なわれる。チャンネル選局が行なわれた信号は、ＡＧＣ端子２４に入力され抵抗１３，１４を介してあたえられるＡＧＣ電圧に基いて高周波増幅回路１１，１２によって所定レベルに増幅された後、高周波出力同調回路１５，１６，１７に供給され、ここで受信信号を導出する。
【００１２】
その後、選択された受信信号は、ミキサ回路１８，２０および局部発振回路１９，２１で中間周波数（以下ＩＦとも称する）に周波数変換され、中間周波増幅回路２２で増幅される。
【００１３】
中間周波増幅回路２２によって増幅された中間周波信号（以下ＩＦ信号とも称する）は、出力端子２３より出力される。
【００１４】
このように、従来のケーブルモデム用チューナ１は、受信したＣＡＴＶ信号を受信チャンネルに応じて選局した後に、チャンネル選局が行なわれた信号を周波数変換してＩＦ信号として出力端子２３から出力する。
【００１５】
【発明が解決しようとする課題】
しかしながら、このようなケーブルモデム用チューナ１を用いてデジタル信号であるＱＡＭ信号を取り扱い、出力端子２３から出力されるＩＦ信号をＱＡＭ復調用としてＱＡＭ復調回路に送出することには、以下に述べるような種々の問題点が生じる。
【００１６】
（１）ＱＡＭ復調回路として用いられるＱＡＭ復調用ＩＣの種類によって、異なる周波数域のＩＦ信号が必要である点がまず挙げられる。なお、以下においては、ＩＦ信号のうち、従来のケーブルモデム用チューナが出力するＩＦ信号の周波数域をＨｉｇｈ−ＩＦと称し、上記Ｈｉｇｈ−ＩＦよりも低く通常１０ＭＨｚ以下の周波数範囲である周波数域をＬｏｗ−ＩＦと称する。ＱＡＭ復調用ＩＣは、現状ではＬｏｗ−ＩＦのＱＡＭ信号の受信を目的とするＩＣと、Ｈｉｇｈ−ＩＦのＱＡＭ信号の受信を目的とするＩＣとに分かれている。これは、ＱＡＭ復調用ＩＣのアナログ／デジタルコンバータの性能による制限である。このため、後段に接続されるＱＡＭ復調用ＩＣが受信可能な周波数域に適合させるために、２種類のケーブルモデム用チューナまたは、ケーブルモデム用チューナとＱＡＭ復調用ＩＣとの間に配置される周波数変換回路が必要とされていた。
【００１７】
（２）アップストリーム信号の送信信号の最大出力レベルは、＋５８ｄＢｍＶで一定の値が得られなければならないことがＤＯＣＳＩＳ（北米のケーブルモデムの規格）で規定されており、この規定を満たすようにチューナの入力端での信号レベルが必要とされる。従来のケーブルモデム用チューナの入力レベルは、このレベルまで必要とされていなかった。
【００１８】
（３）ＤＯＣＳＩＳでは、アップストリーム信号の送信信号が＋５８〜＋６ｄＢＶまで１ｄＢごとに可変制御できることが要求されているが、従来この機能は必要とされていなかった。
【００１９】
（４）ＤＯＣＳＩＳの規定では、送信信号の高周波のレベルが−５０ｄＢｍＶ以上となっており、図８に示した例では従来のレベルより大幅に改善する必要がある。
【００２０】
（５）デジタルノイズへの対応が必要となる点も挙げられる。ＱＡＭ復調用ＩＣが要求するの入力信号レベルが高いため、高ゲインの増幅器が必要とされる。このため、全体システムを構成した際に、設けられるＣＰＵ（Central Processing Unit）のクロックノイズやバスノイズのレベルも大きくなる。ＱＡＭ復調用ＩＣ、ＣＰＵおよびケーブルモデム用チューナは同一ボード上に実装されることが一般的であるため、このようなノイズの影響が増大する。
【００２１】
上述の図８では、ケーブルモデム用チューナを示したが、最近ではディジタルセットトップボックス（以下、ＳＴＢと称する）と呼ばれるＣＡＴＶ用チューナがある。ケーブルモデムでは、ＣＡＴＶ局側から送られてくる下りのデータ信号をテレビジョンモニタに表示するものであるのに対して、ＳＴＢではＣＡＴＶ局側から送られてくるＱＰＳＫ変調された下りのデータ信号をチューナ部から分岐し、ＣＰＵで処理してパーソナルコンピュータに出力できるようにしたものである。
【００２２】
このため、ケーブルモデムでは、前述の如く５４ＭＨｚ〜８６０ＭＨｚ帯のＣＡＴＶの空きチャネルを利用して下りのデータ信号を送出しているのに対して、ＳＴＢでは別の帯域の７０ＭＨｚ〜１３０ＭＨｚの周波数が用いられている。
【００２３】
ＳＴＢでは、図８に示したＨＰＦの出力側に下りデータ信号を分岐するための分岐回路が設けられており、分岐された下りデータ信号はＯＯＢ（Out Of Band）端子に出力される。ＯＯＢ端子は分岐されたデータをＣＰＵに出力する。
【００２４】
このＳＴＢにおいても、ＣＡＴＶ信号が上り信号が５ＭＨｚ〜４２ＭＨｚ，下り信号が５４ＭＨｚ〜８６０ＭＨｚにて運用され、入力端子２よりケーブルの回接続される。ＳＴＢから送信された上り信号はＣＡＴＶ局のデータレシーバにて受信され、センターのコンピュータに入力される。
【００２５】
ＳＴＢの内部では、上り信号がデータ端子にＱＰＳＫ送信機（図示せず）からのＱＰＳＫされたデータ信号が導入される。このデータ信号はセンターのコンピュータによりＣＡＴＶ回線を介してＳＴＢに導入されてＳＴＢ内部のＣＰＵ（図示せず）によって処理された後、ＱＰＳＫ変調器に与えられる。それ以外の動作は、図８に示したケーブルモデム用チューナと同じであり、ＳＴＢにおいても前述のケーブルモデム用チューナと同じ課題を有している。
【００２６】
本発明は、このような問題点を解決するためになされたものであって、その目的は、ＤＯＣＳＩＳの規格に適した信号を出力することが可能なＣＡＴＶ用チューナを提供することである。
【００２７】
【課題を解決するための手段】
この発明は、ＣＡＴＶ（ケーブルテレビジョン）局へデータ信号を送出するためのアップストリーム回路と、ＣＡＴＶ局からの多波の下り信号をデータ信号を除去しながら導入するためのハイパスフィルタと、ハイパスフィルタにより導入された下り信号を受信するための受信部とを備えたＣＡＴＶ用チューナである。アップストリーム回路は、ＣＡＴＶ局へのデータ信号をＤＯＣＳＩＳ規格に応じた利得で増幅するためのゲイン制御部と、ゲイン制御部の出力ノードとハイパスフィルタの入力ノードとの間に接続され、ゲイン制御部の出力信号を通過させる第１のローパスフィルタとを備え、ゲイン制御部は、データ信号を所定の利得で増幅する増幅器と、デジタル制御信号に従ってデータ信号を減衰させるステップアップアッテネータとを含む。受信部は、下り信号から受信チャンネルに対応する信号を取り出して増幅し、第１の周波数域の中間周波数信号に変換するためのチューナ部と、第１の周波数域の中間周波数信号を受けて、第１の周波数域および第１の周波数域よりも低い第２の周波数域のいずれか一方の中間周波数信号をＱＡＭ復調回路に選択的に出力するダウンコンバータ部とを備えたものである。
【００２８】
ここで、ダウンコンバータ部は、第２の周波数域の中間周波数信号を出力する第１のモード時は第２の周波数域に対応する発振信号を生成し、第１の周波数域の中間周波数信号を出力する第２のモード時は発振信号の生成を停止する局部発振回路と、第１のモード時はダウンコンバータ部に入力される第１の周波数域の中間周波数信号と局部発振回路の出力信号とを混合し、第２のモード時は第１の周波数域の中間周波数信号を増幅するミキサ回路と、ミキサ回路の出力信号を受けて、設定されたカットオフ周波数に応じた周波数域の信号をＱＡＭ復調回路に通過させるフィルタ回路とを含む。
好ましくは、フィルタ回路は、ミキサ回路の出力信号のうちの第１の周波数帯域の中間周波数信号を減衰させるとともに第２の周波数帯域の中間周波数信号を透過させる第２のローパスフィルタと、第２のローパスフィルタの入力ノードと出力ノードとの間に接続され、第１のモード時はオフし、第２のモード時はオンする第１のスイッチ素子とを含む。
【００２９】
より好ましくは、チューナ部は、受信チャンネルに対応する信号の振幅を所定レベルに調整するための第１のＡＧＣ部を含み、さらにチューナ部とダウンコンバータ部との間に配置され、第１の周波数域の中間周波数信号の振幅を所定レベルに調整するための第２のＡＧＣ部を含む。
【００３０】
より好ましくは、ミキサ回路は不平衡型の信号を出力し、ダウンコンバータ部は、さらに、フィルタ回路を通過した不平衡型の信号を平衡型の信号に変換してＱＡＭ復調回路に与える信号変換回路を含む。
【００３２】
さらに、より好ましくは、局部発振回路は、第２の周波数域で発振する振動素子と、振動素子の出力を入力電極に受ける第１のバイポーラトランジスタと、第１のトランジスタの入力電極と第１の電圧ノードとの間に結合される第１のバイアス抵抗と、第１のバイポーラトランジスタの出力電極の一方と第１の電圧ノードとの間に結合される第２のバイアス抵抗と、振動子に並列接続され、第１のモード時はオフし、第２のモード時はオンする第２のスイッチ素子とを有し、ミキサ回路は、振動素子の出力および第１の周波数域の中間周波数信号を入力電極に受ける第２のバイポーラトランジスタと、第１および第２のバイポーラトランジスタの入力電極間に結合される第３のバイアス抵抗と、第２のバイポーラトランジスタの入力電極と前記第１の電圧ノードよりも高い電圧を供給する第２の電圧ノードとの間に結合される第４のバイアス抵抗とを有する。
【００３４】
さらに、より好ましくは、ＣＡＴＶ局から多波の下り信号とは異なる帯域の下りデータ信号がケーブルを介して受信部に入力されていて、受信部は下りデータ信号を分岐して出力する分岐回路を含む。
【００３５】
さらに、より好ましくは、アップストリーム回路と、チューナと、ハイパスフィルタと、ダウンコンバータはそれぞれ個別的に仕切られたシールドケースに収納される。
【００３６】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。
【００３７】
図１は、本発明の実施の形態に従うＳＴＢ１００の構成を示すブロック図である。
【００３８】
図１を参照して、本発明のＳＴＢ１００は、図８に示した従来のケーブルモデム用チューナ１と比較して、ＨＰＦ５の出力側にＯＢＢ端子２６に接続された分岐回路２５と、バッファ増幅器２７が接続されており、さらに、以下の構成が異なっている。すなわち、ＱＰＳＫ変調されたリターンパス信号は、データ入力端子３に入力され、ＬＰＦ３４を介してＰＧＡ（Programmable Gain Control）３０に入力される。さらに、ＱＰＳＫ信号はＰＧＡ３０に含まれる電力増幅器３３に与えられて増幅された後、１ｄＢごとに可変のステップアッテネータ３２に与えられて利得制御される。
【００３９】
この制御機能は、ゲイン制御端子３５から入力されたデジタル制御信号であるＩ２Ｃバス，３ＷｉｒｅバスあるいはＢＣＤコード他アナログ制御によるＡＧＣ電圧などにより制御される。ＱＰＳＫ信号はこの後さらに電力増幅器３１によって電力増幅され，全体として、すなわちデータ入力端子３から入力端子２までの利得が２６ｄＢ以上に増幅される。このために、ＰＧＡ３０での利得は、リニアリテイによるスプリアスエミッションを考慮して２６ｄＢから３０ｄＢ必要とされる。ＰＧＡ３０からの出力は、ＬＰＦ４０を介して入力端子２から出力される。
【００４０】
さらに、ミキサ１８および１９の出力側には、ダウンコンバータ４０が設けられる。ダウンコンバータ４０は、中間周波増幅回路２２から出力されるＨｉｇｈ−ＩＦのＩＦ入力信号を受けて、選択的にＨｉｇｈ−ＩＦおよびＬｏｗ−ＩＦのいずれか一方の周波数域に設定される、ＱＡＭ復調に適したＩＦ出力信号に変換する。ＩＦ出力信号は、ダウンコンバータ回路４０の出力端子４７からＱＡＭ復調回路に与えられる。
【００４１】
ここで、ＩＦ入力信号を生成するまでのブロック、すなわち従来のケーブルモデム用チューナ１に含まれている構成部分については、既に説明したとおりであるので説明は繰返さない。
【００４２】
ダウンコンバータ４０は、ＩＦ入力信号を受けるＳＡＷフィルタ４１と、中間周波ＡＧＣ回路４２（以下、ＩＦ−ＡＧＣ回路とも称する）と、ＩＦ−ＡＧＣ回路４２の出力信号と発振信号とを混合するためのミキサ回路４３およびＬｏｗ−ＩＦに対応する周波数域の発振信号を生成するための局部発振回路４４と、Ｌｏｗ−ＩＦ出力信号とＨｉｇｈ−ＩＦ信号出力時とでカットオフ周波数を切換え可能なフイルタ回路（ＬＰＦ）４５と、ミキサ回路４３から出力された非平衡信号を平衡信号に変換するための平衡／不平衡変換回路４６とを含む。
【００４３】
チューナで選局した受信チャンネルに対応するＩＦ入力信号は、ＳＡＷフィルタ４１を経由した後、ＩＦ−ＡＧＣ回路４２によって振幅を所定レベルに調整されて、ミキサ回路４３に供給される。
【００４４】
詳しくは後程説明するが、ダウンコンバータ回路４０は、外部からの切換指示に応じて、Ｈｉｇｈ−ＩＦ信号もしくはＬｏｗ−ＩＦ信号のいずれか一方を選択的に出力することができる。
【００４５】
外部からＬｏｗ−ＩＦ信号の出力が指示された場合（以下、Ｌｏｗ−ＩＦ信号出力時ともいう）においては、局部発振回路４４によってＬｏｗ−ＩＦ信号に対応する発振信号が出力される。ミキサ回路４３は、ＩＦ−ＡＧＣ回路４２からの出力と上記発振信号とを混合し、Ｌｏｗ−ＩＦ信号を出力する。フィルタ回路４５は、外部からの切換指示に応じて、Ｌｏｗ−ＩＦ帯域の信号が通過できるようにカットオフ周波数を設定する。これにより、ダウンコンバータ回路４０は、ＩＦ入力信号をＬｏｗ−ＩＦ域にダウンコンバートして平衡／不平衡変換回路４６に対して出力する。
【００４６】
一方、外部からＨｉｇｈ−ＩＦ信号の出力が指示された場合（以下、Ｈｉｇｈ−ＩＦ信号出力時ともいう）においては、ダウンコンバータ回路４０は、周波数変換を行なう必要がなく、ＩＦ入力信号と同一の周波数を有する信号を出力すればよい。したがって、この場合においては局部発振回路４４の発振は停止され、ミキサ回路４３は、中間周波増幅回路として動作する。この場合には、フィルタ回路４５は、外部からの指示に応じて、Ｈｉｇｈ−ＩＦ帯域の信号が通過できるようにカットオフ周波数を設定する。この結果、ダウンコンバータ回路４０はＨｉｇｈ−ＩＦ信号の出力が平衡／不平衡回路４６に対して出力される。
【００４７】
図２は、ダウンコンバータ回路４０の具体的な構成を説明するための回路図である。
【００４８】
図２を参照して、ＳＡＷフィルタ４１は、ＩＦ−ＡＧＣ回路２２から受けたＩＦ入力信号を、伝送すべき帯域幅に変換するとともに不要信号を取除く作用を行なう。ＳＡＷフィルタ４１は、圧電素子の表面上に取付けられた電極によって、表面弾性波によって起こる電圧振動を取出すフィルタであり、電極の位置構造により共振特性を変えることができるという特徴を有する。
【００４９】
ＩＦ−ＡＧＣ回路４２は、ＳＡＷフィルタ４１からの出力信号およびＡＧＣ端子４８に入力されたＡＧＣ電圧を受けるデュアルゲート型電界効果トランジスタＴ１を含む。トランジスタＴ１は、ＳＡＷフィルタ４１からの出力信号をＡＧＣ電圧に応じて増幅するために設けられる。ＡＧＣ端子４８とデュアルゲートの一方との間には抵抗素子Ｒ３が設けられ、ＡＧＣ端子４８およびデュアルゲートの一方に対応して、接地キャパシタＣ７およびＣ２がそれぞれ設けられる。
【００５０】
また、ＳＡＷフィルタ４１とデュアルゲートの他方との間には、トランジスタＴ１への直流成分を阻止するためのキャパシタＣ１および抵抗素子Ｒ１が設けられ、デュアルゲートの他方と電源端子４９との間にはゲートバイアス抵抗Ｒ２が設けられる。インダクタＬ１は、チョークコイルに相当する。
【００５１】
ＡＧＣ電圧は、出力端子４７からＱＡＭ復調回路に与えられる出力ＩＦ信号のレベルを１Ｖｐ−ｐ確保するように、ＡＧＣ制御回路（図示せず）によって設定される。このような構成のＩＦ−ＡＧＣ回路４２によるＩＦ−ＡＧＣの利得減衰量は約５０ｄＢ得ることができるため、高周波増幅回路１１，１２によって実行されるＲＦ−ＡＧＣとを組合せることによって、出力ＩＦ信号のレベルを１Ｖｐ−ｐ程度確保することが可能となる。
【００５２】
ミキサ回路４３および局部発振回路４４は、バイポーラトランジスタＴ２およびＴ３をそれぞれ含む。バイポーラトランジスタＴ２およびＴ３のベースバイアスとして設けられる抵抗素子Ｒ４、Ｒ５およびＲ８は、直列に接続される。これにより、部品点数の削減を図ることができ、コスト的に有利となる。
【００５３】
また、ミキサ回路４３中のバイポーラトランジスタＴ２のコレクタ、エミッタ間電圧ＶCEを２．５Ｖとし、局部発振回路４４中のバイポーラトランジスタＴ３のＶCEを１．５Ｖ程度に設定することにより、低消費電力化を図ることが可能となる。
【００５４】
局部発振回路４４は、さらに水晶振動子５０を含む。水晶振動子５０には、オーバートーンおよび基本波のいずれのタイプをも適用することができる。バイポーラトランジスタＴ３のエミッタとバイポーラトランジスタＴ２のベースの間に設けられるキャパシタＣ１６は、発振信号をミキサに注入するための容量素子であるが、バイポーラトランジスタＴ２およびＴ３をツインタイプとして適用することによって、モールド内の寄生容量によってこのキャパシタＣ１６を構成することも可能となる。これによって、さらに部品点数の削減が可能となる。
【００５５】
局部発振回路４４は、さらに、水晶振動子５０と並列に設けられるスイッチＳＷ１を有する。外部からの切換指示に応じてスイッチＳＷ１をオンすることにより、水晶振動子５０の出力ノードを接地ノードと強制的に接続することができ、発振を停止するのと同様の効果が得られる。
【００５６】
ミキサ回路４３および局部発振回路４４中に配置される、キャパシタＣ４，Ｃ５，Ｃ６は接地容量であり、キャパシタＣ８，Ｃ１０は帰還容量である。キャパシタＣ３，Ｃ９，Ｃ１１は、信号の直流成分を阻止するために配置される。また、抵抗素子Ｒ６，Ｒ７，Ｒ１０は、バイポーラトランジスタＴ２およびＴ３に対応して設けられるバイアス抵抗であり、抵抗素子Ｒ９は、水晶振動子５０の発振周波数を調整するために設けられるダンピング抵抗である。
【００５７】
フィルタ回路４５は、図２おいては一例としてローパスフィルタで構成され、ミキサ回路４３からの出力を通過させるインダクタＬ２と、インダクタＬ２と並列に接続されるキャパシタＣ１３と、インダクタＬ２およびキャパシタＣ１３と並列に接続されるスイッチＳＷ２と、インダクタＬ２と接地ノードとの間に接続されるキャパシタＣ１２およびＣ１４とを有する。
【００５８】
フィルタ回路４５は、外部からの切換指示に応じてスイッチＳＷ２をオン／オフすることによって、そのカットオフ周波数を切換えることができる。具体的には、Ｈｉｇｈ−ＩＦ信号出力時およびＬｏｗ−ＩＦ信号出力時において、ＳＷ２はそれぞれオンおよびオフされる。
【００５９】
フィルタ回路４５は、スイッチＳＷ２のオフ時においては、Ｌｏｗ−ＩＦ信号を透過して、Ｈｉｇｈ−ＩＦ信号を減衰させる。したがって、カットオフ周波数がＨｉｇｈ−ＩＦ帯域よりも低く、かつＬｏｗ−ＩＦ帯域よりも高くなるように、キャパシタＣ１２，Ｃ１３，Ｃ１４およびインダクタＬ２の値は決定される。
【００６０】
スイッチＳＷ２のオン時においては、インダクタＬ２およびキャパシタＣ１３の両端が短絡されるため、カットオフ周波数が高くなって、フィルタ回路４５はＨｉｇｈ−ＩＦ信号も透過する。このときのカットオフ周波数が、Ｈｉｇｈ−ＩＦ帯域よりも高くなるように、キャパシタＣ１４の値は設定される。
【００６１】
このように、外部からの指示に応じて、カットオフ周波数を切換えることが可能なフィルタ回路４５を設けることによって、当該フィルタ回路を中間周波同調回路として動作させることができる。
【００６２】
また、フィルタ回路４５をミキサ回路４３の負荷として接続することによって、局部発振回路４４のリーケージを最小にするという効果も生じる。
【００６３】
フィルタ回路４５の出力は、平衡／不平衡変換回路４６に伝達される。平衡／不平衡変換回路４６は、フィルタ回路４５の出力を９０°位相の違う２出力信号に変換して、平衡型出力として出力端子４７に出力する。このように、平衡／不平衡変換回路４６によって、ＳＴＢ１００の出力を平衡型信号とすることによって、ＳＴＢ１００と後段に配置されるＱＡＭ復調用ＩＣとを直結することが可能となる。
【００６４】
なお、同様の機能を有し、Ｈｉｇｈ−ＩＦ信号出力時とＬｏｗ−ＩＦ信号出力時に対応する周波数域の信号を透過できる構成であれば、フィルタ回路４５の構成は、図２に示した例に限られない。この点は、ＩＦ−ＡＧＣ回路４２、ミキサ回路４３および局部発振回路４４の構成についても同様である。
【００６５】
次に、局部発振回路４３およびフィルタ回路４５にそれぞれ設けられたスイッチＳＷ１およびＳＷ２の双方が、Ｈｉｇｈ−ＩＦ信号時にはオンされ、Ｌｏｗ−ＩＦ信号出力時にはオフされる。スイッチＳＷ１およびＳＷ２は、外部からの指示に応じて共通に制御される。スイッチＳＷ１およびＳＷ２には、電子スイッチおよびメカスイッチのいずれを適用することも可能である。
【００６６】
スイッチＳＷ１およびＳＷ２がオンした場合には、水晶振動子５０の発振は停止され、フィルタ回路４５のカットオフ周波数は高くなる。これにより、ミキサ回路４３は、ＩＦ入力信号の周波数を変換することなく増幅するとともに、フィルタ回路４５は、Ｈｉｇｈ−ＩＦ信号を透過する。
【００６７】
一方、スイッチＳＷ１およびＳＷ２がオフ状態とされる場合には、水晶振動子５０のＬｏｗ−ＩＦ域の発振出力は、局部発振回路４３によって増幅されてミキサ回路４４に送出される。ミキサ回路４４は、局部発振回路４３から受ける発振信号とＩＦ−ＡＧＣ回路４２の出力信号とを混合して、Ｌｏｗ−ＩＦ信号域の信号を出力する。フィルタ回路４５中のキャパシタＣ１３のキャパシタンス値は、スイッチＳＷ２がオフされている場合には、Ｌｏｗ−ＩＦ信号帯域の信号が通過し、Ｈｉｇｈ−ＩＦ信号帯域の信号が減衰されるように設定される。
【００６８】
このような構成とすることにより、ミキサ回路４３、局部発振回路４４およびフィルタ回路４５を含むダウンコンバータ回路４０は、スイッチＳＷ１およびＳＷ２がオンされている場合には、Ｈｉｇｈ−ＩＦ帯域の信号を出力し、ＳＷ１およびＳＷ２がオフされている場合には、Ｌｏｗ−ＩＦ帯域の信号を出力する。すなわち、単一のダウンコンバータ回路４０によって、スイッチのオン／オフによって、異なる周波数帯域のＩＦ信号を選択的に出力することが可能となり、入力信号の周波数域の異なるＱＡＭ復調用ＩＣに対して共通に適用することができる。
【００６９】
この際に、ミキサ回路４３と局部発振回路４４のバイアス抵抗Ｒ１０を除く回路をプリント基板の一方の面に配置し、フィルタ回路４５とバイアス抵抗Ｒ１０とをプリント基板の他方の面に実装する構成とすれば、当該プリント基板の他方の面に実装された回路のみによってＨｉｇｈ−ＩＦ信号の出力を実行することができる回路構成とし、さらにプリント基板の一方の面の回路構成を追加することによって、Ｌｏｗ−ＩＦおよびＨｉｇｈ−ＩＦの両方の信号を選択的に発生できる回路を実装することができる。
【００７０】
なお、スイッチＳＷ１およびＳＷ２による切換機能を有しているので、図２に示した回路を、プリント基板の同一面上に実装することももちろん可能である。
【００７１】
図３は、本発明の実施の形態に従うＱＡＭ復調システム３００の全体システムを示すブロック図である。
【００７２】
図３を参照して、ＱＡＭ復調システム３００は、図２に示したＳＴＢ１００と、ＱＡＭ復調回路２００とを含む。図３に示したＳＴＢ１００は、その主要部のＨＰＦ５と、分岐回路２５と、チューナ部２５と、ダウンコンバータ回路４０と、ＬＰＦ４と、ＰＧＡ３０と、ＬＰＦ３４とが示されている。チューナ部１１０は図２のバッファ増幅器２７からミキサ１８および１９までの構成を含むものとする。
【００７３】
既に説明したように、ＳＴＢ１００が出力するＩＦ信号は、Ｈｉｇｈ／Ｌｏｗ−ＩＦのいずれの周波数に設定することも可能であり、平衡型の信号であり、かつ、１Ｖｐ−ｐの信号レベルを有するＱＡＭ復調回路２００の入力信号として好適なものである。しかも、ＳＴＢ１００の出力およびＱＡＭ復調回路２００の入力をいずれも平衡型とすることによって、両者の接続部に外部からのデジタルノイズが生じ難くなるという効果も奏する。
【００７４】
ＱＰＳＫの上り信号はＱＡＭ復調回路２００から変調信号（アップストリーム信号）として導出され、ＬＰＦ３４を介してＰＧＡ３０に供給される。ＰＧＡ３０はＱＡＭ復調回路２００からの制御信号により利得制御される。ＰＧＡ３０からの信号はＬＰＦ４を介して入力端子２に導出される。また、もう一方のダウンストリーム信号はＨＰＦ５を介してＯＢＢ信号として映像信号から分岐回路２５によって分離される。ＯＢＢ信号はＱＡＭ復調回路２００に供給される。
【００７５】
映像信号はチューナ部１１０により選局されＩＦ信号としてダウンコンバータ回路４０からＱＡＭ復調回路２００に入力される。ＱＡＭ復調された信号は、データ信号としてトランスポートデコーダ（図示せず）与えられる。
【００７６】
図４はこの発明の一実施形態におけるＳＴＢ１００の各部の配置図である。図４において、シールドケース３００の外側にＦ型コネクタ３０１が取り付けられ、シールドケース３００の内部は仕切り板３１０によって区域３０２〜３０９に仕切られている。区域３０２には図１に示したＨＰＦ５と分岐回路２５とバッファ増幅器２７とが収納され、区域３０３にはＰＧＡ３０が収納され、区域３０４にはＬＰＦ４、３４が収納されている。区域３０５には入力切換回路６，７と高周波増幅入力同調回路８，９，１０が収納され、区域３０６には高周波増幅回路１１，１２が収納され、区域３０７には局部発振器１９，２１が収納され，区域３０８にはミキサ１８，２０が収納される。さらに、シールドケース３００の側面には電源供給端子，データ端子などの端子３１０が取り付けられている。
【００７７】
このようにシールドケースを構成することにより，入力端子に現れるスプリアスエミッションを低減でき，また上り信号の高周波信号がダウンストリーム側に流入するのを最小限にすることができる。
【００７８】
図５はシールドケース３００の展開図であり，図６はシールドケースの３面図である。図５に示すように、シールドケース３００を１枚の金属板で側板および仕切り板とともにプレス加工して製造することができ、プレス加工後に図６に示すように側板を折り曲げ、仕切り板を取り付けるだけで比較的安価に製造できる。
【００７９】
図７はＦ型コネクタの取り付け部分の要部を示す図である。
従来のＦ型コネクタの周辺部分のシールドケースは、シールド蓋と嵌合されていなかった。これに対して、図７に示した実施形態では、シールド蓋３２０にアース用舌片３２１が形成され、シールドケース３００には切越し３１１が形成される。そして、シールド蓋３２０のアース用舌片３２１をシールドケース３００の切越しに圧接することによって、シールド蓋３２０をシールドケース３００に嵌合することができる。それによって、外部からのバスノイズやマイクロプロセッサのクロックノイズなどによる悪影響を軽減できる。
【００８０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８１】
【発明の効果】
以上のように、この発明によれば、アップストリーム回路として、利得の可変な増幅器を設けたことによって、ＤＯＣＳＩＳで規定する利得に設定することが容易にできる。
【００８２】
また、チューナ部の出力した中間周波信号の周波数域よりも低い周波数域の発振信号の生成を実行／停止切換可能な局部発振回路の出力と、チューナ部の出力した周波数域の中間周波信号とを混合するダウンコンバータ部を備えるので、同一構成の回路によって、異なる周波数域の中間周波信号を選択的に出力することができる。この結果、ＣＡＴＶ用チューナを、入力周波数範囲の異なるＱＡＭ復調回路に対して汎用的に適用できる。また、ミキサ回路の出力負荷にフィルタ回路を接続しているので、局部発振回路のリーケージを抑制することができる。
【００８３】
また、チューナ部に含まれる高周波域のＡＧＣ部に加えて、中間周波信号に対するＡＧＣ部をさらに備えることにより、入力受信信号レベルの変動に対して出力信号の変動を抑制することができる。この結果、ＱＡＭ復調回路の入力信号として好適な信号を出力することができる。
【００８４】
さらに、不平衡信号を平衡信号に変換する信号変換回路を備えることにより、ＱＡＭ復調回路の入力信号として好適な信号を出力することができる。
【００８５】
また、局部発振回路およびミキサ回路をバイポーラトランジスタによって構成し、それぞれのバイポーラトランジスタに対して設けられるベースバイアス抵抗同士を直列に接続することにより、低コスト化を図ることが可能となる。
【００８６】
また、フィルタ回路のカットオフ周波数を切換えることにより、中間周波同調回路としての機能を併有させることが可能である。
【００８７】
さらに、中間周波信号に対するＡＧＣ部と、不平衡型の出力信号を受けて平衡型の信号に変換する信号変換回路とを備えることにより、ＱＡＭ復調回路に直接入力可能な出力信号を生成し、効率的なＱＡＭ信号復調システムを構成することが可能である。
【００８８】
また、チューナ部、中間周波ＡＧＣ部、ダウンコンバータ部、および信号変換回路を同一筐体内に内蔵することにより、外部からのノイズ影響を軽減することが可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態に従うＳＴＢ１００の構成を示すブロック図である。
【図２】 ダウンコンバータ回路３０の具体的な構成を説明するための回路図である。
【図３】 本発明の実施の形態に従うＱＡＭ復調システム３００の全体システムを示すブロック図である。
【図４】 この発明によるＣＡＴＶ用チューナを構成する各回路が収納されるシールドケースを示す図である。
【図５】 図４のシールドケースの展開図である。
【図６】 シールドケースを組み立てた状態を示す図である。
【図７】 シールドケースとシールド蓋との嵌合状態を説明するための図である。
【図８】 従来のケーブルモデム用チューナの概略ブロック図である。
【符号の説明】
２，３，２６，４７ 端子、４，３４，４５ ＬＰＦ、５ ＨＰＦ、６，７ 入力切換回路、８，９，１０ 高周波増幅入力増幅同調回路、１１，１２ 高周波増幅器、１５，１６，１７ 高周波増幅出力同調回路、１８，１９，４３ ミキサ回路、１９，２１，４４ 局部発振回路、２２ ＩＦ増幅回路、３０ ＰＧＡ、３１，３３ 電力増幅器、３２ ステップアップアッテネータ、４０ ダウンコンバータ、４１ ＳＡＷフイルタ、４２ ＩＦ―ＡＧＣ回路、４６ 変換用増幅器、３００ シールドケース、３２０ シールド蓋。
Claims (7)
- ＣＡＴＶ（ケーブルテレビジョン）局へデータ信号を送出するためのアップストリーム回路と、前記ＣＡＴＶ局からの多波の下り信号を前記データ信号を除去しながら導入するためのハイパスフィルタと、前記ハイパスフィルタにより導入された下り信号を受信するための受信部とを備えたＣＡＴＶ用チューナであって、
前記アップストリーム回路は、
前記ＣＡＴＶ局へのデータ信号をＤＯＣＳＩＳ規格に応じた利得で増幅するためのゲイン制御部と、
前記ゲイン制御部の出力ノードと前記ハイパスフィルタの入力ノードとの間に接続され、前記ゲイン制御部の出力信号を通過させる第１のローパスフィルタとを備え、
前記ゲイン制御部は、
前記データ信号を所定の利得で増幅する増幅器と、
デジタル制御信号に従って前記データ信号を減衰させるステップアップアッテネータとを含み、
前記受信部は、
前記下り信号から受信チャンネルに対応する信号を取り出して増幅し、第１の周波数域の中間周波数信号に変換するためのチューナ部と、
前記第１の周波数域の中間周波数信号を受けて、前記第１の周波数域および前記第１の周波数域よりも低い第２の周波数域のいずれか一方の中間周波数信号をＱＡＭ復調回路に選択的に出力するダウンコンバータ部とを備え、
前記ダウンコンバータ部は、
前記第２の周波数域の中間周波数信号を出力する第１のモード時は前記第２の周波数域に対応する発振信号を生成し、前記第１の周波数域の中間周波数信号を出力する第２のモード時は前記発振信号の生成を停止する局部発振回路と、
前記第１のモード時は前記ダウンコンバータ部に入力される前記第１の周波数域の中間周波数信号と前記局部発振回路の出力信号とを混合し、前記第２のモード時は前記第１の周波数域の中間周波数信号を増幅するミキサ回路と、
前記ミキサ回路の出力信号を受けて、設定されたカットオフ周波数に応じた周波数域の信号を前記ＱＡＭ復調回路に通過させるフィルタ回路とを含むことを特徴とする、ＣＡＴＶ用チューナ。 - 前記フィルタ回路は、
前記ミキサ回路の出力信号のうちの前記第１の周波数帯域の中間周波数信号を減衰させるとともに前記第２の周波数帯域の中間周波数信号を透過させる第２のローパスフィルタと、
前記第２のローパスフィルタの入力ノードと出力ノードとの間に接続され、前記第１のモード時はオフし、前記第２のモード時はオンする第１のスイッチ素子とを含む、請求項１に記載のＣＡＴＶ用チューナ。 - 前記チューナ部は、前記受信チャンネルに対応する信号の振幅を所定レベルに調整するための第１のＡＧＣ部を含み、さらに
前記チューナ部と前記ダウンコンバータ部との間に配置され、前記第１の周波数域の中間周波数信号の振幅を所定レベルに調整するための第２のＡＧＣ部を含む、請求項１または請求項２に記載のＣＡＴＶ用チューナ。 - 前記ミキサ回路は不平衡型の信号を出力し、
前記ダウンコンバータ部は、さらに、前記フィルタ回路を通過した不平衡型の信号を平衡型の信号に変換して前記ＱＡＭ復調回路に与える信号変換回路を含む、請求項１から請求項３までのいずれかに記載のＣＡＴＶ用チューナ。 - 前記局部発振回路は、
前記第２の周波数域で発振する振動素子と、
前記振動素子の出力を入力電極に受ける第１のバイポーラトランジスタと、
前記第１のトランジスタの入力電極と第１の電圧ノードとの間に結合される第１のバイアス抵抗と、
前記第１のバイポーラトランジスタの出力電極の一方と第１の電圧ノードとの間に結合される第２のバイアス抵抗と、
前記振動子に並列接続され、前記第１のモード時はオフし、前記第２のモード時はオンする第２のスイッチ素子とを有し、
前記ミキサ回路は、
前記振動素子の出力および前記第１の周波数域の中間周波数信号を入力電極に受ける第２のバイポーラトランジスタと、
前記第１および第２のバイポーラトランジスタの入力電極間に結合される第３のバイアス抵抗と、
前記第２のバイポーラトランジスタの入力電極と前記第１の電圧ノードよりも高い電圧を供給する第２の電圧ノードとの間に結合される第４のバイアス抵抗とを有する、請求項１から請求項４までのいずれかに記載のＣＡＴＶ用チューナ。 - 前記ＣＡＴＶ局から前記多波の下り信号とは異なる帯域の下りデータ信号がケーブルを介して前記受信部に入力されていて、
前記受信部は、前記下りデータ信号を分岐して出力する分岐回路を含む、請求項１から請求項５までのいずれかに記載のＣＡＴＶ用チューナ。 - 前記アップストリーム回路と、前記チューナと、前記ハイパスフィルタと、前記ダウンコンバータはそれぞれ個別的に仕切られたシールドケースに収納される、請求項１から請求項６までのいずれかに記載のＣＡＴＶ用チューナ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076125A JP4073600B2 (ja) | 2000-03-17 | 2000-03-17 | Ｃａｔｖ用チューナ |
| CNB011037458A CN1190964C (zh) | 2000-02-14 | 2001-02-13 | 电缆调制解调器的调谐器 |
| US09/782,257 US7363648B2 (en) | 2000-02-14 | 2001-02-14 | Cable modem tuner |
| DE60135595T DE60135595D1 (de) | 2000-02-14 | 2001-02-14 | Tuner für Kabelmodem |
| EP01301234A EP1128556B1 (en) | 2000-02-14 | 2001-02-14 | Cable modem tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076125A JP4073600B2 (ja) | 2000-03-17 | 2000-03-17 | Ｃａｔｖ用チューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001268530A JP2001268530A (ja) | 2001-09-28 |
| JP4073600B2 true JP4073600B2 (ja) | 2008-04-09 |
Family
ID=18593909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000076125A Expired - Fee Related JP4073600B2 (ja) | 2000-02-14 | 2000-03-17 | Ｃａｔｖ用チューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4073600B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021181954A1 (ja) * | 2020-03-10 | 2021-09-16 |
-
2000
- 2000-03-17 JP JP2000076125A patent/JP4073600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001268530A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1128556B1 (en) | Cable modem tuner | |
| EP1047192B1 (en) | CATV tuner | |
| JP3938232B2 (ja) | ケーブルモデム用チューナ | |
| EP1113573A1 (en) | Tuner IC and receiving apparatus employing the same | |
| JP3719926B2 (ja) | デジタル信号受信用チューナ | |
| JP4073600B2 (ja) | Ｃａｔｖ用チューナ | |
| JP3564028B2 (ja) | ケーブルモデム用チューナ | |
| Womac et al. | Dual-band single-ended-input direct-conversion DVB-H receiver | |
| JP3850225B2 (ja) | ケーブルモデム用チューナ | |
| JP3853536B2 (ja) | チューナ | |
| JPH11205172A (ja) | 衛星放送受信機用チュ−ナ | |
| US7289566B2 (en) | Cable modem tuner | |
| JP4248637B2 (ja) | ケーブルモデム用チューナ | |
| JP3288251B2 (ja) | Ｃａｔｖ受信装置 | |
| JP2003250135A (ja) | チューナ | |
| JP2006352907A (ja) | チューナ | |
| JPH11284537A (ja) | チューナ | |
| US20030172379A1 (en) | Digital CATV tuner | |
| WO2005048593A1 (en) | Digital tuner | |
| KR200355645Y1 (ko) | 텔레비젼 신호 처리용 업컨버터 | |
| JPH09181623A (ja) | 電子チューナ | |
| JP2000224556A (ja) | ネットワークインターフェイスモジュールおよび受信用チューナ | |
| JPH09322142A (ja) | 双方向ｃａｔｖホームターミナル | |
| JPH10322612A (ja) | 受信装置 | |
| KR19990039816U (ko) | 1차 컨버젼 튜너 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050627 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |