JP3825585B2 - 光起電力素子の製造方法 - Google Patents
光起電力素子の製造方法 Download PDFInfo
- Publication number
- JP3825585B2 JP3825585B2 JP21086199A JP21086199A JP3825585B2 JP 3825585 B2 JP3825585 B2 JP 3825585B2 JP 21086199 A JP21086199 A JP 21086199A JP 21086199 A JP21086199 A JP 21086199A JP 3825585 B2 JP3825585 B2 JP 3825585B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- conductive
- amorphous
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Description
【０００１】
【発明の属する技術分野】
本発明は、光起電力素子の製造方法に関する。
【０００２】
【従来の技術】
従来の光起電力素子の構造、製造方法が、特開平９−１２９９０４号に開示されている。結晶系半導体基板の各面上の略全面に、非晶質からなる真性半導体層及び導電型半導体層の積層体を備えた光起電力素子においては、一方の面に形成される非晶質の半導体層が、半導体基板の側面又は他面に不所望に回り込むことにより特性が低下するのを防止するために、上記特許公報の図８に示されるように、両面において半導体基板より小面積に非晶質半導体層を形成していた。
【０００３】
【発明が解決しようとする課題】
このような従来の収納構造においては、上記のように回り込みによる特性低下は低減できるものの、半導体基板の外周部が無効部となるため、この分、特性が低くかった。
【０００４】
本発明は、上述のような問題点を解決するために成されたものであり、回り込みによる特性低下を低減すると共に、無効部を低減する光起電力素子及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、結晶系半導体基板の裏面側の面上に、非晶質又は微結晶からなる真性半導体層及び一導電型半導体層をこの順序でマスクを用いて前記基板より小面積に形成する工程と、前記半導体基板の表面側の面上の略全面に、非晶質又は微結晶からなる真性半導体層及び前記一導電型と逆導電型の半導体層をこの順序で形成する工程とを備えることを特徴とする。
【０００６】
他の本発明は、結晶系半導体基板の表面及び裏面の各面上の略全面に、非晶質又は微結晶からなる真性半導体層及び導電型半導体層からなる積層体を備え、各面上に形成された前記導電型半導体層が、互いに逆導電型である光起電力素子の製造方法であって、前記表面及び裏面の両面上に前記真性半導体層を形成した後、前記導電型半導体層を該両面上に形成した前記真性半導体層上に形成することを特徴とする。
【０００７】
【発明の実施の形態】
本発明の第1実施例を、図面を用いて、詳細に説明する。まず、図１（ａ）に示す工程において、１００ｍｍ角の正方形で、厚さ約１００〜５００μmのｎ型の単結晶シリコン（抵抗率＝約０．５〜4Ωｃｍ）からなる結晶系半導体基板１の裏面上に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層２（約５０〜２００Å）、及びｎ型非晶質シリコンの導電型半導体層３（約１００〜５００Å）を順次形成する。ここで、真性半導体層２及び導電型半導体層３は、金属マスクを用いて、半導体基板１より小面積に形成される。また、真性半導体層２、導電型半導体層３には、非晶質シリコンを用いているが、微結晶シリコンを用いても良い。
【０００８】
続いて、図１（ｂ）に示す工程において、半導体基板１の表面上の略全面に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層４（約５０〜２００Å）、及びｐ型非晶質シリコンの導電型半導体層５（約５０〜１５０Å）を順次形成する。また、真性半導体層４、導電型半導体層５には、非晶質シリコンを用いているが、微結晶シリコンを用いても良い。
【０００９】
以上のように、本実施例においては、半導体基板１の裏面側より、真性半導体層２及び導電型半導体層３を形成しているが、仮に、半導体基板１の表面側から最初に、真性半導体層及びｐ型導電型半導体層を形成するなら、良好な特性を得ることができない。特性が良くない理由としては、光起電力素子の裏面側においては内部電界が弱いので、裏面側に後から半導体層を形成すると、前工程で表面側に半導体層を形成するに伴い基板１裏面界面に傷、汚れ等ができ、電子がトラップされ、再結合して発電に寄与せず出力特性が低下するものと考えられる。よって、本実施例の製造工程のように、基板１の裏面側から最初に、真性半導体層及びｎ型導電型半導体層を形成する場合には、基板１裏面界面の傷、汚れ等が少なく、特性が良好である。
【００１０】
次に、半導体基板１の両面において、導電型半導体層３、５上に、各々、これらと略同面積のＩＴＯからなる透明導電膜６、７を形成し、これらの上に、銀ペースト等からなる集電極８，９を形成する。以上の工程にて、本実施例の光起電力素子が完成する。なお、本実施例では、裏面側においても透明導電膜６を採用しているので、裏面側に光が入射しても発電される。
【００１１】
次に、本実施例の出力特性を比較するために、比較例の光起電力素子を作成した。その構造を、図２に示す。図においては、本実施例と同一の構造については、同一の符号を付し、説明を省略する。上記実施例との違いは、半導体基板１の裏面上の略全面に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層１２（約１００Å）、及びｎ型非晶質シリコンの導電型半導体層１３（約２００Å）を順次形成した点である。
【００１２】
そして、従来の技術で説明したように、基板１の略全面に非晶質半導体層を形成するとき、基板１の側面又は他面にも、非晶質半導体層が形成されることになり、。基板１の端部（側面側）の拡大断面図である図２（ｂ）に示されるように、非晶質半導体層が形成されることになる。特に、本実施例及び比較例の製造工程においては、基板１の裏面側から最初に、真性半導体層及びｎ型導電型半導体層が形成されるので、基板１の側面、特に、表面の端部において、外側から見て、非晶質シリコンのｐｉｎ層が形成されることになる。光起電力素子としての発電は、通常は、主に、非晶質シリコンｐｉ／ｎ型結晶系半導体基板の接合で発生し、表面側、裏面側より出力を取り出すことができる。しかしながら、比較例においては、基板１の側面、表面の端部に通常でない非晶質層のｐｉｎ層が形成される。これにより、発生した電子・正孔がこの部分で消滅し、発電に寄与せず、出力特性が低下すると考えられる。
【００１３】
図３は、本実施例の光起電力素子において、裏面側の真性半導体層２及びｎ型導電型半導体層３の面積を変更したときの、出力特性（Ｐｍａｘ）変化を示すグラフである。グラフの横軸は、半導体基板１の端部からの距離を示し、この距離は、基板１の端部より全周でこの距離だけ小面積に、半導体層を形成したことを意味している（図１（ｂ）に示す距離Ｘである）。また、縦軸は、図２の比較例の出力特性を１としたときの相対値である。各距離Ｘにおいて、１０個の光起電力素子の平均出力特性（Ｐｍａｘ）が、プロットされている。なお、特性測定をした光起電力素子においては、基板１が１００ｍｍ角、厚さ約２５０μmのｎ型の単結晶シリコン基板１（抵抗率＝約１Ωｃｍ、１００面の表面テクスチャー形状）、真性半導体層２が約１００Å、導電型半導体層３が２００Å、真性半導体層４が約１００Å、導電型半導体層５が約１００Åである。
【００１４】
グラフより理解できるように、基板の端部からの距離が１．４〜３．２ｍｍ以内であれば、比較例と同等以上の出力特性が得ることができる。真性半導体層２及びｎ型導電型半導体層３が小面積であるので、基板１の側面、表面側の端部にこれら層が付着することないので特性が低下することがないと共に、小面積にもかかわらず、距離X（約１．４〜３．２ｍｍ）であれば、発電された電子或は正孔が消滅することなくある程度発電に寄与でき、総合的には、図３に示すように、比較例と同等以上出力が得ることができると考えられる。また、単結晶シリコン基板１の抵抗率の値は、約０．５〜４Ωcmの範囲であれば、図３と同様の結果となる。
【００１５】
次に、本発明の第2実施例を、図４を用いて説明する。まず、厚さ約５００μmのｎ型の単結晶シリコンからなる結晶系半導体基板２１の裏面上の略全面に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層２２（約１００Å）を形成する。
【００１６】
次に、基板２１の表面（＝受光面）上の略全面に、非晶質シリコンの真性半導体層２３（約１００Å）、及びｐ型非晶質シリコンの導電型半導体層２４（約１００Å）を順次形成する。
【００１７】
その後、裏面側の真性半導体層２２上に、基板２１の裏面上の略全面に、ｎ型非晶質シリコンの導電型半導体層２５（約２００Å）を形成する。
【００１８】
上述したように、基板２１の略全面に非晶質半導体層を形成するとき、基板２１の側面又は他面にも、非晶質半導体層が形成されることになるが、本実施例においては、図４に示すように、基板２１の側面、特に、表面の端部において、外側から見て、非晶質シリコンのｎｐ層が形成される。このｎｐ層では、光起電力素子として発電することがないので、本実施例の出力特性に影響を及ぼすことは少ないと考えられる。
【００１９】
【発明の効果】
本発明においては、裏面側の半導体層が、基板より小面積であるので、基板の側面又は表面側の端部に、裏面側の半導体層が形成されることなく、出力特性の低下が少ない。加えて、表面側の半導体は略全面に形成されているので、無効部が少なく、特性が良好である。
【００２０】
また、本発明においては、両面の真性半導体層を、導電型半導体層の形成に先立って形成することにより、基板の側面又は表面側の端部において、特性を低下させる半導体層が形成されず、半導体層は基板の略全面に形成されるので無効部が少なく、特性が良好である。
【図面の簡単な説明】
【図１】本発明の第1実施例を示す断面図であり、（a）は第1工程図、（ｂ）は第2工程図、（ｃ）は第3工程図である。
【図２】比較例を示す図であり、（ａ）は断面図、（ｂ）は端部の拡大断面図である。
【図３】本発明の第1実施例の出力特性を示すグラフである。
【図４】本発明の第2実施例を示す断面図である。
【符号の説明】
１、２１ 結晶系半導体基板
２、４、２２、２３ 真性半導体層
３、５、２４、２５ 導電型半導体層
【発明の属する技術分野】
本発明は、光起電力素子の製造方法に関する。
【０００２】
【従来の技術】
従来の光起電力素子の構造、製造方法が、特開平９−１２９９０４号に開示されている。結晶系半導体基板の各面上の略全面に、非晶質からなる真性半導体層及び導電型半導体層の積層体を備えた光起電力素子においては、一方の面に形成される非晶質の半導体層が、半導体基板の側面又は他面に不所望に回り込むことにより特性が低下するのを防止するために、上記特許公報の図８に示されるように、両面において半導体基板より小面積に非晶質半導体層を形成していた。
【０００３】
【発明が解決しようとする課題】
このような従来の収納構造においては、上記のように回り込みによる特性低下は低減できるものの、半導体基板の外周部が無効部となるため、この分、特性が低くかった。
【０００４】
本発明は、上述のような問題点を解決するために成されたものであり、回り込みによる特性低下を低減すると共に、無効部を低減する光起電力素子及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、結晶系半導体基板の裏面側の面上に、非晶質又は微結晶からなる真性半導体層及び一導電型半導体層をこの順序でマスクを用いて前記基板より小面積に形成する工程と、前記半導体基板の表面側の面上の略全面に、非晶質又は微結晶からなる真性半導体層及び前記一導電型と逆導電型の半導体層をこの順序で形成する工程とを備えることを特徴とする。
【０００６】
他の本発明は、結晶系半導体基板の表面及び裏面の各面上の略全面に、非晶質又は微結晶からなる真性半導体層及び導電型半導体層からなる積層体を備え、各面上に形成された前記導電型半導体層が、互いに逆導電型である光起電力素子の製造方法であって、前記表面及び裏面の両面上に前記真性半導体層を形成した後、前記導電型半導体層を該両面上に形成した前記真性半導体層上に形成することを特徴とする。
【０００７】
【発明の実施の形態】
本発明の第1実施例を、図面を用いて、詳細に説明する。まず、図１（ａ）に示す工程において、１００ｍｍ角の正方形で、厚さ約１００〜５００μmのｎ型の単結晶シリコン（抵抗率＝約０．５〜4Ωｃｍ）からなる結晶系半導体基板１の裏面上に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層２（約５０〜２００Å）、及びｎ型非晶質シリコンの導電型半導体層３（約１００〜５００Å）を順次形成する。ここで、真性半導体層２及び導電型半導体層３は、金属マスクを用いて、半導体基板１より小面積に形成される。また、真性半導体層２、導電型半導体層３には、非晶質シリコンを用いているが、微結晶シリコンを用いても良い。
【０００８】
続いて、図１（ｂ）に示す工程において、半導体基板１の表面上の略全面に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層４（約５０〜２００Å）、及びｐ型非晶質シリコンの導電型半導体層５（約５０〜１５０Å）を順次形成する。また、真性半導体層４、導電型半導体層５には、非晶質シリコンを用いているが、微結晶シリコンを用いても良い。
【０００９】
以上のように、本実施例においては、半導体基板１の裏面側より、真性半導体層２及び導電型半導体層３を形成しているが、仮に、半導体基板１の表面側から最初に、真性半導体層及びｐ型導電型半導体層を形成するなら、良好な特性を得ることができない。特性が良くない理由としては、光起電力素子の裏面側においては内部電界が弱いので、裏面側に後から半導体層を形成すると、前工程で表面側に半導体層を形成するに伴い基板１裏面界面に傷、汚れ等ができ、電子がトラップされ、再結合して発電に寄与せず出力特性が低下するものと考えられる。よって、本実施例の製造工程のように、基板１の裏面側から最初に、真性半導体層及びｎ型導電型半導体層を形成する場合には、基板１裏面界面の傷、汚れ等が少なく、特性が良好である。
【００１０】
次に、半導体基板１の両面において、導電型半導体層３、５上に、各々、これらと略同面積のＩＴＯからなる透明導電膜６、７を形成し、これらの上に、銀ペースト等からなる集電極８，９を形成する。以上の工程にて、本実施例の光起電力素子が完成する。なお、本実施例では、裏面側においても透明導電膜６を採用しているので、裏面側に光が入射しても発電される。
【００１１】
次に、本実施例の出力特性を比較するために、比較例の光起電力素子を作成した。その構造を、図２に示す。図においては、本実施例と同一の構造については、同一の符号を付し、説明を省略する。上記実施例との違いは、半導体基板１の裏面上の略全面に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層１２（約１００Å）、及びｎ型非晶質シリコンの導電型半導体層１３（約２００Å）を順次形成した点である。
【００１２】
そして、従来の技術で説明したように、基板１の略全面に非晶質半導体層を形成するとき、基板１の側面又は他面にも、非晶質半導体層が形成されることになり、。基板１の端部（側面側）の拡大断面図である図２（ｂ）に示されるように、非晶質半導体層が形成されることになる。特に、本実施例及び比較例の製造工程においては、基板１の裏面側から最初に、真性半導体層及びｎ型導電型半導体層が形成されるので、基板１の側面、特に、表面の端部において、外側から見て、非晶質シリコンのｐｉｎ層が形成されることになる。光起電力素子としての発電は、通常は、主に、非晶質シリコンｐｉ／ｎ型結晶系半導体基板の接合で発生し、表面側、裏面側より出力を取り出すことができる。しかしながら、比較例においては、基板１の側面、表面の端部に通常でない非晶質層のｐｉｎ層が形成される。これにより、発生した電子・正孔がこの部分で消滅し、発電に寄与せず、出力特性が低下すると考えられる。
【００１３】
図３は、本実施例の光起電力素子において、裏面側の真性半導体層２及びｎ型導電型半導体層３の面積を変更したときの、出力特性（Ｐｍａｘ）変化を示すグラフである。グラフの横軸は、半導体基板１の端部からの距離を示し、この距離は、基板１の端部より全周でこの距離だけ小面積に、半導体層を形成したことを意味している（図１（ｂ）に示す距離Ｘである）。また、縦軸は、図２の比較例の出力特性を１としたときの相対値である。各距離Ｘにおいて、１０個の光起電力素子の平均出力特性（Ｐｍａｘ）が、プロットされている。なお、特性測定をした光起電力素子においては、基板１が１００ｍｍ角、厚さ約２５０μmのｎ型の単結晶シリコン基板１（抵抗率＝約１Ωｃｍ、１００面の表面テクスチャー形状）、真性半導体層２が約１００Å、導電型半導体層３が２００Å、真性半導体層４が約１００Å、導電型半導体層５が約１００Åである。
【００１４】
グラフより理解できるように、基板の端部からの距離が１．４〜３．２ｍｍ以内であれば、比較例と同等以上の出力特性が得ることができる。真性半導体層２及びｎ型導電型半導体層３が小面積であるので、基板１の側面、表面側の端部にこれら層が付着することないので特性が低下することがないと共に、小面積にもかかわらず、距離X（約１．４〜３．２ｍｍ）であれば、発電された電子或は正孔が消滅することなくある程度発電に寄与でき、総合的には、図３に示すように、比較例と同等以上出力が得ることができると考えられる。また、単結晶シリコン基板１の抵抗率の値は、約０．５〜４Ωcmの範囲であれば、図３と同様の結果となる。
【００１５】
次に、本発明の第2実施例を、図４を用いて説明する。まず、厚さ約５００μmのｎ型の単結晶シリコンからなる結晶系半導体基板２１の裏面上の略全面に、プラズマＣＶＤ法を用いて非晶質シリコンの真性半導体層２２（約１００Å）を形成する。
【００１６】
次に、基板２１の表面（＝受光面）上の略全面に、非晶質シリコンの真性半導体層２３（約１００Å）、及びｐ型非晶質シリコンの導電型半導体層２４（約１００Å）を順次形成する。
【００１７】
その後、裏面側の真性半導体層２２上に、基板２１の裏面上の略全面に、ｎ型非晶質シリコンの導電型半導体層２５（約２００Å）を形成する。
【００１８】
上述したように、基板２１の略全面に非晶質半導体層を形成するとき、基板２１の側面又は他面にも、非晶質半導体層が形成されることになるが、本実施例においては、図４に示すように、基板２１の側面、特に、表面の端部において、外側から見て、非晶質シリコンのｎｐ層が形成される。このｎｐ層では、光起電力素子として発電することがないので、本実施例の出力特性に影響を及ぼすことは少ないと考えられる。
【００１９】
【発明の効果】
本発明においては、裏面側の半導体層が、基板より小面積であるので、基板の側面又は表面側の端部に、裏面側の半導体層が形成されることなく、出力特性の低下が少ない。加えて、表面側の半導体は略全面に形成されているので、無効部が少なく、特性が良好である。
【００２０】
また、本発明においては、両面の真性半導体層を、導電型半導体層の形成に先立って形成することにより、基板の側面又は表面側の端部において、特性を低下させる半導体層が形成されず、半導体層は基板の略全面に形成されるので無効部が少なく、特性が良好である。
【図面の簡単な説明】
【図１】本発明の第1実施例を示す断面図であり、（a）は第1工程図、（ｂ）は第2工程図、（ｃ）は第3工程図である。
【図２】比較例を示す図であり、（ａ）は断面図、（ｂ）は端部の拡大断面図である。
【図３】本発明の第1実施例の出力特性を示すグラフである。
【図４】本発明の第2実施例を示す断面図である。
【符号の説明】
１、２１ 結晶系半導体基板
２、４、２２、２３ 真性半導体層
３、５、２４、２５ 導電型半導体層
Claims (3)
- 結晶系半導体基板の裏面側の面上に、非晶質又は微結晶からなる真性半導体層及び一導電型半導体層をこの順序でマスクを用いて前記基板より小面積に形成する工程と、前記半導体基板の表面側の面上の略全面に、非晶質又は微結晶からなる真性半導体層及び前記一導電型と逆導電型の半導体層をこの順序で形成する工程とを備えることを特徴とする光起電力素子の製造方法。
- 結晶系半導体基板の表面及び裏面の各面上の略全面に、非晶質又は微結晶からなる真性半導体層及び導電型半導体層からなる積層体を備え、各面上に形成された前記導電型半導体層が、互いに逆導電型である光起電力素子の製造方法であって、
前記表面及び裏面の両面上に前記真性半導体層を形成した後、前記導電型半導体層を該両面上に形成した前記真性半導体層上に形成することを特徴とする光起電力素子の製造方法。 - 表面側の前記導電型半導体層は、ｐ型であり、裏面側の前記導電型半導体層は、ｎ型であることを特徴とする請求項１又は２の光起電力素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21086199A JP3825585B2 (ja) | 1999-07-26 | 1999-07-26 | 光起電力素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21086199A JP3825585B2 (ja) | 1999-07-26 | 1999-07-26 | 光起電力素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006147595A Division JP4854387B2 (ja) | 2006-05-29 | 2006-05-29 | 光起電力素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044461A JP2001044461A (ja) | 2001-02-16 |
| JP3825585B2 true JP3825585B2 (ja) | 2006-09-27 |
Family
ID=16596326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21086199A Expired - Lifetime JP3825585B2 (ja) | 1999-07-26 | 1999-07-26 | 光起電力素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825585B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014054600A1 (ja) | 2012-10-02 | 2014-04-10 | 株式会社カネカ | 結晶シリコン太陽電池の製造方法、太陽電池モジュールの製造方法、結晶シリコン太陽電池並びに太陽電池モジュール |
| CN104584237A (zh) * | 2012-08-29 | 2015-04-29 | 三菱电机株式会社 | 光生伏打元件及其制造方法 |
| CN105810770A (zh) * | 2014-12-30 | 2016-07-27 | 新日光能源科技股份有限公司 | 异质结太阳能电池及其制造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4311082B2 (ja) * | 2003-05-28 | 2009-08-12 | 富士電機システムズ株式会社 | 薄膜太陽電池およびその製造方法 |
| EP1696492B1 (en) | 2005-02-25 | 2012-04-11 | Sanyo Electric Co., Ltd. | Photovoltaic cell |
| JP5127252B2 (ja) * | 2007-02-02 | 2013-01-23 | 京セラ株式会社 | 光電変換素子の製造方法 |
| JP4508285B2 (ja) * | 2009-03-18 | 2010-07-21 | 富士電機システムズ株式会社 | 薄膜太陽電池およびその製造方法 |
| JP2011023759A (ja) * | 2010-11-02 | 2011-02-03 | Sanyo Electric Co Ltd | 光起電力素子の製造方法 |
| JP5496856B2 (ja) * | 2010-11-02 | 2014-05-21 | 三洋電機株式会社 | 光起電力素子の製造方法 |
| EP2765615B1 (en) | 2012-04-25 | 2018-05-23 | Kaneka Corporation | Solar cell, solar cell manufacturing method, and solar cell module |
| EP2682990B2 (en) * | 2012-07-02 | 2023-11-22 | Meyer Burger (Germany) GmbH | Methods of manufacturing hetero-junction solar cells with edge isolation |
| JP5759639B2 (ja) | 2013-05-29 | 2015-08-05 | 株式会社カネカ | 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法 |
| CN105684165B (zh) | 2013-10-30 | 2017-12-15 | 株式会社钟化 | 太阳能电池及其制造方法、以及太阳能电池模块 |
| WO2015064354A1 (ja) * | 2013-11-01 | 2015-05-07 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
| WO2015068340A1 (ja) | 2013-11-08 | 2015-05-14 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
| EP3067936A4 (en) | 2013-11-08 | 2016-11-16 | Panasonic Ip Man Co Ltd | SOLAR CELL |
| WO2015178307A1 (ja) * | 2014-05-23 | 2015-11-26 | シャープ株式会社 | 光電変換素子 |
| TWI676299B (zh) | 2014-10-06 | 2019-11-01 | 日商鐘化股份有限公司 | 太陽能電池及太陽能電池模組、以及太陽能電池及太陽能電池模組之製造方法 |
| KR101778128B1 (ko) * | 2016-01-20 | 2017-09-13 | 엘지전자 주식회사 | 태양전지 |
| WO2018037907A1 (ja) | 2016-08-25 | 2018-03-01 | 株式会社アルバック | 成膜装置及び成膜方法並びに太陽電池の製造方法 |
| DE102019123758A1 (de) | 2019-09-05 | 2021-03-11 | Schaeffler Technologies AG & Co. KG | Wellgetriebe zur variablen Ventilsteuerung einer Brennkraftmaschine |
| DE102019123785A1 (de) * | 2019-09-05 | 2021-03-11 | Meyer Burger (Germany) Gmbh | Rückseitenemitter-Solarzellenstruktur mit einem Heteroübergang sowie Verfahren und Vorrichtung zur Herstellung derselben |
-
1999
- 1999-07-26 JP JP21086199A patent/JP3825585B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104584237A (zh) * | 2012-08-29 | 2015-04-29 | 三菱电机株式会社 | 光生伏打元件及其制造方法 |
| CN104584237B (zh) * | 2012-08-29 | 2017-03-08 | 三菱电机株式会社 | 光生伏打元件及其制造方法 |
| WO2014054600A1 (ja) | 2012-10-02 | 2014-04-10 | 株式会社カネカ | 結晶シリコン太陽電池の製造方法、太陽電池モジュールの製造方法、結晶シリコン太陽電池並びに太陽電池モジュール |
| CN105810770A (zh) * | 2014-12-30 | 2016-07-27 | 新日光能源科技股份有限公司 | 异质结太阳能电池及其制造方法 |
| CN105810770B (zh) * | 2014-12-30 | 2017-10-03 | 新日光能源科技股份有限公司 | 异质结太阳能电池及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044461A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3825585B2 (ja) | 光起電力素子の製造方法 | |
| JP3349308B2 (ja) | 光起電力素子 | |
| US5401336A (en) | Photovoltaic device | |
| WO2014206240A1 (zh) | 一种背接触太阳能电池及其制作方法 | |
| US20120055547A1 (en) | High-efficiency solar cell structures and methods of manufacture | |
| JPS61104678A (ja) | アモルフアス太陽電池 | |
| WO2022062381A1 (zh) | 一种叠层电池结构及其制备方法 | |
| WO2019144611A1 (zh) | 异质结太阳能电池及其制备方法 | |
| JP2002217435A (ja) | 太陽電池セルおよびその製造方法 | |
| JP2013120863A (ja) | 太陽電池の製造方法 | |
| JP5496856B2 (ja) | 光起電力素子の製造方法 | |
| JP4441048B2 (ja) | 集積型薄膜太陽電池の製造方法 | |
| JPH04127580A (ja) | 多接合型アモルファスシリコン系太陽電池 | |
| JP2011023759A (ja) | 光起電力素子の製造方法 | |
| JP4854387B2 (ja) | 光起電力素子 | |
| JP2004228281A (ja) | 光起電力装置 | |
| JP4169463B2 (ja) | 光起電力素子の製造方法 | |
| JP2002261313A (ja) | 薄膜光電変換モジュール | |
| JP2675754B2 (ja) | 太陽電池 | |
| WO2021010422A1 (ja) | 太陽電池および太陽電池の製造方法 | |
| JPH11266029A (ja) | 太陽電池及びその製造方法及びその接続方法 | |
| WO2020218000A1 (ja) | 太陽電池および太陽電池の製造方法 | |
| WO2020149128A1 (ja) | 太陽電池の製造方法 | |
| JP3310370B2 (ja) | アモルファス太陽電池およびその作製方法 | |
| KR101303594B1 (ko) | 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3825585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |