JP3806923B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3806923B2
JP3806923B2 JP2001332482A JP2001332482A JP3806923B2 JP 3806923 B2 JP3806923 B2 JP 3806923B2 JP 2001332482 A JP2001332482 A JP 2001332482A JP 2001332482 A JP2001332482 A JP 2001332482A JP 3806923 B2 JP3806923 B2 JP 3806923B2
Authority
JP
Japan
Prior art keywords
protrusion
package
semiconductor chip
guide
spring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001332482A
Other languages
English (en)
Other versions
JP2003133336A5 (ja
JP2003133336A (ja
Inventor
敏男 山本
晶雄 泉
治 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2001332482A priority Critical patent/JP3806923B2/ja
Priority to KR1020020065104A priority patent/KR100622171B1/ko
Priority to US10/283,332 priority patent/US6812579B2/en
Publication of JP2003133336A publication Critical patent/JP2003133336A/ja
Publication of JP2003133336A5 publication Critical patent/JP2003133336A5/ja
Application granted granted Critical
Publication of JP3806923B2 publication Critical patent/JP3806923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップをパッケージにダイボンディングする際にアラインメントも併せて行うようになされた半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の一例として受光機能を有する半導体受光素子について説明する。このような半導体受光素子の具体例として、例えば、撮像素子ＣＣＤ（charge coupled device）、ラインセンサ（リニアイメージセンサ）、または距離モジュールなどが一般に知られている。
【０００３】
このような半導体受光素子に関連する従来技術を図を参照しつつ説明する。まず、第１の従来技術として、図６で示すような半導体受光素子がある。図６は、第１の従来技術の半導体受光素子を説明する説明図である。
半導体受光素子は、図６で示すように、半導体チップ５０、リード５１、パッケージ５２、ダイボンディング用接着剤５３、光学素子構造体５４、ワイヤー５５、空隙５６が設けられている。
【０００４】
半導体チップ５０の表面には受光部５０ａが設けられている。この半導体チップ５０は、リード５１と一体に成形されたパッケージ５２に、または、リード５１上のダイパッド部５２ａ上で、エポキシ樹脂などのダイボンディング用接着剤５３を介してダイボンディングされる。そして、半導体チップ５０上の電極５０ｂとリード５１とが、ワイヤー５５（例えば金線である）によって電気的に接続され、パッケージ５２上面には光学素子構造体５４が配置されて一体に形成される。
【０００５】
この光学素子構造体５４は、透明樹脂又は無機ガラスを材料とし、全体又はその一部が受光波長に対して透明な平行平面板又はレンズを有する構造体である。パッケージ５２内部の空隙５６は、使用する波長の光を透過するガス（例えば空気である）・液体（例えばシリコーンオイルである）で満たされ、受光機能を有する半導体受光素子を形成する。
【０００６】
また、第２の従来技術として、上記した半導体受光素子の発展型であって図７に示されるような半導体受光素子がある。図７は第２の従来技術の半導体受光素子の説明図である。
この半導体受光素子は、図７で示すように、左右２個所の受光部６０ａを有する半導体チップ６０、リード６１、ダイパッド部６２ａを有するパッケージ６２、平行平面板である第１光学素子構造体６３、ワイヤー６４、ケース絞り６５ａ・左レンズ６５ｂ・右レンズ６５ｃを備える第２光学素子構造体６５が設けられている。平行平面板を組み合わせた第１光学素子構造体６３とパッケージ６２とは接着剤により接着され、また、レンズを有する第２光学素子構造体６５と第１光学素子構造体６３とは接着剤により接着されている。
【０００７】
さらにまた、第３の従来技術として、特開平５−２４０７１０号公報により出願公開された発明の半導体光検出装置がある。図８は第３の従来技術の半導体光検出装置を説明する説明図である。この半導体光検出装置は、パッケージ７０上にイメージセンサチップ７１がアセンブリされており、パッケージリード７２とイメージセンサチップ７１とはボンディングワイヤ７３によって導通している。イメージセンサチップ７１上には半田バンプ７４が所定の位置に形成されており、この半田バンプ７４に当接されることにより透過波長可変フィルタ７５が位置決めされ、イメージセンサチップ７１上に取り付けられる。これらは接着剤７６によって固定され、接着剤７６上には遮光性の樹脂７７が形成される。
【０００８】
さらにまた、第４の従来技術として、半導体受光素子ではないが、半導体チップのアラインメントに関する点で共通するものであり、特開平９−８３５８号公報により出願公開された発明の半導体発光素子が知られている。図９は第４の従来技術の半導体発光素子を説明する説明図である。この半導体発光素子は、半導体チップ８０の面積の小型化に伴い、略立方体状となって背が高く不安定になった半導体チップ８０に対応するものであり、とくにリード８１に半導体チップ８０の底部が収納される凹部８１ａを設けたものである。発光層を有する半導体チップ８０の上下には電極８０ａが設けられ、この半導体チップ８０の下面でリード８１にダイボンディングされ、他方の電極８０ａが他のリード８２とワイヤ８３により電気的接続され、透明樹脂でモールドして半導体発光素子を形成する。この半導体発光素子では、リード８１への半導体チップ８０のダイボンディングを容易、かつ、確実に行えるという利点がある。
【０００９】
【発明が解決しようとする課題】
第１の従来技術の受光機能を有する半導体受光素子では、図６で示すように、半導体チップ５０が、図示しないダイボンダ装置によってパッケージ５２もしくはリード５１上のダイパッド部５２ａに搭載されるが、パッケージ５２に対する半導体チップ５０の搭載位置は図示しないダイボンダ装置の性能に大きく依存する。
例えば、ダイシングされたウエハから半導体チップ５０をダイボンダ装置のチャックが吸着し、これをパッケージ５２上に搭載する場合、チャックに対する半導体チップ５０の吸着位置のバラツキや、目標になるパッケージ５２側の搬送位置のバラツキがあり、チャック自体は精度良くアラインメントされていたとしても、パッケージ５２に対する半導体チップ５０の位置はばらつくといった問題がある。
【００１０】
また、特に搭載精度を向上させたダイボンダ装置では、チャックに吸着した半導体チップ５０を、画像処理などの計測手段を用いて位置と方向とを測定し、さらにパッケージ５２の位置を測定した後、アラインメントしながらパッケージ５２上に半導体チップ５０を搭載するという手段を採用するものもある。
しかしながら、チャックから開放する際に半導体チップ５０が動くという問題、あるいは、半導体チップ５０とダイパッド部５２ａの間のダイボンディング用接着剤５３を熱や紫外線により硬化させて固定する際に、硬化処理装置へ移動させる搬送中の衝撃や、ダイボンディング用接着剤５３の硬化プロセスにおける内部応力のムラによって、半導体チップ５０の位置がズレてしまうという問題がある。
また、上述したような問題点は第２の従来技術の半導体受光素子において、パッケージ６２上に半導体チップ６０を配置する際にも起こりうる問題であった。
【００１１】
このように第１，第２の従来技術における半導体チップ５０，６０等をダイボンディングするときに発生するズレや、第１従来技術の光学素子構造体５４に、更にレンズを組み合わせたときに発生するズレに対処するため、組み合わせる際に生じる位置のズレの分を見込んで、半導体受光素子の有効受光領域を、大きめに余裕をもたせておき、生じた光学系の中心と受光領域中心のズレを補正するように、取り出す電気信号をシフトし、必要な信号領域を確保するといったことが行われている。
【００１２】
また、ズレの存在を許容しない場合がある。例えば、測距モジュールである第２の従来技術の半導体受光素子では、半導体チップ６０上の直線状の二本の受光部６０ａに対し、２つの凸レンズ６５ｂ，６５ｃを有する第２光学素子構造体６５により、同一風景の光をそれぞれ投影し、それぞれに投影された画の位相差によって風景までの距離情報を得るというものである。この半導体受光素子は、距離の測定誤差を生じさせないため、２つの凸レンズ面の光学中心を結んだ線分は直線状の受光部６０ａと平行でかつ中心がほぼ一致するように第２光学素子構造体６５が取り付けられることが望ましい。
【００１３】
そこで、先に述べたように半導体チップ６０の位置のズレを解消するため、別途光学的計測手段によって２つの凸レンズを有する第２光学素子構造体６５と直線状の受光部６０ａの平行度合との中心のズレ度合を測定し、これが一致するように相対的に位置を調整し、その後第２光学素子構造体６５とパッケージ６２を接着によって一体に形成するが、実際上は、上記の平行度合いの計測は容易ではなく、また、調整に時間を要するといった問題があった。
このように第１，第２の従来技術では位置決めが困難であるという問題点があった。
【００１４】
また、第３の従来技術は、図８で示すように、半田バンプ７４に透過波長可変フィルタ７５を当接させて位置を出すというものである。しかし、透過波長可変フィルタ７５を半田バンプ７４に当接させた状態を維持しつつ、接着剤７６によって一体に固定する必要があり、製造が容易ではなかった。
【００１５】
また、第４の従来技術は、図９で示すように、半導体発光素子において、背が高く不安定な半導体チップ８０を、リード８１の凹部８１ａに固定する場合、半導体チップ８０を凹部８１ａ内に収容し、プリフォーム材を充填してダイボンディングするというものであり、角穴である凹部８１ａを半導体チップ８０よりも充分大きくする必要がある。このため、凹部８１ａ内を半導体チップ８０が広い範囲で移動するというものであり、単純に凹部８１ａを設けても半導体チップ８０の取り付け位置精度を向上させることはできなかった。
【００１６】
本発明は、上記のような問題点を解決するためになされたものであり、その目的は、パッケージ内における半導体チップの位置を容易にアラインメントしてダイボンディングができ、かつ半導体チップがパッケージに対し完全に固定されるまでの間、精度良くその位置を保つことができる構造を有する半導体装置を提供することにある。
【００１７】
そして、特に半導体装置のうちアラインメント精度が厳しい受光機能を有する半導体装置でも、パッケージ内における半導体チップの位置を正確に決め、さらに、パッケージと光学素子構造体を、凹凸の嵌合構造によって正確に位置決めしつつ組み合わせ接着することで、容易に精度良く一体に成形することができるような半導体装置を提供することにある。
【００１８】
総じて、ダイボンダ装置等の取り付け装置の性能に左右されることなく、パッケージへの半導体チップの取り付け位置精度を向上させる半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、第１の発明の半導体装置は、
パッケージのダイパッド部の上に半導体チップがダイボンディングされてなる半導体装置において、パッケージのダイパッド部の周辺に設けられるガイド様突起と、パッケージのダイパッド部の周辺にガイド様突起と対向するように設けられるバネ様突起と、を備え、半導体チップは、バネ様突起によりガイド様突起へ押圧され、ガイド様突起を基準にアラインメントされつつダイパッド部上にダイボンディングされることを特徴とするものである。
【００２０】
かかる構成によりダイボンダ装置により半導体チップが、バネ様突起とガイド様突起との間に挟まれるようにダイパッド部に配置されると同時に、配置された半導体チップはバネ様突起によりガイド様突起へ押圧され、ガイド様突起を基準にアラインメントされるため、ダイボンダ装置、あるいは、パッケージの搬送装置の位置決め精度に影響されなくなり、パッケージやガイド様突起の位置精度のみを向上させることで、アラインメント精度を向上させることができる。
【００２１】
また、第２の発明では、第１の発明の半導体装置において、さらに、ガイド様突起およびバネ様突起の組み合わせは、ガイド様突起とバネ様突起とによる押圧方向を交差させる組み合わせとした。
【００２２】
かかる構成を採用することにより、正方形または長方形である半導体チップならば、ガイド様突起とバネ様突起とによる押圧力は、横片方向および縦片方向という二方向から付与される略垂直に交差する押圧力となり、半導体チップをガイド様突起に固定して動かないように位置決めすることができる。
【００２３】
また、第３の発明では、第１の発明の半導体装置において、さらに、ガイド様突起および前記バネ様突起の組み合わせは、ガイド様突起および前記バネ様突起ップによる押圧方向を一方向とする組み合わせとした。
【００２４】
かかる構成を採用することにより、正方形または長方形である半導体チップならば、ガイド様突起とバネ様突起とによる押圧力は、横片方向あるいは縦片方向という一方向のみから付与される押圧力により半導体チップをガイド様突起に固定して厳密に位置決めするものの、この押圧方向と略垂直方向には半導体チップを厳密に位置決めしないというものである。これは、移動可能な方向は位置決め精度が厳しく要求されない方向であり、ダイボンダ装置の位置決め精度で構わないという場合に有効である。また、このような場合でも、ガイド様突起および前記バネ様突起による押圧力は強いため半導体チップは簡単に移動するというものではなく、ダイボンディング用接着剤が硬化する際でも、充分に半導体チップの位置を固定することができる。
【００２５】
また、第４の発明では、第１〜第３の発明の半導体装置において、さらに、パッケージには、バネ様突起とガイド様突起との間であり、かつガイド様突起の少なくとも前面でダイパッド部よりも底が低くなるような凹部が設けられているというものである。
【００２６】
仮に上記したような凹部がなく、パッケージのダイパッド部と同一面から直接垂直にガイド様突起が突出する場合、パッケージとガイド様突起とで形成される角隅では、樹脂成形時に多少の隆起する隅肉があったり、また、予定しないような異物があったような場合には、これら隅肉・異物を挟んで、パッケージに対して半導体チップの上下方向のアラインメントがずれるという事態が発生するおそれがある。
しかしながら、上記した構成を採用することで、隅肉は凹部内にあるため隅肉に半導体チップが当接するという事態が回避され、さらに、異物は凹部内に落下するため異物に半導体チップが当接したりする事態も回避され、良好なアラインメント精度を保つことができるようになる。
【００２７】
また、第５の発明では、第１〜第４の発明の半導体装置において、さらに、パッケージには、バネ様突起の全周にわたりダイパッド部よりも底が低くなるような凹部が設けらている。
【００２８】
仮に上記したような凹部がなく、パッケージのダイパッド部と同一面から直接垂直にバネ様突起が突出する場合、パッケージのダイパッド部により高さが決定される半導体チップはバネ様突起の付け根の角隅、つまりたわみ量が少ない個所で当接するため、大きい半導体チップではダイパッド部に嵌め込めないため、パッケージに対して半導体チップの上下方向のアラインメントがずれるという事態が発生するおそれがある。
しかしながら、上記構成を採用することで、半導体チップが当接する個所ではバネ様突起は充分にたわむため、半導体チップが大きくても半導体チップがダイパッド部に嵌め込めないというおそれは低減される。また、上記第４の発明と同様、異物は凹部内に落下するため異物に半導体チップが当接して浮き上がるような事態は回避され、良好なアラインメント精度を保つことができるようになる。
【００２９】
また、第６の発明では、第１〜第５の発明の半導体装置において、さらに、バネ様突起とガイド様突起とは、ダイパッド部に面する側面に半導体チップを誘導するための誘導傾斜部を設けている。
【００３０】
かかる構成を採用することにより、ダイボンダ装置が半導体チップを上側から垂直にダイパッド部へ降下させる際、多少降下位置がずれていたとしても誘導傾斜部により、半導体チップはバネ様突起とガイド様突起との間へ誘導されるため、半導体チップは確実にダイパッド部に嵌め込まれる。
【００３１】
また、第７の発明では、第１〜第６の発明の半導体装置において、さらに、パッケージに取り付けられ、半導体チップが焦点位置となるような光学系が形成された光学素子構造体を備えるものとし、パッケージおよび光学素子構造体がそれぞれ有する嵌合凹部および嵌合凸部を嵌め合わせる凹凸嵌合構造体により、パッケージ上に光学素子構造体をアラインメントしつつ固定するようにした。
【００３２】
かかる構成を採用することにより、パッケージ上で正確に位置決めされた半導体チップに対し、光学素子構造体も凹凸嵌合構造体により位置決めされて取り付けられるため、例えば、受光機能を有する半導体チップの受光部と、光学素子構造体（例えば凸レンズ）の光軸が一致するようになされるため、組み付けと同時にアラインメントの調整作業が完成するという利点がある。
なお、凹凸嵌合構造体では、パッケージが嵌合凹部を、光学素子構造体が嵌合凸部をそれぞれ有してもよく、また、パッケージが嵌合凸部を、光学素子構造体が嵌合凹部をそれぞれ有してもよい。これらは適宜選択される。
【００３３】
また、第８の発明では、第７の発明の半導体装置において、さらに、凹凸嵌合構造体は、パッケージ上で光学素子構造体を移動させて調節する場合、半導体チップに対して光学素子構造体のアラインメントが厳密に要求される方向は調節範囲を広げるため隙間を大きくし、また、半導体チップに対して光学素子構造体のアラインメントが要求されない方向へは調節範囲を狭めるため隙間を小さくするようにした。
【００３４】
かかる構成を採用することにより、例えば、より厳密なアラインメントが必要な半導体装置については光学素子構造体の移動調節を可能としたため、組み付けと同時に大まかなアラインメント調整がなされ、そののち光学素子構造体を移動調節させて光学素子構造体のアラインメントの調節作業を行う。この場合、アラインメントが厳密に要求される方向は調節範囲が広く、また、アラインメントが要求されない方向へは調節範囲を狭くしたため一方向に限定して調整することが可能で、調整が容易になるという利点がある。
【００３５】
また、第９の発明では、第７，第８の発明の半導体装置において、さらに、パッケージと光学素子構造体とは接着剤により固定されるものとする。
【００３６】
かかる構成を採用することにより、調整終了後にパッケージと光学素子構造体とが一体に固着され、アラインメントが維持される。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態について図を参照しつつ説明する。まず、請求項１，２，４，５，６，７，９に係る第１実施形態について説明する。
図１は、本実施形態の半導体装置の構成図であり、図１（ａ）は半導体チップをダイボンディングし、光学素子構造体を組み合わせた状態の平面図、図１（ｂ）は同じくａ−ａ断面図、図１（ｃ）は同じくｂ−ｂ断面図、図１（ｄ）は同じくｃ−ｃ断面図である。図２は、本実施形態の半導体装置の一部拡大図である。図３は、パッケージと光学素子構造体との接合面に設けられる凹凸嵌合構造体の説明図である。
【００３８】
本実施形態の半導体装置は、具体的には、受光機能を有する半導体装置（以下、半導体受光装置と略称する）である。
本実施形態の半導体受光装置は、図１に示されるように、半導体チップ１、リード２、パッケージ３、ガイド様突起４、バネ様突起５、ダイボンディング用接着剤６、光学素子構造体７、ワイヤー８、空隙９を備えている。
【００３９】
各構成について説明する。
半導体チップ１は、図１（ｄ）で示すように、一対の受光部１ａ、多数の電極１ｂを備えている。なお、特に示さないが、半導体チップ１には、その他に信号処理のための増幅器、メモリ、アドレスデコーダなど必要な機能を実現する回路が形成されている。
リード２は、鉄もしくは銅を基材とする合金である。
パッケージ３は、遮光性のある樹脂を材料として、射出成形法を用いたモールド成形により、リード２と一体に成形される。パッケージ３の中央部はダイパッド部３ａであり、図１（ａ）〜（ｄ）で示すようにこのダイパッド部３ａには半導体チップ１が配置されている。
【００４０】
ガイド様突起４とバネ様突起５とは、ダイパッド部３ａの周辺に、パッケージ３の一部として一体に形成されている。このガイド様突起４とバネ様突起５とは対をなし、半導体チップ１を挟んで対向するように構成される。本実施形態では、ガイド様突起４とバネ様突起５とを、半導体チップ１の長辺に２対、また、短辺に１対それぞれ設けており、ＸＹの両方向に対してアラインメントされるようにしている。
【００４１】
図２ではガイド様突起４とバネ様突起５とにより挟持される半導体チップ１を示しているが、ガイド様突起４は、半導体チップ１のアラインメントの基準位置となるため、厚さ（＝Ｄ１）を厚くしてダイボンディング時のはめ合い力に耐えるように剛性を持たせている。一方バネ様突起５は、厚さ（＝Ｄ２）を薄くし、半導体チップ１のはめ合い力によって少し広がる方向（図２中の矢印Ａ）に変形しやすいように柔らかさを持たせている。
また、ガイド様突起４とバネ様突起５の、半導体チップ１を受け容れる側の壁面上部には誘導傾斜部４ｂ，５ｂをそれぞれ設けており、ダイボンディング時に半導体チップ１が、突起の内側にスムーズに入り易いようになっている。
【００４２】
図１（ｄ）で示すように、この半導体チップ１がはめこまれるガイド様突起４とバネ様突起５との内面間の距離ＬｓｘおよびＬｓｙは、半導体チップ１の縦横の外形よりわずか（１０〜３０μｍ）程度小さくなっており、半導体チップ１をダイパッド部３ａ上にダイボンディングすると、バネ様突起５がわずかに変形し、たわみながら半導体チップ１を受け入れ、さらに半導体チップ１をガイド様突起４の基準面に押し付ける。
【００４３】
この場合、半導体チップ１と、ガイド様突起４・バネ様突起５とは材料が異なり、半導体チップ１が硬くガイド様突起４とバネ様突起５は軟らかいので、半導体チップ１がガイド様突起４およびバネ様突起５の間にはめ込まれると、半導体チップ１の側面がガイド様突起４およびバネ様突起５の側面にわずかに食い込み、その状態が保持される。したがって、従来のように、半導体チップ１が接するガイド様突起４の側面、または、半導体チップ１が接するバネ様突起５の側面に、それぞれ半導体チップ１が浮き上がって外れないように、半導体チップ１の上面に少しせり出す出っ張り（突部）などをあえて設ける必要がなく、構造は簡素なものとなる。
【００４４】
また、半導体チップ１が接するガイド様突起４の側面の根元部分、および、半導体チップ１が接するバネ様突起５の側面の根元部分には、それぞれ凹部４ａと凹部５ａが設けられている（図１（ｂ），図１（ｃ），図２参照）。半導体チップ１がダイボンディングされる際に、ガイド様突起４およびバネ様突起５と半導体チップ１が接触して双方の部材がわずかに削れたり欠けたりした場合、この破片を凹部４ａ，５ａの内側に受け止め、半導体チップ１の裏面とダイパッド３ａの表面の間に破片が入ってダイパッド部３ａから半導体チップ１が浮き上がらないように配慮されている。
【００４５】
ここで凹部４ａが必要であることを説明するため、仮にガイド様突起４の根元に上記の凹部４ａがなく、パッケージ３から直に垂直にガイド様突起４が突出する場合を想定する。この場合、パッケージ３とガイド様突起４とで形成される角隅は、樹脂であるパッケージ３の成形時に多少の隆起（隅肉）があったり、また、上記した破片があると、パッケージ３に対して上下方向のアラインメントがずれるような場合が発生するが、上記した構成を採用することで、隅肉・破片に半導体チップ１が当接する事態は回避され、良好なアラインメント精度を保つことができるようになる。
【００４６】
また、仮にバネ様突起５の根元に上記の凹部５ａがなく、パッケージ３から直に垂直にバネ様突起５が突出すると仮定すると、パッケージ３のダイパッド部３ａにより高さが決定される半導体チップ１はバネ様突起５の付け根の角隅、つまりたわみ量が少ない個所で当接するため、外形が大きい半導体チップ１ではダイパッド部３ａに嵌め込めない事態を生じるおそれがある。しかしながら、上記した構成を採用することで、半導体チップ１が当接する個所ではバネ様突起５は充分にたわむため、半導体チップ１が大きくても半導体チップ１がダイパッド部３ａに嵌め込めないという事態を生じるおそれは低減される。
なお、ガイド様突起部４の根元にある凹部４ａ、および、バネ様突起部５の根元にある凹部５ａは図１，図２で示したような形状に限定される趣旨ではなく、各種形状を採用することが可能である。
【００４７】
ダイボンディング用接着剤６は、例えばエポキシ樹脂などであり、半導体チップ１のダイボンディングを行う際に、予めダイパッド部３ａに塗布される。
光学素子構造体７は、ケース絞り７ａとレンズ７ｂとの組合せで構成されている。ケース絞り７ａは遮光性のある樹脂を材料として絞りとしての機能を併せ持っている。レンズ７ｂは透明な樹脂で凸レンズである。これらケース絞り７ａおよびレンズ７ｂは射出成形法によりモールド形成されている。
このケース絞り７ａとレンズ７ｂは、その接合部で凹凸の嵌合構造７ｃをもち、光学的な精度を満たすように組み合わせた最小限の隙間を有するようになされており、ほんのわずかの隙間もしくはわずかな弾性変形を伴いながらはめ合わされ、接着によって一体に成形されて光学素子構造体７となっている。
【００４８】
ワイヤー８は、半導体チップ１の電極１ｂとリード２とを電気的に接続する。このワイヤー８は金線やアルミ線であるが、本実施形態では金線を用いているものとして説明する。
【００４９】
このような構成を有する本実施形態では、特に半導体チップ１がパッケージ３のダイパッド部３ａ周辺部に設けられたガイド様突起４とバネ様突起５との間に挟まれた状態でダイボンディングされていることに特徴がある。以下、この特徴部を重点的に、半導体受光素子の製造工程について説明する。この製造工程としては、半導体チップ１をパッケージ３のダイパッド部３ａにダイボンディングした後に、ダイボンディング用接着剤６を硬化させ固定させるというものである。
【００５０】
予めダイパッド部３ａには、ダイボンディング用接着剤６が塗布されている。パッケージ３のダイパッド部３ａ上に半導体チップ１が図示しないダイボンダ装置により装填され、ガイド様突起４とバネ様突起５との中に入るように半導体チップ１が押し込まれる。この場合、バネ様突起５がわずかに変形し、たわみつつ半導体チップ１を受け入れ、さらに半導体チップ１をガイド様突起４の基準面に押し付ける。このようにしてダイボンディングがなされる。
半導体チップ１は、先に述べたガイド様突起４とバネ様突起５により誘導されて正確に位置決めされた状態で、ガイド様突起４とバネ様突起５により挟持固定される。
【００５１】
続いて、ダイボンディング用接着剤６を硬化させる。ダイボンディング用接着剤６の種類によって硬化処理方法が異なっており、一般的に熱硬化型の場合には高温環境下に一定時間放置し、また紫外線硬化型の場合には所定の積算光量になるまで紫外線を照射しつつ放置する。
この際に半導体チップ１は、先に述べたガイド様突起４とバネ様突起５の間で挟持固定されており、パッケージ３に対して位置を保持するので、搬送中や硬化処理プロセスにおいても精度良くその位置を保つことができる。
【００５２】
続いて、光学素子構造体７のケース絞り７ａとレンズ７ｂを組み付ける。ケース絞り７ａとレンズ７ｂとは、その接合部で凹凸の嵌合構造７ｃをもち、光学的な精度を満たすように組み合わせた最小限の隙間を有しており、ほんのわずかの隙間もしくはわずかな弾性変形を伴いながらはめ合わされ、接着によって一体になるように製造される。
【００５３】
続いてパッケージ３に、この光学素子構造体７が組み付けられる。
この光学素子構造体７のケース絞り７ａとパッケージ３との接合部分でも凹凸の嵌合構造体１０（図３（ａ）〜（ｄ）参照）の嵌合凹部３ｂと嵌合凸部７ｄとで組み付けられて固着される。この嵌合構造体１０では、先のケース絞り７ａとレンズ７ｂの組合せと同様に、光学的な精度を満たすようにするため、組み合せた場合に最小限の隙間となるようになされており、ほんのわずかの隙間もしくはわずかな弾性変形を伴いながらはめ合わされ、組み合わせることによって光学素子構造体７とパッケージ３とがアラインメントされ、接着によって一体に形成されて半導体受光素子が完成する。
【００５４】
以上説明した本実施形態では、これらガイド様突起４とバネ様突起５は、パッケージ３内での位置が決まっていれば、必ずしもパッケージ３と一体に成形される必要性はない。例えば、ガイド様突起４は、ガイドとしての機能を有する例えば段差面やポッティングされた樹脂あるいは半田バンプといったものでも良い。また、これはバネ様突起５についても言えて、半導体チップ１をガイド様突起４方向へ当て付けるバネの機能を有する例えば段差面や金属板やポッティングされた弾性のある樹脂といったものでも良い。
しかしながら、工程の簡略化やアラインメントの精度などを考えると、ガイドとしての機能を有するガイド様突起４やバネとしての機能を有するバネ様突起５は、パッケージ３と一体に成形されることが最も好ましい形態となる。
また、本実施形態ではガイド様突起４とバネ様突起５とはＹ方向で二対、Ｘ方向で一対としたが、これに限定される趣旨ではなく、適当な対数を選択することが可能である。
【００５５】
このような本実施形態によれば、半導体チップ１とパッケージ３、パッケージ３と光学素子構造体７がそれぞれ精度良く組み合わされアラインメントされるので、簡便に、精度良く半導体受光素子を作ることができる。
【００５６】
続いて請求項１，３，４，５，６，７，９に係る第２実施形態について図を参照しつつ説明する。図４は、本実施形態の半導体装置の構成図であり、図４（ａ）は半導体チップをダイボンディングし、光学素子構造体を組み合わせた状態の平面図、図４（ｂ）は同じくｄ−ｄ断面図、図４（ｃ）は同じくｅ−ｅ断面図、図４（ｄ）は同じくｆ−ｆ断面図である。なお、図１〜図３を用いて説明した第１実施形態と同一の符号を付されているものは、その構成が同じであるためその説明を省略する。
【００５７】
先に説明した第１実施形態では、半導体チップ１のＸ方向およびＹ方向のどちらに対してもガイド様突起４とバネ様突起５を設けて、ダイボンディング時に半導体チップ１をアラインメントするようにしている。しかし、実際の用途では、一方向のみのアラインメントについては精度が要求されるが、残り方向に対してはダイボンダ装置の搭載精度でも十分な場合もある。そこで、図１〜図３を用いて説明した第１実施形態ではＸ方向，Ｙ方向の移動を規制するガイド様突起４とバネ様突起５を複数対設けていたが、本実施形態ではこのうちＸ方向を規制する一対のガイド様突起４とバネ様突起５を除去し、Ｘ方向については特に規制を設けないようにしている。
本実施形態では、図４のように一方向、例えば、Ｙ方向のみにガイド様突起４とバネ様突起５を２対設け、Ｙ方向の位置と姿勢のみを規制している。
【００５８】
しかしながら、ガイド様突起４とバネ様突起５とに挟持されてＹ方向に押圧される半導体チップ１をＸ方向に移動させる場合でも一定以上の力を付与する必要があり、簡単に移動するというものではない。したがって、Ｙ方向では、ガイド様突起４により高い位置精度で、また、Ｘ方向では図示しないダイボンダ装置の位置決め精度でダイパッド部３ａに固定され、その後の硬化処理でも確実に固定されて本発明の目的を充分に達成するというものである。
本実施形態によれば、ガイド様突起４とバネ様突起５の組合せ対数や、その設置方向は限定されるものではなく、半導体受光素子の特性に応じたアラインメントの要求に対して、自由に組み合わせることができる。
【００５９】
続いて、特に請求項７，８に係る第３実施形態について図３を参照しつつ説明する。
先に図３を用いて説明したように、パッケージ３の嵌合凹部３ｂおよび光学素子構造体７の嵌合凸部７ｄによる凹凸嵌合構造体１０を設けると、この嵌合によって位置精度が決定されることとなるが、この位置精度よりもさらに厳しいアラインメントが要求される場合がある。例えば、その要求される位置精度は１０μｍよりも小さいものである。
【００６０】
このような場合、先に述べたパッケージ３と光学素子構造体７の接合部における凹凸嵌合構造体１０において、Ｘ方向及びＹ方向の中の一方の方向を嵌合によるアラインメント方向とし、また他方を移動可能な方向とする。本実施形態では図３（ｃ）で示すＹ方向を嵌合によるアラインメント方向とし、また、図３（ｄ）で示すＸ方向を移動可能な方向とする。
嵌合によるアラインメント方向では、図３（ｃ）で示すようにパッケージ３の嵌合凹部３ｂの幅ＷＡと光学素子構造体７の嵌合凸部７ｄの幅Ｗａとを略一致させ、光学素子構造体７の嵌合凸部７ｄを、パッケージ３の嵌合凹部３ｂに組み付けると、隙間が殆どないために直ちに位置決めがなされるようにする。
【００６１】
移動可能な方向では、図３（ｄ）で示すようにパッケージ３の嵌合凹部３ｂの幅ＷＢよりも光学素子構造体７の嵌合凸部７ｄの幅Ｗｂを小さくしており、光学素子構造体７の嵌合凸部７ｄを、パッケージ３の嵌合凹部３ｂに組み付けても、隙間があるため若干距離移動可能となる。この場合、パッケージ３と光学素子構造体７の接合面の凹凸の嵌合の組合せ隙間が、調整代分と部品精度のバラツキ分を合わせた量だけ（例えば１００μｍ程度）大きくなるように構成する。このようにすれば、Ｘ方向について厳しいアラインメントが要求される場合でも調整により光学性能を満たしうるように位置決め調整することができるようになる。
【００６２】
より高精度なアラインメントを必要とする方向の計測手段としては、例えば、図１（ａ）〜（ｄ）で示すように、光学素子構造体７のレンズ７ｂの左レンズ７ｂＬと右レンズ７ｂＲを通して半導体チップ１のアラインメントマークや受光部１ａのパターンを画として観察し、左７ｂＬと右７ｂＲそれぞれから得られた画のズレ量から光学素子構造体７と半導体チップ１の相対的なズレ量を検出し、これによってアラインメントするといった手段がある。この計測手段は必ずしも規定される訳ではなく、半導体チップ１とパッケージ３と光学素子構造体７の相対的な位置関係を計測する手段であれば良い。
【００６３】
以上、本実施形態ではパッケージに嵌合凹部と、光学素子構造体に嵌合凸部を形成したものを示したが、これらが逆に形成されている、すなわち、パッケージに嵌合凸部と、光学素子構造体に嵌合凹部を形成したものでも構わない。
以上本実施形態によれば、凹凸嵌合構造体における組合せの隙間を調整することで、部品の外形寸法精度のみで光学的にアラインメントする方向と、より高精度なアラインメントを行う方向とを選択設定し、より高精度なパッケージ３と光学素子構造体７の組合せアラインメントを容易にする。
さらに、パッケージ３と光学素子構造体７とは、ほぼアラインメントされているので、調整に際して、測定系の検出範囲や調整系の動作ストロークは小さくて良い。一般的に、高精度を求められる分解能が高い測定系では検出範囲が狭いが、初期状態がほぼアラインメントされた状態なので容易に検出範囲に入れられる。また、同様に調整系のメカニズムにおいても、高精度を求められる高分解能なメカニズムは動作可能な範囲が狭いが、初期状態がほぼアラインメントされた状態なのでそのストローク内で十分調整できる。
【００６４】
続いて、第１〜第３実施形態における光学素子構造体を変形した第４の実施形態について図を参照しつつ説明する。図５は、本実施形態の半導体装置の構成図であり、図５（ａ）は半導体チップをダイボンディングし、光学素子構造体を組み合わせた状態の平面図、図５（ｂ）は同じくｇ−ｇ断面図、図５（ｃ）は同じくｈ−ｈ断面図、図５（ｄ）は同じくｋ−ｋ断面図である。なお、図１〜図３を用いて説明した第１実施形態と同一の符号を付されているものは、その構成が同じであるためその説明を省略する。
【００６５】
図５は、今まで説明した第１〜第３実施形態の応用例で、光学素子構造体７のケース絞り７ａ，レンズ７ｂに加え、平行平面板７ｅが付加されたものである。先に説明した光学素子構造体７に加え、平行平面板７ｅが接着によって一体に構成する。
これは、例えばパッケージ３側を共通の構造体とし、複数種類の光学素子構造体７を組み合わせて、性能の異なる半導体受光素子を構成する場合に利用することができる。
【００６６】
以上、説明した第１〜第４実施形態は、特に半導体受光装置であるものとして説明したが、半導体受光装置に限定される趣旨ではなく、パッケージ３に対する半導体チップ１のアラインメントが必要とされる半導体装置全般に対して、広く応用できる。
【００６７】
また、第１〜第４実施形態では、パッケージ３や光学素子構造体７のケース絞り７ａあるいはレンズ７ｂは、樹脂をモールド成形したものを例に挙げているが、材質は樹脂に限定されるものではなくセラミックやガラスあるいは金属を用いても良く、またその形成手段も、モールド成形に限定するものではない。
【００６８】
【発明の効果】
本発明によれば、半導体チップがダイボンディングされるパッケージもしくはリード上のダイパッドの周辺に、ガイド様突起、および、このガイド様突起に半導体チップを当て付けるバネ様突起が形成されているため、ダイボンディングする際に、半導体チップの搭載位置が決められ、アラインメントが容易に正確にかつ確実に行える。
【００６９】
また、このパッケージに光学素子構造体を組み合わせるに際し、パッケージと光学素子構造体の接合部に形成された凹凸の嵌合構造をはめ合わせることにより、容易に光学的アラインメントができ、調整工程が簡略化できる。
【００７０】
さらにまた、パッケージに対する半導体チップの位置が、半導体チップをガイド様突起およびバネ様突起の間にはめ込むことによって、容易かつ正確にアラインメントしてダイボンディングでき、接着剤の硬化処理プロセスを経て半導体チップがパッケージに対して完全に固定されるまでの間、精度良くその位置を保つことができる。
【００７１】
さらにまた、パッケージ内における半導体チップの位置が正確に決まるため、パッケージと光学素子構造体を、凹凸の嵌合構造によって組合せ接着することで、両者を容易に精度良く一体に形成することができる。
【００７２】
総じて、本発明によれば、ダイボンダ装置等の取り付け装置の性能に左右されることなく、パッケージへの半導体チップ取り付け位置精度を向上させる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の構成図であり、図１（ａ）は半導体チップをダイボンディングし、光学素子構造体を組み合わせた状態の平面図、図１（ｂ）は同じくａ−ａ断面図、図１（ｃ）は同じくｂ−ｂ断面図、図１（ｄ）は同じくｃ−ｃ断面図である。
【図２】本発明の第１実施形態の半導体装置の一部拡大図である。
【図３】パッケージと光学素子構造体との接合面に設けられる凹凸嵌合構造体の説明図である。
【図４】本発明の第２実施形態の半導体装置の構成図であり、図４（ａ）は半導体チップをダイボンディングし、光学素子構造体を組み合わせた状態の平面図、図４（ｂ）は同じくｄ−ｄ断面図、図４（ｃ）は同じくｅ−ｅ断面図、図３（ｄ）は同じくｆ−ｆ断面図である。
【図５】本発明の第４実施形態の半導体装置の構成図であり、図５（ａ）は半導体チップをダイボンディングし、光学素子構造体を組み合わせた状態の平面図、図５（ｂ）は同じくｇ−ｇ断面図、図５（ｃ）は同じくｈ−ｈ断面図、図５（ｄ）は同じくｋ−ｋ断面図である。
【図６】第１の従来技術の半導体受光素子を説明する説明図である。
【図７】第２の従来技術の半導体受光素子を説明する説明図である。
【図８】第３の従来技術の半導体光検出装置を説明する説明図である。
【図９】第４の従来技術の半導体発光素子を説明する説明図である。
【符号の説明】
１ 半導体チップ
１ａ 受光部
１ｂ 電極
２ リード
３ パッケージ
３ａ ダイパッド部
３ｂ 嵌合凹部
４ ガイド様突起
４ａ 凹部
４ｂ 誘導傾斜部
５ バネ様突起
５ａ 凹部
５ｂ 誘導傾斜部
６ ダイボンディング用接着剤
７ 光学素子構造体
７ａ ケース絞り
７ｂ レンズ
７ｂＬ レンズ左
７ｂＲ レンズ右
７ｃ 嵌合構造
７ｄ 嵌合凸部
７ｅ 平行平面板
８ ワイヤー
９ 空隙
１０ 嵌合構造体

Claims (9)

  1. パッケージのダイパッド部の上に半導体チップがダイボンディングされてなる半導体装置において、
    パッケージのダイパッド部の周辺に設けられるガイド様突起と、
    パッケージのダイパッド部の周辺に、前記ガイド様突起と対向するように設けられるバネ様突起と、
    を備え、
    半導体チップは、バネ様突起によりガイド様突起へ押圧され、ガイド様突起を基準にアラインメントされつつダイパッド部上にダイボンディングされることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ガイド様突起および前記バネ様突起の組み合わせは、ガイド様突起とバネ様突起とによる押圧方向を交差させる組み合わせであることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記ガイド様突起および前記バネ様突起の組み合わせは、ガイド様突起とバネ様突起とによる押圧方向を一方向とする組み合わせであることを特徴とする半導体装置。
  4. 請求項１〜請求項３の何れか１項に記載の半導体装置において、
    前記パッケージには、前記バネ様突起と前記ガイド様突起との間であり、かつ前記ガイド様突起の少なくとも前面で前記ダイパッド部よりも底が低くなるような凹部が設けられることを特徴とする半導体装置。
  5. 請求項１〜請求項４の何れか１項に記載の半導体装置において、
    前記パッケージには、前記バネ様突起の全周にわたり前記ダイパッド部よりも底が低くなるような凹部が設けられることを特徴とする半導体装置。
  6. 請求項１〜請求項５の何れか１項に記載の半導体装置において、
    前記バネ様突起と前記ガイド様突起とは、ダイパッド部に面する側面に半導体チップを誘導するための誘導傾斜部が形成されたことを特徴とする半導体装置。
  7. 請求項１〜請求項６の何れか１項に記載の半導体装置において、
    前記パッケージに取り付けられ、前記半導体チップが焦点位置となるような光学系が形成された光学素子構造体を備えるものとし、
    前記パッケージおよび前記光学素子構造体それぞれの嵌合凹部および嵌合凸部を嵌め合わせる凹凸嵌合構造体により、パッケージ上に光学素子構造体をアラインメントしつつ固定することを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記凹凸嵌合構造体は、
    パッケージ上で光学素子構造体を移動させて調節する場合、半導体チップに対して光学素子構造体のアラインメントが厳密に要求される方向は調節範囲を広げるため隙間を大きくし、また、半導体チップに対して光学素子構造体のアラインメントが要求されない方向へは調節範囲を狭めるため隙間を小さくすることを特徴とする半導体装置。
  9. 請求項７または請求項８に記載の半導体装置において、
    前記パッケージと前記光学素子構造体とは接着剤により固定されることを特徴とする半導体装置。
JP2001332482A 2001-10-30 2001-10-30 半導体装置 Expired - Fee Related JP3806923B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001332482A JP3806923B2 (ja) 2001-10-30 2001-10-30 半導体装置
KR1020020065104A KR100622171B1 (ko) 2001-10-30 2002-10-24 반도체 장치
US10/283,332 US6812579B2 (en) 2001-10-30 2002-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332482A JP3806923B2 (ja) 2001-10-30 2001-10-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2003133336A JP2003133336A (ja) 2003-05-09
JP2003133336A5 JP2003133336A5 (ja) 2005-06-23
JP3806923B2 true JP3806923B2 (ja) 2006-08-09

Family

ID=19147892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001332482A Expired - Fee Related JP3806923B2 (ja) 2001-10-30 2001-10-30 半導体装置

Country Status (3)

Country Link
US (1) US6812579B2 (ja)
JP (1) JP3806923B2 (ja)
KR (1) KR100622171B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328265A1 (de) * 2003-06-23 2005-01-27 Infineon Technologies Ag Sensorbauteil und Nutzen zu seiner Herstellung
US7435964B2 (en) * 2005-01-26 2008-10-14 Analog Devices, Inc. Thermal sensor with increased sensitivity
US7865076B2 (en) 2006-04-21 2011-01-04 Panasonic Corporation Compound eye-camera module
JP2009164654A (ja) * 2006-04-24 2009-07-23 Panasonic Corp 複眼方式のカメラモジュール
JP2010219571A (ja) * 2007-07-12 2010-09-30 Panasonic Corp カメラモジュール
JP5498684B2 (ja) * 2008-11-07 2014-05-21 ラピスセミコンダクタ株式会社 半導体モジュール及びその製造方法
US9166116B2 (en) 2012-05-29 2015-10-20 Formosa Epitaxy Incorporation Light emitting device
KR20160102785A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 반도체 패키지의 제조방법
DE102015208315A1 (de) * 2015-05-05 2016-11-10 Continental Teves Ag & Co. Ohg Verfahren zur Herstellung eines Bauelements und Bauelement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
JPH098358A (ja) 1995-06-21 1997-01-10 Rohm Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
KR20030035938A (ko) 2003-05-09
US6812579B2 (en) 2004-11-02
JP2003133336A (ja) 2003-05-09
KR100622171B1 (ko) 2006-09-07
US20030094675A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
KR100603918B1 (ko) 고체 촬상 장치 및 그 제조 방법
KR100604190B1 (ko) 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법
JP3782406B2 (ja) 固体撮像装置およびその製造方法
TWI273300B (en) Module for optical device, and manufacturing method therefor
JP4944301B2 (ja) 光電子装置およびその製造方法
US20050146632A1 (en) Solid image-pickup device and method for manufacturing the solid image pickup device
JPH0936339A (ja) イメージセンサアセンブリ及びそのパッケージング方法
US8077248B2 (en) Optical device and production method thereof
US7265444B2 (en) Resin molded semiconductor device
JP3806923B2 (ja) 半導体装置
JP4824461B2 (ja) カメラモジュール
KR100734427B1 (ko) 초점거리 무조정 카메라 모듈
KR100877158B1 (ko) 고체 촬상 장치 및 그 제조 방법
US7242538B2 (en) Optical device
JP2005129721A (ja) 固体撮像装置
JP4219943B2 (ja) 固体撮像装置
US7264407B2 (en) Optical device, method for fabricating optical device, cap component, and method for forming cap component
JP2006080597A (ja) 撮像モジュール及び撮像モジュールの製造方法
JP2006332686A (ja) 固体撮像装置
US20200073064A1 (en) Method for coupling electromagnetic waves into a chip
JP2006033254A (ja) 撮像装置及びその組み立て方法
JP4038070B2 (ja) 固体撮像素子とその製造方法及び固定方法、及び撮像装置
JP3058770B2 (ja) イメージセンサ
JP2005072998A (ja) 撮像装置及び撮像装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees