KR20160102785A - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20160102785A
KR20160102785A KR1020150025300A KR20150025300A KR20160102785A KR 20160102785 A KR20160102785 A KR 20160102785A KR 1020150025300 A KR1020150025300 A KR 1020150025300A KR 20150025300 A KR20150025300 A KR 20150025300A KR 20160102785 A KR20160102785 A KR 20160102785A
Authority
KR
South Korea
Prior art keywords
ink
adhesive
chip
substrate
present disclosure
Prior art date
Application number
KR1020150025300A
Other languages
English (en)
Inventor
서상훈
박상은
최대철
한경준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150025300A priority Critical patent/KR20160102785A/ko
Publication of KR20160102785A publication Critical patent/KR20160102785A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

본 개시의 일 실시 형태에 따른 반도체 패키지의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 잉크를 인쇄하여 댐 형상의 가이드를 형성하는 단계; 상기 가이드 사이에 노출된 상기 기판 상에 접착제를 도포하는 단계; 상기 접착제 상에 반도체 칩을 배치하고, 상기 접착제를 경화시키는 단계; 및 상기 가이드를 제거하는 단계;를 포함할 수 있다. 본 개시의 일 실시 형태에 따르면, 가이드를 형성하여 다이본딩을 함으로써, 다이본딩 시 발생하는 불량현상을 방지할 수 있다.

Description

반도체 패키지의 제조방법{Manufacturing method of semiconductor package}
본 개시는 반도체 패키지의 제조방법에 관한 것이다.
반도체 패키지의 제조방법은 각각의 단위공정으로 나누어져 있으며, 통상적으로 EDS(Electronic Die Soring) 테스트, 웨이퍼 백 그라인딩(back grinding), 웨이퍼 다이싱(wafer dicing), 다이본딩(die bonding), 와이어 본딩(wire bonding)의 순서로 진행된다.
상기 다이본딩에서 다이(die)는 칩(chip)을 말하는데, 상기 다이본딩 공정의 경우 리드프레임 로딩(Load Lead Frames), 칩 이젝팅 및 픽업(Die Eject and Pick up), 접착제 도포(Die Attach Paste Dispensing), 칩 놓기(Die Placement), 경화(Curing)의 순서로 진행된다.
상기 다이본딩 공정 시 칩의 위치정렬(Die Placement), 칩의 회전(Die Rotation), 접착제의 퍼짐, 접착제의 커버리지(coverage), 칩의 기울어짐(Die Tilt) 등의 불량이 발생할 수 있다.
상기 불량 현상들로 인하여, 다이본딩 공정 이후의 와이어 본딩 공정에서는 반도체 칩과 기판의 와이어 본딩이 어려운 문제점이 있을 수 있다. 이로 인해, 반도체 패키지의 완성품의 품질 및 수율 저하가 발생할 수 있다.
따라서, 상기 불량 현상을 감소시킬 수 있는 반도체 패키지의 제조방법이 필요한 실정이다.
하기의 특허문헌 1은 반도체 장치에 관한 것이다.
일본공개특허공보 제2003-133336호
본 개시의 일 실시 형태에 따르면, 직접 프린팅 방법을 이용한 가이드 형성 단계를 포함하는 반도체 패키지의 제조방법을 제공하는 것이다.
본 개시의 일 실시 형태에 따른 반도체 패키지의 제조방법은 기판을 준비하는 단계, 상기 기판 상에 잉크를 인쇄하여 댐 형상의 가이드를 형성하는 단계, 상기 가이드 사이에 노출된 상기 기판 상에 접착제를 도포하는 단계, 상기 접착제 상에 반도체 칩을 배치하고, 상기 접착제를 경화시키는 단계 및 상기 가이드를 제거하는 단계;를 포함할 수 있다.
본 개시의 일 실시 형태에 따르면, 다이본딩 시 발생하는 불량을 방지할 수 있는 반도체 패키지의 제조방법을 제공할 수 있다.
도 1은 본 개시의 일 실시 형태에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정 단면도를 개략적으로 도시한 것이다.
도 2는 본 개시의 일 실시 형태에 따른 자외선 경화성 액체 형태의 잉크의 프린트하여 가이드를 형성하는 방법을 설명하기 위한 공정의 단면도를 개략적으로 도시한 것이다.
도 3은 도 1(d)의 평면도를 도시한 것이다.
도 4는 반도체 칩의 위치정렬을 설명하기 위한 평면도를 도시한 것이다.
도 5는 반도체 칩의 회전 각도를 설명하기 위한 평면도를 도시한 것이다.
도 6은 접착제의 형상을 설명하기 위한 평면도를 도시한 것이다.
도 7은 반도체 칩의 기울어짐 현상을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
후술하는 본 개시에 대한 상세한 설명은, 본 개시가 실시될 수 있는 특정 실시예에 예시로서 도시하는 첨부 도면을 참조한다.
이들 실시예는 당업자가 본 개시를 실시할 수 있기에 충분하도록 상세히 설명된다.
본 개시의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다.
예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.
또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 개시의 범위는 적절하게 설명된다면 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.
도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자가 본 개시의 실시예들을 용이하게 실시할 수 있도록 하기 위하여, 본 개시의 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 개시의 일 실시 형태에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정 단면도를 개략적으로 도시한 것이다.
도 1을 참조하면, 본 개시의 일 실시 형태에 따른 반도체 패키지의 제조방법은 기판(10)을 준비하는 단계; 기판(10) 상에 잉크를 인쇄하여 댐 형상의 가이드(20)를 형성하는 단계; 가이드(20) 사이에 노출된 상기 기판(10) 상에 접착제(30)를 도포하는 단계; 접착제(30) 상에 반도체 칩(40)을 배치하고, 접착제(40)를 경화시키는 단계; 및 가이드(20)를 제거하는 단계;를 포함한다.
이하, 상술한 구성 요소나 단계들은 보다 자세히 설명하면, 우선, 기판(10)은 반도체 패키지의 베이스 영역을 제공하며, 이에 적합한 물질이면 어느 것이나 사용할 수 있다. 예를 들어, 기판(10)은 열 전도성이 우수한 구리(Cu) 등을 포함할 수 있다.
상기 기판(10)은 반도체 패키지에서 칩을 배치할 수 있도록 하는 리드 프레임일 수 있다. 상기 리드 프레임은 구리(Cu)를 포함할 수 있다.
상기 리드 프레임은 반도체 집적회로를 구성하는 핵심 부품으로, 반도체 칩과 인쇄회로기판과의 전기 신호를 전달하며, 외부 습기 및 충격 등으로부터 칩을 보호하는 역할을 한다. 또한, 상기 리드 프레임은 칩과 화합물 사이의 우수한 열 확장성과 높은 강도 및 열 전도성을 가지며, 형상 변형성이 우수하다.
상기 가이드(20)는 상기 기판 상에 직접 프린팅(direct printing) 방법을 이용하여 잉크를 인쇄함으로써 댐 형상으로 형성될 수 있다.
상기 잉크(20)는 폴리머 잉크일 수 있다. 이 경우, 상기 폴리머 잉크는 폴리 이미드계, 폴리 우레탄계, 폴리 에스테르계, 폴리 에틸렌계, 폴리 아크릴계 및 에폭시계로 이루어진 그룹 중에서 선택된 하나일 수 있으나, 이에 한정되는 것은 아니다.
상기 잉크(20)가 폴리 이미드계 잉크일 경우, 잉크젯에 적합한 점도 및 고농화를 구현할 수 있다.
상기 폴리 이미드계 잉크는 고형분 밀도 30~60wt%의 높은 상태로 토출될 수 있어, 상기 가이드(20)의 두께를 두껍게 구현할 수 있다.
상기 잉크(20)는 액상 형태 및 핫멜트(hot-melt) 형태 중 선택된 하나일 수 있다.
상기 액상 형태의 잉크는 열경화성 및 자외선 경화성 중 선택된 하나일 수 있다.
상기 잉크(20)가 액상 형태일 때, 상기 잉크를 인쇄한 후 상기 잉크를 경화하는 단계를 더 포함할 수 있다.
상기 잉크(20)가 액상 형태의 잉크이면, 탄착된 액체 잉크의 흐름을 막기 위하여, 상기 잉크를 직접 프린팅 인쇄를 함과 동시에 경화 에너지를 조사하여 상기 잉크가 건조 상태가 되도록 할 수 있다.
상기 경화 에너지는 히터(heater) 또는 자외선(UV; ultraviolet ray) 장치를 이용하여 조사할 수 있으며, 상기 잉크를 경화시켜 가이드(20)를 형성할 수 있다.
상기 잉크(20)가 핫멜트(hot-melt) 형태의 잉크이면, 고온인 프린터의 헤드서 토출되는 상기 잉크는 액상 형태이지만, 상기 토출된 고온의 잉크가 상온의 기판에 탄착되면서 온도 차이에 따른 급격한 점도 변화로 인하여, 상기 잉크는 상기 기판 상에서 고체의 형태를 가질 수 있다.
따라서, 상기 잉크가 핫멜트 형태의 잉크인 경우, 건조를 위한 별도의 경화 공정을 진행하지 않는다.
도 2는 본 개시의 일 실시 형태에 따른 자외선 경화성 액체 형태의 잉크(20)의 프린트하여 가이드(20)를 형성하는 방법을 설명하기 위한 공정의 단면도를 개략적으로 도시한 것이다.
도 2를 참조하면, 무빙 테이블(moving table)(20) 상에 기판(10)이 배치된다.
상기 무빙 테이블(50)이 프린트 방향으로 움직이면, 50℃의 온도인 프린트 헤드(print head)에서 잉크(20)가 토출되고, 상기 토출된 잉크(20)는 기판(10) 상에 인쇄된다.
상기 토출된 잉크(20)가 인쇄될 때, 상기 프린트 헤드의 노즐을 통하여 토출되는 잉크의 직진성이 인쇄의 품질에 영향을 미칠 수 있다.
상기 잉크가 토출되는 속도가 빠를수록, 잉크의 직진성이 높아지지만, 잉크가 기판 상에 인쇄되지 못하고 기판 밖으로 튀는 현상이 발생할 수 있다.
따라서, 상기 잉크가 정밀하게 인쇄되기 위하여, 상기 잉크가 토출되는 속도는 10m/sec±1m/sec일 수 있으며, 이때 헤드 노즐과 기판 간의 거리는 1mm 이하 일 수 있으나, 이에 한정되는 것은 아니다.
상기 잉크(20)는 인쇄됨과 동시에 자외선을 받아 경화되어 가이드(20)를 형성할 수 있다.
상기 잉크(20)의 점성(viscosity)는 50℃의 온도에서 12 cPs일 수 있으며, 상기 잉크의 경화시간은 자외선을 받은 즉시 경화될 수 있다.
상기 가이드(20)의 두께는 이후의 형성되는 접착제 및 반도체 칩의 두께를 고려하여 설계할 수 있다.
상기 가이드(20)의 두께는 500 내지 600μm일 수 있으나, 이에 한정되는 것은 아니다.
상기 접착제는 에폭시 수지 또는 실리콘일 수 있다.
상기 접착제의 두께는 100μm이하일 수 있으나, 이에 한정되는 것은 아니다.
상기 접착제는 상기 가이드 사이에 노출되는 상기 기판 상에 형성될 수 있다.
상기 접착제는 이후에 형성되는 반도체 칩과 기판을 접착하는 역할을 할 수 있다. 즉, 상기 접착제는 반도체 칩의 다이본딩(die bonding)을 위하여 상기 기판 상에 형성될 수 있다.
도 3은 도 1(d)의 평면도를 도시한 것이다.
도 3을 참조하면, 가이드(20) 사이에 노출된 기판(10) 상에 접착제(30)가 형성되며, 상기 접착제(30) 상에 반도체 칩(40)이 배치될 수 있다.
상기 반도체 칩(40)의 크기는 인접한 가이드(20) 사이의 폭 및 길이 보다 작을 수 있다.
접착제 상에 반도체 칩을 배치한 후, 일정한 압력으로 눌러 접착제를 경화시킨다. 이때, 칩의 위치정렬, 칩의 회전범위, 접착제의 퍼짐 범위, 칩의 기울어짐 등과 같은 공정상 불량이 발생할 수 있다.
도 4는 반도체 칩(40)의 위치정렬을 설명하기 위한 평면도를 도시한 것이다.
도 4를 참조하면, 칩(40)의 위치정렬 불량은 칩을 놓은 위치가 틀린 경우, 무빙테이블, 비젼(vision) 시스템이 잘못 정렬되어 있는 경우 및 적절하지 않은 본딩 시간을 가질 경우에 발생할 수 있다.
본 개시의 일 실시 형태에 따른 칩의 위치정렬(40) 범위는 칩을 놓고자 한 위치 즉, 예측한 칩의 위치의 x축 및 y축으로부터 벗어난 변위(△X, △Y) 의 범위로서, -1mm~1mm일 수 있다.
상기 칩의 위치정렬 범위가 -1mm~1mm이면, 칩의 위치정렬 불량이 발생하지 않을 수 있다.
도 5는 반도체 칩(40)의 회전각도를 설명하기 위한 평면도를 도시한 것이다.
도 5를 참조하면, 칩(40)의 회전 불량은 정렬된 위치에서 본딩 암(arm)의 회전이 90°가 되지 않는 경우, 칩을 높은 곳에서 놓는 경우 및 콜렛(collet)의 진공도가 적은 경우에 접착된 칩이 틀어진 경우가 발생할 수 있다.
본 개시의 일 실시 형태에 따른 칩의 회전각도(φ)의 범위는 예측한 칩의 위치에서 틀어진 각도로서, -0.5°~0.5°일 수 있다.
상기 칩의 회전각도의 범위가 -0.5°~0.5°이면, 칩의 회전에 의한 불량이 발생하지 않을 수 있다.
도 6은 접착제(30)의 형상을 설명하기 위한 평면도를 도시한 것이다.
도 6을 참조하면, 접착제(30)의 퍼짐 불량은 칩(40) 주변으로 과도하게 퍼지는 현상을 말하며, 칩을 오래 스크러빙(scrubbing)한 경우, 접착제 상에 칩 배치 후 일정한 압력으로 오랜 시간 누른 경우 및 리드 프레임의 패드를 지지하는 하부 블록이 높은 경우에 발생할 수 있다.
접착제의 커버리지(coverage)는 접착제(30)가 칩(40) 주변 전체를 감싸서 필렛(fillet)을 만드는 것을 말하는데, 접착제의 커버리지 불량은 칩을 높은 곳에서 놓아 접착제가 제대로 압착되지 않은 경우, 다이본딩 공정에서 스크러빙이 불완전한 경우 및 하부 블록이 너무 낮은 경우 등에 발생할 수 있다.
본 개시의 일 실시 형태에 따른 접착제의 퍼짐의 범위는 칩과 칩 주변에 퍼진 접착제 사이의 거리(Ds)로서, -10mm~10mm일 수 있으며, 접착제의 커버리지의 범위는 필렛의 범위로서, 100%일 수 있다.
상기 접착제의 퍼짐 범위가 -10mm~10mm이면, 접착제의 퍼짐에 의한 불량이 발생하지 않을 수 있다. 또한, 상기 접착제의 커버리지의 범위가 100%이면, 접착제의 커버리지에 의한 불량이 발생하지 않을 수 있다.
도 7은 반도체 칩(40)의 기울어짐 현상을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
도 7을 참조하면, 칩(40)의 기울어진 불량은 칩이 수평으로 접착되어 있지 않고 기울어져서 접착된 것을 말하며, 본딩 암이 기울어진 경우, 콜렛(collet)이 장착되지 않은 경우 및 블록의 수형이 맞지 않아 콜렛에 이물이 부착되어 있는 경우에 발생할 수 있다.
본 개시의 일 실시 형태에 다른 칩의 기울어짐의 범위는 실장면에서 칩의 표면에 이르는 거리의 최대값과 최소값의 차이(Dt)로서, 0.6mm 이하일 수 있다.
상기 칩의 기울어짐의 범위가 0.6mm이하이면, 칩의 기울어짐에 의한 불량이 발생하지 않을 수 있다.
본 개시의 일 실시 형태의 반도체 패키지의 제조방법에 의해 제조된 반도체 패키지는 상기의 칩의 위치정렬, 칩의 회전각도, 접착제의 퍼짐 및 커버리지 및 칩의 기울어짐의 범위를 만족함으로써, 다이본딩 공정 시 발생하는 불량 현상을 방지할 수 있다.
다음으로, 다이본딩 공정 이후에 상기 가이드(20)를 식각(etching)하여 제거할 수 있다.
상기 가이드(20)의 식각은 습식 식각(wet etch), 건식 식각(dry etch) 및 리소그래피(lithography) 방법 중 선택된 하나로 수행할 수 있으나, 이에 한정되는 것은 아니다
상기 가이드(20)를 습식 식각하는 경우에는 식각 용액으로 1~5% 농도의 NaOH 및 KOH 중 선택된 하나일 수 있다. 상기 식각 공정은 50~55℃의 온도에서 30~60초로 진행할 수 있다.
본 개시의 일 실시 형태에 따른 반도체 패키지의 제조방법은 가이드를 형성하여 다이본딩 공정을 수행함으로써, 다이본딩 공정의 불량을 최소화할 수 있으며, 이로 인해, 이후의 와이어 본딩 공정에서 상기 반도체 칩 상의 집적회로와 와이어 간에 접촉이 원활하게 이루어질 수 있다.
상기 반도체 패키지의 제조방법은 상기 접착제와 상기 반도체 칩의 다이본딩 및 상기 반도체 칩과 상기 기판의 와이어 본딩에서 품질 및 수율을 높일 수 있다.
또한, 상기 반도체 칩의 접착 신뢰성이 우수해지므로, 상기 기판상에서 상기 반도체 칩의 실장 안정성을 확보할 수 있다.
상기 반도체 칩의 안정된 실장으로 인하여 상기 반도체 칩의 방열 특성을 일정 수준 확보할 수 있으며, 상기 반도체 칩의 전류 밀도의 균형을 유지할 수 있다.
본 개시는 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 개시의 범위에 속한다고 할 것이다.
10: 기판 20: 가이드, 잉크
30: 접착제 40: 반도체 칩
50: 무빙 테이블

Claims (6)

  1. 기판을 준비하는 단계;
    상기 기판 상에 잉크를 인쇄하여 댐 형상의 가이드를 형성하는 단계;
    상기 가이드 사이에 노출된 상기 기판 상에 접착제를 도포하는 단계;
    상기 접착제 상에 반도체 칩을 배치하고, 상기 접착제를 경화시키는 단계; 및
    상기 가이드를 제거하는 단계;를 포함하는 반도체 패키지의 제조방법.
  2. 제1항에 있어서,
    상기 잉크는 액상 형태 및 핫멜트(hot-melt) 형태 중 선택된 하나인 반도체 패키지의 제조방법.
  3. 제2항에 있어서,
    상기 잉크가 액상 형태일 때,
    상기 잉크를 인쇄한 후 상기 잉크를 경화하는 단계;를 더 포함하는 반도체 패키지의 제조방법.
  4. 제1항에 있어서,
    상기 접착제는 에폭시 수지 및 실리콘 중 선택된 하나인 반도체 패키지의 제조방법.
  5. 제1항에 있어서,
    상기 잉크는 직접 프린팅(direct printing) 방법을 이용하여 인쇄되는 반도체 패키지의 제조방법.
  6. 제1항에 있어서,
    상기 가이드의 식각 용액은 NaOH 및 KOH 중 선택된 하나인 반도체 패키지의 제조방법.
KR1020150025300A 2015-02-23 2015-02-23 반도체 패키지의 제조방법 KR20160102785A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150025300A KR20160102785A (ko) 2015-02-23 2015-02-23 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025300A KR20160102785A (ko) 2015-02-23 2015-02-23 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20160102785A true KR20160102785A (ko) 2016-08-31

Family

ID=56877336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025300A KR20160102785A (ko) 2015-02-23 2015-02-23 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20160102785A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019089344A1 (en) * 2017-11-03 2019-05-09 Applied Materials, Inc. Apparatus and methods for packaging semiconductor dies
KR20210028084A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조와 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133336A (ja) 2001-10-30 2003-05-09 Fuji Electric Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133336A (ja) 2001-10-30 2003-05-09 Fuji Electric Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019089344A1 (en) * 2017-11-03 2019-05-09 Applied Materials, Inc. Apparatus and methods for packaging semiconductor dies
KR20210028084A (ko) * 2019-08-28 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 구조와 그 제조 방법
US11456287B2 (en) 2019-08-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100362763B1 (ko) 반도체 장치 및 그 제조 방법
US10083931B2 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
JP5095113B2 (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP5095114B2 (ja) 固体撮像装置の製造方法
KR101016588B1 (ko) 반도체 디바이스 및 그 제조 방법
US8021932B2 (en) Semiconductor device, and manufacturing method therefor
US7608484B2 (en) Non-pull back pad package with an additional solder standoff
KR100517075B1 (ko) 반도체 소자 제조 방법
KR101035297B1 (ko) 반도체 장치의 제조 방법
JP2009283962A (ja) 接着剤付チップの製造方法
US20110156239A1 (en) Method for manufacturing a fan-out embedded panel level package
CN101752273B (zh) 半导体器件的制造方法
JP4696227B2 (ja) 半導体装置の製造方法
US6180435B1 (en) Semiconductor device with economical compact package and process for fabricating semiconductor device
US20070190688A1 (en) Method for manufacturing semiconductor device with protection layer
JP2006100535A (ja) 半導体装置及びその製造方法
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
KR20160102785A (ko) 반도체 패키지의 제조방법
JP2017103362A (ja) 半導体装置の製造方法
KR20140095406A (ko) 플립칩 부품의 수지 밀봉 방법
US20020079578A1 (en) Semiconductor device having exposed adhesive sheet and method for manufacturing the same
US20010005060A1 (en) Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device
JP2005123609A (ja) ダイボンダー設備及びこれを用いた半導体チップ付着方法
WO2000009341A1 (fr) Tete thermique, unite de tete thermique et procede de fabrication correspondant
JP2007142128A (ja) 半導体装置およびその製造方法