KR100622171B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100622171B1
KR100622171B1 KR1020020065104A KR20020065104A KR100622171B1 KR 100622171 B1 KR100622171 B1 KR 100622171B1 KR 1020020065104 A KR1020020065104 A KR 1020020065104A KR 20020065104 A KR20020065104 A KR 20020065104A KR 100622171 B1 KR100622171 B1 KR 100622171B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
protrusions
spring
optical element
Prior art date
Application number
KR1020020065104A
Other languages
English (en)
Other versions
KR20030035938A (ko
Inventor
야마모토토시오
이즈미아키오
스기야마오사무
Original Assignee
후지 덴키 홀딩스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 홀딩스 가부시끼가이샤 filed Critical 후지 덴키 홀딩스 가부시끼가이샤
Publication of KR20030035938A publication Critical patent/KR20030035938A/ko
Application granted granted Critical
Publication of KR100622171B1 publication Critical patent/KR100622171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 패키지상으로의 반도체 칩이 장착되는 위치의 정확도가 다이 본더 등의 장착 장치의 성능에 영향을 받지 않고 향상되는 반도체 장치를 제공하기 위한 것으로서, 반도체 칩(1)이 패키지(3)의 다이 패드부(3a)상에 배치되는 경우에 반도체 장치는 상기 다이 패드부(3a) 주위에 마련된 가이드형 돌출부(4)와 스프링형 돌출부(5)에 의해 공급되고, 상기 반도체 칩(1)은 상기 가이드형 돌출부(4)를 기준으로서 정렬되면서 다이 본딩된다.
반도체, 패키지, 다이 본딩

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 제1의 실시예의 반도체 장치의 구성도로서, 도 1의 a는 반도체 장치가 다이 본딩되고 광학 소자 구조체가 결합되는 상태를 도시하는 평면도이고, 도 1의 b는 a-a선에 따른 반도체 장치의 단면도이고, 도 1의 c는 b-b선에 따른 반도체 장치의 단면도이고, 도 1의 d는 c-c선에 따른 반도체 장치의 단면도.
도 2는 본 발명에 따른 제1의 실시예의 반도체 장치의 부분 확대도.
도 3은 패키지와 광학 소자 구조체의 결합면상에 제공된 오목 볼록 감합 구조체(recessed and projected fitting structure)의 설명도.
도 4는 본 발명의 제2의 실시예에 따른 반도체 장치의 구성도로서, 도 4의 a는 반도체 장치가 다이 본딩되고 광학 소자 구조체가 결합되는 상태를 도시하는 평면도이고, 도 4의 b는 d-d선에 따른 반도체 장치의 단면도이고, 도 4의 c는 e-e선에 따른 반도체 장치의 단면도이고, 도 4의 d는 f-f선에 따른 반도체 장치의 단면도.
도 5는 본 발명의 제4의 실시예에 따른 반도체 장치의 구조도이고 도 5의 a는 반도체 칩이 다이 본딩되고 광학 소자 구조체가 결합되는 상태를 도시하는 평면도이고, 도 5의 b는 g-g선에 따른 반도체 장치의 단면도이고, 도 5의 c는 h-h선에 따른 반도체 장치의 단면도이고 도 5의 d는 k-k선에 따른 반도체 장치의 단면도.
도 6은 종래 기술의 제1의 실시예에 따른 반도체 수광 소자의 설명도.
도 7은 종래 기술의 제2의 실시예에 따른 반도체 수광 소자의 설명도.
도 8은 종래 기술의 제3의 실시예에 따른 반도체 수광 소자의 설명도.]
도 9는 종래 기술의 제4의 실시예에 따른 반도체 수광 소자의 설명도.
본 발명은 반도체 칩이 패키지 위로 다이 본딩되는 때에 그 정렬(alignment)이 동시에 이루어지는 반도체 장치에 관한 것이다.
반도체 장치의 하나의 예로서, 수광 기능이 있는 반도체 수광 소자가 설명될 것이다. 상기와 같은 반도체 수광 소자의 특정 실시예로서, 예컨대 화상 픽업 CCD(charge coupled device ; 전하 결합 소자), 리니어 이미지 센서(liner image sensor), 레인지 검출 모듈(range finding module) 등이 일반적으로 공지되어 있다.
상기 반도체 수광 소자에 관한 종래 기술은 도면을 참조하여 기술될 것이다. 먼저, 제1의 종래 기술로서, 도 6에 도시된 바와 같은 반도체 수광 소자가 있다. 도 6은 제1의 종래 기술에 따른 반도체 수광 소자를 설명하는 설명도이다.
반도체 수광 소자에는 도 6에 도시된 바와 같이 반도체 칩(50), 리드(lead ; 51), 패키지(52), 다이 본딩용 접착제(53), 광학 소자 구조체(54), 와이어(55), 및 공극(56)이 마련된다.
반도체 칩(50)의 표면상에는 수광부(50a)가 마련된다. 반도체 칩(50)은 리드(51)와 일체로 몰딩된 패키지(52)에 또는 에폭시 수지 등과 같은 다이 본딩용 접착제(53)를 통해 리드(51)상의 다이 패드부(52a)다이 본딩된다. 또한, 반도체 칩(50) 및 리드(51)상의 전극(50b)은 와이어(예컨대 금(gold) 와이어)(55)에 의해 전기적으로 각각 접속되고, 광학 소자 구조체(54)가 패키지(52)상에 배치되어 일체로 형성된다.
광학 소자 구조체(54)는 재료로서 투명 수지 또는 무기질 유리의 구조체로서 그 전체 또는 일부가 수광된 광의 파장을 통과하는 렌즈 또는 평행한 평판(flat plate)을 구비한다. 패키지(52) 내측의 공극(cavity)(56)은 사용된 파장을 갖는 광을 투과하는 가스(예컨대, 공기), 액체(예컨대, 실리콘 오일)로 채워져서 수광 기능이 있는 반도체 수광 소자를 형성한다.
또한, 제2의 종래 기술로서 전술한 반도체 수광 소자의 보다 진보된 형태로서 도 7에 도시된 바와 같은 반도체 수광 소자가 있다. 도 7은 제2의 종래 기술에 따른 반도체 수광 소자의 설명도이다.
반도체 수광 소자에는 도 7에 도시된 바와 같이 좌우 2개소에 수광부(60a)를 구비한 반도체 칩(60), 리드(61), 다이 패드부(62a)를 구비한 패키지(62), 평행한 평판으로서의 제1의 광학 소자 구조체(63), 배선(64), 및 케이스 기능을 하는 케이스(65a)와 아이리스(iris)/좌측 렌즈(65b)/우측 렌즈(65c)가 마련된 제2의 광학 소자 구조체(65)가 마련된다. 평행한 평판과 결합된 제1의 광학 소자 구조체(63)와 패키지(62)는 접착제로 본딩된다. 또한, 렌즈를 구비한 제2의 광학 소자 구조체(65)와 제1의 광학 소자 구조체(63)는 접착제에 의해 본딩된다.
또한, 제3의 종래 기술로서는 일본국 공개공보 JP-A-5-240710호에 개시된 반도체 수광 장치가 있다. 도 8은 제3의 종래 기술에 따른 반도체 수광 장치의 설명도이다. 상기 반도체 수광 장치는 패키지(70)상에서 이미지 센서 칩(71)과 조립되고 이미지 센서 칩(71)과 패키지 리드(72)는 본딩 와이어(73)에 의해 도통된다. 이미지 센서 칩(71)상에는 소정의 위치에 솔더 범프(solder bump)(74)가 형성된다. 솔더 범프(74)에 대항하여 밀쳐짐에 의해서 조정이 가능한 광학 대역 필터(75)가 이미지 센서 칩(71)상에 장착되도록 위치한다. 상기 필터와 칩은 접착제(76)에 의해 고정되고 그 위에 차광 수지(77)가 형성된다.
또한, 제4의 종래 기술로서 비록 반도체 수광 소자는 아니지만 반도체 칩의 정렬이라는 점에서 공통적인 것으로서 일본국 공개공보 JP-A-9-8358호에 개시된 반도체 발광 소자가 공지되어 있다. 도 9는 제4의 종래 기술에 따른 반도체 발광 소자의 설명도이다. 상기 반도체 발광 소자는 반도체 칩(80) 영역이 작아짐에 따라 개략 입방체형이 되는 길고 불안정한 반도체 칩(80)과 대향하게 된다. 특히, 리드(81)에는 반도체 칩(80)의 저면(bottom)이 내부에 수납되는 오목부(81a)가 마련된다. 전극(80a)은 발광층을 구비한 반도체 칩(80)의 저면(bottom)과 상면(top) 각각에 마련된다. 하나의 전극(80a)은 반도체 칩(80)의 저면에서 리드(81)에 다이 본딩되고 다른 전극(80a)은 배선(83)에 의해 다른 리드(82)에 전기적으로 접속된다. 그 후, 투명 수지에 의한 몰딩이 실행되어 반도체 발광 소자를 형성한다. 반도 체 발광 소자에 있어서는 반도체 칩(80)의 리드(81)에 대한 다이 본딩이 용이하고 확실히 실행될 수 있다는 장점이 있다.
제1의 종래 기술에 따른 수광 기능이 있는 반도체 수광 소자에 있어서, 도 6에 도시된 바와 같이 반도체 칩(50)은 도시되지 않은 다이 본더(die bonder)에 의해 리드(51)상의 다이 패드부(52a) 또는 패키지(52) 위에 장착된다. 반도체 칩(50)의 패키지(52)에 대한 장착 위치는 도시되지 않은 다이 본더의 기능에 주로 의존한다.
예컨대, 반도체 칩(50)이 다이싱 된 웨이퍼로부터 다이 본더의 척(chuck)의 흡입에 의해 집어 들려져서 패키지(52)상으로 장착되는 경우에 상기 들려진 반도체 칩(50)의 척에 대한 위치 편차 또는 목표물로서의 패키지(52)상의 이동 위치의 편차가 존재한다. 따라서, 척(chuck) 그 자체가 정밀도 높게 정렬되는 경우에도 반도체 칩(50)의 위치가 패키지(52)에 대해 변하는 문제점이 있다.
또한, 장착 정확도가 개선된 몇몇의 다이 본더에 있어서, 흡입에 의해 척(chcuk)에 들러 붙은 반도체 칩(50)은 이미지 처리(image processing) 등의 측정 방법을 사용하여 그 위치 및 방향에 관하여 측정되고 패키지(52)의 위치는 정렬되면서 패키지(52)상에 장작되기 전에 또한 측정되는 수단이 채택된다.
그러나, 상기 수단은 척(chuck)으로부터 놓여졌을 때 반도체 칩(50)이 움직인다는 문제점을 안고 있다. 다른 경우에, 반도체 칩(50)과 다이 패드부(52a) 사이의 다이 본딩용 접착제(53)가 가열 또는 자외선 광에 의해 고정되는 경우에 경화 공정 유닛으로의 이동 중에 가해진 충격 또는 경화 공정에서 야기된 다이 본딩용 접착제(53)의 불균일한 내부 응력은 반도체 칩(50)의 위치 변동을 유발한다.
또한, 전술한 문제점은 반도체 칩(60)이 패키지(62)상에 배치되는 경우에 제2의 종래 기술에 따른 반도체 수광 소자에서도 또한 발생할 수 있다.
제1 및 제2의 종래 기술에서의 반도체 칩(50, 60)이 각각 다이 본딩되는 경우에 상기와 같은 반도체 칩의 위치 변동에 대처하기 위해 또는 제1의 종래 기술에서 광학 소자 구조체(54)와 렌즈가 결합되는 경우에 발생하는 위치 변동에 대처하기 위해, 반도체 수광 소자의 유효한 수광 영역에는 반도체 수광 소자를 조립할 때에 발생되는 상기와 같은 위치 변동을 예측하여 마진이 약간 크게 주어지고 광학 시스템의 중심과 수광 영역의 중심 사이에서 발생된 위치 변동이 수정되어 필요한 신호 영역을 얻도록 취해진 전기적인 신호가 변하는 방법이 채택된다.
또한, 어떠한 위치 변동도 허용되지 않는다. 예컨대, 제2의 종래 기술에 따른 반도체 수광 소자는 레인지 검출 모듈(range finding module)을 예로 든다, 서로 각각에 대해 동일한 신(scene)을 제공하는 광빔은 2개의 볼록 렌즈(65b, 65c)를 구비한 제2의 광학 소자 구조체(65)에 의해 반도체 칩(60)상의 2개의 리니어 수광부(60a) 위로 각각 투사되어 각각의 투사된 이미지 사이의 위상차에 의해 상기 신(scene)까지의 거리 정보를 얻게 된다. 반도체 수광 소자에 있어서, 레인지 검출의 측정상의 에러를 방지하기 위해 2개의 볼록 렌즈의 2개의 광 중심이 리니어 수광부(60a)와 평행하게 되고 그 중심과 거의 일치하게 되도록 제2의 광학 소자 구조체(65)가 장착되는 것이 바람직하다.
따라서, 별도로 제공된 광학 측정 유닛에 의해 이전에 설명된 반도체 칩(60) 의 위치 변동을 제거하기 위해서, 2개의 볼록 렌즈를 구비한 제2의 광학 소자 구조체(65)와 리니어 수광부(60a) 사이의 평행함 및 그 중심 사이의 차이의 정도가 측정된다. 그 후, 그 상대 위치에 대한 조정이 실행되어 서로 일치하게 된다. 그 후, 제2의 광학 소자 구조체(65)와 패키기(62)는 접합에 의해 일체로 형성된다. 그러나, 실제로 전술한 평행의 측정은 용이하지 않고 조정을 실행하는 것은 시간을 요하게 된다.
따라서, 제1 및 제2의 종래 기술에 있어서, 위치 설정이 어렵다는 문제점이 있다.
또한, 제3의 종래 기술에 있어서, 도 8에 도시된 바와 같이, 조정 가능한 광학 대역 필터(75)의 위치 조정의 실행은 솔더 범프(74)에 대향하여 밀쳐지도록 이루어진다. 그러나, 상기 방법은 조정 가능한 광학 대역 필터(75)가 솔더 범프(74)에 대향하여 밀쳐지는 동안 접착제(76)에 의해 일체로 고정되어야 할 필요성이 있기 때문에 그 생산이 용이하지 않다.
또한, 제4의 종래 기술에 있어서, 도 9에 도시된 바와 같이 반도체 칩(80)을 오목부(81a)에 유지하기 위해 크고 불안정한 반도체 칩(80)은 반도체 발광 소자의 리드(81)의 오목부(81a)에 고정되고 다이 본딩을 실행하여 오목부(81a)는 도전성 재료(예컨대, Ag 에폭시)로 채워지게 된다. 상기 방법에 의하면 정사각형 홀(hole)로서의 오목부(81a)가 반도체 칩(80) 보다 충분히 커야할 필요성이 있다. 따라서, 반도체 칩(80)은 오목부(81a)에서 넓은 범위로 움직이게 되어 오목부(81a)가 단순히 제공될지라도 반도체 칩(80)을 장착하는 위치 설정 정확도를향상시키는 것이 불 가능하게 한다.
본 발명의 목적은 전술한 문제점을 해결하기 위해 패키지내의 반도체 칩의 위치가 다이 본딩을 위해 용이하게 정렬되고 상기 반도체 칩의 위치가 상기 패키지에 완전히 고정될 때 까지의 기간 동안에 정확도 높게 유지되는 구조를 갖는 반도체 소자를 제공함에 있다.
또한, 본 발명의 목적은 반도체 소자 중에, 특히 정렬 정확도가 특히 엄격한 수광 기능을 갖는 반도체 소자에서, 패키지 내의 반도체 칩의 위치가 정확히 결정되고, 또한 오목 볼록 감합 구조체(recessed and projected fitting structure)에 의해 정확한 위치 정렬을 실행하면서 패키지와 광학 소자 구조체를 결합 및 본딩함에 의해 상기 패키지와 상기 광학 소자 구조체가 정확도 높게 용이하게 일체로 형성될 수 있는 반도체 장치를 제공함에 있다.
일반적으로, 본 발명의 목적은 반도체 칩을 패키지 위로 장착하는 위치의 정확도가 다이 본더(die bonder)와 같은 유닛을 장착함에 의한 영향이 없이도 개선되는 반도체 장치를 제공함에 있다.
전술한 문제점을 해결하기 위해, 본 발명의 제1의 특징에 있어서, 패키지의 다이 패드부 위에 반도체 칩이 다이 본딩되어 형성된 반도체 장치는 상기 패키지의 상기 다이 패드부 주위에 마련된 가이드형 돌출부(guide-like projection)와, 상기 가이드형 돌출부에 대향하도록 상기 패키지의 상기 다이 패드부 주위에 마련된 스프링형 돌출부(spring-like projection)를 포함하고, 상기 반도체 칩은 기준(reference)으로서 취해진 상기 가이드형 돌출부 각각과 정렬되면서 상기 다이 패드부 위에서 다이 본딩이 되도록 상기 스프링형 돌출부 각각에 의해 상기 가이드형 돌출부 각각에 대해 푸싱(pushing)이 된다.
상기 구성에 있어서, 상기 반도체 칩은 상기 스프링형 돌출부와 상기 가이드형 돌출부 사이에서 유지되도록 다이 본더(die bonder)에 의해 상기 다이 패드부 위로 배치된다. 동시에, 상기와 같이 배치된 반도체 칩은 상기 스프링형 돌출부에 의해 상기 가이드형 돌출부에 대항하여 푸싱되고 상기 가이드형 돌출부에 관하여 정렬된다. 따라서, 위치 정렬은 상기 다이 본더 또는 패키지 운반 유닛의 위치 정확도에 영향을 받지 않게 되어 상기 패키지 또는 상기 가이드형 돌출부의 위치 정확도만을 개선함으로써 위치 정렬의 정확도를 개선할 수 있게 된다.
또한, 본 발명의 반도체 장치에 따른 제2의 특징에 있어서, 한 쌍으로 구성된 가이드형 돌출부에 대한 스프링형 돌출부의 푸싱(pushing) 방향이 다른 쌍의 다른 푸싱(pushing) 방향과 교차하도록, 상기 가이드형 돌출부 및 상기 스프링형 돌출부는 쌍으로 이루어진다.
상기 구성을 채택함으로써, 사각형 또는 정방형의 반도체 칩에 있어서, 상기 가이드형 돌출부 및 상기 스프링형 돌출부에 의해 제공된 푸싱력(pushing force)은 2방향, 즉, 하나의 평행 방향과 하나의 수직 방향에 주어진 힘이 되어 서로 개략 교차한다. 따라서, 상기 반도체 칩은 상기 가이드형 돌출부에 고정되어 움직이지 않도록 위치하게 된다.
또한, 본 발명의 반도체 장치의 제3의 특징에 있어서, 에 있어서, 각각의 쌍 으로 구성된 가이드형 돌출부에 대한 스프링형 돌출부의 푸싱(pushing) 방향이 한 방향으로 향해지도록, 상기 가이드형 돌출부 및 상기 스프링형 돌출부는 쌍으로 결합된다.
상기와 같은 구성을 채책함으로써, 사각형 또는 정방형의 상기 반도체 칩에 있어서, 상기 가이드형 돌출부와 상기 스프링형 돌출부는 단 하나의 방향, 즉 하나의 평행 방향 또는 하나의 수직 방향으로만 주어진 푸싱력을 공급하게 된다. 따라서, 반도체 칩이 가이드형 돌출부에 고정되어 상기 푸싱 방향에 개략 수직인 방향으로 엄격히 위치를 잡아도 반도체 칩은 완전히 위치가 결정되지 않는다. 상기는 이동 방향이 엄밀한 위치 정확성이 다이 본더의 위치 정확성을 허용하는데 요구되지 않는 방향인 경우에 효과적이다. 또한, 상기 경우에도 가이드형 돌출부와 스프링형 돌출부에 의해 공급된 지나친 푸싱력은 반도체 칩의 용이한 이동을 허용하지 않아 다이 본딩용 접착제가 경화되는 경우에도 반도체 칩이 위치를 충분히 고정할 수 있다.
또한, 본 발명의 반도체 장치의 제4의 특징에 있어서, 상기 패키지에는 상기 스프링형 돌출부와 상기 가이드형 돌출부 사이에서, 그리고 상기 가이드형 돌출부의 적어도 정면(front)에서, 상기 다이 패드부 보다 저면(bottom)이 더 낮은 오목부가 마련된다.
가이드형 돌출부가 패키지와 가이드형 돌출부로 형성된 사각형 코너부에서 전술한 바와 같은 오목부가 없이 패키지의 다이 패드부의 면과 동일한 면으로부터 직접 수직으로 돌출하는 경우에, 수지 몰딩시에 약간 들어올려진 필렛(fillet)의 존재 또는 예기치 않은 입자의 존재로 인해, 필렛/입자가 상기 칩과 패키지 사이에서 유지되어 상면(bottom)에서부터 저면(bottom)까지의 방향으로의 반도체 칩의 정렬이 상기 패키지에 대해 어긋나게 된다.
그러나, 전술한 구성을 채택함으로써, 필렛은 오목부에 존재하게 되어 그에 의해 반도체 칩이 필렛에 대항하여 밀쳐지는 상황을 피할 수 있게 된다. 또한, 입자가 오목부 속으로 떨어져서 반도체 칩이 입자에 대항하여 밀쳐지는 상황을 또한 피할 수 있다. 따라서, 정확한 정렬을 유지하는 것이 가능하게 된다.
또한, 본 발명의 반도체 장치의 제5의 특징에 있어서, 상기 패키지에는 상기 스프링형 돌출부의 모든 원주상에 상기 다이 패드부 보다 더 낮은 저면(bottom)을 갖는 오목부가 제공된다.
스프링형 돌출부가 전술한 오목부가 없이 패키지의 다이 패드부의 면과 동일한 면으로부터 직접 수직으로 돌출하는 경우에, 패키지의 다이 패드부에 의해 높이가 결정되는 반도체 칩은 그 기부(root)의 사각형 코너부, 즉, 약간의 굽은 부분을 갖는 부분에서 스프링형 돌출부에 대항하여 충돌하게 된다. 상기로 인해 대형 반도체 칩을 다이 패드부 내로 감합(fitting)시키는 것이 불가능하게 되어 상기 패키지에 대해 상면에서 저면까지의 방향으로의 반도체 칩의 정렬이 어긋나게 된다.
그러나, 전술한 바와 같은 구성을 채택함으로써, 스프링형 돌출부는 반도체 칩이 충돌하게 되는 부분에서 충분히 굽혀진다. 따라서, 반도체 칩이 큰 경우에 반도체 칩을 다이 패드부 위로 감합시키는 것이 불가능하게 될 가능성이 줄어들게 된다. 또한, 전술한 제4의 특징과 같이 입자가 오목부로 떨어지고 그로 인해 반도체 칩이 들리게 되는 입자에 대항하여 밀쳐지게 되는 상황이 회피된다. 따라서, 정확한 정렬을 유지할 수 있다.
또한, 본 발명의 반도체 장치의 제6의 특징에 있어서, 상기 스프링형 돌출부 및 상기 가이드형 돌출부 각각에는 상기 반도체 칩을 유도하기 위해 상기 다이 패드부와 대면하는 측면 위에 유도 경사부가 형성된다.
상기와 같은 구성을 채택함으로써, 반도체 칩이 다이 본더에 의해 다이 패드부를 향해 상부측으로부터 수직으로 밑으로 이동되는 경우에 반도체 칩이 약간 위치가 어긋나게 하향하더라도, 상기 반도체 칩은 스프링형 돌출부와 가이드형 돌출부 사이에서 유도 경사부에 의해 유도된다. 그에 따라, 반도체 칩은 다이 패드부 내에 확실히 감합된다.
또한, 본 발명의 반도체 장치의 제7의 특징에 있어서, 상기 패키지 위에 장착되고 촛점의 위치가 상기 반도체 칩에 오게 되는 광학 시스템으로 형성되는 광학 소자 구조체가 마련되고, 상기 광학 소자 구조체는 상기 패키지 내에 마련된 감합 오목부(fitting recess)와 상기 광학 수자 구조체 내에 마련된 감합 볼록부(fitting projection)가 서로 감합(fitting)되는 오목 볼록 감합 구조체(recessed and projected fitting structure)에 의해 정렬되면서 상기 패키지 위로 고정된다.
상기와 같은 구성을 채택함으로써, 패키지상에 정확히 위치 설정된 반도체 칩에 대해 오목 볼록 감합 구조체에 의해 위치가 정해질 때에 광학 소자 구조체가 또한 장착된다. 따라서, 예컨대, 수광 기능이 있는 반도체 칩의 수광부의 광축 및 광학 소자 구조체(예컨대, 볼록 렌즈)의 광축은 서로 일치하게 된다. 상기의 장점은 정렬의 조정 작업이 장착의 완료와 동시에 완성된다는 점이다.
또한, 오목 볼록 감합 구조체에 있어서, 패키지와 광학 소자 구조체에는 감합 오목부와 감합 볼록부가 각각 제공되거나 패키지와 광학 소자 구조체에는 감합 볼록부와 감합 오목부가 각각 제공될 수 있다. 둘 중에 어느 하나를 선택할 것인가는 필요에 따라 정해진다.
또한, 본 발명의 반도체 장치의 제8의 특징에 있어서, 상기 광학 소자 구조체를 상기 패키지상에 이동시킴으로써 조정이 이루어지는 경우에, 상기 오목 볼록 감합 구조체는 상기 반도체 칩에 대한 엄밀한 정렬이 상기 광학 소자 구조체에 대해서 요구되는 방향으로 조정 범위를 넓게 하기 위해 틈새(clearance)를 크게하고, 상기 반도체 칩에 대한 정렬이 상기 광학 소자 구조체에 대해서 요구되지 않는 방향으로 조정 범위를 좁게 하기 위해 틈새를 작게하는 구성이 개시되어 있다.
상기와 같은 구성을 채택함으로써, 보다 엄격한 정렬이 요구되는 반도체 장치의 주위에서, 예컨대 광학 소자 구조체의 이동에 의한 조정이 가능하게 된다. 따라서, 정렬의 대략적인 조정이 장착과 동시에 이루어진다. 그후, 광학 소자 구조체는 광학 소자 구조체의 정렬 작업을 실행하기 위한 조정을 위해 이동된다. 상기 경우에, 엄격한 정렬이 요구되는 방향으로 조정 범위는 넓혀지고 정렬이 요구되지 않는 방향으로는 조정 범위가 좁아지게 된다. 상기로 인해 한 방향으로 한정되는 때에 조정이 실행되어 조정을 용이하게 하는 장점을 제공한다.
또한, 본 발명의 반도체 장치의 제9의 특징에 있어서, 상기 패키지 및 상기 광학 소자 구조체는 접착제에 의해 서로 고정된다.
상기와 같은 구성을 채택함으로써, 조정이 완료된 이후에 패키지와 광학 소자 구조체는 본딩되어 일체로 고정되어 정렬된다.
이하, 본 발명의 실시예가 첨부된 도면을 참조하여 설명될 것이다. 먼저, 청구항 1, 2, 4, 5, 6, 7, 및 9에 따른 실시예가 설명될 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도로서, 도 1의 a는 반도체 칩이 다이 본딩되고 광학 소자 구조체가 결합되는 상태를 도시하는 도면이고, 도 1의 b는 도 1의 a-a'선에 따른 단면도이고, 도 1의 c는 b-b'선에 따른 단면도이고, 도 1의 d는 c-c'선에 따른 단면도이다. 도 2는 본 발명의 실시예에 따른 반도체 장치의 부분 확대도이다. 도 3은 패키지와 광학 소자 구조체의 결합면 위에 마련된 요철 감합 구조체의 설명도이다.
본 발명의 실시예에 따른 반도체 장치는 특히 수광 기능(이하, 반도체 수광 장치(photodetective device)라고 한다)을 갖는 반도체 장치이다.
본 실시예에 따른 반도체 수광 장치에는 도 1에 도시된 바와 같이 반도체 칩(1), 리드(lead ; 2), 패키지(3), 가이드형 돌출부(4), 광학 소자 구조체(7), 및 공극(cavity ; 9)이 마련된다.
각각의 구성에 대한 설명이 이하 이루어지 것이다. 반도체 칩(1)에는 도 1의 d에 도시된 바와 같이 한 쌍의 수광부(1a) 및 다수의 전극(1b)이 마련된다. 그 이외에, 도시되지 않았지만 반도체 칩(1) 위에는 신호 처리용의 앰프, 메모리, 어드 레스 디코더와 같은 필요한 기능을 수행하는 회로가 형성되어 있다.
리드(2)는 기본 재료로서 철 또는 구리의 합금으로 이루어진다.
패키지(3)는 차광 수지를 재료로 사용하여 사출 성형에 의해 리드(2)와 일체로 몰딩된다. 패키지(3)의 중심부는 다이 패드부(3a)로서 마련되고, 상기 다이 패드부의 상부에 반도체 칩(1)이 도 1의 a 내지 d에 도시된 바와 같이 배치된다.
각각의 가이드형 돌출부(4) 및 스프링형 돌출부(5)는 다이 패드부(3a) 주위에서 패키지(3)의 일부로서 일체로서 몰딩된다. 각각의 가이드형 돌출부(4) 및 각각의 스프링형 돌출부(5)는 쌍으로 마련되어 반도체 칩(1)이 사이에 끼워지게 서로 대향하게 배치된다. 본 실시예에 있어서, 가이드형 돌출부(4) 및 스프링형 돌출부(5)는 반도체 칩(1)의 장변(long side) 상에는 2쌍으로, 단변(short side) 상에는 한 쌍으로 마련되어 반도체 칩이 X 및 Y 방향 양쪽으로 정렬된다.
도 2에 있어서, 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에는 반도체 칩(1)이 수납되어 있다. 반도체 칩(1)의 정렬을 위한 기준 위치로서 그 위치가 취해진 가이드형 돌출부(4)는 다이 본딩시에 인가된 감합력에 견디기 위해 강성을 주어 두께(D1)가 두껍데 마련된다. 반면에, 스프링형 돌출부(5)는 유연성을 부여하여 반도체 칩(1)에 의해 가해진 감합력에 의해 약간의 증가되는 공간(increasing space ; 도 2의 화살표 A에 의해 도시) 방향으로 용이하게 변형되도록 두께(D2)가 얇게 마련된다.
더욱이, 가이드형 돌출부(4) 및 스프링형 돌출부(5)에는 반도체 칩(1)을 수납하는 측면 상의 상부 벽 위에 유도 경사부(4b, 5b)가 각각 마련되어 반도체 칩(1)은 다이 본딩시에 부드럽게 상기 돌출부의 내측으로 용이하게 이동된다.
도 1의 d에 도시된 바와 같이, 반도체 칩(1)이 사이에서 감합되는 가이드형 돌출부(4)와 스프링형 돌출부(5)의 각각의 내면 사이의 거리(Lsx, Lsy)는 반도체 칩(1)의 외부 형상의 폭 및 길이 보다 약간 더 짧다(10 내지 30㎛). 따라서, 반도체 칩(1)이 다이 패드부(3a) 상에서 다이 본딩되는 경우에, 가이드형 돌출부(4)의 기준면에 대해 반도체 칩(1)을 더욱 푸싱(pushing) 하도록 스프링형 돌출부(5)는 약간 변형 및 구부러지면서 반도체 칩(1)을 수납하게 된다.
상기 경우에, 반도체 칩(1)의 재료에 있어서 반도체 칩(1)은 단단하게 되며 가이드형 돌출부(4) 및 스프링형 돌출부(5)는 연하도록 가이드형 돌출부(4)/스프링형 돌출부(5)의 재료와는 다르다. 여기서, 반도체 칩(1)이 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에서 감합되는 경우에 반도체 칩(1)의 측면은 가이드형 돌출부(4) 및 스프링형 돌출부(5)의 측면속으로 약간 끼워 물고 들어가게 되고 그 상태가 유지된다. 따라서, 종래 장치와는 다르게 반도체 칩(1)이 접촉하는 가이드형 돌출부(4)의 측면의 위 또는 반도체 칩(1)이 접촉하는 스프링형 돌출부(5)의 측면의 위에 반도체 칩(1)의 상부면 위로 돌출하는 돌출부(돌출된 부분)를 추가로 마련할 필요성이 없어 반도체 칩(1)은 위로 들리지도 않고 분리되지도 않는다. 그로 인해 구성이 단순해 진다.
또한, 반도체 칩(1)의 측면이 접촉하는 가이드형 돌출부(4)의 측면의 기부(root), 및 반도체 칩(1)의 측면이 접촉하는 스프링형 돌출부(5)의 측면의 기부에는 오목부(4a, 5a)가 각각 마련된다(도 1의 b, c, 및 도 2를 참조). 상기 구성 은 가이드형 돌출부(4) 및 스프링형 돌출부(5)가 반도체 칩(1)과 접촉하는 경우에 반도체 칩(1)이 다이 본딩시에 그 재료의 잘림 또는 크랙을 어느 정도 야기하여 깨진 조각들이 오목부(4a, 5a) 내측에 수납되어 깨진 조각들이 반도체 칩(1)의 배면(back)과 다이 패드부(3a) 사이에 끼어 들어가지 않게 되어 다이 패드부(3a)로부터 반도체 칩(1)의 들어올림을 발생시키지 않도록 고려한 것이다.
여기서, 오목부(4a)가 필요한 이유를 설명하기 위해, 가이드형 돌출부(4)의 기부에 제공된 오목부(4a)가 없이 가이드형 돌출부(4)가 패키지로부터 수직으로 직접 돌출하는 경우를 가정한다. 상기 경우에, 패키지 및 가이드형 돌출부(4)에 의해 형성된 정방형 코너부에 수지로 패키지의 몰딩시에 형성된 약간 들어 올려진 부분(fillet)이 존재하거나 전술한 깨진 조각들이 존재하면 상하 방향으로의 정렬이 패키지에 대해 어긋나게 된다. 그러나, 전술한 바와 같은 구성을 채택하는 경우에, 반도체 칩(1)이 필렛/깨진 조각에 대항하여 밀쳐지게 되는 경우가 방지되어 정확한 정렬이 이루어진다.
또한, 스프링형 돌출부(5)의 기부에 전술한 오목부(5a)가 마련되지 않는 경우를 가정하는데, 그것은 패키지로부터 직접 수직으로 돌출된 전술한 경우를 가정한 것이다. 그러면, 높이가 패키지의 다이 패드부(3a)에 의해 결정되고 기부의 정방형 코너부에서 즉 약간의 굽어짐이 있는 어느 부분에서 스프링형 돌출부(5)에 대항하여 밀쳐지는 반도체 칩(1)에는 큰 외부 형상이 다이 패드부(3a) 상으로 감합되지 않는 상황도 생길 수 있다. 그러나, 전술한 구성을 채택함으로써 스프링형 돌출부(5)는 반도체 칩(1)이 밀쳐지는 부분에 대항하여 충분히 구부려진다. 따라서, 반 도체 칩(1)이 큰 경우에도 상기와 같은 상황을 야기할 가능성이 감소되어 반도체 칩(1)이 패키지(3)상으로 감합되지 않는 경우가 생기지 않게 된다.
또한, 가이드형 돌출부(4)의 기부(root)에서의 오목부(4a) 및 스프링형 돌출부(5)의 기부에서의 오목부(5a)는 도 1 및 도 2에 도시된 바와 같은 형상의 제한이 없이 제공된다. 따라서, 다양한 형상이 채택될 수 있다.
다이 본딩용 접착제(6)는 예컨대 에폭시 수지등과 같은 재료로서 다이 본딩의 실행 이전에 미리 다이 패드부(3a)에 도포된다
광학 소자 구조체(7)는 케이스(7a)(케이스 및 아이리스(iris)의 기능을 함) 및 렌즈(7b)의 조합으로 형성된다. 상기 케이스(7a)는 아이리스(iris)로서 기능을 겸하는 재료와 같은 차광 수지로 구성된다. 렌즈(7b)는 투명 수지로 이루어진 볼록 렌즈이다. 케이스(7a)와 렌즈(7b)는 사출 몰딩에 의해 몰딩된다.
케이스(7a) 및 렌즈(7b)는 광학적 정밀도를 만족시키기 위해 결합되는 경우에 가능한 가장 작은 틈새(clearance)를 가지도록 제조된 오목 볼록 감합 구조체(a projected and recessed fitting structure ; 7c)와 함께 그들의 결합부에 제공된다. 따라서, 광학 소자 구조체(7)가 되기 위한 본딩에 의해 매우 작은 틈새를 갖고 또한 탄성 변형이 매우 적게 일체로 형성되면서 감합이 이루어 진다.
배선(8)은 반도체 칩(1)의 전극(1b)이 리드(2)를 전기적으로 각각 접속한다. 배선(8)은 금(gold) 배선 또는 알루미늄 배선이다. 상기 실시예에서는 금 배선으로 제조된 구성이 설명될 것이다.
상기와 같은 구성을 갖는 실시예에 있어서, 반도체 칩(1)은 패키지의 다이 패드부(3a) 주변에 제공된 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에서 유지되면서 다이 본딩되는 특징을 갖는다. 이하에서, 상기 특징을 강조하기 위해, 반도체 수광 소자의 제조 공정이 설명될 것이다. 제조 공정은 반도체 칩(1)이 패키지의 다이 패드부(3a)상으로 다이 본딩되어 다이 본딩용 접착제(6)를 경화함으로써 감합된다.
다이 패드부(3a)에 다이 본딩용 접착제(6)는 미리 도포된다. 패키지(3)의 다이 패드부(3a)상에 반도체 칩(1)이 도시되지 않은 다이 본더(die bonder)에 의해 장착되고 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에 삽입되도록 프레싱된다. 상기 경우에, 스프링형 돌출부(5)는 구부러지면서 약간 변형되어 반도체 칩(1)을 수납하고 또한 반도체 칩(1)을 가이드형 돌출부(4)의 기준면(reference face)상으로 프레싱한다. 이와 같이 하여, 다이 본딩이 실행된다.
반도체 칩(1)은 가이드형 돌출부(4)와 스프링형 돌출부(5)에 의해 전술한 바와 같이 유도되고 정확한 위치 조정이 되면서 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에 유지되어 감합(fitting)된다.
이후, 다이 본딩용 접착제(6)가 경화된다. 다이 본딩용 접착제(6)의 다양한 종류에 따라 경화 공정의 방법은 달라진다. 보통, 열경화형 방식에 있어서 접착제는 고온 환경하에서 소정의 시간 동안 놓여진다. 반면에, 자외선 경화 방식에 있어서 접착제는 자외선이 방사량이 일정한 값에 이를 때까지 놓여진다.
이 경우에, 반도체 칩(1)이 전술한 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에서 유지 및 감합되고 패키지에 대한 위치를 잡는다. 따라서, 반도 체 칩(1)의 위치는 운반되거나 또는 경화 공정하에 놓이면서도 정확하게 유지된다.
이어서, 케이스(7a) 및 렌즈(7b)는 광학적 정밀도를 만족시키기 위해 결합되는 경우에 가능한 가장 작은 틈새(clearance)를 가지도록 제조된 오목 볼록 감합 구조체(a projected and recessed fitting structure ; 7c)와 함께 그들의 결합부에 제공된다. 따라서, 가장 적은 틈새 또는 가장 작은 탄성 변형을 수반하여 본딩에 의해 감합이 이루어져서 일체와 된다.
그 후, 광학 소자 구조체(7)가 패키지상으로 조립된다.
광학 소자 구조체(7)의 케이스(7a)의 결합부 및 패키지에서 고정을 위해 오목 볼록 감합 구조체(10)의 감합 볼록부(7d)와 감합 오목부(3b)와 함께 조립된다(도 3의 a 내지 d를 참조). 오목 볼록 감합 구조체(10)에 있어서, 이전의 케이스(7a)와 렌즈(7b)의 사전 조합과 유사하게, 광학 정밀도를 만족하기 위해 가능한 가장 작은 틈새가 되도록 조립이 이루어진다. 따라서, 틈새가 가장 작게 또는 탄성 변형이 가장 작게 감합이 이루어져서 광학 소자 구조체(7)의 정렬이 이루어지고 반도체 수광 소자의 완성을 위한 본딩에 의해 일체로 된다.
전술한 실시예에 있어서, 가이드형 돌출부(4)와 스프링형 돌출부(5)는 패키지의 위치 정렬이 결정되는 경우에 패키지와 함께 반드시 몰딩되지는 않는다. 예컨대, 가이드형 돌출부(4)는 예컨대 스텝면(stepped face), 포트 수지(potted resin), 또는 솔더 범프 등과 같이 가이드로서 기능하면 무방하다. 더욱이, 상기는 스프링형 돌출부(5)에 또한 적용될 수 있어 예컨대 탄성을 갖는 스텝면, 플레이트, 또는 포트 수지 등과 같이 가이드형 돌출부(4)에 대항하여 반도체 칩(1)을 밀어내 는 기능을 갖는 스프링 기능을 하는 갖는 것이면 무방하다.
그러나, 공정 및 정렬의 정밀도를 고려하여, 가이드로서 기능을 하는 가이드형 돌출부(4), 및 스프링으로서 기능하는 스프링형 돌출부(5) 각각에 대한 가장 양호한 형태는 패키지와 함께 일체로 몰딩될 수 있다.
또한, 실시예에 있어서, 가이드형 돌출부(4)와 스프링형 돌출부(5)는 X 및 Y 방향으로 쌍으로 제공된다. 그러나, 그에 대한 제한은 없고 적절한 수의 쌍이 선택될 수 있다.
상기와 같은 실시예에 따르면, 반도체 칩(1) 및 패키지, 패키지 및 광학 소자 구조체(7)는 정확하게 각각 조립 및 정렬된다. 따라서, 반도체 수광 소자는 편리하게 정확하게 제조될 수 있다.
이하, 청구항 1, 3, 4, 5, 6, 7, 및 9에 따른 제2의 실시예가 첨부된 도면을 참조하여 기술될 것이다. 도 4는 제2의 실시예에 따른 반도체 소자의 구조도이고 도 4의 a는 반도체 칩이 다이 본딩되고 광확 소자가 결합되는 상태를 도시하는 평면도이고, 도 4의 b는 d-d에 따른 단면도이고, 도 4의 c는 e-e선에 따른 단면도이고 도 4의 d는 f-f선에 따른 단면도이다. 또한, 도 1 내지 도 3을 사용함으로써 설명된 제1의 실시예에서와 같은 동일 소자에는 동일 번호를 붙이기로 한다. 따라서 그 상세한 설명을 생략할 것이다.
이전에 설명된 제1의 실시예에 있어서, 반도체 칩(1)의 X 및 Y 방향으로 가이드형 돌출부(4)와 스프링형 돌출부(5)가 제공되어 반도체 칩(1)은 다이 본딩에서 정렬된다. 실제로는 다이 본더의 장착 정확도로 충분하게 나머지 방향의 정렬에 대 한 정확도와 함께 한 방향으로만의 정렬에 대한 정확도가 때때로 요구된다. 따라서, 다수의 가이드형 돌출부(4)와 스프링형 돌출부(5)가 X 및 Y 방향으로의 엄격한 이동을 위해 제공되는 도 1 내지 도 3을 사용하는 제1의 실시예에 비해, X 방향으로의 이동을 제한하는 한 쌍의 스프링형 돌출부(5)와 가이드형 돌출부(4)가 상기로부터 제거된다. 따라서, X 방향으로는 특정한 제한이 없게 된다.
상기 실시예에서, 도 4에 도시된 바와 같이 2쌍의 가이드형 돌출부(4)와 스프링형 돌출부(5)가 예컨대 Y 방향의 한 방향으로만 제공되어 Y 방향으로만의 위치와 방향을 한정한다.
그러나, 반도체 칩(1)이 X 방향으로 이동하고 가이드형 돌출부(4)와 스프링형 돌출부(5) 사이에서 유지되어 Y 방향으로 푸싱(pushing)되는 경우에도, 일정한 크기 이상의 힘을 가하는 것이 필요하다. 따라서, 반도체 칩(1)은 용이하게 이동되지 않는다. 따라서, 반도체 칩(1)은 다이 패드부(3a)상으로 고정되어 가이드형 돌출부(4)에 의해 Y 방향으로의 위치 정확도가 높게 되고 X 방향으로의 도시되지 않은 다이 본더의 위치 정확도가 높게 된다. 반도체 칩(1)은 또한 이후에 실행되는 경화 공정에서 보다 확실히 고정되게 되어 본 발명의 목적이 충분히 달성되게 된다.
상기 실시예에 따르면, 가이드형 돌출부(4)와 스프링형 돌출부(5)의 쌍의 개수 및 설정 방향은 제한되지 않고 반도체 수광 소자의 특성에 따른 정렬 필요성에 맞추어 자유롭게 용이하게 설정될 수 있다.
이어서, 청구항 7 및 8에 따른 제3의 실시예가 도 3을 참조하여 설명될 것이 다.
도 3을 사용하여 이전에 설명된 바와 같이, 광학 소자 구조체(7)의 감합 볼록부(7d) 및 패키지의 감합 오목부(3b)가 제공된 오목 볼록 감합 구조체(10)는 감합(fitting)에 의한 위치 정확도를 결정하기 위해 제공된다. 그러나, 몇몇 경우에 전술한 것보다 더 엄격한 위치 정확도에 대한 정렬이 요구된다. 예컨대, 상기 경우의 필요한 위치 정확도는 10㎛ 보다 작다.
상기 경우에, 광학 소자 구조체(7)와 패키지의 결합부에서의 오목 볼록 감합 구조체(10)에 있어서, X 방향과 Y 방향 중의 한 방향이 감합에 의해 정렬 방향으로서 취해진다. 그리고, 다른 방향은 이동 방향으로서 취해진다. 상기 실시예에 있어서, 도 3의 c에 도시된 Y 방향은 감합에 의한 정렬 방향으로 취해지고 도 3의 d에 도시된 X 방향은 이동 방향으로서 취해진다.
감합에 의한 정렬 방향으로 도 3의 c에 도시된 바와 같이 패키지의 감합 오목부(3b)의 폭(WA) 및 광학 소자 구조체(7)의 감합 볼록부(7d)의 폭(Wa)은 서로 개략 동일하게 제조된다. 그 후, 광학 소자 구조체(7)의 감합 볼록부(7d)는 패키지(3)의 감합 오목부(3b)에 감합된다. 따라서, 틈새가 거의 없어지고 적절한 위치 정렬이 실행된다.
상기 이동 방향으로, 도 3의 d에 도시된 바왁 같이 광학 소자 구조체(7)의 감합 볼록부(7d)의 폭(Wb)은 패키지(3)의 감합 오목부(3b)의 폭(WB) 보다 더 작게 제조된다. 따라서, 광학 소자 구조체(7)의 감합 볼록부(7d)부가 패키지(3)의 감합 오목부(3b)에 결합될 지라도 틈이 아직 남아 있어 약간의 거리를 서로 이동하게 된 다. 상기 경우에, 광학 소자 구조체(7) 및 패키지의 결합면에서의 오목부와 볼록부의 결합의 틈이 조정 마진과 정확도의 부분 편차의 합 정도로 크게 된다(예컨대, 약 100㎛). 이와 같이 하여, X 방향으로의 엄격한 정렬이 요구되는 경우에도 광학 성능이 만족되도록 위치 정렬이 가능하게 된다.
정확도가 높은 정렬이 요구되는 방향으로의 측정 수단의 하나로서 예컨대, 도 1의 a 내지 d에 도시된 수단이 있다. 상기 수단에 있어서, 광학 소자 구조체(7)의 좌측 렌즈(7bL)와 우측 렌즈(7bR)를 통해 수광부(1a)의 정렬 마크 및 패턴이 화상으로서 관찰되고 그 후, 상기 좌측 렌즈(7bL)와 상기 우측 렌즈(7bR)로부터 얻어진 각각의 화상 사이의 편차로부터 광학 소자 구조체(7)와 반도체 칩(1) 사이의 상대 편차량이 검출되고 그에 의해 정렬이 실행된다. 상기 측정 수단은 이것에 한정되지 않지만 반도체 칩(1), 패키지, 및 광학 소자 구조체(7) 사이의 상대적인 위치 관계를 측정하는 것이면 양호하다.
전술한 실시예에 있어서, 감합 오목부가 패키지 상부에 그리고 감합 볼록부가 광학 소자 구조체상에 형성된 장치가 도시되어 있다. 그러나, 감합 볼록부와 오목부가 상기와 반대되게 형성될 수 있는데, 즉, 감합 볼록부가 패키지 상부에 그리고 감합 오목부가 광학 소자 구조체상에 형성될 수 있다.
전술한 바와 같이, 본 발명에 따르면, 오목 볼록 감합 구조체의 결합 틈새를 조절함으로써 광학 정렬이 각각의 구성 요소의 외형의 부피의 정확도만으로 실행되는 방향과 보다 정확한 정렬이 실행되는 방향이 선택되고 결정된다. 상기로 인해 패키지와 광학 소자 구조체(7)를 결합시에 보다 정확한 정렬이 용이해 진다.
또한, 거의 정렬된 패키지와 광학 소자 구조체(7)는 검출 시스템의 측정 범위 및 조절 시스템의 동작 스트로크(stroke)를 작게 한다. 상기와 같이 거의 정렬된 초기 상태에 있어서, 비록 검출 범위가 보통 좁을지라도 측정은 고정밀도가 요구되는 고해상도 측정 시스템의 측정 범위내에서 용이하게 실행될 수 있다. 또한, 조정 시스템의 메커니즘에 있어서, 높은 정밀도가 요구되는 고해상도 메커니즘은 좁은 동작 범위를 갖는다. 그러나, 상기와 같이 거의 정렬된 초기 상태에서 시스템의 스트로크내에서 조정이 충분히 실행될 수 있다.
이어서, 제1 내지 제3의 실시예의 광학 소자 구조체가 변형된 제4의 실시예가 도면을 참조하여 기술될 것이다. 도 5는 본 실시예에 따른 반도체 장치의 구조도이고 도 5의 a는 반도체 칩이 다이 본딩되고 광학 소자 구조체가 결합되는 상태를 도시하는 평면도이고, 도 5의 b는 g-g선에 따른 단면도이고, 도 5의 c는 h-h선에 따른 단면도이고 도 5의 d는 k-k선에 따른 단면도이다. 또한, 도 1 내지 도 3을 사용하여 설명된 제1의 실시예와 동일한 소자에는 동일한 도면 부호을 붙이고 그 설명은 생략한다.
도 5는 제1 내지 제3의 실시예가 응용되는 실시예를 도시한다. 광학 소자 구조체(7)의 케이스(7a)와 렌즈(7b) 이외에, 평행한 평판(7e)이 더해진다. 이전에 설명한 광학 소자 구조체(7) 이외에 평행한 평판(7e)이 본딩에 의해 일체화 된다.
상기는 패키지가 예컨대 다향한 종류의 광학 소자 구조체(7)가 각각 결합되는 공통 구조체로서 제공되어 서로 특성이 다른 반도체 수광 소자를 제공하는 경우에 적용될 수 있다.
전술한 제1 내지 제4의 실시예는 반도체 수광 장치로서 설명되었다. 그러나, 본 발명은 상기 반도체 수광 장치에 한정되지 않고 반도체 칩(1)의 정렬이 패키지에 대해 요구되는 반도체 장치 각각에 대해 광범위하게 적용 가능하다.
또한, 제1 내지 제4의 실시예에서 패키지, 광학 소자 구조체(7)의 케이스(7a) 또는 렌즈(7b)의 실시예가 수지 몰딩에 의해 형성되었지만, 상기 재료는 수지에 한정되는 것이 아니고 세라믹, 유리, 또는 금속이 형성 수단으로서 사용될 수 있고 몰딩에 한정되는 것이 아니다.
본 발명에 따르면, 반도체 칩이 상부에서 다이 본딩되는 리드상의 다이 패드 또는 패키지 주위에 가이드형 돌출부와 반도체 칩을 상기 가이드형 돌출부에 대항하여 밀쳐지게 하는 스프링형 돌출부가 형성된다. 따라서, 다시 본딩시에 반도체 칩이 장착 위치가 판정되어 정렬이 용이하고 정확하고 확실히 실행되게 한다.
또한, 패키지와 광학 소자 구조체의 결합면에 형성된 오목 볼록 감합 구조체에 의해 광학 소자 구조체를 패키지와 결합하는 경우에 광학적인 정렬은 용이 하게 실행되어 조정 공정을 단순하게 한다.
또한, 반도체 칩의 패키지에 대한 위치는 반도체 칩을 가이드형 돌기와 스프링형 돌기 사이에 감합함으로써 반도체 칩을 용이하고 정확하게 정렬된다. 상기 위치는 반도체 칩(1)이 접착제의 경화 공정을 거쳐 패키지 상으로 완전히 고정될 때 까지의 시간 동안에 정확하게 유지된다.
또한, 반도체 칩의 위치는 패키지에서 정확하게 판정되고, 오목 볼록 감합 구조체에 의해 결합되고 본딩된 패키지와 광학 소자 구조체 양쪽 모두는 용이하고 정확하게 일체로 형성된다.
본 발명에 따른 반도체 장치는 반도체 칩의 패키지상으로의 장착 위치의 정확도는 다이 본더 등의 장착 장치의 성능에 영향을 받지 않고 향상된다.

Claims (10)

  1. 패키지의 다이 패드부 위에 반도체 칩이 다이 본딩되어 형성된 반도체 장치에 있어서,
    상기 패키지의 상기 다이 패드부 주위에 마련된 가이드형 돌출부(guide-like projection)와,
    상기 가이드형 돌출부에 대향하도록 상기 패키지의 상기 다이 패드부 주위에 마련된 스프링형 돌출부(spring-like projection)를 포함하고,
    상기 반도체 칩은 기준(reference)으로서 취해진 상기 가이드형 돌출부 각각과 정렬되면서 상기 다이 패드부 위에서 다이 본딩이 되도록 상기 스프링형 돌출부 각각에 의해 상기 가이드형 돌출부 각각에 대해 푸싱(pushing)되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    한 쌍으로 구성된 가이드형 돌출부에 대한 스프링형 돌출부의 푸싱(pushing) 방향이 다른 쌍의 다른 푸싱(pushing) 방향과 교차하도록, 상기 가이드형 돌출부 및 상기 스프링형 돌출부는 쌍으로 이루어진 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    각각의 쌍으로 구성된 가이드형 돌출부에 대한 스프링형 돌출부의 푸싱(pushing) 방향이 한 방향으로 향해지도록, 상기 가이드형 돌출부 및 상기 스프링형 돌출부는 쌍으로 결합되는 것을 특징으로 하는 반도체 장치.
  4. 제1 내지 3항에 있어서,
    상기 패키지에는 상기 스프링형 돌출부와 상기 가이드형 돌출부 사이에서, 그리고 상기 가이드형 돌출부의 적어도 정면(front)에서, 상기 다이 패드부 보다 저면(bottom)이 더 낮은 오목부가 마련되는 것을 특징으로 하는 반도체 장치.
  5. 제1 내지 3항에 있어서,
    상기 패키지에는 상기 스프링형 돌출부의 모든 원주상에 상기 다이 패드부 보다 더 낮은 저면(bottom)을 갖는 오목부가 제공되는 것을 특징으로 하는 반도체 장치.
  6. 제1 내지 3항에 있어서,
    상기 스프링형 돌출부 및 상기 가이드형 돌출부 각각에는 상기 반도체 칩을 유도하기 위해 상기 다이 패드부와 대면하는 측면 위에 유도 경사부가 형성되는 것을 특징으로 하는 반도체 장치.
  7. 제1 내지 3항에 있어서,
    상기 패키지 위에 장착되고 촛점의 위치가 상기 반도체 칩에 오게 되는 광학 시스템으로 형성되는 광학 소자 구조체가 마련되고,
    상기 광학 소자 구조체는 상기 패키지 내에 마련된 감합 오목부(fitting recess)와 상기 광학 수자 구조체 내에 마련된 감합 볼록부(fitting projection)가 서로 감합(fitting)되는 오목 볼록 감합 구조체(recessed and projected fitting structure)에 의해 정렬되면서 상기 패키지 위로 고정되는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 광학 소자 구조체를 상기 패키지상에 이동시킴으로써 조정이 이루어지는 경우에, 상기 오목 볼록 감합 구조체는 상기 반도체 칩에 대한 엄밀한 정렬이 상기 광학 소자 구조체에 대해서 요구되는 방향으로 조정 범위를 넓게 하기 위해 틈새(clearance)를 크게하고, 상기 반도체 칩에 대한 정렬이 상기 광학 소자 구조체에 대해서 요구되지 않는 방향으로 조정 범위를 좁게 하기 위해 틈새를 작게하는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 패키지 및 상기 광학 소자 구조체는 접착제에 의해 서로 고정되는 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서,
    상기 패키지 및 상기 광학 소자 구조체는 접착제에 의해 서로 고정되는 것을 특징으로 하는 반도체 장치.
KR1020020065104A 2001-10-30 2002-10-24 반도체 장치 KR100622171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001332482A JP3806923B2 (ja) 2001-10-30 2001-10-30 半導体装置
JPJP-P-2001-00332482 2001-10-30

Publications (2)

Publication Number Publication Date
KR20030035938A KR20030035938A (ko) 2003-05-09
KR100622171B1 true KR100622171B1 (ko) 2006-09-07

Family

ID=19147892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020065104A KR100622171B1 (ko) 2001-10-30 2002-10-24 반도체 장치

Country Status (3)

Country Link
US (1) US6812579B2 (ko)
JP (1) JP3806923B2 (ko)
KR (1) KR100622171B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328265A1 (de) * 2003-06-23 2005-01-27 Infineon Technologies Ag Sensorbauteil und Nutzen zu seiner Herstellung
US7435964B2 (en) * 2005-01-26 2008-10-14 Analog Devices, Inc. Thermal sensor with increased sensitivity
WO2007123064A1 (ja) * 2006-04-21 2007-11-01 Panasonic Corporation 複眼方式のカメラモジュール
JP2009164654A (ja) * 2006-04-24 2009-07-23 Panasonic Corp 複眼方式のカメラモジュール
JP2010219571A (ja) * 2007-07-12 2010-09-30 Panasonic Corp カメラモジュール
JP5498684B2 (ja) * 2008-11-07 2014-05-21 ラピスセミコンダクタ株式会社 半導体モジュール及びその製造方法
US9166116B2 (en) 2012-05-29 2015-10-20 Formosa Epitaxy Incorporation Light emitting device
KR20160102785A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 반도체 패키지의 제조방법
DE102015208315A1 (de) * 2015-05-05 2016-11-10 Continental Teves Ag & Co. Ohg Verfahren zur Herstellung eines Bauelements und Bauelement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
JPH098358A (ja) 1995-06-21 1997-01-10 Rohm Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
US6812579B2 (en) 2004-11-02
US20030094675A1 (en) 2003-05-22
JP2003133336A (ja) 2003-05-09
KR20030035938A (ko) 2003-05-09
JP3806923B2 (ja) 2006-08-09

Similar Documents

Publication Publication Date Title
KR100603918B1 (ko) 고체 촬상 장치 및 그 제조 방법
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
JP4944301B2 (ja) 光電子装置およびその製造方法
JPH0936339A (ja) イメージセンサアセンブリ及びそのパッケージング方法
KR100622171B1 (ko) 반도체 장치
KR20060048874A (ko) 광학소자
US7849743B2 (en) Acceleration sensing device
EP1473775B1 (en) Method for producing solid-state imaging device
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
US7242538B2 (en) Optical device
JP3703839B2 (ja) 封止された光部品用のリードフレーム
US20230092411A1 (en) Magnetic sensor assembly
US10921533B2 (en) Method for coupling electromagnetic waves into a chip using a cavity for a light source and an opening, for passage of light of the light source, which is connected to the cavity
US20220020901A1 (en) Vacuum injection molding for optoelectronic modules
JP2006033254A (ja) 撮像装置及びその組み立て方法
US7535729B2 (en) Optoelectronic system and method for its manufacture
JPH04145634A (ja) Ｉｃパッケージ
JP4038070B2 (ja) 固体撮像素子とその製造方法及び固定方法、及び撮像装置
JP3681856B2 (ja) 樹脂封止型電子部品
JP2006100312A (ja) 光半導体装置および測距モジュール
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JPS6327856B2 (ko)
JPH05283734A (ja) 光結合装置
JP2003060105A (ja) 半導体装置及びその組み立て方法
JPH0646196A (ja) 光電変換ユニット

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee