JP3786729B2 - ディジタル及びアナログ入力信号の処理方法及び回路 - Google Patents
ディジタル及びアナログ入力信号の処理方法及び回路 Download PDFInfo
- Publication number
- JP3786729B2 JP3786729B2 JP19642995A JP19642995A JP3786729B2 JP 3786729 B2 JP3786729 B2 JP 3786729B2 JP 19642995 A JP19642995 A JP 19642995A JP 19642995 A JP19642995 A JP 19642995A JP 3786729 B2 JP3786729 B2 JP 3786729B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input signal
- mixer
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
- H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
- H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、変調されたアナログ又はディジタルの入力信号を処理する方法、及び、チューナーによって第１の中間周波に変換されている変調されたアナログ又はディジタルの入力信号を処理する回路に関する。
【０００２】
【従来の技術】
ＩＦ（中間周波）復調とも呼ばれる従来のＰＬＬ（位相ロックドループ）復調用回路の場合、アナログ入力信号とディジタル入力信号の両方を処理することは不可能である。
ＰＬＬの原理に基づいて動作するＩＦ増幅器は、好ましくは、従来のテレビジョン信号の受信用の復調のため使用される。将来のディジタルテレビジョン信号の受信の場合、チューナーにおける分離と変換の後、適当な周波数帯域でアナログ／ディジタル変換を実行するために別の変換器が必要とされる。同時にディジタル及びアナログ信号の夫々に別個の回路を使用することが必要である。
【０００３】
【発明が解決しようとする課題】
本発明は簡単な手法でディジタル及びアナログ入力信号が一つの回路で処理され得る方法、及び、かかる回路の提供を目的とする。
【０００４】
【課題を解決するための手段】
上記本発明の目的は、特許請求の範囲の第１項及び第５項に記載された発明の特徴によって実現される。本発明の有利な展開は従属項に記載されている。本発明によれば、アナログ又はディジタル入力回路の構成部品は、各々の場合に切換え可能手段によって制御可能発振器に接続されている。切換え可能手段は入力信号の関数として自動的及び／又は手動的に設定される。
【０００５】
上記方法のための回路は、入力信号により制御されたフィルタ又は比較器、或いは、入力信号とは無関係な位相ロックドループの何れかに切換え可能手段を介して接続された制御可能発振器を有する。
ディジタル入力信号の場合、上記信号は、制御された増幅器を流れ、入力信号とは無関係な外部信号によってドライブされた制御可能発振器を有するミキサー内でディジタル信号処理に必要とされる第２のＩＦ信号に変換される。同時に、比較器とアナログ復調に必要とされるフィルタは、ターンオフされる。
【０００６】
アナログ入力信号の場合、この信号は制御された増幅器を流れ、比較器及びフィルタ内で制御可能発振器と比較される。同時に、アナログ入力信号と制御可能発振器の信号はミキサーに供給される。条件付けされたアナログ出力信号がミキサーの出力に生じる。
フィルタはループフィルタとして設計され、比較器は位相比較器として設計され、制御可能発振器はＶＣＯ（電圧制御発振器）として設計され、中間周波はＩＦと呼ばれる。
【０００７】
【発明の実施の形態】
以下に添付図面を参照して本発明を説明する。
図１には、比較器Ｋ及びミキサーＭｉに供給される入力信号ＥＳが示されている。スイッチＳ１は、ドライブＡｎの関数として比較器の出力信号をフィルタＦに接続する。スイッチＳ２は、ＶＣＯをフィルタＦ又は外部信号の何れかに接続する。
【０００８】
ドライブＡｎは、入力信号ＥＳがディジタル信号又はアナログ信号のどちらであるかを確認することにより手動Ｍ又は自動Ａｕに得られる。制御可能発振器ＶＣＯはミキサーＭｉに接続されている。入力信号ＥＳはミキサーＭｉに供給される。ディジタル及びアナログ入力信号の夫々に対し条件付けされた信号は、ミキサーＭｉの出力ＡＭに生じる。スイッチＳ２は、スイッチＳ１と同様に、ドライブＡｎによって入力信号ＥＳの関数としてドライブされる。
【０００９】
ディジタル入力信号ＥＳが存在する場合、ドライブＡｎはこの事実を確認する。次いで、ドライブＡｎは、スイッチＳ１及びＳ２をポジション０に設定する。ディジタル入力信号ＥＳが現われる入力は、手動的に実現することが可能である。スイッチＳ１，Ｓ２が上記ポジションにあるとき、外部信号が制御可能発振器に現われる。ミキサーＭｉは、このように条件付けされたＶＣＯ信号と入力信号を受ける。ここで、ディジタル的な更なる処理用の第２のＩＦがミキサーＭｉの出力ＡＭに生じる。スイッチＳ１及びＳ２がスイッチポジションＩであるとき、入力信号は、フィルタＦと比較器Ｋによって制御可能振動発振器ＶＣＯと比較される。ミキサーＭｉは、今度は、上記のように条件付けされたＶＣＯ信号と入力信号を受ける。アナログ的な更なる処理用の条件付けされたアナログ信号がミキサーＭｉの出力ＡＭに現われる。
【００１０】
図２にはＩＦ増幅回路Ｖが示されている。入力信号ＥＳは制御された増幅器１を流れ、搬送波再生のため位相比較器Ｋで制御可能発振器ＶＣＯと比較される。比較器Ｋの出力はスイッチＳ１を介してループフィルタに接続され、ループフィルタはスイッチＳ２を介してＶＣＯに接続されている。従って、制御可能発振器ＶＣＯの位相は入力信号と同期して作動させられ、発振器ＶＣＯはミキサーＭｉに接続されている。増幅器１の通過後、入力信号ＥＳはミキサーＭｉに供給される。フィルタＦは、キャパシタを伴うループフィルタとして設計され、上記キャパシタの端にはスイッチＳ２のスイッチポジションＩの場合に抵抗とキャパシタが直列に接続されている。スイッチＳ１と、制御可能発振器ＶＣＯと、スイッチＳ２は、互いに接続されている。ポジション０の場合に、スイッチＳ２は、外部信号を制御可能発振器ＶＣＯに接続する。外部信号は水晶−高精度位相ロックドループによって発生される。
【００１１】
アナログ入力信号が増幅器１に現われる場合、スイッチＳ１及びＳ２はポジションＩである。ループフィルタＦからの信号は、位相比較器Ｋからの信号がスイッチＳ１を介して制御可能発振器ＶＣＯに流れるのと同様に、スイッチＳ２を介して制御可能発振器ＶＣＯに流れる。かくして得られた信号は、制御可能発振器ＶＣＯから位相変換器６を介してミキサーＭｉに流れる。素子７、８、９及び１０を介して回路Ａの出力に流れるアナログ信号は、ミキサーＭｉの出力ＡＭに現われる。復調されたビデオ信号がこの点に生じる。
【００１２】
ディジタル入力信号が増幅段１に現われる場合、スイッチＳ１及びＳ２はスイッチポジション０である。制御可能発振器ＶＣＯは、水晶−高精度制御ループから得られた信号によって外部的に供給されている。従って、制御可能発振器ＶＣＯは入力信号とは無関係に発振する。かくして得られた信号は、制御可能発振器ＶＣＯから位相変換器６を介してミキサーＭｉに流通する。素子７、８、９及び１０を介して回路Ａの出力に流通する第２のＩＦは、ミキサーＭｉの出力ＡＭに現われる。
【００１３】
実際の配置は、スイッチＳ１及びＳ２の挿入によって最初に意図されたその回路配置を分離させるという目的とは別の目的で使用される。従って、一方でアナログ信号を得るため、他方で第２のＩＦを得るための二つの目的で制御可能発振器ＶＣＯを使用し得る利点がある。
【００１４】
【発明の効果】
本発明の方法及び関連する回路配置によれば、上記切換え可能手段によってアナログとディジタルの両方の信号を受信し得る利点がある。更に、アナログとディジタルで別々に二つの回路配置を使用する必要がなくなる。
【図面の簡単な説明】
【図１】本発明による方法の構成を示す図である。
【図２】本発明による回路の構成図である。
【符号の説明】
１ 制御された増幅器
６ 位相変換器
７，８，９，１０ 回路素子
Ａ 回路
ＡＭ 出力
Ａｎ ドライブ
ＥＳ 入力信号
Ｆ フィルタ
Ｋ 比較器
Ｍｉ ミキサー
Ｓ１，Ｓ２ スイッチ
Ｖ ＩＦ増幅回路
ＶＣＯ 電圧制御発振器
【発明の属する技術分野】
本発明は、変調されたアナログ又はディジタルの入力信号を処理する方法、及び、チューナーによって第１の中間周波に変換されている変調されたアナログ又はディジタルの入力信号を処理する回路に関する。
【０００２】
【従来の技術】
ＩＦ（中間周波）復調とも呼ばれる従来のＰＬＬ（位相ロックドループ）復調用回路の場合、アナログ入力信号とディジタル入力信号の両方を処理することは不可能である。
ＰＬＬの原理に基づいて動作するＩＦ増幅器は、好ましくは、従来のテレビジョン信号の受信用の復調のため使用される。将来のディジタルテレビジョン信号の受信の場合、チューナーにおける分離と変換の後、適当な周波数帯域でアナログ／ディジタル変換を実行するために別の変換器が必要とされる。同時にディジタル及びアナログ信号の夫々に別個の回路を使用することが必要である。
【０００３】
【発明が解決しようとする課題】
本発明は簡単な手法でディジタル及びアナログ入力信号が一つの回路で処理され得る方法、及び、かかる回路の提供を目的とする。
【０００４】
【課題を解決するための手段】
上記本発明の目的は、特許請求の範囲の第１項及び第５項に記載された発明の特徴によって実現される。本発明の有利な展開は従属項に記載されている。本発明によれば、アナログ又はディジタル入力回路の構成部品は、各々の場合に切換え可能手段によって制御可能発振器に接続されている。切換え可能手段は入力信号の関数として自動的及び／又は手動的に設定される。
【０００５】
上記方法のための回路は、入力信号により制御されたフィルタ又は比較器、或いは、入力信号とは無関係な位相ロックドループの何れかに切換え可能手段を介して接続された制御可能発振器を有する。
ディジタル入力信号の場合、上記信号は、制御された増幅器を流れ、入力信号とは無関係な外部信号によってドライブされた制御可能発振器を有するミキサー内でディジタル信号処理に必要とされる第２のＩＦ信号に変換される。同時に、比較器とアナログ復調に必要とされるフィルタは、ターンオフされる。
【０００６】
アナログ入力信号の場合、この信号は制御された増幅器を流れ、比較器及びフィルタ内で制御可能発振器と比較される。同時に、アナログ入力信号と制御可能発振器の信号はミキサーに供給される。条件付けされたアナログ出力信号がミキサーの出力に生じる。
フィルタはループフィルタとして設計され、比較器は位相比較器として設計され、制御可能発振器はＶＣＯ（電圧制御発振器）として設計され、中間周波はＩＦと呼ばれる。
【０００７】
【発明の実施の形態】
以下に添付図面を参照して本発明を説明する。
図１には、比較器Ｋ及びミキサーＭｉに供給される入力信号ＥＳが示されている。スイッチＳ１は、ドライブＡｎの関数として比較器の出力信号をフィルタＦに接続する。スイッチＳ２は、ＶＣＯをフィルタＦ又は外部信号の何れかに接続する。
【０００８】
ドライブＡｎは、入力信号ＥＳがディジタル信号又はアナログ信号のどちらであるかを確認することにより手動Ｍ又は自動Ａｕに得られる。制御可能発振器ＶＣＯはミキサーＭｉに接続されている。入力信号ＥＳはミキサーＭｉに供給される。ディジタル及びアナログ入力信号の夫々に対し条件付けされた信号は、ミキサーＭｉの出力ＡＭに生じる。スイッチＳ２は、スイッチＳ１と同様に、ドライブＡｎによって入力信号ＥＳの関数としてドライブされる。
【０００９】
ディジタル入力信号ＥＳが存在する場合、ドライブＡｎはこの事実を確認する。次いで、ドライブＡｎは、スイッチＳ１及びＳ２をポジション０に設定する。ディジタル入力信号ＥＳが現われる入力は、手動的に実現することが可能である。スイッチＳ１，Ｓ２が上記ポジションにあるとき、外部信号が制御可能発振器に現われる。ミキサーＭｉは、このように条件付けされたＶＣＯ信号と入力信号を受ける。ここで、ディジタル的な更なる処理用の第２のＩＦがミキサーＭｉの出力ＡＭに生じる。スイッチＳ１及びＳ２がスイッチポジションＩであるとき、入力信号は、フィルタＦと比較器Ｋによって制御可能振動発振器ＶＣＯと比較される。ミキサーＭｉは、今度は、上記のように条件付けされたＶＣＯ信号と入力信号を受ける。アナログ的な更なる処理用の条件付けされたアナログ信号がミキサーＭｉの出力ＡＭに現われる。
【００１０】
図２にはＩＦ増幅回路Ｖが示されている。入力信号ＥＳは制御された増幅器１を流れ、搬送波再生のため位相比較器Ｋで制御可能発振器ＶＣＯと比較される。比較器Ｋの出力はスイッチＳ１を介してループフィルタに接続され、ループフィルタはスイッチＳ２を介してＶＣＯに接続されている。従って、制御可能発振器ＶＣＯの位相は入力信号と同期して作動させられ、発振器ＶＣＯはミキサーＭｉに接続されている。増幅器１の通過後、入力信号ＥＳはミキサーＭｉに供給される。フィルタＦは、キャパシタを伴うループフィルタとして設計され、上記キャパシタの端にはスイッチＳ２のスイッチポジションＩの場合に抵抗とキャパシタが直列に接続されている。スイッチＳ１と、制御可能発振器ＶＣＯと、スイッチＳ２は、互いに接続されている。ポジション０の場合に、スイッチＳ２は、外部信号を制御可能発振器ＶＣＯに接続する。外部信号は水晶−高精度位相ロックドループによって発生される。
【００１１】
アナログ入力信号が増幅器１に現われる場合、スイッチＳ１及びＳ２はポジションＩである。ループフィルタＦからの信号は、位相比較器Ｋからの信号がスイッチＳ１を介して制御可能発振器ＶＣＯに流れるのと同様に、スイッチＳ２を介して制御可能発振器ＶＣＯに流れる。かくして得られた信号は、制御可能発振器ＶＣＯから位相変換器６を介してミキサーＭｉに流れる。素子７、８、９及び１０を介して回路Ａの出力に流れるアナログ信号は、ミキサーＭｉの出力ＡＭに現われる。復調されたビデオ信号がこの点に生じる。
【００１２】
ディジタル入力信号が増幅段１に現われる場合、スイッチＳ１及びＳ２はスイッチポジション０である。制御可能発振器ＶＣＯは、水晶−高精度制御ループから得られた信号によって外部的に供給されている。従って、制御可能発振器ＶＣＯは入力信号とは無関係に発振する。かくして得られた信号は、制御可能発振器ＶＣＯから位相変換器６を介してミキサーＭｉに流通する。素子７、８、９及び１０を介して回路Ａの出力に流通する第２のＩＦは、ミキサーＭｉの出力ＡＭに現われる。
【００１３】
実際の配置は、スイッチＳ１及びＳ２の挿入によって最初に意図されたその回路配置を分離させるという目的とは別の目的で使用される。従って、一方でアナログ信号を得るため、他方で第２のＩＦを得るための二つの目的で制御可能発振器ＶＣＯを使用し得る利点がある。
【００１４】
【発明の効果】
本発明の方法及び関連する回路配置によれば、上記切換え可能手段によってアナログとディジタルの両方の信号を受信し得る利点がある。更に、アナログとディジタルで別々に二つの回路配置を使用する必要がなくなる。
【図面の簡単な説明】
【図１】本発明による方法の構成を示す図である。
【図２】本発明による回路の構成図である。
【符号の説明】
１ 制御された増幅器
６ 位相変換器
７，８，９，１０ 回路素子
Ａ 回路
ＡＭ 出力
Ａｎ ドライブ
ＥＳ 入力信号
Ｆ フィルタ
Ｋ 比較器
Ｍｉ ミキサー
Ｓ１，Ｓ２ スイッチ
Ｖ ＩＦ増幅回路
ＶＣＯ 電圧制御発振器
Claims (6)
- 変調されたディジタル又はアナログの入力信号を選択的に処理する方法であって、
アナログ信号を処理するために、
前記入力信号をミキサー及び比較器に供給するステップと、
制御可能発振器から前記ミキサー及び前記比較器に発振信号を供給するステップと、
前記入力信号と前記制御可能発振器からの前記発振信号とを比較するステップと、
前記比較器の出力をフィルタに接続するステップと、
スイッチを介して前記フィルタの出力を前記制御可能発振器の制御入力に接続するステップと、
前記制御可能発振器の前記発振信号を制御するために、前記フィルタ及び前記スイッチを介して前記比較器からの出力信号を前記制御可能発振器の前記制御入力に供給し、それによって制御ループを閉じるステップと、
前記ミキサーの出力で前記変調されたアナログの入力信号を表すアナログ出力信号を提供するステップと
を有し、
変調されたディジタルの入力信号を処理するために、
前記入力信号を前記ミキサーに供給するステップと、
前記スイッチを介して外部制御信号を前記制御可能発振器の前記制御入力に供給するステップと、
前記制御可能発振器の出力信号を前記ミキサーに供給するステップと、
前記ミキサーの前記出力で、前記入力信号の周波数以外の中間周波で前記入力信号を表す出力信号を供給するステップと
を有する方法。 - 変調されたアナログ又はディジタルの入力信号を選択的に処理し、出力がミキサー及び比較器に接続された制御可能発振器を有し、入力信号が前記ミキサー及び前記比較器に供給される電子回路であって、
アナログ入力信号の場合に、
フィルタを介して供給される前記比較器の出力信号を前記制御可能発振器の制御入力に接続する接続するスイッチを更に有することを特徴とし、
前記ミキサーは、前記変調された入力信号を表す信号を出力で提供し、
ディジタル入力信号の場合に、
前記スイッチは、外部信号を前記制御可能発振器の制御入力に接続し、
前記ミキサーは、前記出力で、前記入力信号の周波数以外の中間周波で前記入力信号を表す信号を提供する電子回路。 - 前記比較器の前記出力信号を前記フィルタに切換え可能に接続するスイッチが設けられていることを特徴とする、請求項２記載の電子回路。
- 前記フィルタはループフィルタとして設計され、前記比較器は位相比較器として設計され、前記制御可能発振器は電圧制御型発振器として設計されていることを特徴とする、請求項２又は３記載の電子回路。
- アナログ入力信号を処理する場合、出力で得られる信号は、０乃至５ＭＨｚの周波数をもつアナログビデオ信号であり、
ディジタル入力信号を処理する場合、出力で得られる信号は、２乃至１０ＭＨｚの周波数帯に収まる第２の中間周波であることを特徴とする、請求項２乃至４のうちいずれか一項記載の電子回路。 - 前記外部信号は水晶−高精度位相ロックドループによって生成され、ＩＦ−増幅器としてＩＣに集積されていることを特徴とする、請求項２乃至５のうちいずれか一項記載の電子回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4427396A DE4427396A1 (de) | 1994-08-03 | 1994-08-03 | Verfahren zur Verarbeitung von digitalen und analogen Eingangssignalen |
| DE4435240:9 | 1994-10-04 | ||
| DE4427396:7 | 1994-10-04 | ||
| DE4435240 | 1994-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107534A JPH08107534A (ja) | 1996-04-23 |
| JP3786729B2 true JP3786729B2 (ja) | 2006-06-14 |
Family
ID=25938902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19642995A Expired - Fee Related JP3786729B2 (ja) | 1994-08-03 | 1995-08-01 | ディジタル及びアナログ入力信号の処理方法及び回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5793799A (ja) |
| EP (1) | EP0696139B1 (ja) |
| JP (1) | JP3786729B2 (ja) |
| CN (1) | CN1099166C (ja) |
| DE (1) | DE59510671D1 (ja) |
| ES (1) | ES2198427T3 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9501243D0 (en) * | 1995-01-23 | 1995-03-15 | Rca Thomson Licensing Corp | Local oscillator using digital handswitching |
| GB2304245B (en) * | 1995-08-04 | 1999-12-22 | Plessey Semiconductors Ltd | Digital I-Q converter circuit |
| US6542725B2 (en) | 1996-05-15 | 2003-04-01 | Thomson Licensing S.A. | Amplifier circuit arrangement for alternatively processing a digital or an analog signal |
| US5905951A (en) * | 1996-11-07 | 1999-05-18 | Lucent Technologies Inc. | Remote office administrative and maintenance system for cell sites in a wireless telecommunication network |
| US6144852A (en) * | 1996-11-07 | 2000-11-07 | Lucent Technologies Inc. | Remote office administrative and maintenance system for cell sites in a wireless telecommunication network |
| EP1051802B1 (en) * | 1998-10-05 | 2005-05-18 | Koninklijke Philips Electronics N.V. | If amplifier in a mixer oscillator with symmetrical and asymmetrical output mode |
| US7406297B2 (en) * | 2005-05-30 | 2008-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Clock generation circuit and semiconductor device provided therewith |
| JP2010278732A (ja) * | 2009-05-28 | 2010-12-09 | Alps Electric Co Ltd | テレビジョン放送受信チューナ用中間周波数回路 |
| US8416899B2 (en) * | 2009-12-07 | 2013-04-09 | Csr Technology Inc. | Multimode filter architecture |
| CN111404854B (zh) * | 2020-04-23 | 2024-05-28 | 福建福大北斗通信科技有限公司 | 基于单一振荡器的模数混合传输装置及调制解调方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920002046B1 (ko) * | 1987-01-20 | 1992-03-10 | 마쯔시다덴기산교 가부시기가이샤 | 수신장치 |
| DE3715006A1 (de) * | 1987-05-06 | 1988-11-17 | Philips Patentverwaltung | Schaltungsanordnung zum empfang von analogen und/oder digitalen eingangssignalen |
| GB8810048D0 (en) * | 1988-04-28 | 1988-06-02 | Ferguson Ltd | Switching circuity |
| FI85201C (fi) * | 1988-08-16 | 1992-03-10 | Nokia Mobira Oy | En kombinerad analog/digital frekvensmodulator. |
| US5111160A (en) * | 1991-04-30 | 1992-05-05 | The Grass Valley Group | Clock generation circuit for multistandard serial digital video with automatic format identification |
| JP2574596B2 (ja) * | 1992-06-03 | 1997-01-22 | 松下電器産業株式会社 | 周波数変換装置 |
| JP3241098B2 (ja) * | 1992-06-12 | 2001-12-25 | 株式会社東芝 | 多方式対応の受信装置 |
| EP0574901A2 (en) * | 1992-06-16 | 1993-12-22 | Kabushiki Kaisha Toshiba | Image signal processor |
| DE4302301C2 (de) * | 1993-01-28 | 1996-02-08 | Loewe Opta Gmbh | Schaltungsanordnung zum Empfang von FM- und nicht FM-modulierten Signalen |
| CN1056027C (zh) * | 1993-06-03 | 2000-08-30 | 德国汤姆逊-布朗特公司 | 地面接收与卫星接收用电视调谐器 |
-
1995
- 1995-07-10 US US08/500,162 patent/US5793799A/en not_active Expired - Lifetime
- 1995-07-22 DE DE59510671T patent/DE59510671D1/de not_active Expired - Lifetime
- 1995-07-22 ES ES95111560T patent/ES2198427T3/es not_active Expired - Lifetime
- 1995-07-22 EP EP95111560A patent/EP0696139B1/de not_active Expired - Lifetime
- 1995-08-01 CN CN95108678A patent/CN1099166C/zh not_active Expired - Fee Related
- 1995-08-01 JP JP19642995A patent/JP3786729B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1122972A (zh) | 1996-05-22 |
| EP0696139A3 (de) | 1996-07-17 |
| US5793799A (en) | 1998-08-11 |
| JPH08107534A (ja) | 1996-04-23 |
| CN1099166C (zh) | 2003-01-15 |
| EP0696139B1 (de) | 2003-05-07 |
| DE59510671D1 (de) | 2003-06-12 |
| ES2198427T3 (es) | 2004-02-01 |
| EP0696139A2 (de) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| JP2971033B2 (ja) | テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法 | |
| KR970057865A (ko) | 미세 동조 장치를 구비한 디지탈 위성 수신기용 동조 시스템 | |
| US5774194A (en) | Terrestrial and satellite television reception tuner | |
| KR970055561A (ko) | 반응 시간이 제어 가능한 위상 동기 루프 | |
| JP3786729B2 (ja) | ディジタル及びアナログ入力信号の処理方法及び回路 | |
| KR100229057B1 (ko) | 텔레비젼 수신 색숀 | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| JPH0344280A (ja) | 映像中間周波信号処理回路 | |
| EP0344991B1 (en) | AFC apparatus | |
| WO2001054267A1 (en) | Radio fm receiver | |
| KR0153964B1 (ko) | 텔레비젼의 공용수신장치 | |
| JP3355702B2 (ja) | テレビジョン放送用チューナ | |
| JPS5883446A (ja) | 受信機 | |
| JPS6187427A (ja) | フエ−ズロツクル−プ回路 | |
| DE4427396A1 (de) | Verfahren zur Verarbeitung von digitalen und analogen Eingangssignalen | |
| JPH066728A (ja) | 音声復調回路 | |
| JP2000041203A (ja) | フィルタ回路 | |
| JPH02154514A (ja) | Ａｆｃ装置 | |
| JPH08162950A (ja) | 掃引機能付きｐｌｌ回路 | |
| JP2920030B2 (ja) | 多方式音声中間周波処理装置 | |
| JP2000059707A (ja) | テレビジョンチューナ | |
| JPS59158111A (ja) | 復調回路 | |
| JPH01164130A (ja) | 周波数シンセサイザ受信装置 | |
| Murayama et al. | Single-chip BiCMOS multistandard video processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051013 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |