JP2010278732A - テレビジョン放送受信チューナ用中間周波数回路 - Google Patents
テレビジョン放送受信チューナ用中間周波数回路 Download PDFInfo
- Publication number
- JP2010278732A JP2010278732A JP2009128847A JP2009128847A JP2010278732A JP 2010278732 A JP2010278732 A JP 2010278732A JP 2009128847 A JP2009128847 A JP 2009128847A JP 2009128847 A JP2009128847 A JP 2009128847A JP 2010278732 A JP2010278732 A JP 2010278732A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential
- signal
- phase
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】IC化する場合に小型化が図れ、また中間周波数回路のデジタル処理系においてもIF帯域外の信号を十分に減衰させることができるテレビジョン放送受信チューナ用中間周波数回路を提供する。
【解決手段】デジタル信号用出力端子T2とアナログ信号用出力端子T3を有するテレビジョン放送受信チューナ用中間周波数回路5であって、第1及び第2の増幅回路60、61を有した単相差動変換回路52とを備え、前記第1の増幅回路60の増幅度を前記第2の増幅回路61の増幅度より大きく設定し、前記第1の増幅回路60の出力端を前記デジタル信号出力端子Todに接続し、前記第2の増幅回路61の出力端を前記アナログ信号出力端子Toaに接続したことを特徴とする。
【選択図】図1
【解決手段】デジタル信号用出力端子T2とアナログ信号用出力端子T3を有するテレビジョン放送受信チューナ用中間周波数回路5であって、第1及び第2の増幅回路60、61を有した単相差動変換回路52とを備え、前記第1の増幅回路60の増幅度を前記第2の増幅回路61の増幅度より大きく設定し、前記第1の増幅回路60の出力端を前記デジタル信号出力端子Todに接続し、前記第2の増幅回路61の出力端を前記アナログ信号出力端子Toaに接続したことを特徴とする。
【選択図】図1
Description
本発明は、地上アナログ放送のテレビジョン信号と地上デジタル放送のテレビジョン信号とを選択的に受信するテレビジョン放送受信チューナに用いて好適なテレビジョン放送受信チューナ用中間周波数回路に関する。
従来、1つのチューナで地上波アナログ放送と地上波デジタル放送とに対応可能とするため、地上波アナログ放送のテレビジョン信号と地上波デジタル放送のテレビジョン信号とを選択的に受信できるようにしたテレビジョン放送受信チューナがある(例えば、特許文献1参照)。
図4は、地上波アナログ放送と地上波デジタル放送とに対応可能に構成したテレビジョン放送受信チューナの回路ブロック図である。同図に示すテレビジョン放送受信チューナ50は、フロントエンド回路2と、周波数変換回路3と、中間周波数回路4とを主に備えて構成される。
フロントエンド回路2は、入力端子Tiに入力されたRF信号(デジタル波のテレビジョン信号とアナログ波のテレビジョン信号)を増幅するLNA(Low Noise Amplifier)21と、減衰量の調整が可能でLNA21から出力されたRF信号を減衰させるアッテネータ(ATT:Attenuator)22と、通過帯域を調整可能で減衰器22を通過したRF信号の帯域を制限するBPF(Band Pass Filter)23と、BPF23を通過したRF信号を増幅するRF-VGA(RF-Variable Gain Amplifier)24とを備える。
周波数変換回路3は、イメージ帯域を除去するPPF(Poly Phase Filter)31と、RF信号をIF信号に変換する周波数変換器32と、イメージ帯域を除去するPPF33と、IF帯域の信号を通過させるIFLPF(IF Low Pass Filter)34とを備える。フロントエンド回路2及び周波数変換回路3は、歪みを低減させることから差動信号出力構成となっている。
中間周波数回路4は、IF-AMP41と、IF-SAW42と、IF-VGA43と、差動単相変換回路44と、フィルタ回路(IF同調回路及び又はIFトラップ回路)45と、単相差動変換回路46と、IF-SWA47とを備える。IF-AMP41は、周波数変換回路3から出力された差動のIF信号を所定レベルまで増幅して出力する。IF-SAW42は、IF-AMP41から出力されたIF信号の帯域内妨害波を低減する。IF-VGA43は、増幅の調整を可能とし、調整された増幅度でIF-SAW42を通過したIF信号を増幅して出力する。差動単相変換回路44は、差動の信号を単相の信号に変換する機能を有し、周波数変換回路3から出力された差動のIF信号を単相に変換し、増幅して出力する。フィルタ回路45は、IF帯域外の信号を減衰させる。単相差動変換回路46は、単相の信号を差動の信号に変換する機能を有し、フィルタ回路45を通過してきた単相のIF信号を差動に変換し、増幅して出力する。IF-SAW47は、単相差動変換回路46から出力された差動のIF信号の帯域内妨害波を低減する。
このような構成のテレビジョン放送受信チューナ50では、周波数変換回路3からアナログとデジタルに分岐し、デジタル変調されたテレビジョン信号を受信したときは、IF-AMP41でIF信号を増幅し、IF-SAW42でIF信号の帯域内妨害波を低減させ、IF-VGA43でIF-SAW42を通過したIF信号を増幅してデジタル信号用出力端子Todから差動出力する。また、アナログ変調されたテレビジョン信号を受信したときは、差動単相変換回路44で単相差動変換を行い、フィルタ回路45を通過させた後、単相差動変換回路46で単相差動変換を行い、IF-SAW47を介してアナログ信号用出力端子Toaから差動出力する。
しかしながら、従来のテレビジョン放送受信チューナは、中間周波数回路のアナログ処理系とデジタル処理系のそれぞれにおいて増幅器(IF-AMP41、43、差動単相変換回路44及び単相差動変換回路46を必要とすることから、IC(集積回路)化する場合にIC内での面積が増加し、小型化に限界がある。
また、中間周波数回路はデジタル処理系にフィルタ回路(IF同調回路及び又はIFトラップ回路)を持たないので、IF帯域外の信号を十分に減衰させることができないという問題もあった。
本発明は、かかる点に鑑みてなされたものであり、アンプの数を削減して小型化を図ることができると共に、中間周波数回路のデジタル処理系においてもIF帯域外の信号を十分に減衰させることができるテレビジョン放送受信チューナ用中間周波数回路を提供することを目的とする。
本発明のテレビジョン放送受信チューナ用中間周波数回路は、デジタル信号用出力端子とアナログ信号用出力端子を有するテレビジョン放送受信チューナ用中間周波数回路であって、第1及び第2の増幅回路を有した単相差動変換回路とを備え、前記第1の増幅回路の増幅度を前記第2の増幅回路の増幅度より大きく設定し、前記第1の増幅回路の出力端を前記デジタル信号出力端子に接続し、前記第2の増幅回路の出力端を前記アナログ信号出力端子に接続したことを特徴とする。
この構成によれば、単相差動変換回路を構成する第1及び第2の増幅回路を、アナログとデジタルとで別々に使用するようにしたので、中間周波数回路に用いられる増幅器の数を削減することができ、これによってIC化する場合に小型化が図れる。
また、第1の増幅回路の増幅度を第2の増幅回路の増幅度より大きく設定することで、アナログ波のテレビジョン信号よりも低いレベルで送信されるデジタル波のテレビジョン信号をアナログ波のテレビジョン信号と同レベルまで増幅することができ、デジタル波のテレビジョン信号を効率良く復調することができる。
また本発明では、上記テレビジョン放送受信チューナ用中間周波数回路において、差動出力端子を有する周波数変換回路が前記単相差動変換回路より前段に設けられており、前記周波数変換回路と前記単相差動変換回路との間に差動単相変換回路を設けると共に、前記差動単相変換回路と前記単相差動変換回路との間にフィルタ回路を設けたことを特徴とする。
この構成によれば、フィルタ回路を単相用として設計できるので、フィルタ回路の小型化が可能となる。
また本発明では、上記テレビジョン放送受信チューナ用中間周波数回路において、前記フィルタ回路は、IF同調回路及び又はIFトラップ回路であることを特徴とする。
この構成によれば、フィルタ回路をアナログとデジタルで共用するので、デジタル信号受信時にもIF帯域外の信号を十分に減衰さることができる。
また本発明では、上記テレビジョン放送受信チューナ用中間周波数回路において、前記単相差動変換回路は、入力端が前記第1の増幅回路の一方の差動入力端子に第1の抵抗を介して接続されると共に、前記第2の増幅回路の他方の差動入力端子に接続され、前記第1の増幅回路の他方の差動入力端子がキャパシタを介して接地されると共に、前記第2の増幅回路の一方の差動入力端子が第2の抵抗及び前記キャパシタを介して接地されていることを特徴とする。
この構成によれば、デジタル信号の受信時には、第1の増幅回路から単相のIF信号が出力され、アナログ信号の受信時には、第2の増幅回路から単相のIF信号が出力される。このように、単相差動変換回路がアナログ信号とデジタル信号の双方の信号を扱うので、中間周波数回路に用いられる増幅器の数を削減することができる。
また本発明では、上記テレビジョン放送受信チューナ用中間周波数回路において、前記第1及び第2の増幅回路は、それぞれ帰還抵抗を有する差動増幅回路で構成され、前記第1の抵抗の値と前記第1の増幅回路の帰還抵抗の値との比率により前記第1の増幅回路の増幅度が設定され、前記第2の抵抗の値と前記第2の増幅回路の帰還抵抗の値との比率により前記第2の増幅回路の増幅度が設定されることを特徴とする。
この構成によれば、第1の抵抗及び第1の増幅回路の帰還抵抗、第2の抵抗及び第2の増幅回路の帰還抵抗それぞれの値を決ることで、容易に第1の増幅回路の増幅度を第2の増幅回路の増幅度より大きく設定することができる。
本発明によれば、単相差動変換回路をアナログとデジタルで共用するようにしたので、中間周波数回路に用いられる増幅器の数を削減することができる。
また、差動出力端子を有する周波数変換回路と単相差動変換回路との間に差動単相変換回路を設けると共に、差動単相変換回路と単相差動変換回路との間にフィルタ回路を設けたので、デジタル信号受信時にもIF帯域外の信号を十分に減衰さることができる。
また、差動出力端子を有する周波数変換回路と単相差動変換回路との間に差動単相変換回路を設けると共に、差動単相変換回路と単相差動変換回路との間にフィルタ回路を設けたので、デジタル信号受信時にもIF帯域外の信号を十分に減衰さることができる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1に係るテレビジョン放送受信チューナを示す回路図である。なお、前述した図4に示すテレビジョン放送受信チューナ50の各要素と共通する部分には同一符号を付けている。
(実施の形態1)
図1は、本発明の実施の形態1に係るテレビジョン放送受信チューナを示す回路図である。なお、前述した図4に示すテレビジョン放送受信チューナ50の各要素と共通する部分には同一符号を付けている。
本実施の形態のテレビジョン放送受信チューナ1は、フロントエンド回路2と、周波数変換回路3と、中間周波数回路5とを主に備えて構成される。
フロントエンド回路2は、入力端子Tiに入力されたRF信号(デジタル波テレビジョン信号及びアナログ波テレビジョン信号)を増幅するLNA21と、LNA21から出力されたRF信号を調整可能な減衰量で減衰させる減衰器22と、減衰器22を通過したRF信号の帯域を制限して放送帯域外を抑制するBPF23と、BPF23を通過したRF信号を増幅するRF-VGA24とを備える。
周波数変換回路3は、イメージ帯域を除去するPPF(polyphase-filter)31と、RF信号をIF信号に変換する周波数変換器32と、イメージ帯域を除去するPPF33と、IF帯域の希望波信号を通過させるIF-LPF34とを備える。フロントエンド回路2及び周波数変換回路3は、歪み低減を目的として差動信号出力構成となっている。
中間周波数回路5は、差動単相変換回路51と、単相差動変換回路52と、デジタル受信用のIF-SAW53と、IF-VGA54と、アナログ受信用のIF-SAW55とを備える。差動単相変換回路51と単相差動変換回路52の間には、フィルタ回路(IF同調回路及び又はIFトラップ回路)56が接続される。このフィルタ回路56をIC回路外に外付けしているのは、このフィルタ回路そのものが大型であるからである。
差動単相変換回路51は、差動の信号を単相の信号に変換する機能を有し、周波数変換回路3から出力された差動のIF信号を単相に変換し、増幅して出力する。単相差動変換回路52は、単相の信号を差動の信号に変換する機能を有し、フィルタ回路56を通過してきた単相のIF信号を差動に変換し、増幅して出力する。
ここで、単相差動変換回路52についてさらに詳しく説明する。
図2は、単相差動変換回路52を示す回路図である。同図において、単相差動変換回路52は、デジタル信号とアナログ信号が入力される入力端子T1と、オペアンプからなる第1の増幅回路60と、オペアンプからなる第2の増幅回路61とを備える。第1の増幅回路60の反転入力端子(−入力端)及び第2の増幅回路61の非反転入力端子(+入力端)は直流カット用のコンデンサ62を介して入力端子T1に接続されている。また、第1の増幅回路60の非反転入力端子(+入力端)及び第2の増幅回路61の反転入力端子(−入力端)はコンデンサ63を介して高周波的に接地されている。第1及び第2の増幅回路60の出力端は抵抗64及び65を介して単相差動変換回路52の出力端T2,T3に接続されている。単相差動変換回路52の出力端T2はデジタル信号用出力端子であり、出力端T3はアナログ信号用出力端子である。
図2は、単相差動変換回路52を示す回路図である。同図において、単相差動変換回路52は、デジタル信号とアナログ信号が入力される入力端子T1と、オペアンプからなる第1の増幅回路60と、オペアンプからなる第2の増幅回路61とを備える。第1の増幅回路60の反転入力端子(−入力端)及び第2の増幅回路61の非反転入力端子(+入力端)は直流カット用のコンデンサ62を介して入力端子T1に接続されている。また、第1の増幅回路60の非反転入力端子(+入力端)及び第2の増幅回路61の反転入力端子(−入力端)はコンデンサ63を介して高周波的に接地されている。第1及び第2の増幅回路60の出力端は抵抗64及び65を介して単相差動変換回路52の出力端T2,T3に接続されている。単相差動変換回路52の出力端T2はデジタル信号用出力端子であり、出力端T3はアナログ信号用出力端子である。
第1の増幅回路60において、演算増幅器601の反転入力端(−入力端)とコンデンサ62との間に抵抗(第1の抵抗)602が接続され、演算増幅器601の反転入力端(−入力端)と出力端との間に抵抗(帰還抵抗)603及びコンデンサ604が並列接続される。
第2の増幅回路61において、演算増幅器611の反転入力端(−入力端)とコンデンサ63との間に抵抗(第2の抵抗)612が接続され、演算増幅器611の反転入力端(−入力端)と出力端との間に抵抗(帰還抵抗)613及びコンデンサ614が並列接続されている。
上記構成の単相差動変換回路52を差動増幅器として使用する場合、第1の増幅回路60と第2の増幅回路61の増幅度をそれぞれ同じ値にするが、デジタル波のテレビジョン信号を受信する場合、その信号レベルがアナログ波のテレビジョン信号よりも低いため、デジタル波のテレビジョン信号を増幅する方の増幅度を高くする必要がある。本実施の形態では第1の増幅回路60をデジタル信号の増幅用として用いるので、第1の増幅回路60の増幅度が第2の増幅回路61の増幅度よりも大きくなるように、抵抗602と抵抗603の値を決定している。第1の増幅回路60の増幅度は、抵抗602の値と抵抗603の値との比率により決まり、第2の増幅回路61の増幅度は、抵抗612の値と抵抗613の値との比率により決まる。
また、デジタル波のテレビジョン信号を受信する場合は、第1の増幅回路60がオンし、第2の増幅回路61がオフする。これに対して、アナログ波のテレビジョン信号を受信する場合は、第2の増幅回路61がオンし、第1の増幅回路60がオフする。この第1の増幅回路60と第2の増幅回路61のオン/オフ制御は図示せぬ復調回路より行われる。
因みに、デジタル波のテレビジョン信号の信号レベルがアナログ波のテレビジョン信号よりも低い理由は、現行では地上アナログ放送が主体であって、地上デジタル放送に完全に移行していないからであり、デジタル波のテレビジョン信号がアナログ波のテレビジョン信号に悪影響を及ぼさないようにするために、デジタル波のテレビジョン信号の信号レベルを低くして送信している。
図1に戻り、IF-SAW53は、単相差動変換回路52から出力された単相のIF信号の帯域内妨害波を低減する。デジタル受信用のIF-SAW53は、入力された単相のIF信号を差動として出力する。IF-VGA54は、IF-SAW53を通過した差動のIF信号を増幅してチューナのデジタル信号出力端子Todから出力する。IF-VGA54の増幅度の調整は図示せぬ復調回路より行われる。
フィルタ回路56は、IF帯域外の信号を減衰させる。アナログ受信用のIF-SAW55は、単相差動変換回路52から出力された単相のIF信号の帯域内妨害波を低減する。IF-SAW55は、入力された単相のIF信号を差動としてチューナのアナログ信号出力端子Toaから出力する。
このような構成のテレビジョン放送受信チューナ1では、デジタル波のテレビジョン信号を受信したときは、周波数変換回路3から出力された差動のIF信号を差動単相変換回路51で単相に変換してフィルタ回路56へ送る。そして、フィルタ回路56を通過したIF信号を単相差動変換回路52の第1の増幅回路60が増幅して単相のIF信号として出力する。そして、デジタル受信用のIF-SAW53で、単相のIF信号の帯域内妨害波を低減し、差動のIF信号として出力し、その差動のIF信号をIF-VGA54で増幅してチューナのデジタル信号出力端子Todから差動出力する。
一方、アナログ変調されたテレビジョン信号を受信したときは、周波数変換回路3から出力された差動のIF信号を差動単相変換回路51で単相に変換してフィルタ回路56へ送る。そして、フィルタ回路56を通過したIF信号を単相差動変換回路52の第2の増幅回路61が増幅して単相のIF信号として出力する。そして、アナログ受信用のIF-SAW55で単相のIF信号の帯域内妨害波を低減し、差動のIF信号としてチューナのアナログ信号出力端子Toaから差動出力する。
このように、本実施の形態のテレビジョン放送受信チューナ1では、IF同調用のフィルタ回路56から出力された単相のIF信号を単相差動変換回路52へ入力してIF信号を差動形式で取り出し、一方のIF信号をデジタル受信系(IF-SAW53)へ供給し、他方のIF信号をアナログ受信系(IF-SAW55)へ供給するので、中間周波数回路5で使用するアンプの個数を従来のテレビジョン放送受信チューナ50における中間周波数回路4で使用するアンプの個数よりも少なくできる。すなわち、図4に示す従来のテレビジョン放送受信チューナ50における中間周波数回路4ではアンプの数が「4」であるのに対し、本実施の形態のテレビジョン放送受信チューナ1における中間周波数回路5ではアンプの数が「3」となる。したがって、中間周波数回路に用いられるアンプの数を削減することができ、中間周波数回路5が小型化されてIC化を図ることができる。
また、第1の増幅回路60の増幅度を第2の増幅回路61の増幅度より大きく設定することで、アナログ波のテレビジョン信号よりも低いレベルで送信されるデジタル波のテレビジョン信号をアナログ波のテレビジョン信号と同レベルまで増幅することができ、デジタル波のテレビジョン信号を効率良く復調することができる。
また、差動単相変換回路51と単相差動変換回路52を設けたことで、フィルタ回路56を単相用として設計でき、フィルタ回路56の小型化が可能となる。また、フィルタ回路56の介挿によって、アナログ信号受信時のみならず、デジタル信号受信時でもIF帯域外の信号を十分に減衰さることができる。
(実施の形態2)
図3は、本発明の実施の形態2に係るテレビジョン放送受信チューナを示す回路図である。なお、前述した図1のテレビジョン放送受信チューナ1及び図4のテレビジョン放送受信チューナ50と共通する部分には同一の符号を付けている。
図3は、本発明の実施の形態2に係るテレビジョン放送受信チューナを示す回路図である。なお、前述した図1のテレビジョン放送受信チューナ1及び図4のテレビジョン放送受信チューナ50と共通する部分には同一の符号を付けている。
前述した実施の形態1のテレビジョン放送受信チューナ1は、アナログ放送とデジタル放送の両方に対応できるものであるが、デジタル放送に完全に移行した後は、デジタル放送のみ対応できればよい。本実施の形態のテレビジョン放送受信チューナ8は、デジタル放送のみ対応するものである。なお、フロントエンド回路2と周波数変換回路3は、実施の形態1のテレビジョン放送受信チューナ1のものと同一であるので、説明を省略する。
本実施の形態のテレビジョン放送受信チューナ8の中間周波数回路70は、差動単相変換回路51と、単相差動変換回路52と、差動用のIF-SAW71と、IF-VGA54とを備える。差動単相変換回路51と単相差動変換回路52の間にはフィルタ回路(IF同調回路及び又はIFトラップ回路)56が接続される。
差動単相変換回路51は、差動の信号を単相の信号に変換する機能を有し、周波数変換回路3から出力された差動のIF信号を単相に変換し、増幅して出力する。単相差動変換回路52は、単相の信号を差動の信号に変換する機能を有し、フィルタ回路56を通過してきた単相のIF信号を差動に変換し、増幅して出力する。IF-SAW71は、差動入出力が可能で、単相差動変換回路52から出力された差動のIF信号の帯域内妨害波を低減する。IF-VGA54は、増幅の調整を可能とし、調整された増幅度でIF-SAW71を通過した差動のIF信号を増幅してチューナのデジタル信号出力端子Todから出力する。フィルタ回路56は、IF帯域外の信号を減衰させる。
このような構成のテレビジョン放送受信チューナ8では、デジタル波のテレビジョン信号を受信したときは、周波数変換回路3から出力された差動のIF信号を差動単相変換回路51で単相に変換してフィルタ回56へ送る。そして、フィルタ回路56を通ってきたIF信号を単相差動変換回路52で差動のIF信号として出力する。そして、IF-SAW71で、差動のIF信号の帯域内妨害波を低減し、差動のIF信号として出力し、その差動のIF信号をIF-VGA54で増幅してチューナのデジタル信号出力端子Todから差動出力する。
このように、本実施の形態によれば、アナログ放送とデジタル放送の両方に対応できるテレビジョン放送受信チューナの中間周波回路の回路構成を利用して、簡単な設計変更でデジタル放送受信専用の回路構成に変更ができる。
なお、上述した実施の形態1のテレビジョン放送受信チューナ1と実施の形態2のテレビジョン放送受信チューナ8は、それぞれフィルタ回路56を除いてIC化し、フィルタ回路56を外付けするようにしたが、IC化する必要が無い場合は、同一基板上にフロントエンド回路2、周波数変換回路3、中間周波数回路5又は70、及びフィルタ回路56を実装すればよい。
本発明は、地上アナログ放送のテレビジョン信号と地上デジタル放送のテレビジョン信号とを選択的に受信するテレビジョン放送受信チューナに適用可能である。
1 テレビジョン放送受信チューナ
2 フロントエンド回路
3 周波数変換回路
5 中間周波数回路
21 LNA
22 減衰器
23 BPF
24 RF-VGA
31 PPF
32 周波数変換器
33 PPF
34 IF-LPF
51 差動単相変換回路
52 単相差動変換回路
53 IF-SAW(デジタル受信用)
55 IF-SAW(アナログ受信用)
56 フィルタ回路
T1 入力端子
60 第1の増幅回路
61 第2の増幅回路
62 コンデンサ
63 コンデンサ
64 抵抗
65 抵抗
71 IF-SAW(デジタル受信用)
2 フロントエンド回路
3 周波数変換回路
5 中間周波数回路
21 LNA
22 減衰器
23 BPF
24 RF-VGA
31 PPF
32 周波数変換器
33 PPF
34 IF-LPF
51 差動単相変換回路
52 単相差動変換回路
53 IF-SAW(デジタル受信用)
55 IF-SAW(アナログ受信用)
56 フィルタ回路
T1 入力端子
60 第1の増幅回路
61 第2の増幅回路
62 コンデンサ
63 コンデンサ
64 抵抗
65 抵抗
71 IF-SAW(デジタル受信用)
Claims (5)
- デジタル信号用出力端子とアナログ信号用出力端子を有するテレビジョン放送受信チューナ用中間周波数回路であって、
第1及び第2の増幅回路を有した単相差動変換回路を備え、
前記第1の増幅回路の増幅度を前記第2の増幅回路の増幅度より大きく設定し、前記第1の増幅回路の出力端を前記デジタル信号出力端子に接続し、前記第2の増幅回路の出力端を前記アナログ信号出力端子に接続したことを特徴とするテレビジョン放送受信チューナ用中間周波数回路。 - 差動出力端子を有する周波数変換回路が前記単相差動変換回路より前段に設けられており、前記周波数変換回路と前記単相差動変換回路との間に差動単相変換回路を設けると共に、前記差動単相変換回路と前記単相差動変換回路との間にフィルタ回路を設けたことを特徴とする請求項1に記載のテレビジョン放送受信チューナ用中間周波数回路。
- 前記フィルタ回路は、IF同調回路及び又はIFトラップ回路であることを特徴とする請求項1又は請求項2に記載のテレビジョン放送受信チューナ用中間周波数回路。
- 前記単相差動変換回路は、入力端が前記第1の増幅回路の一方の差動入力端子に第1の抵抗を介して接続されると共に、前記第2の増幅回路の他方の差動入力端子に接続され、
前記第1の増幅回路の他方の差動入力端子がキャパシタを介して接地されると共に、前記第2の増幅回路の一方の差動入力端子が第2の抵抗及び前記キャパシタを介して接地されていることを特徴とする請求項1乃至請求項3のいずれかに記載のテレビジョン放送受信チューナ用中間周波数回路。 - 前記第1及び第2の増幅回路は、それぞれ帰還抵抗を有する差動増幅回路で構成され、
前記第1の抵抗の値と前記第1の増幅回路の帰還抵抗の値との比率により前記第1の増幅回路の増幅度が設定され、
前記第2の抵抗の値と前記第2の増幅回路の帰還抵抗の値との比率により前記第2の増幅回路の増幅度が設定されることを特徴とする請求項4に記載のテレビジョン放送受信チューナ用中間周波数回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128847A JP2010278732A (ja) | 2009-05-28 | 2009-05-28 | テレビジョン放送受信チューナ用中間周波数回路 |
CN201010183276XA CN101902603A (zh) | 2009-05-28 | 2010-05-20 | 电视广播接收调谐器用中频电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128847A JP2010278732A (ja) | 2009-05-28 | 2009-05-28 | テレビジョン放送受信チューナ用中間周波数回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278732A true JP2010278732A (ja) | 2010-12-09 |
Family
ID=43227757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009128847A Withdrawn JP2010278732A (ja) | 2009-05-28 | 2009-05-28 | テレビジョン放送受信チューナ用中間周波数回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010278732A (ja) |
CN (1) | CN101902603A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101789678B1 (ko) * | 2011-11-08 | 2017-10-26 | 삼성전자주식회사 | 통신 인터페이스 장치 및 디스플레이 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793799A (en) * | 1994-08-03 | 1998-08-11 | Deutsche Thomson-Brandt Gmbh | Switchable circuit for processing and demodulating digital and analog signals |
US6031878A (en) * | 1997-02-28 | 2000-02-29 | Maxim Integrated Products, Inc. | Direct-conversion tuner integrated circuit for direct broadcast satellite television |
KR100265236B1 (ko) * | 1997-08-22 | 2000-09-15 | 윤종용 | 아날로그/디지털겸용튜너를구비한tv수상기 |
JP3471219B2 (ja) * | 1998-05-22 | 2003-12-02 | シャープ株式会社 | 衛星放送受信用dbsチューナ |
-
2009
- 2009-05-28 JP JP2009128847A patent/JP2010278732A/ja not_active Withdrawn
-
2010
- 2010-05-20 CN CN201010183276XA patent/CN101902603A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101789678B1 (ko) * | 2011-11-08 | 2017-10-26 | 삼성전자주식회사 | 통신 인터페이스 장치 및 디스플레이 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN101902603A (zh) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7660571B2 (en) | Programmable attenuator using digitally controlled CMOS switches | |
US11101829B1 (en) | Receiver with multi-spectrum parallel amplification | |
JP5180226B2 (ja) | 信号干渉を決定論的に削減するための手法 | |
JP2009124189A (ja) | 自動利得制御回路 | |
WO2007113931A1 (ja) | 受信機 | |
WO2021147737A1 (en) | Receiver circuits with blocker attenuating mixer | |
JP2011166773A (ja) | サブサンプリング技法を利用する受信器のデジタル処理構造 | |
WO2012017627A1 (ja) | 高周波受信装置及び無線受信機 | |
TW201110693A (en) | Receiver with analog and digital gain control, and respective method | |
JP2009088618A (ja) | 受信装置 | |
JP2010278732A (ja) | テレビジョン放送受信チューナ用中間周波数回路 | |
KR20080004877A (ko) | 튜너 | |
KR20120009582A (ko) | 방송 수신 성능 개선 장치 및 그 방법 | |
US10418944B2 (en) | High-efficiency high-integrated receiver | |
US20080253485A1 (en) | Broadcast receiving apparatus and method for receiving broadcast signal | |
KR100986192B1 (ko) | 하이브리드 튜너 | |
JP2010004286A (ja) | 高周波受信装置、放送受信機、および高周波受信装置の利得制御方法 | |
JP5169677B2 (ja) | 受信装置 | |
KR100340434B1 (ko) | 위성방송용 튜너 | |
KR20110019088A (ko) | Rf 신호처리 회로 | |
US20110234909A1 (en) | Receiving device | |
JP3891183B2 (ja) | 携帯型高周波受信装置とこれに用いる集積回路 | |
JP2008271288A (ja) | 受信機 | |
KR101140893B1 (ko) | 다중 이득 제어 방식의 복합 튜너 | |
JP5053312B2 (ja) | ミキサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |