JP3769833B2 - 同期検波回路 - Google Patents
同期検波回路 Download PDFInfo
- Publication number
- JP3769833B2 JP3769833B2 JP24358596A JP24358596A JP3769833B2 JP 3769833 B2 JP3769833 B2 JP 3769833B2 JP 24358596 A JP24358596 A JP 24358596A JP 24358596 A JP24358596 A JP 24358596A JP 3769833 B2 JP3769833 B2 JP 3769833B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- analog switch
- synchronous detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Gyroscopes (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、集積回路上に構成され、入力信号の中から基準信号と同期した信号成分を抽出する同期検波回路に関する。
【0002】
【従来の技術】
従来より、例えば、S/N比の悪い入力信号から所望の信号成分を分離したい場合や、入力信号の基準信号に対する位相差を検出したい場合等には、同期検波回路が使用される。そして、こうした同期検波回路は、回路の小型・軽量化を図ると共に利便性・信頼性を向上するために、単体又は他の機能回路と共に集積回路上に構成されることがある。
【0003】
図6は、このように集積回路上に構成された従来の同期検波回路を表す。
図6に示すように、集積回路上に構成される従来の同期検波回路は、オペアンプOPaと、同期検波の対象となる入力信号Sinが入力される入力端子TinとオペアンプOPaの反転入力端子及び非反転入力端子とを夫々接続する抵抗器Ra及びRcと、オペアンプOPaの反転入力端子と出力端子とを接続する抵抗器Rbと、オペアンプOPaの非反転入力端子に入力信号Sinのゼロクロス点電圧である基準電圧Vtbを印加するか否かを切り換える、NPNトランジスタTR1,TR2からなるアナログスイッチと、基準信号用の入力端子Tcに入力された基準信号Scと判定電圧Vta(Vta:基準信号のゼロクロス点電圧)とを比較し、基準信号Scが判定電圧Vtaよりも低いときにハイレベルの駆動信号を発生して、アナログスイッチ(NPNトランジスタTR1,TR2)をオンするコンパレータ32とを備え、オペアンプOPaからの出力を、同期検波後の出力信号Sout として、出力端子Tout から外部に出力するようにされている。
【0004】
このように構成された従来の同期検波回路においては、基準信号Scが判定電圧Vta以上であれば、アナログスイッチ(NPNトランジスタTR1,TR2)がオフ状態となって、オペアンプOPaからは入力信号Sinと同じ位相の信号(正相信号)が出力され、基準信号Scが判定電圧Vtaよりも低ければ、オペアンプOPaの非反転入力端子に基準電圧Vtbが印加されて、オペアンプOPaから入力信号Sinの位相を180度反転した逆相信号が出力される。
【0005】
この結果、出力信号Sout は、入力信号Sinの位相が基準信号Scと一致している場合には入力信号Sinを全波整流した信号波形となり、入力信号Sinの位相が基準信号Scに対して180度反転している場合には入力信号を全波整流した信号波形を反転した信号波形となる。従って、例えば、この出力信号Sout をローパスフィルタ等を用いて積分すれば、入力信号Sinの基準信号Scに対する位相差に応じて信号レベルが変化する(位相差が小さいほど信号レベルが高くなる)検出信号を得ることができる。
【0006】
【発明が解決しようとする課題】
ところが、上記従来の同期検波回路では、基準信号Scの極性に応じてアナログスイッチ(NPNトランジスタTR1,TR2)をオン・オフさせて、オペアンプOPaの非反転入力端子に基準電圧Vtbを印加するか否かを切り換えることにより、出力信号Sout を入力信号Sinと同相(正相)にするか逆相にするかを切り換えるようにしているため、オペアンプOPaの位相特性(入力信号の変化に対する動作遅れ)によって、出力信号Sout の正相から逆相、逆相から正相への切り換わり速度が律速され、同期検波可能な信号の周波数(動作限界周波数)を高くすることができないといった問題があった。
【0007】
また、基準信号Scが判定電圧Vtaよりも低い電圧で、アナログスイッチ(NPNトランジスタTR1,TR2)をオンする場合、オペアンプOPaの非反転入力端子には、基準電圧VtbにNPNトランジスタTR1,TR2の飽和電圧を加えた電圧が印加されることになるので、オペアンプOPaから出力される逆相信号は、この飽和電圧分だけオフセットされ、出力信号Sout の精度が低下するといった問題もある。
【0008】
本発明は、こうした問題に鑑みなされたもので、集積回路上に構成した同期検波回路の動作限界周波数を高くすると共に出力信号の精度を向上することを目的とする。
【0009】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項1に記載の同期検波回路においては、入力信号の入力端子から出力端子に至る2系統の信号経路が形成され、そのうちの第1の信号経路上には、入力信号の位相を180度反転させる位相反転回路と、この位相反転回路から出力端子に至る経路を導通・遮断する第1のアナログスイッチとが設けられる。また2系統の信号経路のうちの第2の信号経路上には、この経路を導通・遮断する第2のアナログスイッチが設けられる。
【0010】
そして、矩形波生成回路が、基準信号と位相同期した矩形波を生成し、駆動回路が、その生成された矩形波の信号レベルの切り換わりに応じて、第1及び第2のアナログスイッチのオン・オフ状態を互いに異なるように交互に切り換える。つまり、本発明では、第1の信号経路に設けられた位相反転回路によって入力信号の位相を180度反転させた逆相信号を常時生成することにより、第1の信号経路及び第2の信号経路から出力端子に、入力信号を反転した逆相信号と、入力信号と同相の正相信号とを、いつでも出力できるようにしておき、各信号経路に設けられた2つのアナログスイッチの一方を、基準信号に位相同期した矩形波の信号レベルに応じて交互にオンすることにより、出力端子から正相信号を出力させるか逆相信号を出力させるかを切り換える。
【0011】
そして、この切り換えのための第1及び第2のアナログスイッチには、nチャネルのMOSFETとpチャネルのMOSFETとからなるCMOSアナログスイッチが使用される。
従って、本発明によれば、基準信号に同期した正相と逆相の2つの出力の切り換えを、CMOSアナログスイッチからなる2つのアナログスイッチを用いて高速に行うことができ、この切り換え時に出力信号が大きく歪むこともないので、図6に示した従来回路に比べて、動作限界周波数を大幅に高めることができる。また、CMOSアナログスイッチは、信号経路を導通・遮断するだけであり、図6に示した従来回路のアナログスイッチのように、その飽和電圧により逆相信号をオフセットしてしまうことはないので、出力信号の精度も確保でき、集積回路上に高精度な同期検波回路を構成できる。
【0012】
また、本発明では、入力信号に対する出力信号の位相をCMOSアナログスイッチを用いて切り換えるようにしているが、CMOSアナログスイッチを構成するnチャネル及びpチャネルのMOSFETは、構造上、ゲート−ソース(ドレイン)間に寄生容量を有することから、第1及び第2のアナログスイッチのオン・オフ状態切り換え時に、出力信号に、駆動回路からの制御信号の微分波形がノイズとして重畳されることが考えられる。
【0013】
そこで、本発明では、駆動回路を、矩形波の信号レベルが反転して各アナログスイッチのオン・オフ状態を切り換える際に、各アナログスイッチを、所定期間、同時にオンするように構成している。
【0014】
即ち、同期検波回路の出力端子には、通常、同期検波後の出力信号を積分するためにローパスフィルタ等の信号処理回路が接続されるが、この信号処理回路の入力インピーダンスは、一般に、高く設定される。そして、本発明のように、正相信号と逆相信号との切り換えのために、出力端子側に2つのCMOSアナログスイッチを設けて、交互にONするようにした場合には、CMOSアナログスイッチを構成するnチャネル及びpチャネルのMOSFETの寄生容量と出力端子側のインピーダンスとに応じて、各MOSFETのゲートに入力される制御信号の微分波形が生成され、これがノイズとして出力信号に重畳されることが考えられる。しかし、このノイズは、出力端子側のインピーダンスを下げることにより抑制できる。そこで、本発明では、上記のように、アナログスイッチのオン・オフ状態切り換え時に、所定期間、各アナログスイッチを同時にオンすることで、出力端子のインピーダンスを下げて、出力信号に重畳されるノイズを抑制するようにしているのである。
【0015】
ここで、位相反転回路は、入力信号の位相を180度反転することができればよく、移相器等、従来より位相反転に用いられている種々の回路を利用できるが、同期検波回路では、位相反転後の逆相信号のレベルは入力信号と同じにする必要があることから、位相反転回路としては、請求項2に記載のように、オペアンプからなる反転増幅回路にて構成することが望ましい。
【0016】
つまり、オペアンプからなる反転増幅回路は、増幅率が、オペアンプに接続される抵抗器の抵抗比のみで決定され、位相反転後の信号レベルを入力信号に対応させるには、増幅率が「1」となるようにオペアンプに接続される抵抗器の抵抗比を設定するだけでよいため、位相反転回路をオペアンプからなる反転増幅回路にて構成すれば、理想的な逆相信号を、極めて簡単に生成できるようになる。
【0017】
また、このように位相反転回路をオペアンプからなる反転増幅回路にて構成した場合、位相反転後の逆相信号が、オペアンプの位相特性によって入力信号に対して遅れることから、同期検波回路をより高周波で使用するには、請求項3に記載のように、第2の信号経路の第2のアナログスイッチよりも入力端子側の経路上に、オペアンプからなるボルテージフォロワ回路を設けて、正相信号についても、オペアンプの位相特性によって、入力信号に対して遅れるようにすることが望ましい。そして、このようにすれば、基準信号に同期して切り換えられる逆相信号と同相信号との位相が完全に一致し、同期検波回路の動作限界周波数をより高めることが可能になる。
【0018】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
まず図1は、本発明が適用された実施例の同期検波回路の構成を表す。尚、本実施例の同期検波回路は、例えば、自動車のヨーレートやビデオカメラの手振れ等を検出するのに使用される角速度センサからの検出信号を処理して、角速度の大きさを検出するのに使用されるものであり、検出した角速度の大きさに応じて制御対象を制御する制御回路と共に、BiCMOS型IC又はMOS型IC内に組み込まれる。
【0019】
図1に示す如く、本実施例の同期検波回路は、同期検波の対象となる入力信号Sinが入力される入力端子Tinから、同期検波後の出力信号Sout を出力する出力端子Tout に至る信号経路が、2系統に分離されている。
そして、一方の信号経路上には、反転入力端子が抵抗器R1を介して入力端子Tinに接続される共に、反転入力端子と出力端子とが抵抗器R2を介して接続され、非反転入力端子に入力信号Sinのゼロクロス点電圧である基準電圧Vt2が印加されたオペアンプOP1からなる反転増幅回路12が設けられ、他方の信号経路上には、反転入力端子が入力保護用の抵抗器R3を介して入力端子Tinに接続され、非反転入力端子と出力端子とが直結されたオペアンプOP2からなるボルテージフォロワ回路(以下、単にバッファ回路という)14が設けられている。
【0020】
尚、反転増幅回路12は、入力信号Sinの位相を180度反転させるためのもの(つまり位相反転回路)であり、その増幅率を決定する抵抗器R1と抵抗器R2との抵抗比は、増幅率が「1」となるよう、1対1に設定されている。
また、これら各信号経路上には、反転増幅回路12及びバッファ回路14と出力端子Tout との間の経路を、夫々、導通・遮断するアナログスイッチ16,18が設けられている。そして、各アナログスイッチ16,18は、夫々、pチャネルのMOSFET:Q11,Q21とnチャネルのMOSFET:Q12,Q22とからなるCMOSアナログスイッチにて構成されている。
【0021】
また、各アナログスイッチ16,18には、nチャネルのMOSFET:Q12,Q22のゲートに対して、pチャネルのMOSFET:Q11,Q21のゲートに入力される制御信号φ1,φ2を反転して入力するためのインバータINV1,INV2が設けられ、各制御信号φ1,φ2がローレベルであるときに、各アナログスイッチ16,18が夫々導通状態(オン)となるようにされている。
【0022】
また次に、本実施例の同期検波回路には、基準信号入力用の入力端子Tcから入力された基準信号Scに位相同期した矩形波(以下、基準パルスという)Pcを生成する、矩形波生成回路としてのコンパレータ2と、このコンパレータ2から出力される基準パルスPcがローレベルであるときに、制御信号φ1をローレベル,制御信号φ2をハイレベルにして、アナログスイッチ16をオン状態,アナログスイッチ18をオフ状態に夫々制御し、基準パルスPcがハイレベルであるときに、制御信号φ1をハイレベル,制御信号φ2をローレベルにして、アナログスイッチ16をオフ状態,アナログスイッチ18をオン状態に夫々制御する波形整形回路10が設けられている。
【0023】
尚、コンパレータ2は、基準信号Scと基準信号Scのゼロクロス点電圧である判定電圧Vt1とを比較することにより、基準信号Scが判定電圧Vt1以上の正極性である場合に、基準パルスPcをハイレベルとし、基準信号Scが判定電圧Vt1よりも低い負極性である場合に、基準パルスPcをローレベルとするように構成されている。
【0024】
また、波形整形回路10は、本発明の駆動回路に相当するものであり、本実施例では、図2に示すように、例えば、コンパレータ2から出力される基準パルスPcの変化に対する制御信号φ1,φ2の立上がりタイミングを、所定時間△tだけ遅延させることにより、基準パルスPcが変化して、各アナログスイッチ16,18のオン・オフ状態を切り換える際に、制御信号φ1とφ2とが一時的に同時にローレベルとなって、アナログスイッチ16,18が所定時間△tだけ同時にオンするようにされている。
【0025】
このように構成された本実施例の同期検波回路においては、図3に示す如く、反転増幅回路12からアナログスイッチ16側に、入力信号Sinの位相を反転した逆相信号が出力されると共に、バッファ回路14からアナログスイッチ18側に、入力信号Sinと同じ正相信号が出力される。そして、基準信号Scが正極性で、基準パルスPcがハイレベルであれば、アナログスイッチ18がオン,アナログスイッチ16がオフ状態となって、出力端子Tout から正相信号が出力信号Sout として出力され、逆に基準信号Scが負極性で、基準パルスPcがローレベルであれば、アナログスイッチ16がオン,アナログスイッチ18がオフ状態となって、出力端子Tout から逆相信号が出力信号Sout として出力されることになる。
【0026】
この結果、図6に示した従来の同期検波回路と同様、出力信号Sout は、図3に示すように、入力信号Sinの基準信号Scに対する位相差が「0°」である場合には、入力信号Sinを全波整流した信号波形となり、入力信号Sinの基準信号Scに対する位相差が「180°」である場合には、入力信号Sinを全波整流した信号波形を反転した信号波形となり、入力信号Sinの基準信号Scに対する位相差が「90°」である場合には、入力信号Sinを180度毎にピーク位置で切断して順に並べたような信号波形となる。つまり、出力信号Sout は、入力信号Sinと基準信号Scとの位相差に応じて変化することになり、この出力信号Sout をローパスフィルタ等を用いて積分すれば、入力信号Sinの基準信号Scに対する位相差(延いては角速度センサにて検出した角速度)に応じて信号レベルが変化する検出信号を得ることができる。
【0027】
そして、本実施例では、こうした出力信号Sout を得るために、反転増幅回路12とバッファ回路14とにより、入力信号Sinを反転した逆相信号と、入力信号と同相の正相信号とを常時生成し、これら2つの信号の出力の切り換えを、CMOSアナログスイッチからなる2つのアナログスイッチ16,18を用いて個々に行うようにしていることから、逆相信号と正相信号との出力の切り換えを高速に行うことができる。また、反転増幅回路12にて生成される逆相信号は、反転増幅回路12を構成するオペアンプOP1の位相特性によって、入力信号Sinに対して遅れるが、正相信号もオペアンプOP2からなるバッファ回路14を通過するため、逆相信号と正相信号との位相がずれるようなことはない。この結果、出力信号Sout を正相から逆相,逆相から正相に切り換えた際に、出力信号Sout に誤差が生じることはなく、従来の同期検波回路に比べて、動作限界周波数を大幅に改善する(高める)ことができる。また反転増幅回路12にて生成される逆相信号のレベルは、抵抗器R1と抵抗器R2との抵抗比のみで決定され、入力信号Sinと対応させることができるので、出力信号Sout の精度も確保でき、集積回路上に高精度な同期検波回路を構成することができる。
【0028】
また、本実施例では、アナログスイッチ16,18のオン・オフ状態を切り換える際には、波形整形回路10から出力される制御信号φ1とφ2とが所定時間△tだけ同時にローレベルとなって、アナログスイッチ16,18を所定時間△tだけ同時にオンするようにされていることから、この切り換え時には、出力端子Tout のインピーダンスを低下させて、アナログスイッチ16,18を構成するMOSFET:Q11,Q12,Q21,Q22の各ゲートと出力端子との間の寄生容量によって生じるノイズを低減することができる。
【0029】
つまり、同期検波回路の出力端子Tout は、通常、ローパスフィルタに接続される。また、一般にローパスフィルタの入力インピーダンスは高く設定される。一方、アナログスイッチ16,18を構成するpチャネル及びnチャネルのMOSFETは、構造上、ゲート−ソース間及びゲート−ドレイン間に寄生容量を有することから、図4に点線で示す如く、この寄生容量によって、MOSFET:Q11,Q12,Q21,Q22の各ゲートと出力端子との間には、コンデンサCが接続された状態となる。この結果、制御信号φ1,φ2を同時に変化させると、寄生容量によるコンデンサCと出力端子Tout 側のインピーダンスとにより、出力端子Tout 側に制御信号φ1,φ2の微分波形が表れ、これがノイズとなって、出力端子Tout から出力されることになる。
【0030】
そこで、本実施例では、制御信号φ1,φ2の反転時に、制御信号φ1,φ2が共にローレベルとなって、各アナログスイッチ16,18が同時にオンされる領域(時間△t)を作ることにより、出力端子Tout 側のインピーダンスを、2つのオペアンプOP1,OP2の出力インピーダンスを並列接続した値まで低下させて、ノイズとして出力される制御信号の微分波形の波高値を低く抑えるようにしているのである。従って、本実施例の同期検波回路によれば、出力端子Tout から出力されるノイズを低減して、出力信号Sout の精度を向上できる。
【0031】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記実施例では、アナログスイッチ18に入力される正相信号と反転増幅回路12からアナログスイッチ16に入力される逆相信号との位相差が確実に180度となるようにするために、正相信号をアナログスイッチ18に入力する信号経路上にバッファ回路14を設けるようにしたが、同期検波回路を、反転増幅回路12で生成した逆相信号と入力信号Sinとの位相ずれが無視できる周波数領域で使用するような場合には、図5に示す如く、バッファ回路14を除去し、入力保護用の抵抗器R3を介して、入力端子Tinを正相信号出力用のアナログスイッチ18に直接接続するようにしてもよい。
【図面の簡単な説明】
【図1】 実施例の同期検波回路の構成を表わす電気回路図である。
【図2】 波形整形回路から出力される制御信号φ1,φ2を説明する説明図である。
【図3】 入力信号と出力信号との関係及び実施例の同期検波回路内で生成される信号波形を説明する説明図である。
【図4】 CMOSアナログスイッチの寄生容量及びこれによって発生するノイズを説明する説明図である。
【図5】 実施例の同期検波回路の他の構成例を表わす電気回路図である。
【図6】 従来の同期検波回路の構成を表わす電気回路図である。
【符号の説明】
2…コンパレータ(矩形波生成回路) 10…波形整形回路
12…反転増幅回路(位相反転回路) OP1…オペアンプ
14…バッファ回路(ボルテージフォロワ回路) OP2…オペアンプ
16,18…アナログスイッチ(CMOSアナログスイッチ)
Q11,Q21,Q12,Q22…MOSFET R1〜R3…抵抗器
INV1,INV2…インバータ
Claims (3)
- 集積回路上に構成され、入力信号の中から基準信号と同期した信号成分を抽出する同期検波回路であって、
前記入力信号の入力端子から出力端子に至る2系統の信号経路を有し、第1の信号経路上には、前記入力信号の位相を180度反転させる位相反転回路と、該位相反転回路から前記出力端子に至る経路を導通・遮断する第1のアナログスイッチとを備え、第2の信号経路上には、該経路を導通・遮断する第2のアナログスイッチを備え、前記第1及び第2のアナログスイッチを、夫々、nチャネルのMOSFETとpチャネルのMOSFETとからなるCMOSアナログスイッチにて構成すると共に、更に、
前記基準信号と位相同期した矩形波を生成する矩形波生成回路と、
該矩形波生成回路にて生成された矩形波の信号レベルの切り換わりに応じて、前記第1及び第2のアナログスイッチのオン・オフ状態を互いに異なるように交互に切り換え、前記第1及び第2のアナログスイッチのいずれか一方から信号を出力させる駆動回路と、
を備え、しかも、前記駆動回路は、前記矩形波の信号レベルが反転して前記各アナログスイッチのオン・オフ状態を切り換える際、前記各アナログスイッチを、所定期間、同時にオンすることを特徴とする同期検波回路。 - 前記位相反転回路を、オペアンプからなる反転増幅回路にて構成してなることを特徴とする請求項1に記載の同期検波回路。
- 前記第2の信号経路の前記第2のアナログスイッチよりも前記入力端子側の経路上に、オペアンプからなるボルテージフォロワ回路を設けたことを特徴とする請求項2に記載の同期検波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24358596A JP3769833B2 (ja) | 1996-09-13 | 1996-09-13 | 同期検波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24358596A JP3769833B2 (ja) | 1996-09-13 | 1996-09-13 | 同期検波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1093430A JPH1093430A (ja) | 1998-04-10 |
JP3769833B2 true JP3769833B2 (ja) | 2006-04-26 |
Family
ID=17106012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24358596A Expired - Fee Related JP3769833B2 (ja) | 1996-09-13 | 1996-09-13 | 同期検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3769833B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107238382A (zh) * | 2017-05-22 | 2017-10-10 | 东南大学 | 一种硅微陀螺仪差分电容检测电路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7370531B2 (en) * | 2004-01-20 | 2008-05-13 | Ngk Insulators, Ltd. | Detection circuits, detection method and systems of measuring physical quantities |
JP4411529B2 (ja) | 2004-08-05 | 2010-02-10 | 株式会社デンソー | 振動型角速度センサ |
JP5136016B2 (ja) * | 2006-11-27 | 2013-02-06 | セイコーエプソン株式会社 | 駆動装置、物理量測定装置及び電子機器 |
MY176182A (en) * | 2013-06-28 | 2020-07-24 | Univ Danmarks Tekniske | Biosensor based on measurements of the clustering dynamics of magnetic particles |
JP6731235B2 (ja) * | 2015-11-09 | 2020-07-29 | セイコーエプソン株式会社 | 複合スイッチ回路、物理量検出装置、電子機器および移動体 |
-
1996
- 1996-09-13 JP JP24358596A patent/JP3769833B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107238382A (zh) * | 2017-05-22 | 2017-10-10 | 东南大学 | 一种硅微陀螺仪差分电容检测电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH1093430A (ja) | 1998-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE37452E1 (en) | At frequency phase shifting circuit for use in a quadrature clock generator | |
US5252865A (en) | Integrating phase detector | |
EP0695679A1 (en) | Power steering apparatus for performing feedback control of motor-driving current | |
JPS62231515A (ja) | 半導体集積回路 | |
JPH05175737A (ja) | サンプルホールド型位相比較回路 | |
JP3769833B2 (ja) | 同期検波回路 | |
JP2004012168A (ja) | ゼロクロス検出回路 | |
JPS61276197A (ja) | Cmosアドレス遷移検出器および回路 | |
JPH06213940A (ja) | ピーク検出回路 | |
JP2620265B2 (ja) | 電流スイッチ | |
JPS6035837A (ja) | パルス性雑音の低減装置 | |
US5892375A (en) | Comparator with small signal suppression circuitry | |
WO2002056474A2 (en) | Clock interpolation through capacitive weighting | |
JP3400845B2 (ja) | 同期整流回路 | |
JPH0224279Y2 (ja) | ||
JP3357748B2 (ja) | アナログ型のマルチプライヤ | |
JPS61501365A (ja) | 超音波遅延線路の走行時間を可変延長する回路 | |
JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
JPS595740A (ja) | 波形整形回路 | |
JPS60241373A (ja) | 差動増幅回路 | |
JPS6189704A (ja) | 絶縁増幅器 | |
JPH0217773A (ja) | イメージセンサ出力回路 | |
JPH057786Y2 (ja) | ||
JPH08235891A (ja) | 信号処理回路及びこれを用いた電荷転送装置 | |
JP2003283320A (ja) | スイッチ回路を用いた同期検波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |