JP3400845B2 - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JP3400845B2 JP3400845B2 JP05365894A JP5365894A JP3400845B2 JP 3400845 B2 JP3400845 B2 JP 3400845B2 JP 05365894 A JP05365894 A JP 05365894A JP 5365894 A JP5365894 A JP 5365894A JP 3400845 B2 JP3400845 B2 JP 3400845B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- analog
- hpf
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ交流信号をこ
の信号に同期したタイミング信号により検波して整流信
号を出力する同期整流回路に関する。
の信号に同期したタイミング信号により検波して整流信
号を出力する同期整流回路に関する。
【０００２】
【従来の技術】図４は電位センサ１と、電位センサ１か
ら出力されるアナログ交流入力信号とそのタイミング信
号により検波して整流信号を出力する同期整流回路２を
示し、電位センサ１は例えば５０Ｖ〜１２００Ｖの電位
変動に応じて６５０Ｈｚ、１０〜２４０ｍＶＲＭＳのア
ナログ交流信号とこの信号に同期したタイミング信号を
出力する。
ら出力されるアナログ交流入力信号とそのタイミング信
号により検波して整流信号を出力する同期整流回路２を
示し、電位センサ１は例えば５０Ｖ〜１２００Ｖの電位
変動に応じて６５０Ｈｚ、１０〜２４０ｍＶＲＭＳのア
ナログ交流信号とこの信号に同期したタイミング信号を
出力する。
【０００３】同期整流回路２には、アナログ交流信号が
入力する受信回路１０と、アナログ交流信号のタイミン
グ信号を発生するタイミング信号発生回路１２と、タイ
ミング信号発生回路１２からのタイミング信号により１
８０°毎にオン、オフして受信回路１０の出力信号を半
波整流するスイッチ回路１４と、図５に示すようにこの
半波を平滑化する平滑回路１５と、平滑回路１５の出力
電圧を増幅する直流増幅回路１６が設けられている。
入力する受信回路１０と、アナログ交流信号のタイミン
グ信号を発生するタイミング信号発生回路１２と、タイ
ミング信号発生回路１２からのタイミング信号により１
８０°毎にオン、オフして受信回路１０の出力信号を半
波整流するスイッチ回路１４と、図５に示すようにこの
半波を平滑化する平滑回路１５と、平滑回路１５の出力
電圧を増幅する直流増幅回路１６が設けられている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の同期整流回路では、アナログ交流入力信号を半波整
流した信号のゼロクロス信号を用いてアナログ交流入力
信号を平滑化するので、平滑回路１５のコンデンサＣの
容量が大きくなり、したがって、立ち上がりおよび立ち
下がり時間が長くなり、また、リップル電圧が大きいと
いう問題点がある。そのため、例えば直流成分に対する
立ち上がりおよび立ち下がり時間（例えば４０ｍｓ以
下）やリップル電圧（例えば５０ｍＶ，ｐ−ｐ以下）の
厳しい要求に応じることができないという問題点があ
る。
来の同期整流回路では、アナログ交流入力信号を半波整
流した信号のゼロクロス信号を用いてアナログ交流入力
信号を平滑化するので、平滑回路１５のコンデンサＣの
容量が大きくなり、したがって、立ち上がりおよび立ち
下がり時間が長くなり、また、リップル電圧が大きいと
いう問題点がある。そのため、例えば直流成分に対する
立ち上がりおよび立ち下がり時間（例えば４０ｍｓ以
下）やリップル電圧（例えば５０ｍＶ，ｐ−ｐ以下）の
厳しい要求に応じることができないという問題点があ
る。
【０００５】本発明は上記従来の問題点に鑑み、立ち上
がりおよび立ち下がり時間を短縮し、リップル電圧を小
さくすることができる同期整流回路を提供することを目
的とする。
がりおよび立ち下がり時間を短縮し、リップル電圧を小
さくすることができる同期整流回路を提供することを目
的とする。
【０００６】
【課題を解決するための手段】第１の手段は上記目的を
達成するために、アナログ交流信号をこの信号に同期し
たタイミング信号により検波して整流信号を出力する同
期整流回路において、前記アナログ交流信号の直流成分
をカットするＨＰＦ回路と、前記タイミング信号に基づ
いて前記ＨＰＦ回路の時定数を前記アナログ交流信号の
１８０°毎に変更し、１８０°毎に位相がシフトした信
号を出力する時定数変更手段と、前記ＨＰＦ回路の出力
信号を平滑化する平滑回路とを備えたことを特徴とす
る。
達成するために、アナログ交流信号をこの信号に同期し
たタイミング信号により検波して整流信号を出力する同
期整流回路において、前記アナログ交流信号の直流成分
をカットするＨＰＦ回路と、前記タイミング信号に基づ
いて前記ＨＰＦ回路の時定数を前記アナログ交流信号の
１８０°毎に変更し、１８０°毎に位相がシフトした信
号を出力する時定数変更手段と、前記ＨＰＦ回路の出力
信号を平滑化する平滑回路とを備えたことを特徴とす
る。
【０００７】第２の手段は、アナログ交流信号をこの信
号に同期したタイミング信号により検波して整流信号を
出力する同期整流回路において、前記アナログ交流信号
の直流成分をカットする第１のＨＰＦ回路と、前記タイ
ミング信号に基づいて前記第１のＨＰＦ回路の時定数を
前記アナログ交流信号の１８０°毎に変更し、１８０°
毎に位相がシフトした信号を出力する第１の時定数変更
手段と、前記アナログ交流信号を反転する反転回路と、
前記反転回路により反転されたアナログ交流信号の直流
成分をカットする第２のＨＰＦ回路と、前記第２のＨＰ
Ｆ回路の時定数を前記アナログ交流信号の１８０°毎に
変更し、１８０°毎に位相がシフトした信号を出力する
第２の時定数変更手段と、前記第１および第２のＨＰＦ
回路の各出力信号の合成信号を平滑化する平滑回路とを
備えたことを特徴とする。
号に同期したタイミング信号により検波して整流信号を
出力する同期整流回路において、前記アナログ交流信号
の直流成分をカットする第１のＨＰＦ回路と、前記タイ
ミング信号に基づいて前記第１のＨＰＦ回路の時定数を
前記アナログ交流信号の１８０°毎に変更し、１８０°
毎に位相がシフトした信号を出力する第１の時定数変更
手段と、前記アナログ交流信号を反転する反転回路と、
前記反転回路により反転されたアナログ交流信号の直流
成分をカットする第２のＨＰＦ回路と、前記第２のＨＰ
Ｆ回路の時定数を前記アナログ交流信号の１８０°毎に
変更し、１８０°毎に位相がシフトした信号を出力する
第２の時定数変更手段と、前記第１および第２のＨＰＦ
回路の各出力信号の合成信号を平滑化する平滑回路とを
備えたことを特徴とする。
【０００８】第３の手段は、第１または第２の手段にお
いて前記時定数変更手段が、前記アナログ交流信号の１
８０°毎にオン、オフするＦＥＴと、前記ＦＥＴのオ
ン、オフに応じて前記ＨＰＦ回路の抵抗に対して接続ま
たは切り離される抵抗とを有することを特徴とする。
いて前記時定数変更手段が、前記アナログ交流信号の１
８０°毎にオン、オフするＦＥＴと、前記ＦＥＴのオ
ン、オフに応じて前記ＨＰＦ回路の抵抗に対して接続ま
たは切り離される抵抗とを有することを特徴とする。
【０００９】
【作用】第１の手段では、アナログ交流信号の直流成分
をカットするＨＰＦ回路の時定数がアナログ交流信号の
１８０°毎に変更され、ＨＰＦ回路の出力信号は位相が
１８０°毎にシフトされ、直流成分が生成されて平滑回
路により平滑化される。
をカットするＨＰＦ回路の時定数がアナログ交流信号の
１８０°毎に変更され、ＨＰＦ回路の出力信号は位相が
１８０°毎にシフトされ、直流成分が生成されて平滑回
路により平滑化される。
【００１０】したがって、平滑回路のコンデンサの容量
を小さくして立ち上がりおよび立ち下がり時間を短縮す
ることができる。
を小さくして立ち上がりおよび立ち下がり時間を短縮す
ることができる。
【００１１】第２の手段では、アナログ交流信号および
アナログ交流信号が反転された信号の各直流成分をカッ
トする第１及び第２のＨＰＦ回路の時定数がアナログ交
流信号の１８０°毎に変更され、第１及び第２のＨＰＦ
回路の各出力信号は位相が１８０°毎にシフトされて直
流成分が生成され、各信号が合成されて平滑回路により
平滑化される。したがって、平滑回路のコンデンサの容
量を小さくして立ち上がりおよび立ち下がり時間を短縮
することができ、また、アナログ交流信号およびアナロ
グ交流信号が反転された信号が合成されて平滑化される
ので、各ＡＣリップル分が相殺され、したがって、リッ
プル電圧を小さくすることができる。
アナログ交流信号が反転された信号の各直流成分をカッ
トする第１及び第２のＨＰＦ回路の時定数がアナログ交
流信号の１８０°毎に変更され、第１及び第２のＨＰＦ
回路の各出力信号は位相が１８０°毎にシフトされて直
流成分が生成され、各信号が合成されて平滑回路により
平滑化される。したがって、平滑回路のコンデンサの容
量を小さくして立ち上がりおよび立ち下がり時間を短縮
することができ、また、アナログ交流信号およびアナロ
グ交流信号が反転された信号が合成されて平滑化される
ので、各ＡＣリップル分が相殺され、したがって、リッ
プル電圧を小さくすることができる。
【００１２】第３の手段では、オン時の抵抗値が小さい
ＦＥＴと温度変化に対して値が変化しない抵抗の組み合
わせによりＨＰＦ回路の時定数を変更するので、温度変
化に対して安定して立ち上がりおよび立ち下がり時間を
短縮することができ、また、リップル電圧を小さくする
ことができる。
ＦＥＴと温度変化に対して値が変化しない抵抗の組み合
わせによりＨＰＦ回路の時定数を変更するので、温度変
化に対して安定して立ち上がりおよび立ち下がり時間を
短縮することができ、また、リップル電圧を小さくする
ことができる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明に係る同期整流回路の一実施例を示
す回路図、図２は図１における時定数回路を説明するた
めの回路図、図３は図１の同期整流回路の主要信号を示
す波形図である。
する。図１は本発明に係る同期整流回路の一実施例を示
す回路図、図２は図１における時定数回路を説明するた
めの回路図、図３は図１の同期整流回路の主要信号を示
す波形図である。
【００１４】図１においてこの回路は図４に示すような
電位センサ１からの６５０Ｈｚ、１０〜２４０ｍＶＲＭ
Ｓのアナログ交流信号が入力する受信回路１０と、受信
回路１０からの信号を反転増幅する反転増幅回路１１
と、アナログ交流信号のタイミング信号を発生するタイ
ミング信号発生回路１２ａ、１２ｂとを有する。
電位センサ１からの６５０Ｈｚ、１０〜２４０ｍＶＲＭ
Ｓのアナログ交流信号が入力する受信回路１０と、受信
回路１０からの信号を反転増幅する反転増幅回路１１
と、アナログ交流信号のタイミング信号を発生するタイ
ミング信号発生回路１２ａ、１２ｂとを有する。
【００１５】この回路はまた、受信回路１０の出力信号
のＤＣ成分をカットするＨＰＦ（ハイパスフィルタ）回
路１３ａと、ＨＰＦ回路１３ａの時定数をタイミング信
号発生回路１２ａからの信号により変更するＳＷ（スイ
ッチ）回路１４ａと、反転増幅回路１１の出力信号のＤ
Ｃ成分をカットするＨＰＦ回路１３ｂと、ＨＰＦ回路１
３ｂの時定数をタイミング信号発生回路１２ｂからの信
号により変更するＳＷ回路１４ｂと、ＨＰＦ回路１３
ａ、１３ｂの各出力信号を合成して平滑化し、ＤＣ電圧
を出力する平滑回路１５と、平滑回路１５の出力電圧を
増幅する直流増幅回路１６とが設けられている。
のＤＣ成分をカットするＨＰＦ（ハイパスフィルタ）回
路１３ａと、ＨＰＦ回路１３ａの時定数をタイミング信
号発生回路１２ａからの信号により変更するＳＷ（スイ
ッチ）回路１４ａと、反転増幅回路１１の出力信号のＤ
Ｃ成分をカットするＨＰＦ回路１３ｂと、ＨＰＦ回路１
３ｂの時定数をタイミング信号発生回路１２ｂからの信
号により変更するＳＷ回路１４ｂと、ＨＰＦ回路１３
ａ、１３ｂの各出力信号を合成して平滑化し、ＤＣ電圧
を出力する平滑回路１５と、平滑回路１５の出力電圧を
増幅する直流増幅回路１６とが設けられている。
【００１６】なお、この同期整流回路が用いられる電位
センサ１が出力するアナログ交流信号はＤＣ１０Ｖのオ
フセットを有し、このために受信回路１０がコンデンサ
Ｃ１０と、基準電圧Ｅ（＝ＤＣ１０Ｖ）と差動増幅器１
１により構成されている。この受信回路１０の出力信号
は反転増幅回路１１と、ＨＰＦ回路１３ａと、タイミン
グ信号発生回路１２ａ、１２ｂにおける比較器１２１の
−入力端子および比較器１２２の＋入力端子に印加され
る。
センサ１が出力するアナログ交流信号はＤＣ１０Ｖのオ
フセットを有し、このために受信回路１０がコンデンサ
Ｃ１０と、基準電圧Ｅ（＝ＤＣ１０Ｖ）と差動増幅器１
１により構成されている。この受信回路１０の出力信号
は反転増幅回路１１と、ＨＰＦ回路１３ａと、タイミン
グ信号発生回路１２ａ、１２ｂにおける比較器１２１の
−入力端子および比較器１２２の＋入力端子に印加され
る。
【００１７】タイミング信号発生回路１２ａにおける比
較器１２１は、＋入力端子側の基準電圧Ｅと−入力端子
側の受信回路１０の出力信号を比較することによりアナ
ログ交流信号が０レベル（この例では上記オフセット分
のＤＣ１０Ｖ）以下の場合にハイレベルの信号をＳＷ回
路１４ａのＦＥＴａのゲートに出力する。逆に、タイミ
ング信号発生回路１２ｂにおける比較器１２２は、＋入
力端子側の受信回路１０の出力信号と−入力端子側の基
準電圧Ｅを比較することによりアナログ交流信号が０レ
ベル以上の場合にハイレベルの信号をＳＷ回路１４ｂの
ＦＥＴｂのゲートに出力する。したがって、ＳＷ回路１
４ａ、１４ｂの各ＦＥＴａ、ＦＥＴｂのゲート信号は逆
極性になる。
較器１２１は、＋入力端子側の基準電圧Ｅと−入力端子
側の受信回路１０の出力信号を比較することによりアナ
ログ交流信号が０レベル（この例では上記オフセット分
のＤＣ１０Ｖ）以下の場合にハイレベルの信号をＳＷ回
路１４ａのＦＥＴａのゲートに出力する。逆に、タイミ
ング信号発生回路１２ｂにおける比較器１２２は、＋入
力端子側の受信回路１０の出力信号と−入力端子側の基
準電圧Ｅを比較することによりアナログ交流信号が０レ
ベル以上の場合にハイレベルの信号をＳＷ回路１４ｂの
ＦＥＴｂのゲートに出力する。したがって、ＳＷ回路１
４ａ、１４ｂの各ＦＥＴａ、ＦＥＴｂのゲート信号は逆
極性になる。
【００１８】ＨＰＦ回路１３ａ、１３ｂはそれぞれ受信
回路１０の出力信号、反転増幅回路１１の出力信号の直
流成分をカットし、かつ交流分を減衰しないような時定
数のコンデンサＣ１１、Ｃ１２と抵抗Ｒ１１、Ｒ１２が
用いられ、また、このコンデンサＣ１１と抵抗Ｒ１１の
接続点とコンデンサＣ１２と抵抗Ｒ１２の接続点はそれ
ぞれＳＷ回路１４ａ、１４ｂの抵抗Ｒ１３およびＦＥＴ
ａ、抵抗Ｒ１４およびＦＥＴｂに接続されると共に、平
滑回路１５の抵抗Ｒ１５、Ｒ１６に接続されている。
回路１０の出力信号、反転増幅回路１１の出力信号の直
流成分をカットし、かつ交流分を減衰しないような時定
数のコンデンサＣ１１、Ｃ１２と抵抗Ｒ１１、Ｒ１２が
用いられ、また、このコンデンサＣ１１と抵抗Ｒ１１の
接続点とコンデンサＣ１２と抵抗Ｒ１２の接続点はそれ
ぞれＳＷ回路１４ａ、１４ｂの抵抗Ｒ１３およびＦＥＴ
ａ、抵抗Ｒ１４およびＦＥＴｂに接続されると共に、平
滑回路１５の抵抗Ｒ１５、Ｒ１６に接続されている。
【００１９】したがって、ＳＷ回路１４ａのＦＥＴａは
アナログ交流信号が０レベル以下の場合にオン、０レベ
ル以上の場合にオフになるのでＨＰＦ回路１３ａの時定
数回路はアナログ交流信号が０レベル以下の場合にコン
デンサＣ１１と抵抗Ｒ１１のみにより構成され、０レベ
ル以上の場合にコンデンサＣ１１と抵抗Ｒ１１、Ｒ１３
の合成抵抗により構成される。同様に、ＨＰＦ回路１３
ｂの時定数回路はアナログ交流信号が０レベル以上の場
合にコンデンサＣ１２と抵抗Ｒ１２のみにより構成さ
れ、０レベル以上の場合にコンデンサＣ１２と抵抗Ｒ１
２、Ｒ１４の合成抵抗により構成される。
アナログ交流信号が０レベル以下の場合にオン、０レベ
ル以上の場合にオフになるのでＨＰＦ回路１３ａの時定
数回路はアナログ交流信号が０レベル以下の場合にコン
デンサＣ１１と抵抗Ｒ１１のみにより構成され、０レベ
ル以上の場合にコンデンサＣ１１と抵抗Ｒ１１、Ｒ１３
の合成抵抗により構成される。同様に、ＨＰＦ回路１３
ｂの時定数回路はアナログ交流信号が０レベル以上の場
合にコンデンサＣ１２と抵抗Ｒ１２のみにより構成さ
れ、０レベル以上の場合にコンデンサＣ１２と抵抗Ｒ１
２、Ｒ１４の合成抵抗により構成される。
【００２０】すなわち、図４に示す従来のタイミング信
号発生回路１２およびスイッチ回路１４ではアナログ交
流信号を半波整流して下半分を完全にカットしているの
に対し、本実施例のタイミング信号発生回路１２ａ、１
２ｂおよびスイッチ回路１４ａ、１４ｂではそれぞれア
ナログ交流信号の＋側、−側を処理し、また、図２に示
すようにＦＥＴａ、ＦＥＴｂがオンの場合にはそれぞれ
ＨＰＦ回路１３ａ、１３ｂ側の抵抗Ｒ１１、Ｒ１２とＳ
Ｗ回路１４ａ、１４ｂ側の抵抗Ｒ１３、Ｒ１４が並列に
接続される。
号発生回路１２およびスイッチ回路１４ではアナログ交
流信号を半波整流して下半分を完全にカットしているの
に対し、本実施例のタイミング信号発生回路１２ａ、１
２ｂおよびスイッチ回路１４ａ、１４ｂではそれぞれア
ナログ交流信号の＋側、−側を処理し、また、図２に示
すようにＦＥＴａ、ＦＥＴｂがオンの場合にはそれぞれ
ＨＰＦ回路１３ａ、１３ｂ側の抵抗Ｒ１１、Ｒ１２とＳ
Ｗ回路１４ａ、１４ｂ側の抵抗Ｒ１３、Ｒ１４が並列に
接続される。
【００２１】したがって、タイミング信号発生回路１２
ａ、ＨＰＦ回路１３ａおよびＳＷ回路１４ａ側の１つの
系統から平滑回路１５に対する信号は、図３（ａ）に示
すように１８０°毎に位相がシフトし、この結果、ＤＣ
成分を有することになる。しして、この信号のみを平滑
回路１５により平滑化したとすると図３（ｃ）に示すよ
うにＤＣ成分を有する合成波形ａが得られる。なお、図
３（ｃ）に示す合成波形ａが滑らかになっている理由は
平滑回路１５の抵抗Ｒ１５とコンデンサＣ１３の時定数
のためである。
ａ、ＨＰＦ回路１３ａおよびＳＷ回路１４ａ側の１つの
系統から平滑回路１５に対する信号は、図３（ａ）に示
すように１８０°毎に位相がシフトし、この結果、ＤＣ
成分を有することになる。しして、この信号のみを平滑
回路１５により平滑化したとすると図３（ｃ）に示すよ
うにＤＣ成分を有する合成波形ａが得られる。なお、図
３（ｃ）に示す合成波形ａが滑らかになっている理由は
平滑回路１５の抵抗Ｒ１５とコンデンサＣ１３の時定数
のためである。
【００２２】同様に、反転増幅回路１１からの逆相の信
号をタイミング信号発生回路１２ｂ、ＨＰＦ回路１３ｂ
およびＳＷ回路１４ｂにより処理し、更に平滑回路１５
により平滑化したとすると図３（ｄ）に示すようにＤＣ
成分を有する合成波形ｂが得られる。そして、これらの
合成波形ａ、ｂを平滑回路１５により平滑化した全波合
成波形ｃは、合成波形ａのリップル分と位相が１８０°
シフトされた合成波形ｂのリップル分が相殺された波形
となる。したがって、図５に示す従来の波形と比較して
も明らかなように、ＤＣ分の振幅変動とＡＣリップル成
分を極めて小さくすることができ、また、この結果、平
滑回路１５のコンデンサＣ１３の容量を小さくして立ち
上がりおよび立ち下がり時間を短縮することができる。
号をタイミング信号発生回路１２ｂ、ＨＰＦ回路１３ｂ
およびＳＷ回路１４ｂにより処理し、更に平滑回路１５
により平滑化したとすると図３（ｄ）に示すようにＤＣ
成分を有する合成波形ｂが得られる。そして、これらの
合成波形ａ、ｂを平滑回路１５により平滑化した全波合
成波形ｃは、合成波形ａのリップル分と位相が１８０°
シフトされた合成波形ｂのリップル分が相殺された波形
となる。したがって、図５に示す従来の波形と比較して
も明らかなように、ＤＣ分の振幅変動とＡＣリップル成
分を極めて小さくすることができ、また、この結果、平
滑回路１５のコンデンサＣ１３の容量を小さくして立ち
上がりおよび立ち下がり時間を短縮することができる。
【００２３】また、ＨＰＦ回路１３ａ、１３ｂの時定数
をそれぞれ変更するＳＷ回路１４ａ、１４ｂは、オン時
の抵抗値が小さいＦＥＴａ、ＦＥＴｂと温度変化に対し
て値が変化しない抵抗Ｒ１３、Ｒ１４により構成されて
いるので、温度変化に対しても安定して立ち上がりおよ
び立ち下がり時間を短縮することができ、また、リップ
ル電圧を小さくすることができる。
をそれぞれ変更するＳＷ回路１４ａ、１４ｂは、オン時
の抵抗値が小さいＦＥＴａ、ＦＥＴｂと温度変化に対し
て値が変化しない抵抗Ｒ１３、Ｒ１４により構成されて
いるので、温度変化に対しても安定して立ち上がりおよ
び立ち下がり時間を短縮することができ、また、リップ
ル電圧を小さくすることができる。
【００２４】
【発明の効果】以上説明したように請求項１記載の発明
は、アナログ交流信号の直流成分をカットするＨＰＦ回
路の時定数がアナログ交流信号の１８０°毎に変更さ
れ、ＨＰＦ回路の出力信号は位相が１８０°毎にシフト
され、直流成分が生成されて平滑回路により平滑化され
るので、平滑回路のコンデンサの容量を小さくして立ち
上がりおよび立ち下がり時間を短縮することができる。
は、アナログ交流信号の直流成分をカットするＨＰＦ回
路の時定数がアナログ交流信号の１８０°毎に変更さ
れ、ＨＰＦ回路の出力信号は位相が１８０°毎にシフト
され、直流成分が生成されて平滑回路により平滑化され
るので、平滑回路のコンデンサの容量を小さくして立ち
上がりおよび立ち下がり時間を短縮することができる。
【００２５】請求項２記載の発明は、アナログ交流信号
およびアナログ交流信号が反転された信号の各直流成分
をカットする第１及び第２のＨＰＦ回路の時定数がアナ
ログ交流信号の１８０°毎に変更され、第１及び第２の
ＨＰＦ回路の各出力信号は位相が１８０°毎にシフトさ
れて直流成分が生成され、各信号が合成されて平滑回路
により平滑化されるので、平滑回路のコンデンサの容量
を小さくして立ち上がりおよび立ち下がり時間を短縮す
ることができ、また、アナログ交流信号およびアナログ
交流信号が反転された信号が合成されて平滑化されるの
で、各ＡＣリップル分が相殺され、したがって、リップ
ル電圧を小さくすることができる。
およびアナログ交流信号が反転された信号の各直流成分
をカットする第１及び第２のＨＰＦ回路の時定数がアナ
ログ交流信号の１８０°毎に変更され、第１及び第２の
ＨＰＦ回路の各出力信号は位相が１８０°毎にシフトさ
れて直流成分が生成され、各信号が合成されて平滑回路
により平滑化されるので、平滑回路のコンデンサの容量
を小さくして立ち上がりおよび立ち下がり時間を短縮す
ることができ、また、アナログ交流信号およびアナログ
交流信号が反転された信号が合成されて平滑化されるの
で、各ＡＣリップル分が相殺され、したがって、リップ
ル電圧を小さくすることができる。
【００２６】請求項３記載の発明は、オン時の抵抗値が
小さいＦＥＴと温度変化に対して値が変化しない抵抗の
組み合わせによりＨＰＦ回路の時定数を変更するので、
温度変化に対して安定して立ち上がりおよび立ち下がり
時間を短縮することができ、また、リップル電圧を小さ
くすることができる。
小さいＦＥＴと温度変化に対して値が変化しない抵抗の
組み合わせによりＨＰＦ回路の時定数を変更するので、
温度変化に対して安定して立ち上がりおよび立ち下がり
時間を短縮することができ、また、リップル電圧を小さ
くすることができる。
【図１】本発明に係る同期整流回路の一実施例を示す回
路図である。
路図である。
【図２】図１における時定数回路を説明するための回路
図である。
図である。
【図３】図１の同期整流回路の主要信号を示す波形図で
ある。
ある。
【図４】従来の同期整流回路を示す回路図である。
【図５】図４の同期整流回路の整流波形を示す波形図で
ある。
ある。
１０ 受信回路
１１ 反転増幅回路
１２ａ，１２ｂ タイミング信号発生回路
１３ａ，１３ｂ ＨＰＦ（ハイパスフィルタ）回路
１４ａ，１４ｂ ＳＷ（スイッチ）回路
１５ 平滑回路
１６ 直流増幅回路
Ｒ１３，Ｒ１４ 抵抗
ＦＥＴ１，ＦＥＴ２ 電界効果トランジスタ
Claims (3)
- 【請求項１】 アナログ交流信号をこの信号に同期した
タイミング信号により検波して整流信号を出力する同期
整流回路において、 前記アナログ交流信号の直流成分をカットするＨＰＦ回
路と、 前記タイミング信号に基づいて前記ＨＰＦ回路の時定数
を前記アナログ交流信号の１８０°毎に変更し、１８０
°毎に位相がシフトした信号を出力する時定数変更手段
と、 前記ＨＰＦ回路の出力信号を平滑化する平滑回路と、 を備えたことを特徴とする同期整流回路。 - 【請求項２】 アナログ交流信号をこの信号に同期した
タイミング信号により検波して整流信号を出力する同期
整流回路において、 前記アナログ交流信号の直流成分をカットする第１のＨ
ＰＦ回路と、 前記タイミング信号に基づいて前記第１のＨＰＦ回路の
時定数を前記アナログ交流信号の１８０°毎に変更し、
１８０°毎に位相がシフトした信号を出力する第１の時
定数変更手段と、 前記アナログ交流信号を反転する反転回路と、 前記反転回路により反転されたアナログ交流信号の直流
成分をカットする第２のＨＰＦ回路と、 前記第２のＨＰＦ回路の時定数を前記アナログ交流信号
の１８０°毎に変更し、１８０°毎に位相がシフトした
信号を出力する第２の時定数変更手段と、 前記第１および第２のＨＰＦ回路の各出力信号の合成信
号を平滑化する平滑回路と、 を備えたことを特徴とする同期整流回路。 - 【請求項３】 前記時定数変更手段は、前記アナログ交
流信号の１８０°毎にオン、オフするＦＥＴと、前記Ｆ
ＥＴのオン、オフに応じて前記ＨＰＦ回路の抵抗に対し
て接続または切り離される抵抗とを有することを特徴と
する請求項１または２記載の同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05365894A JP3400845B2 (ja) | 1994-03-24 | 1994-03-24 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05365894A JP3400845B2 (ja) | 1994-03-24 | 1994-03-24 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264864A JPH07264864A (ja) | 1995-10-13 |
| JP3400845B2 true JP3400845B2 (ja) | 2003-04-28 |
Family
ID=12948965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05365894A Expired - Fee Related JP3400845B2 (ja) | 1994-03-24 | 1994-03-24 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3400845B2 (ja) |
-
1994
- 1994-03-24 JP JP05365894A patent/JP3400845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07264864A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828753B2 (en) | Input filter for A.C. motor phase current sensing | |
| JP3400845B2 (ja) | 同期整流回路 | |
| JP3353533B2 (ja) | 磁力計 | |
| JPS63190557A (ja) | 電源装置 | |
| JPH08107700A (ja) | インバータの出力電圧検出装置 | |
| JP2005147831A (ja) | 電流検出回路及び電流検出方法 | |
| US5579214A (en) | Half-wave rectifier circuit | |
| JPH1198883A (ja) | ブラシレスモータの制御方法 | |
| JP3769833B2 (ja) | 同期検波回路 | |
| WO2001003490A3 (en) | Apparatus for increasing the voltage utilization of three-phase pwm rectifier systems with connection between output center point and artificial mains star point | |
| JPH10154921A (ja) | 漏電防止装置 | |
| JPH0718175Y2 (ja) | 全波整流回路 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPH08289554A (ja) | 全波整流回路 | |
| JP2002208842A (ja) | 三角波電圧生成装置、及び、三角波電圧信号の生成方法 | |
| KR960003562B1 (ko) | 레졸버신호의 복조 시스템 | |
| JPS5836176A (ja) | トランジスタインバ−タ装置 | |
| JP2678531B2 (ja) | 移相回路 | |
| JP2838133B2 (ja) | 電力変換装置 | |
| JPH10327583A (ja) | インバータ装置 | |
| JPS622486Y2 (ja) | ||
| JPH0468858B2 (ja) | ||
| JP2637601B2 (ja) | 高調波抑制装置の制御方法 | |
| JP2632587B2 (ja) | 電源装置 | |
| JPH10313584A (ja) | ブラシレスモータの位置検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |