JP3760483B2 - ディジタル音響処理装置 - Google Patents

ディジタル音響処理装置 Download PDF

Info

Publication number
JP3760483B2
JP3760483B2 JP17410295A JP17410295A JP3760483B2 JP 3760483 B2 JP3760483 B2 JP 3760483B2 JP 17410295 A JP17410295 A JP 17410295A JP 17410295 A JP17410295 A JP 17410295A JP 3760483 B2 JP3760483 B2 JP 3760483B2
Authority
JP
Japan
Prior art keywords
clock
digital
digital input
circuit
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17410295A
Other languages
English (en)
Other versions
JPH099399A (ja
Inventor
啓久 三好
達也 梅尾
浩 濱松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP17410295A priority Critical patent/JP3760483B2/ja
Publication of JPH099399A publication Critical patent/JPH099399A/ja
Application granted granted Critical
Publication of JP3760483B2 publication Critical patent/JP3760483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Stereophonic System (AREA)

Description

【0001】
【産業上の利用分野】
この発明は、複数のディジタル音響機器からそれぞれ供給されるディジタル信号を入力してディジタル処理回路でミキシング等のディジタル処理を実行するディジタル音響処理装置に関する。
【0002】
【従来の技術】
ディジタル信号処理回路の進歩に伴って、各種音響機器のディジタル化が進んでいる。複数のディジタル音響信号をミキシングするディジタルミキサでは、うまくシステムを構築しないと入力される複数のディジタル入力信号のサンプリングレートがまちまちになる場合がある。このため、ディジタル音響システムを構築する場合、システムエンジニアやそのシステムの使用者が各ディジタル音響機器のクロック系を十分に理解してシステムのクロック系がすべて同期するようパラメータを設定する必要がある。例えばミキサに内蔵されるDSP(ディジタル・シグナル・プロセッサ)の基準クロックと、入力されるディジタル入力信号の同期クロックとが同期していない場合、DSPでのデータ処理において、データの欠落・補間が発生し、正しいデータ処理を行うことができない。
【0003】
【発明が解決しようとする課題】
そこで、ディジタル音響機器からのディジタルデータのビットレートを変換するサンプリングレートコンバータを用いてディジタル音響システムを構築するこも考えられるが、この場合には、システム自体が大掛かりになるうえ現時点では高価なので、一般のユーザにはシステム構築が難しいという問題がある。
【0004】
この発明は、このような問題点に鑑みされたもので、クロック系を十分に理解していないユーザにとっても最適なディジタル音響システムを容易に構築することが可能なディジタル音響処理装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
この発明のディジタル音響処理装置は、複数のディジタル音響機器からそれぞれ供給されるディジタル入力信号を当該ディジタル入力信号に含まれる同期クロックに基づいてそれぞれ受信し基準クロックで動作するディジタル処理回路に供給してディジタル処理するディジタル音響処理装置であって、供給される前記ディジタル入力信号から位相同期ループによって前記同期クロックを検出すると共に前記位相同期ループがロック状態となったかどうかを示すロックフラグを出力する位相同期ループ部と、前記同期クロックと前記基準クロックとが同期しているかどうかを示す同期フラグを出力する同期検出部とを有して前記ディジタル入力信号をそれぞれ受信する複数の受信回路と、内部クロックを発生する内部クロック回路と、前記各受信回路で検出された複数の同期クロック及び前記内部クロック回路で発生した前記内部クロックから1つのクロックを選択し、前記基準クロックとして出力する切替手段と、前記各受信回路から出力されるロックフラグ及び同期フラグに基づいて、前記各受信回路が受信している前記ディジタル入力信号が、入力不可能なディジタル入力信号、ディジタル処理回路で処理不可能なディジタル入力信号、又はディジタル処理回路で処理可能なディジタル入力信号のうちいずれの状態であるかを認識する制御手段と、この制御手段での認識結果を表示する表示手段とを備えたことを特徴とする。
【0006】
この発明のより好ましい態様は、前記各受信回路で検出された複数の同期クロック及び内部クロックから1つのクロックを選択し前記基準クロックとして出力する切替手段を備え、前記制御手段が、前記切替手段を切替制御するものであることを特徴とする。
【0007】
【作用】
この発明によれば、各ディジタル音響機器からのディジタル入力信号をそれぞれ受信する受信回路で、位相同期ループがロックしたかどうか、及び検出された同期クロックと基準クロックとが同期しているかどうかを検出し、その検出結果としてロックフラグ及び同期フラグをそれぞれ出力し、制御手段が、これらのフラグを参照して各ディジタル入力信号について、入力不可能、処理不可能及び処理可能の判断を下し、その結果を表示装置に表示するようにしている。このため、ユーザは、システム全体の中で、どのディジタル音響機器が入力不可能又は処理不可能であるかを一目で把握することができる。従って、入力不可能又は処理不可能なディジタル音響機器について、それを使用不可としたり、クロックのレート切替が可能な場合には、それを切り替えるといった処置をとることができ、最適なシステム構築が容易に行えるようになる。
【0008】
また、各受信回路で検出された複数の同期クロック及び内部クロックを繰り替えて、これらをディジタル処理回路の基準クロックとして供給可能に構成することにより、ユーザは、単に入力不可及び処理不可のディジタル音響機器を知り得るだけでなく、基準クロックを種々切り替えて、最も多くのディジタル音響機器が処理可能な最適状態が得られる基準クロックを見つけ出すことができる。これにより、最適システムの構築が更に容易になる。
【0009】
【実施例】
以下、図面を参照して、この発明の実施例について説明する。
図1は、この発明の一実施例に係るディジタルミキサの構成を示すブロック図である。
【0010】
複数のディジタル音響機器から供給されるディジタル入力信号DI1 ,DI2 ,…,DIn は、入力段に設けられた複数の受信回路11 ,12 ,…,1n にそれぞれ入力されている。受信回路11 〜1n は、同期クロックCKs1,CKs2,…,CKsnを検出するPLL(位相同期ループ)回路2と、このPLL回路2で検出された同期クロックCKs1〜CKsnでディジタル音声信号をサンプリングするサンプリング回路(SMP)3と、検出された同期クロックCKs1〜CKsnと後述する基準クロックCK0 とが同期しているかどうかを検出する同期検出回路(DET)4とを備えている。
【0011】
ディジタル入力信号DI1 〜DIn には、ディジタル音声信号と同期クロックとが分離された形態、合成された形態の2種類が考えられるが、いずれの形態であっても、PLL回路2で同期クロックCKs1〜CKsnが抽出される。また、PLL回路2は、内部の図示しない位相比較器の積分出力等に基づいてロック状態となったかどうかを示すロックフラグfL1,fL2,…,fLnを出力する。サンプリング回路4でサンプリングされたディジタル入力信号DI1 〜DIn は、図示しないDSPに供給される。また、同期検出回路4は、同期クロックCKs1〜CKsnと基準クロックCK0 とが同期したかどうかを示す同期フラグfs1,fs2,…,fsnを出力する。
【0012】
一方、同期クロックCKs1〜CKsnは、切替回路5の各入力端に供給されている。この切替回路5の他の3つの入力端には、内部クロック発生回路(INTCKA,INTCKB)6,7からの内部クロックCKI1,CKI2およびWCINからのクロックCKW がそれぞれ与えられている。切替回路5の出力は、ジッタ除去等の安定化を目的としたマスタPLL回路8を介して基準クロックCK0 となり、受信回路11 〜1n の各同期検出回路4に供給される。
【0013】
受信回路11 〜1n から出力されるロックフラグfL1〜fLn及び同期フラグfs1〜fsnは、CPU10に入力される。CPU10は、これらのフラグに基づいて、各ディジタル入力信号DI1 〜DIn について、入力不可、DSPでの処理不可及び処理可能の3つのうちのいずれであるかを判断する。この判断結果は、表示装置(DISP)11に表示される。また、CPU10は、自らの内部処理又は操作スイッチ(SW)12からの操作に基づいて、切替回路5を制御して基準クロックCK0 を切り替える。
【0014】
図2に、同期検出回路4の具体的構成例を示す。
同期クロックCKsi及び基準クロックCK0 には、それぞれビットクロックとこれを例えば64分周したワードクロックとが含まれる。そこで、同期クロックCKsiのビットクロックを、基準クロックCK0 のワードクロックの1周期分の時間だけゲート21を介してカウンタ22のクロック信号として供給する。カウンタ22の出力と、レジスタ23に格納された値“64”とを比較器(CMP)24で比較して、両者が一致していれば同期フラグfsiは“1”、両者が一致していなければ同期フラグfsiは“0”とすれば良い。これにより、同期クロックCKsiに多少のジッタを含んでいても、全てのデータを欠落・補間を生じることなくDSPに供給できるかどうかという観点で、同期・非同期を判断することができる。
【0015】
次に、このように構成されたディジタルミキサの動作について説明する。
図3は、CPU10におけるディジタル入力信号の評価処理を示すフローチャートである。
この処理を起動すると、CPU10は、まず1番目のディジタル入力信号DI1 を受信した受信回路11 からのロックフラグfL1が“0”かどうかを判定する(S1,S2)。もし、ロックフラグfL1が“0”であったら、データ受信不可又はシステム構成不可能であるとして、その旨を表示装置11に表示する(S3)。ロックフラグfL1が“1”である場合には、次に同期フラグfs1が“0”であるかどうかを参照する(S4)。同期フラグfs1が“0”の場合には、データの受信は可能であるが同期不可であるため、DSPでの処理ができない旨を表示装置11に表示する(S5)。同期フラグfs1が“1”の場合には、同期可能である旨を表示装置11に表示する(S6)。以上の処理をn番目のディジタル入力信号DIn まで繰り返す(S7,S8)。
【0016】
図4は、表示装置11における表示形態の一例を示す図である。
画面31上には、このディジタルミキサに接続されているマイク、テープ等のディジタル音響機器をイメージしたアイコン32と、内部クロックをイメージしたアイコン33とが表示される。ここで、反転表示されたアイコン33aは、現在、ユーザがDSPに与える基準クロックとして選択したクロックに対応するアイコンで、その周波数は、右下のエリア34に、例えば「44.1k」のように表示される。
【0017】
この基準クロックに対して、同期しているディジタル音響機器のアイコンは、そのまま表示される(以下「 」と示す)が、非同期になっているディジタル音響機器のアイコンには、「/」が付加されている。また、入力が無い状態であるか、又は入力不可能である、即ちPLL回路2がロック不可能であるディジタル音響機器のアイコンには「×」が付加されている。なお、「 」および、「/」はその同期クロックを基準クロックとして選択できる可能性をも同時に示している。
【0018】
例えば、図示の例では、MIC1/2,MIC7/8,TAPE5/6は、システム構成不可を示しているので、システムから除外するか、ユーザーが必要とするならMIC1/2,MIC7/8,TAPE5/6に接続された機器をシステムとして構成できるよう処理する必要があるため、CPU10は、メッセージ表示エリア35に、「MIC1/2,MIC7/8,TAPE5/6には、なにも接続されていないか、入力不可の機器が接続されているので、必要であれば接続の確認および接続機器の状態確認等を行って下さい。」等のメッセージを表示させるようにしてもよい。
これは、ユーザーが指示に従って適切な処置を行えば、MIC1/2,MIC7/8,TAPE5/6のアイコン表示は「×」のまま、もしくは、それぞれ「/」または「 」に変わるので、ユーザーが要求するシステムに必要な機器すべての出力が本機で受信可能となる状態に誘導できることを示唆している。
【0019】
次に、「×」はユーザーがシステム構成に必要としなかった入力であるから無視して、「/」の入力、例えば2TrD1,2TrD2に接続された機器の同期をとれば、同期システムが完成することになる。そこで、この場合CPU10はメッセージ表示エリア35に、「2TrD1,2TrD2には、同期していない機器が接続されているので、接続機器側を同期がとれるように設定して下さい。」等のメッセージを表示させるようにしてもよい。
ユーザーが指示に従って適切な処置を行えば、2TrD1,2TrD2のアイコン表示はそれぞれ「/」のまま、または、「 」に変わる。
【0020】
ここで2TrD1,2TrD2のアイコン表示が共に「 」になればユーザーが要求するシステムは完成となるし、どちらか一方が「/」になったのであれば、「/」になった入力の同期クロックを基準クロックとして選択すれば、ユーザーが要求するシステムが完成となるので、例えばCPU10は、メッセージ表示エリア35に「2TrD1の同期クロックを基準クロックとして選択して下さい。」等のメッセージを表示させるようにしてもよい。
【0021】
また、どちらとも「/」になった場合、それは、その入力に接続されている機器が、それぞれ自分自身のクロックでしか動作できない機器であることになるので、例えばCPU10は、メッセージ表示エリア35に、「2TrD1,2TrD2には、それぞれ単独のクロックでしか動作できない機器が接続されているので、この2つの機器を含む同期システムを作ることはできません。どちらか一方をシステムから除外して下さい。」等のメッセージを表示させるようにしてもよい。
【0022】
このようなユーザ誘導により、例えば2TrD1の同期クロックを基準クロックとする同期システムが構成されたが、前述した通り基準クロックとして選択できる可能性のある入力はいくつかあるので、例えば、TAPE1/2の同期クロツクを基準クロックとする同期システムが組める可能性もある。
以上のような手法で、ユーザーを、対話形式により、要求する同期システムに誘導することができる。
【0023】
なお、以上はユーザが基準クロックを選択する場合について説明したが、例えばCPU10が、WCIN,INT44.1,INT48,さらにはロックしている各入力の同期クロックを、この順に基準クロックとして順次選択していき、各基準クロックごとに各入力の同期状態を記憶しておき、最後に、記憶された状態の中で同期状態の機器が最も多い基準クロックを自動選択又はユーザに提示するようにしても良い。
【0024】
【発明の効果】
以上述べたように、この発明によれば、各ディジタル音響機器からのディジタル入力信号をそれぞれ受信する受信回路で、位相同期ループがロックしたかどうか、及び検出された同期クロックと基準クロックとが同期しているかどうかを検出し、これらの検出結果に応じて制御手段が、各ディジタル入力信号について、入力不可能、処理不可能及び処理可能の判断を下し、その結果を表示装置に表示するようにしているので、ユーザは、システム全体の中で、どのディジタル音響機器が入力不可能又は処理不可能であるかを一目で把握することができ、最適なシステム構築が容易に行えるという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の一実施例に係るディジタルミキサのブロック図である。
【図2】 同ディジタルミキサにおける同期検出回路のブロック図である。
【図3】 同ディジタルミキサのCPUの動作フローチャートである。
【図4】 同ディジタルミキサの表示画面を示す図である。
【符号の説明】
11 〜1n …受信回路、2…PLL回路、3…サンプリング回路、4…同期検出化回路、5…切替回路、6,7…内部クロック発生回路、8…マスタPLL回路、10…CPU、11…表示装置、12…操作スイッチ。

Claims (3)

  1. 複数のディジタル音響機器からそれぞれ供給されるディジタル入力信号を当該ディジタル入力信号に含まれる同期クロックに基づいてそれぞれ受信し基準クロックで動作するディジタル処理回路に供給してディジタル処理するディジタル音響処理装置であって、
    供給される前記ディジタル入力信号から位相同期ループによって前記同期クロックを検出すると共に前記位相同期ループがロック状態となったかどうかを示すロックフラグを出力する位相同期ループ部と、前記同期クロックと前記基準クロックとが同期しているかどうかを示す同期フラグを出力する同期検出部とを有して前記ディジタル入力信号をそれぞれ受信する複数の受信回路と、
    内部クロックを発生する内部クロック回路と、
    前記各受信回路で検出された複数の同期クロック及び前記内部クロック回路で発生した前記内部クロックから1つのクロックを選択し、前記基準クロックとして出力する切替手段と、
    前記各受信回路から出力されるロックフラグ及び同期フラグに基づいて、前記各受信回路が受信している前記ディジタル入力信号が、入力不可能なディジタル入力信号、ディジタル処理回路で処理不可能なディジタル入力信号、又はディジタル処理回路で処理可能なディジタル入力信号のうちいずれの状態であるかを認識する制御手段と、
    この制御手段での認識結果を表示する表示手段と
    を備えたことを特徴とするディジタル音響処理装置。
  2. 前記切替手段は、ユーザのクロック選択操作に応じて前記クロックを選択することを特徴とする請求項1記載のディジタル音響処理装置。
  3. 前記制御手段は、前記切替手段を制御して前記基準クロックとして選択するクロックを順次切替させると共に、選択された各クロック毎に前記各ディジタル入力信号の前記状態を認識し、処理可能となるディジタル入力信号の数が最も多くなるクロックを判定して、当該クロックを前記切替手段が前記基準クロックとして選択するクロックに設定するか、又は、前記切替手段で選択すべきクロックとしてユーザに提示する
    ことを特徴とする請求項1記載のディジタル音響処理装置。
JP17410295A 1995-06-16 1995-06-16 ディジタル音響処理装置 Expired - Lifetime JP3760483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17410295A JP3760483B2 (ja) 1995-06-16 1995-06-16 ディジタル音響処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17410295A JP3760483B2 (ja) 1995-06-16 1995-06-16 ディジタル音響処理装置

Publications (2)

Publication Number Publication Date
JPH099399A JPH099399A (ja) 1997-01-10
JP3760483B2 true JP3760483B2 (ja) 2006-03-29

Family

ID=15972688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17410295A Expired - Lifetime JP3760483B2 (ja) 1995-06-16 1995-06-16 ディジタル音響処理装置

Country Status (1)

Country Link
JP (1) JP3760483B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753689B2 (en) 2015-06-26 2017-09-05 Yamaha Corporation Audio processing apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439892B2 (ja) 2009-03-27 2014-03-12 ヤマハ株式会社 デジタル音響機器およびプログラム
WO2018012576A1 (ja) * 2016-07-14 2018-01-18 ヤマハ株式会社 音データ処理装置及び音データ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753689B2 (en) 2015-06-26 2017-09-05 Yamaha Corporation Audio processing apparatus

Also Published As

Publication number Publication date
JPH099399A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
JP3760483B2 (ja) ディジタル音響処理装置
JP2006217419A (ja) ログ機能及び警告機能を持つゲンロック装置
JP2003163673A (ja) 切替装置、コンピュータ切替方法、コンピュータ切替システム
JP3085214B2 (ja) ディジタルオーディオ機器のクロック選択支援方式
JPH08221042A (ja) 多画面表示装置
JP2009290685A (ja) 制御装置と制御方法並びに制御プログラム
JP3876794B2 (ja) 垂直同期信号処理回路
JPH10150609A (ja) オンスクリーン表示装置
JPS62258564A (ja) ス−パ−インポ−ズ装置
JP2009100315A (ja) 映像信号処理システム及び表示方法
JP4321442B2 (ja) マイクシステム及びその信号伝送方法
JP2002006823A (ja) ディスプレイ装置
JP2515987Y2 (ja) フィールド一致回路
JP3110084B2 (ja) 受信タイミング制御装置
JP3251394B2 (ja) データ転送装置、受信装置およびゲーム装置
JP4707207B2 (ja) オーバーレイ装置
JP2002135735A (ja) 音響付き映像伝送装置及び再生装置
JPH11119756A (ja) 表示制御装置
JP2002158975A (ja) スライス回路
JPH06303132A (ja) サンプリング同期監視回路
JPH0830350A (ja) 入出力装置
JPH0918812A (ja) 画像表示装置の表示制御装置
JPH10112828A (ja) マルチ画面表示処理方法及び装置
JP2000115637A (ja) 表示マスク方式
JPH06180556A (ja) 表示装置の位相合わせ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

EXPY Cancellation because of completion of term