JPH0918812A

JPH0918812A - 画像表示装置の表示制御装置

Info

Publication number: JPH0918812A
Application number: JP7166415A
Authority: JP
Inventors: Tomomi Kamio; 知巳神尾
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-06-30
Filing date: 1995-06-30
Publication date: 1997-01-17

Abstract

(57)【要約】【目的】本発明は、垂直同期信号の位相ずれに速かに
応答して安定した垂直同期取り込みを行うことができる
画像表示装置の表示制御装置を提供する。【構成】本発明は、複合同期信号CSY に基づく垂直同
期パルスvsの立上がりエッジを立上がりエッジ検出回路
５により検出して垂直パルスvpとして出力し、内部水平
系４からの監視信号WIN を用いて前記垂直パルスvpの位
相をヒステリシスをもって検出し、この検出結果を基に
マルチプレクサ６による内部水平系４からの水平同期パ
ルスＨＰ100 、中間水平同期パルスＨＰ50の切り替え動
作にタイムラグを持たせてこれら水平同期パルスＨＰ10
0 、中間水平同期パルスＨＰ50を選択的にラッチ回路７
のラッチパルスとして送り、このラッチ回路７により前
記垂直同期信号VSをラッチして垂直制御信号VSI として
出力するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の画像
表示装置の表示制御を行う表示制御装置に関する。

【０００２】

【従来の技術】従来の液晶表示装置等に使用されている
表示制御装置における垂直同期取り込み回路について図
６を参照して説明する。

【０００３】図６に示す垂直同期取り込み回路は、ビデ
オテープレコーダ等からの複合ビデオ信号を取り込み、
複合同期信号CSY を抽出する同期分離回路５０と、この
同期分離回路５０からの複合同期信号CSY を０．５Ｈ
（Ｈ：水平同期期間）の遅れタイミングで取り込み垂直
同期信号VSを送出するローパスフィルタ（ＬＰＦ）５１
と、このローパスフィルタ５１からの垂直同期信号VSを
取り込むとともに図７に示す内部パルスHP2 により垂直
同期信号VSをラッチし、垂直制御信号VSI を生成するラ
ッチ回路５２とを具備している。このような垂直同期取
り込み回路によれば、ローパスフィルタ５１を０．５Ｈ
遅れで垂直信号VSをが立ち上がるように設計すること
で、図７に示す内部パルスHP2による垂直同期信号VSの
ラッチで通常の複合同期信号CSY に基づく垂直制御信号
VSI を安定して生成することができる。

【０００４】ところで、ビデオテープレコーダの再生時
における複合ビデオ信号は、ビデオテープの早送り又は
巻き戻し再生等の特殊再生を行った場合、垂直同期の位
置がメカニカルヘッドの切り替え時期の設定に依存し、
通常の位置からずれる状態が生じる。しかも、ビデオテ
ープレコーダの特殊再生時には前記切り替え時期の前後
で複合同期信号CSY が揺れてしまう。即ち、図８に示す
ように、例えば通常の垂直同期の４Ｈ前に第１フィール
ド、第２フィールドの複合同期信号CSY が前後に揺れる
状態で出力されるビデオテープレコーダの場合には、第
１フィールド、第２フィールドの各垂直同期信号VSも各
々複合同期信号CSY から０．５Ｈ遅れのタイミングで前
後に揺れる状態で出力されることになり、垂直取り込み
タイミングがずれ、この結果、この前記垂直制御信号VS
Iにより制御される表示装置の画面にジッタが生じるな
どの障害が発生してしまう。

【０００５】その上、上述したメカニカルヘッドの切り
替え時期の設定位置は、通常、切りの良い位置（０．５
Ｈ）とは限らず、丁度内部パルスHP2 の生成タイミング
と一致するような機種では、必ず垂直取り込みタイミン
グがずれ誤動作を引き起こす原因となる。

【０００６】

【発明が解決しようとする課題】上述したように、従来
の表示制御装置における垂直同期取り込み回路の場合に
は、ビデオテープレコーダの特殊再生時において正常に
垂直同期信号VSを取り込むことができず、表示装置の画
面にジッタが生じる等の障害が発生してしまうという問
題がある。そこで本発明は、ビデオテープレコーダの特
殊再生時においても、安定して垂直同期信号を取り込む
ことができ、良好な表示制御を実現することができる画
像表示装置の表示制御装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
複合ビデオ信号に基づく複合同期信号を取り込み画像表
示装置の垂直系を制御する垂直制御信号を送出する垂直
同期取り込み回路を備えた画像表示装置の表示制御装置
であって、前記複合同期信号に基づく水平同期パルス、
この水平同期パルスの５０％付近の中間水平同期パルス
及び前記水平同期パルスの水平位相を監視する監視信号
を送出する内部水平系と、前記水平同期パルス、中間水
平同期パルスを切り替えて垂直切り替え信号として出力
する切り替え回路と、この切り替え回路からの垂直切り
替え信号を基に前記垂直同期信号をラッチして垂直制御
信号として出力する垂直制御信号生成回路と、前記監視
信号を用いて複合同期信号の垂直同期位置の位相をヒス
テリシスをもって検出し、この検出結果を基に前記切り
替え回路による水平同期パルス、中間水平同期パルスの
切り替え動作にタイムラグを持たせる垂直制御系とを有
することを特徴とするものである。

【０００８】請求項２記載の発明は、複合ビデオ信号に
基づく複合同期信号を取り込み画像表示装置の垂直系を
制御する垂直制御信号を送出する垂直同期取り込み回路
を備えた画像表示装置の表示制御装置であって、前記複
合同期信号に基づく水平同期パルス、この水平同期パル
スの５０％付近の中間水平同期パルス及び前記水平同期
パルスの水平位相を監視する監視信号を送出する内部水
平系と、前記複合同期信号に基づく垂直同期パルスの立
上がりエッジを検出し垂直パルスとして出力する立上が
りエッジ検出回路と、前記水平同期パルス、中間水平同
期パルスを切り替えて垂直切り替え信号として出力する
マルチプレクサと、このマルチプレクサからの垂直切り
替え信号を基に前記垂直同期信号をラッチして垂直制御
信号として出力するラッチ回路と、前記内部水平系から
の監視信号を用いて立上がりエッジ検出回路からの垂直
パルスの位相をヒステリシスをもって検出し、この検出
結果を基に前記切り替え回路による水平同期パルス、中
間水平同期パルスの切り替え動作にタイムラグを持たせ
る位相検出及びヒステリシス回路とを有することを特徴
とするものである。

【０００９】

【作用】以下に、本発明の作用を説明する。

【００１０】請求項１記載の発明に係る表示制御装置に
おいて、内部水平系は、複合同期信号に基づく水平同期
パルス、この水平同期パルスの５０％付近の中間水平同
期パルス及び前記水平同期パルスの水平位相を監視する
監視信号を送出する。

【００１１】切り替え回路は、前記水平同期パルス、中
間水平同期パルスを切り替えて垂直切り替え信号として
出力し、垂直制御信号生成回路は、切り替え回路からの
垂直切り替え信号を基に前記垂直同期信号をラッチして
垂直制御信号として出力するが、このとき、垂直制御系
は、内部水平系からの監視信号を用いて複合同期信号の
垂直同期位置の位相をヒステリシスをもって検出し、こ
の検出結果を基に前記切り替え回路による水平同期パル
ス、中間水平同期パルスの切り替え動作にタイムラグを
持たせる。

【００１２】この結果、複合同期信号及び垂直同期信号
が通常の垂直同期位置からずれた位相で発生する場合に
おいても、この垂直同期信号の位相のずれに応じて垂直
制御系が切り替え回路による水平同期パルス、中間水平
同期パルスの切り替え動作を制御し適切なタイミングで
切り替え信号を前記垂直制御信号生成回路に送り、前記
垂直同期信号の位相ずれに対応した垂直制御信号を発生
させることができ、安定した垂直同期取り込みを実現で
きる。

【００１３】請求項２記載の発明に係る表示制御装置に
おいて、内部水平系は、複合同期信号に基づく水平同期
パルス、この水平同期パルスの５０％付近の中間水平同
期パルス及び前記水平同期パルスの水平位相を監視する
監視信号を送出する。

【００１４】マルチプレクサは、前記水平同期パルス、
中間水平同期パルスを切り替えて垂直切り替え信号とし
て出力し、ラッチ回路は、マルチプレクサからの垂直切
り替え信号を基に前記垂直同期信号をラッチして垂直制
御信号として出力するが、このとき、垂直制御系を構成
する立上がりエッジ検出回路は、前記複合同期信号に基
づく垂直同期信号の立上がりエッジを検出し垂直パルス
として出力する。

【００１５】位相検出及びヒステリシス回路は、前記内
部水平系からの監視信号を用いて立上がりエッジ検出回
路からの垂直パルスの位相をヒステリシスをもって検出
し、この検出結果を基に前記マルチプレクサによる水平
同期パルス、中間水平同期パルスの切り替え動作にタイ
ムラグを持たせる。

【００１６】この結果、複合同期信号及び垂直同期信号
が通常の垂直同期位置からずれた位相で発生する場合に
おいても、この垂直同期信号の位相のずれに応じて立上
がりエッジ検出回路及び位相検出及びヒステリシス回路
が動作し、マルチプレクサによる水平同期パルス、中間
水平同期パルスの切り替え動作を適切なタイミングで行
うことができ、このマルチプレクサからの切り替え信号
を前記ラッチ回路に送り、前記垂直同期信号の位相ずれ
に対応した垂直制御信号を発生させることができ、安定
した垂直同期取り込みを実現できる。

【００１７】

【実施例】以下に本発明の実施例を説明する。

【００１８】図１に示す画像表示装置の表示制御装置
は、ビデオテープレコーダ１からの複合ビデオ信号を取
り込み、複合同期信号CSY を抽出する同期分離回路２
と、この同期分離回路２からの複合同期信号CSY を０．
５Ｈ（Ｈ：水平同期期間）の遅れタイミングで取り込み
垂直同期信号VSを送出するローパスフィルタ（ＬＰＦ）
３と、前記複合同期信号CSY に基づく水平同期パルスＨ
Ｐ100 、この水平同期パルスＨＰ100 の５０％付近の中
間水平同期パルスＨＰ50及び前記水平同期パルスＨＰ10
0 の水平位相を監視する監視信号WIN を図４に示すタイ
ミングで送出する内部水平系４と、前記複合同期信号CS
Y に基づく垂直同期信号VSの立上がりエッジを検出し垂
直パルスVPとして出力する立上がりエッジ検出回路５
と、前記水平同期パルスＨＰ100 、中間水平同期パルス
ＨＰ50を切り替えて垂直切り替え信号として出力する切
り替え回路であるマルチプレクサ６と、このマルチプレ
クサ６からの垂直切り替え信号を基に前記垂直同期信号
VSをラッチして垂直制御信号VSIとして出力する垂直制
御信号生成回路であるラッチ回路７と、前記内部水平系
４からの監視信号WIN を用いて立上がりエッジ検出回路
５からの垂直パルスVPの位相をヒステリシスをもって検
出し、この検出結果を基に前記マルチプレクサ６による
水平同期パルスＨＰ100 、中間水平同期パルスＨＰ50の
切り替え動作にタイムラグを持たせる選択信号SWを送出
する位相検出及びヒステリシス回路８とを有している。

【００１９】前記立上がりエッジ検出回路５と位相検出
及びヒステリシス回路８とにより垂直制御系９を構成し
ている。

【００２０】また、前記ラッチ回路７からの垂直制御信
号VSI は、画像表示装置１０における水平系に送られる
ようになっている。

【００２１】次に、図２を参照して前記表示制御装置の
位相検出及びヒステリシス回路８について詳述する。

【００２２】この位相検出及びヒステリシス回路８は、
第１フィールド系１１と、第２フィールド系１２とを具
備し、前記内部水平系４からの監視信号WIN を用いて立
上がりエッジ検出回路５からの垂直パルスVPの位相をヒ
ステリシスをもって検出し、この検出結果を基に前記マ
ルチプレクサ６による水平同期パルスＨＰ100 、中間水
平同期パルスＨＰ50の切り替え動作にタイムラグを持た
せる選択信号SWを送出するようになっている。

【００２３】即ち、位相検出及びヒステリシス回路８
は、第１フィールド系１１及び第２フィールド系１２の
前段に、前記内部水平系４からの監視信号WINと立上が
りエッジ検出回路５からの垂直パルスVPとの論理積処理
を行い、垂直パルスVPと監視信号WIN との一致信号100E
及び垂直パルスVPと監視信号WIN を反転した信号との一
致信号50E を各々第１フィールド系１１及び第２フィー
ルド系１２に送る垂直パルス切り替え回路１３を設けて
いる。

【００２４】また、第１フィールド系１１及び第２フィ
ールド系１２の後段に、第１フィールド選択信号SW1 、
第１フィールド選択信号SW2 を切り替え選択信号SWを出
力する選択信号切り替え回路１４を設けている。

【００２５】前記垂直パルス切り替え回路１３は、垂直
パルスVPと監視信号WIN とのアンドをとり一致信号100E
を送出する第１アンドゲート１５と、垂直パルスVPと監
視信号WIN を第１インバータ１７により反転した信号と
のアンドをとり一致信号50Eを送出する第２アンドゲー
ト１６とを具備している。

【００２６】前記第１フィールド系１１は、第１アップ
ダウンカウンタ２１を備え、この第１アップダウンカウ
ンタ２１のイネーブル端子ＥＮに第１フィールド情報
を、リセット端子Ｒにオフセット情報を各々入力すると
ともに、アップ端子Ｕに前記一致信号100Eを取り込む第
３アンドゲート２２を、ダウン端子Ｄに前記一致信号50
E を取り込む第４アンドゲート２３を各々接続してい
る。

【００２７】また、前記第１アップダウンカウンタ２１
のＱ0 乃至Ｑ3 の４個の出力端子に第１ノア（ＮＯＲ）
ゲート２４を、Ｑ0B乃至Ｑ3Bの４個の出力端子に第２ノ
アゲート２５を接続している。さらに、第１ノアゲート
２４、第２ノアゲート２５の出力を第１Ｊ−Ｋフリップ
フロップ２６に入力し、この第１Ｊ−Ｋフリップフロッ
プ２６の出力である第１フィールド選択信号SW1 を前記
選択信号切り替え回路１４に送ると共に、前記第３アン
ドゲート２２の他方の入力端子にも送るようになってい
る。また、第１Ｊ−Ｋフリップフロップ２６の出力であ
る第１フィールド選択信号SW1 を第２インバータ２７を
介して前記第４アンドゲート２３の他方の入力端子にも
送るようになっている。

【００２８】前記第２フィールド系１２は、第２アップ
ダウンカウンタ３１を備え、この第２アップダウンカウ
ンタ３１のイネーブル端子ＥＮに第４インバータ３８を
介して第２フィールド情報を、リセット端子Ｒにオフセ
ット情報を各々入力するとともに、アップ端子Ｕに前記
一致信号50E を取り込む第５アンドゲート３２を、ダウ
ン端子Ｄに前記一致信号100Eを取り込む第６アンドゲー
ト３３を各々接続している。

【００２９】また、前記第２アップダウンカウンタ３１
のＱ0 乃至Ｑ3 の４個の出力端子に第４ノアゲート３５
を、Ｑ0B乃至Ｑ3Bの４個の出力端子に第３ノアゲート３
４を接続している。さらに、第３ノアゲート３４、第４
ノアゲート３５の出力を第２Ｊ−Ｋフリップフロップ３
６に入力し、この第２Ｊ−Ｋフリップフロップ３６の出
力である第２フィールド選択信号SW2 を前記選択信号切
り替え回路１４に送ると共に、前記第６アンドゲート３
３の他方の入力端子にも送り、さらに、第２Ｊ−Ｋフリ
ップフロップ３６の出力である第２フィールド選択信号
SW2 を第３インバータ３７を介して前記第５アンドゲー
ト３２の他方の入力端子にも送るようになっている。

【００３０】前記選択信号切り替え回路１４は、第１フ
ィールド選択信号SW1 と第１フィールド情報とのアンド
をとる第７アンドゲート４１と、第１フィールド選択信
号SW1 と第１フィールド情報を第５インバータ４３によ
り反転した信号とのアンドをとる第８アンドゲート４２
と、第７アンドゲート４１、第８アンドゲート４２の出
力のオア（ＯＲ）をとり、第２フィールド選択信号SW1
又は第２フィールド選択信号SW2 のいずれかを選択信号
SWとして出力するオアゲート４４とを具備している。

【００３１】次に、上述した表示制御回路の動作を図３
乃至図５を参照して説明する。

【００３２】この表示制御回路によれば、前記ローパス
フィルタ２を０．５Ｈ遅れで垂直同期信号VSが立ち上が
るように設計することで、前記立ち上がりエッジ検出回
路５は０．５Ｈ遅れで垂直同期信号VSの立ち上がりエッ
ジを検出し、垂直パルスVPを出力し位相検出及びヒステ
リシス回路８に送る。また、前記内部水平系４は監視信
号WIN を位相検出及びヒステリシス回路８に送る。

【００３３】位相検出及びヒステリシス回路８の垂直パ
ルス切り替え回路１３は、垂直パルスVPと監視信号WIN
とに基づく一致信号100E、一致信号50Eを送出する。

【００３４】第１フィールド系１１の第３アンドゲート
２２は、一致信号100Eがハイで前記第１ＪーＫフリップ
フロップ２６の出力がハイの時のみ出力信号を第１アッ
プダウンカウンタ２１のアップ端子Ｕに送出する。ま
た、第４アンドゲート２３は、一致信号50E がハイで前
記第１フリップフロップ２６の出力がローの時のみ出力
信号を第１アップダウンカウンタ２１のダウン端子Ｄに
送出する。

【００３５】一方、第２フィールド系１２の第６アンド
ゲート３３は、一致信号100Eがハイで前記第２ＪーＫフ
リップフロップ３６の出力がハイの時のみ出力信号を第
２アップダウンカウンタ３１のダウン端子Ｄに送出す
る。また、第５アンドゲート３２は、一致信号50E がハ
イで前記第２フリップフロップ３６の出力がローの時の
み出力信号を第２アップダウンカウンタ３１のアップ端
子Ｕに送出する。

【００３６】第１フィールド系１１の第１アップダウン
カウンタ２１に接続した第１ノアゲート２４は、この第
１アップダウンカウンタ２１の出力端子Ｑ0 乃至Ｑ3 か
ら出力が無いとき、即ち、前記垂直パルスVPと監視信号
WIN とが一致しているときのみハイの出力を第１ＪーＫ
フリップフロップ２６のＪ端子に送り、第２ノアゲート
２５は、この第１アップダウンカウンタ２１の出力端子
Ｑ0B乃至Ｑ3Bから出力が無いとき、即ち、前記垂直パル
スVPと監視信号WIN の反転信号とが一致しているときの
みハイの出力を第１ＪーＫフリップフロップ２６のＫ端
子に送る。

【００３７】この結果、第１ＪーＫフリップフロップ２
６から前記垂直パルスVPと監視信号WIN との一致に対応
したタイミングで第１フィールド選択信号SW1 が出力す
る。

【００３８】一方、第２フィールド系１２においては、
上述した第１フィールド系１１の場合と同様な動作の基
に、第２ＪーＫフリップフロップ２６から前記垂直パル
スVPと監視信号WIN の反転信号との一致に対応したタイ
ミングで第２フィールド選択信号SW2 が出力する。

【００３９】前記選択信号切り替え回路１４は、前記第
１フィールド選択信号SW1 、第２フィールド選択信号SW
2 及び第１フィールド情報を基に、第１フィールド選択
信号SW1 を取り込み、かつ、第１フィールド情報がハイ
の時に、第１フィールド選択信号SW1 を選択信号SWとし
て前記マルチプレクサ６に送る。また、第２フィールド
選択信号SW2 を取り込み、かつ、第１フィールド情報が
ローの時に、第２フィールド選択信号SW2 を選択信号SW
として前記マルチプレクサ６に送る。

【００４０】これにより、マルチプレクサ６は内部水平
系４から取り込む水平同期パルスＨＰ100 、中間水平同
期パルスＨＰ50のうち、選択信号SWが第１フィールド選
択信号SW1の場合には水平同期パルスＨＰ100を、選択信
号SWが第２フィールド選択信号SW2 の場合には中間水平
同期パルスＨＰ50を各々前記ラッチ回路７に送る。

【００４１】この結果、第１フィールドにおいて通常の
タイミングの垂直同期信号VSは水平同期パルスＨＰ100
によりラッチされ、また、第２フィールドにおいて通常
のタイミングの垂直同期信号VSは中間水平同期パルスＨ
Ｐ50によりラッチされる状態の垂直同期取り込みが実行
され、図３に点線で示すタイミングで（オフセット状
態）。

【００４２】上述した場合と同様にして、ビデオテープ
レコーダの特殊再生時において、複合ビデオ信号が通常
の場合の４Ｈ前に発生した場合においても、図３に示す
ように、第１フィールドにおいて垂直同期信号VSは水平
同期パルスＨＰ100 によりラッチされ、また、第２フィ
ールドにおいて垂直同期信号VSは中間水平同期パルスＨ
Ｐ50によりラッチされる状態が継続して垂直同期取り込
みが実行され、垂直制御信号VSI が出力される。

【００４３】次に、ビデオテープレコーダの特殊再生時
において、複合ビデオ信号CSY が通常の場合の３．５Ｈ
前に発生した場合には、垂直パルスVPと監視信号WIN と
が不一致になるが、このとき、前記第１ＪーＫフリップ
フロップ２６、第２フリップフロップ２６の出力は直ち
に反転せず、図５に示すように、前記第１フィールド選
択信号SW1 は垂直パルスVPと監視信号WIN の反転信号と
の一致条件を保持してハイを継続し、また、前記第２フ
ィールド選択信号SW2 は垂直パルスVPと監視信号WIN と
の一致条件を保持してローを継続する。

【００４４】そして、垂直パルスVPと監視信号WIN とが
不一致となった時点から前記垂直パルス切り替え回路１
３からの一致信号100E及び一致信号50E はローとなり、
この時点から前記第１アップダウンカウンタ２１、第２
アップダウンカウンタ３１は各々カウントを開始し、例
えば、１６Ｖ（Ｖ；垂直同期期間）カウント後に、第１
フィールドにおいて垂直パルスVPと監視信号WIN との一
致（逆エッジ）が成立し、また、第２フィールドにおい
て垂直パルスVPと監視信号WIN の反転信号との一致（逆
エッジ）が成立すると、前記第１、第２のノアゲート２
４、２５及び第３、第４のノアゲート３４、３５の各出
力が反転して第１フリップフロップ２６、第２ＪーＫフ
リップフロップ２７の出力も反転して第１フィールド選
択信号SW1 がローになり、第２フィールド選択信号SW2
がハイになる。

【００４５】このような第１アップダウンカウンタ２
１、第２アップダウンカウンタ３１を用いたヒステリヒ
ス動作により、１６Ｖ経過後に第１フィールド選択信号
SW1 、第２フィールド選択信号SW2 を切り替えてこれを
選択信号SWとしてマルチプケクサ６に送り、第１フィー
ルド選択信号SW1 により内部水平系４からの中間水平同
期パルスＨＰ50を切り替え信号として前記ラッチ回路７
に送って垂直同期信号VSをラッチして垂直制御信号VSI
として出力し、また、第２フィールド選択信号SW2 によ
り内部水平系４からの中間水平同期パルスＨＰ1 を切り
替え信号として前記ラッチ回路７に送って垂直同期信号
VSをラッチして垂直制御信号VSI として出力することが
できる。尚、第１アップダウンカウンタ２１、第２アッ
プダウンカウンタ３１のカウント値１６Ｖは一例であ
り、この他、種々のカウント値を設定できることはもち
ろんである。

【００４６】また、前記垂直同期信号VSが図３に示すよ
うに１Ｈの範囲内で振動（振動が１Ｈ以上になることは
ほとんど無い）しても、上述した第１アップダウンカウ
ンタ２１、第２アップダウンカウンタ３１のヒステリヒ
ス動作により振動中心で前記第１ＪーＫフリップフロッ
プ２６、第２ＪーＫフリップフロップ２７の出力は一定
の値に保持され、安定した垂直取り込みを実現できる。
即ち、従来例のようにたまたまラッチパルス付近で垂直
同期信号VSが立ち上がっても第１アップダウンカウンタ
２１、第２アップダウンカウンタ３１のカウント値１６
Ｖ後には安定した垂直取り込みを実現できる。

【００４７】本実施例によれば、各種の画像表示装置１
０を安定して制御することが可能となり、特に、ビデオ
テープレコーダ１を使用する画像表示装置１０に好適で
ある。

【００４８】

【発明の効果】請求項１記載の発明によれば、複合同期
信号及び垂直同期信号が通常の垂直同期位置からずれた
位相で発生する場合においても、安定した垂直同期取り
込みを実現できる画像表示装置の表示制御装置を提供す
ることができる。

【００４９】請求２記載発明によれば、複合同期信号及
び垂直同期信号が通常の垂直同期位置からずれた位相で
発生するビデオテープレコーダ等の特殊再生時において
も、前記垂直同期信号の位相ずれに対応した垂直制御信
号を発生させることができ、安定した垂直同期取り込み
を実現できる画像表示装置の表示制御装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の画像表示装置の表示制御装置を示すブ
ロック図である。

【図２】本実施例の表示制御装置における位相検出及び
ヒステリシス回路の詳細を示すブロック図である。

【図３】本実施例の表示制御装置における各部の信号の
タイミングチャートである。

【図４】本実施例の表示制御装置における複合同期信
号、水平同期パルス、中間水平同期パルス及び監視信号
の関係を示すタイミングチャートである。

【図５】本実施例の表示制御装置における位相検出及び
ヒステリシス回路の各部の信号のタイミングチャートで
ある。

【図６】従来の表示制御装置を示すブロック図である。

【図７】従来の表示制御装置における複合同期信号と水
平同期パルスとの関係を示すタイミングチャートであ
る。

【図８】従来の表示制御装置における第１、第２フィー
ルドの複合同期信号、垂直同期信号及び水平同期パルス
の関係を示すタイミングチャートである。

【符号の説明】

１ビデオテープレコーダ２同期分離回路３ローパスフルタ４内部水平系５立ち上がりエッジ検出回路６マルチプレクサ７ラッチ回路８位相検出及びヒステリシス回路９垂直制御系１０画像表示装置１１第１フィールド系１２第１フィールド系１３垂直パルス切り替え回路１４選択信号切り替え回路

Claims

【特許請求の範囲】

【請求項１】複合ビデオ信号に基づく複合同期信号を
取り込み画像表示装置の垂直系を制御する垂直制御信号
を送出する垂直同期取り込み回路を備えた画像表示装置
の表示制御装置であって、前記複合同期信号に基づく水平同期パルス、この水平同
期パルスの５０％付近の中間水平同期パルス及び前記水
平同期パルスの水平位相を監視する監視信号を送出する
内部水平系と、前記水平同期パルス、中間水平同期パルスを切り替えて
垂直切り替え信号として出力する切り替え回路と、この切り替え回路からの垂直切り替え信号を基に前記垂
直同期信号をラッチして垂直制御信号として出力する垂
直制御信号生成回路と、前記監視信号を用いて複合同期信号の垂直同期位置の位
相をヒステリシスをもって検出し、この検出結果を基に
前記切り替え回路による水平同期パルス、中間水平同期
パルスの切り替え動作にタイムラグを持たせる垂直制御
系とを有することを特徴とする画像表示装置の表示制御
装置。
【請求項２】複合ビデオ信号に基づく複合同期信号を
取り込み画像表示装置の垂直系を制御する垂直制御信号
を送出する垂直同期取り込み回路を備えた画像表示装置
の表示制御装置であって、前記複合同期信号に基づく水平同期パルス、この水平同
期パルスの５０％付近の中間水平同期パルス及び前記水
平同期パルスの水平位相を監視する監視信号を送出する
内部水平系と、前記複合同期信号に基づく垂直同期パルスの立上がりエ
ッジを検出し垂直パルスとして出力する立上がりエッジ
検出回路と、前記水平同期パルス、中間水平同期パルスを切り替えて
垂直切り替え信号として出力するマルチプレクサと、このマルチプレクサからの垂直切り替え信号を基に前記
垂直同期信号をラッチして垂直制御信号として出力する
ラッチ回路と、前記内部水平系からの監視信号を用いて立上がりエッジ
検出回路からの垂直パルスの位相をヒステリシスをもっ
て検出し、この検出結果を基に前記切り替え回路による
水平同期パルス、中間水平同期パルスの切り替え動作に
タイムラグを持たせる位相検出及びヒステリシス回路
と、を有することを特徴とする画像表示装置の表示制御装
置。