JP5439892B2 - デジタル音響機器およびプログラム - Google Patents

デジタル音響機器およびプログラム Download PDF

Info

Publication number
JP5439892B2
JP5439892B2 JP2009078068A JP2009078068A JP5439892B2 JP 5439892 B2 JP5439892 B2 JP 5439892B2 JP 2009078068 A JP2009078068 A JP 2009078068A JP 2009078068 A JP2009078068 A JP 2009078068A JP 5439892 B2 JP5439892 B2 JP 5439892B2
Authority
JP
Japan
Prior art keywords
clock
clock signal
frequency
word
digital audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009078068A
Other languages
English (en)
Other versions
JP2010232958A (ja
Inventor
貴昭 牧野
三貴 五藤
明男 壽山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2009078068A priority Critical patent/JP5439892B2/ja
Priority to AT10156866T priority patent/ATE511716T1/de
Priority to EP10156866A priority patent/EP2234270B1/en
Priority to US12/748,156 priority patent/US8548616B2/en
Publication of JP2010232958A publication Critical patent/JP2010232958A/ja
Application granted granted Critical
Publication of JP5439892B2 publication Critical patent/JP5439892B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electronic Switches (AREA)

Description

本発明は、コンサート用のアンプ等のPA機器に用いて好適なデジタル音響機器およびプログラムに関する。
近年、コンサート等に用いられる音響機器(PA機器という)にあっては、デジタル化が進行している。すなわち、ミキサから出力された音声信号は、アンプおよびスピーカを介して放音されるが、ミキサからアンプへの入力段までが全てデジタル化され、アンプ内で音声信号がDA変換された後に増幅され、スピーカから放音されるようなシステムが実用化されている。このように、デジタル音声信号を入力するアンプ(デジタルアンプという)に入力される信号としては、一般的に、AES/EBU,ADAT等のフォーマットが採用されている。これらのフォーマットにおいては、一本のツイスト・ペアケーブルを介して、「2」系統の音声信号を伝送することができるが、さらに、「1」系統のクロック信号を重畳させることが可能である。
この一本のツイスト・ペアケーブルに対応するコネクタ等を本明細書においては一の入力ポートという。「入力ポート」は、例えば「3」ピンのXLRコネクタなどが用いられている。従って、「8」チャンネルのデジタルアンプに対しては、「4」の入力ポートを設けると良いことになる。デジタルアンプにおいては、各チャンネルの動作の基準となるクロック信号を定める必要があり、そのクロック信号を「ワードクロック」という。ワードクロックを入力するために専用の端子を設けているデジタルアンプも存在するが、専用の端子を設けていない機種も多い。かかる機種に対しては、複数の入力ポートの中から、ワードクロックを受信するポートを選択する必要がある。
特許文献1には、PA機器において、ワードクロックを受信する入力ポートを選択する技術が開示されている。なお、特許文献1は直接的には「ミキサ」を実施例としているが、ここに開示されている技術は、デジタルアンプ、その他のPA機器にも適用可能なものである。すなわち、特許文献1においては、当該ミキサが備える複数の入力ポートのうち、実際にワードクロックになり得るクロック信号を受信している入力ポートと、クロック信号を受信していない入力ポートとがディスプレイ上で区別して表示される。そして、ユーザは、クロック信号を受信している何れか一の入力ポートを、所定の操作子等によって、ワードクロックを受信する入力ポートとして選択することができる。
特開平9−9399号公報
しかし、比較的広いコンサート会場(例えば野球場)においては、相当数のデジタルアンプが、相互に離れた場所に設置される。特許文献1の技術を用いて、これらデジタルアンプの一台一台に対してワードクロックを入力するポートを設定してゆくことは、非常に煩雑であった。また、ワードクロックの供給源の選択を間違えると、そのデジタルアンプからは音声信号が出力されないことになる。このような不具合は、アナログ信号を入力するアナログアンプでは発生し得なかったものであるため、アナログアンプの取り扱いに慣れたユーザにとっては、不具合の原因を把握するまでに時間がかかるという問題が生じる。
以上のような事情により、ユーザサイドからは、アナログアンプの場合と同様に、入力信号用のケーブルさえ接続すれば動作が可能になるデジタルアンプが望まれていた。
この発明は上述した事情に鑑みてなされたものであり、ワードクロックの供給源に係る、ユーザによる設定作業を省力化できるデジタル音響機器およびプログラムを提供することを目的としている。
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
請求項1記載のデジタル音響機器にあっては、各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段(30〜36)と、前記複数のクロック信号抽出手段(30〜36)の何れかから前記クロック信号が抽出されたことを条件として、該抽出された何れかのクロック信号をワードクロックとして選択する第1の選択手段(38,SP18〜SP21)と、前記第1の選択手段(38,SP18〜SP21)によって選択されたクロック信号の周波数を記録する周波数記憶手段(22,CUR_WC)と、指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータ(48)と、前記複数のクロック信号抽出手段(30〜36)の全てから前記クロック信号が抽出されなかったことを条件として、前記内蔵クロック・ジェネレータ(48)の出力周波数を前記周波数記憶手段(22,CUR_WC)に記録された周波数に設定するとともに、前記内蔵クロック・ジェネレータ(48)の出力するクロック信号をワードクロックとして選択する第2の選択手段(38,SP22〜SP26)と、前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段(40〜46)とを具備することを特徴とする。
また、請求項2記載のプログラムにあっては、各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段(30〜36)と、周波数を記録する周波数記憶手段(22,CUR_WC)と、指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータ(48)と、前記複数のクロック信号抽出手段(30〜36)および前記内蔵クロック・ジェネレータ(48)の出力する各クロック信号のうち一のクロック信号をワードクロックとして選択するクロック選択手段(38)と、前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段(40〜46)と、処理装置(26)とを有するデジタル音響機器に適用されるプログラムであって、前記複数のクロック信号抽出手段(30〜36)の何れかから前記クロック信号が抽出されているか否かを判定する判定過程(SP12,SP14,SP16)と、前記判定過程(SP12,SP14,SP16)の判定結果が肯定的であることを条件として、前記クロック選択手段(38)に対して、該抽出された何れかのクロック信号を前記ワードクロックとして選択させる第1の選択過程(SP18,SP20)と、前記第1の選択過程(SP18〜SP21)によって選択されたクロック信号の周波数を前記周波数記憶手段(22,CUR_WC)に記憶させる記憶過程(SP21)と、前記判定過程(SP12,SP14,SP16)の判定結果が否定的であることを条件として、前記内蔵クロック・ジェネレータ(48)の出力周波数を前記周波数記憶手段(22,CUR_WC)に記録された周波数に設定するとともに、前記クロック選択手段(38)に対して、前記内蔵クロック・ジェネレータ(48)の出力するクロック信号を前記ワードクロックとして選択させる第2の選択過程(SP22〜SP26)とを前記処理装置(26)に実行させることを特徴とする。
本発明によれば、複数のクロック信号抽出手段の何れかからクロック信号が抽出された場合には第1の選択手段が該抽出された何れかのクロック信号をワードクロックとして選択する一方、複数のクロック信号抽出手段の全てからクロック信号が抽出されなかった場合には、第2の選択手段が、内蔵クロック・ジェネレータの出力周波数を周波数記憶手段に記録された周波数に設定するとともに、該内蔵クロック・ジェネレータの出力するクロック信号をワードクロックとして選択するから、適切なワードクロックの供給源を自動的に選択でき、ワードクロックに係るユーザの設定作業を省力化することができる。
1.実施例の構成
1.1.全体構成
次に、本発明の一実施例の音響システムの構成を図1を参照し説明する。
図1において104はデジタルミキサであり、マイク102,102等から入力されたアナログ音声信号をデジタル信号に変換するとともにミキシング処理を実行し、その結果である複数チャンネルのデジタル音声信号をデジタル通信網108を介して出力する。また、デジタルミキサ104には、WC(ワードクロック)ジェネレータ106が接続されており、デジタルミキサ104は、当該ワードクロックもデジタル通信網108を介して出力する。
110,…,110はデジタルアンプであり、デジタル通信網108から、自機の担当する複数チャンネルのデジタル音声信号と、ワードクロックとを受信し、これらデジタル音声信号をアナログ音声信号に変換して増幅し、各々複数のスピーカ120,…,120を介して放音する。なお、各デジタルアンプ110のフロントパネルには、ユーザに対して各種情報を表示する表示器112と、複数の押しボタンスイッチから成る操作子部114とが設けられている。
1.2.デジタルアンプ110の構成
次に、各デジタルアンプ110の構成を図2を参照し説明する。図2において26はCPUであり、後述するプログラムに基づいて、バス18を介して他の構成要素を制御する。20はROMであり、後述する各種プログラム等が記録されている。22は不揮発性のRAMであり、CPU26のワークメモリとして用いられるとともに、デジタルアンプ110の動作状態(特に、後述するワードクロックの周波数)を記憶する。ここで、RAM22は不揮発性であるため、電源がオフにされた場合であっても、デジタルアンプ110の動作状態は保持される。10は検出回路であり、操作子部114の操作を検出すると、その内容をバス18を介してCPU26に通知する。
12は表示回路であり、バス18を介してCPU26から指示された画像を表示器112に表示させる。14は音声インタフェースであり、デジタル通信網108を介してデジタルミキサ104から複数チャンネルのデジタル音声信号を、複数の入力ポートを介して受信する。そして、通常の動作状態においては、何れかの入力ポートを介して、ワードクロックも音声インタフェース14に入力される。音声インタフェース14においては、これらデジタル音声信号がアナログ音声信号に変換され、バス18を介して出力される。16は増幅回路であり、これら複数チャンネルのアナログ音声信号を各々増幅し、複数のスピーカ120に対して出力する。
1.3.音声インタフェース14の構成
次に、音声インタフェース14の詳細構成を図3を参照し説明する。
音声インタフェース14には、第1〜第4入力ポートが設けられており、これら入力ポートを介して「第1,第2」、「第3,第4」、「第5,第6」、および「第7,第8」入力チャンネルのデジタル音声信号がそれぞれ入力される。30〜36はクロック抽出回路であり、各入力ポートから入力されるクロック信号を抽出し、抽出したクロック信号をクロック選択部38に供給する。すなわち、クロック抽出回路30〜36は、各々PLL回路を有しており、対応する入力ポートから入力されるクロック信号にPLL回路がロックすることにより、該PLL回路がクロック信号を出力する。なお、ロック可能なクロック信号は「44.1kHz」,「48kHz」,「88.2kHz」または「96kHz」の何れかであり、元々クロック信号が重畳されていない入力ポートからは、クロック信号を抽出することはできない。また、クロック抽出回路30〜36におけるロック状態の有無およびロックしたクロック信号の周波数は、バス18を介してCPU26に通知される。
48は内蔵クロック・ジェネレータであり、「44.1kHz」,「48kHz」,「88.2kHz」または「96kHz」のうち、CPU26によって指定された一の周波数のクロック信号を出力する。クロック選択スイッチ38においては、CPU26からの指令に基づいて、クロック抽出回路30〜36および内蔵クロック・ジェネレータ48から供給されたクロック信号のうち一の信号が、実際に使用に供されるワードクロックとして選択される。40〜46はDAコンバータであり、選択されたワードクロックに同期して、第1〜第4入力ポートから入力されたデジタル音声信号を、第1〜第8入力チャンネルのアナログ音声信号に変換し、これらアナログ音声信号をバス18を介して出力する。
1.4.ユーザインタフェース
次に、デジタルアンプ110のユーザインタフェースの詳細を図4を参照し説明する。
まず、操作子部114は、ENTERボタン78と、左右の移動ボタン76,80とから構成されている。これらのボタンに対してユーザが所定の操作を行うと、表示器112にワードクロック設定画面V1(図4に示す表示器112内の画面)が表示される。ワードクロック設定画面V1において、50〜56は、内蔵クロック用のクロック選択部であり、内蔵クロック・ジェネレータ48が発生する「44.1kHz」,「48kHz」,「88.2kHz」および「96kHz」のクロック信号に各々対応する。また、58〜64は入力ポート用のクロック選択部であり、第1〜第4入力ポートに各々対応する。
これらクロック選択部50〜64においては、対応する各クロック信号の状態が表示される。すなわち、これらクロック選択部50〜64のうち、「白抜き」の選択部は、ワードクロック・マスタ(ワードクロックの供給源)として選択可能ではあるが、現状では選択されていない状態を指す。また、「×」が付された選択部は、ワードクロック・マスタとして選択不可能な状態(例えば、そもそもクロック信号を受信していない状態)を指す。また、ハッチングを施した選択部は、ワードクロック・マスタとして選択可能ではあり、かつ、現在ワードクロック・マスタとして選択されている状態を示す。従って、図4の例においては、第1入力ポートがワードクロック・マスタとして選択されており、その他の第2〜第4入力ポートはワードクロック・マスタとして選択不可能であることが解る。そして、内蔵クロック・ジェネレータ48の出力するクロック信号は、現在のところはワードクロック・マスタとして選択されていないが、必要に応じて選択可能であることが解る。
66はAUTOボタンであり、ワードクロック・マスタの再設定の指示(詳細は後述する)を行うためのものである。68はOKボタンであり、ワードクロック設定画面V1を閉じる指示を行うためのものである。70はカーソルであり、ユーザが移動ボタン76,80を押下する毎に、ワードクロック設定画面V1内を移動する。なお、カーソル70が移動する範囲は、クロック選択部50〜64のうち選択可能なもの(白抜きおよびハッチングの選択部)と、AUTOボタン66と、OKボタン68とである。そして、カーソル70がクロック選択部50〜64のうち何れかに位置する場合にENTERボタン78が押下されると、対応するクロック選択部がワードクロック・マスタとしてマニュアル選択される。
また、OKボタン68上にカーソル70が位置する場合にENTERボタン78が押下されると、ワードクロック設定画面V1が閉じられ、表示器112にはデジタルアンプ110の基本画面(図示せず)が表示される。また、AUTOボタン66上にカーソル70が位置する場合にENTERボタン78が押下されると、後述するWCサーチ/ロックルーチン(図5(b))が起動される。また、表示器112の右方において72はロック表示灯(緑色)であり、第1〜第4入力ポートの何れかがワードクロック・マスタとして選択されている場合に点灯する。また、74はアンロック警告灯(赤色)であり、内蔵クロック・ジェネレータ48がワードクロック・マスタとして選択されている場合に点灯する。
本実施例において内蔵クロック・ジェネレータ48の出力するクロック信号は、各ポートから入力されるデジタル音声信号には同期していない。このため、かかるクロック信号をワードクロックとして選択すると、DAコンバータ40〜46においてデジタル音声信号を構成する各ビットをラッチするタイミングが必ずしも適切にならず、これによってノイズが生じることもある。このため、内蔵クロック・ジェネレータ48をワードクロック・マスタとして選択する場合には、アンロック警告灯74によって警告表示を行うようにしている。
2.実施例の動作
2.1.初期動作
次に、本実施例の動作を説明する。
まず、デジタルアンプ110の電源が投入されると、図5(a)に示すWCデフォルト設定ルーチンが起動される。図において処理がステップSP2に進むと、RAM22の所定アドレスからカレント周波数CUR_WCが読み出される。なお、カレント周波数CUR_WCとは、当該デジタルアンプ110が何れかの入力ポートから受信されたクロック信号のうち、最後にワードクロックとして選択されたクロック信号の周波数である。次に、処理がステップSP4に進むと、内蔵クロック・ジェネレータ48の出力周波数として、該カレント周波数CUR_WCが設定され、クロック選択スイッチ38にあっては内蔵クロック・ジェネレータ48がワードクロック・マスタとして選択される。以上のステップが終了すると、本ルーチンが終了する。
2.2.WCサーチおよびロック動作
本実施例にあっては、以下の何れかの場合において、WCサーチ/ロックルーチン(図5(b))が起動される。
(1)カーソル70(図4参照)がAUTOボタン66上に位置するときにENTERボタン78が押下された場合。
(2)内蔵クロック・ジェネレータ48がワードクロック・マスタに選択されている際に、所定時間(例えば「10秒」程度)毎。
(3)ある入力ポートがワードクロック・マスタとして選択されている際に、当該入力ポートに係るクロック抽出回路30〜36のロックが外れた場合。
本ルーチンが呼び出され、図5(b)において処理がステップSP12に進むと、現在のワードクロック・マスタに基づいて、図5(c)に示すサーチ順序に従って、次の入力ポートが調査対象ポートとして選択される。例えば、現在のワードクロック・マスタが仮に内蔵クロック・ジェネレータ48であれば、第1入力ポートが調査対象ポートとして選択され、また、現在のワードクロック・マスタが仮に第3入力ポートであれば、第4入力ポートが調査対象ポートとして選択される。
次に、処理がステップSP14に進むと、クロック抽出回路30〜36のうち、調査対象ポートに対応するクロック抽出回路がロック状態であるか否かが判定される。ここでロック状態であれば「YES」と判定され、処理はステップSP18に進み、ロック表示灯72が点灯され、アンロック警告灯74が消灯される。次に、処理がステップSP20に進むと、クロック選択スイッチ38によって、当該クロック抽出回路がワードクロック・マスタとして選択される。次に、処理がステップSP21に進むと、当該ワードクロックの周波数がカレント周波数CUR_WCとしてRAM22に記憶され、本ルーチンの処理が終了する。
一方、調査対象ポートに調査対象ポートに対応するクロック抽出回路がロック状態でなければ、ステップSP14において「NO」と判定され、処理はステップSP16に進む。ここでは、今回のWCサーチ/ロックルーチンの処理において、第1〜第4入力ポートの全てが調査対象ポートとして選択されたか否かが判定される。ここで、「NO」と判定されると、処理はステップSP12に戻り、サーチ順序(図5(c))に従って、次の入力ポートが調査対象ポートとして選択され、同様にステップSP14以降の処理が実行される。そして、第1〜第4入力ポートの全てが調査対象ポートとして選択された後に処理がステップSP16に進むと、ここで「YES」と判定され、処理はステップSP22に進む。
かかる場合は、クロック抽出回路30〜36の何れにおいてもロック状態が検出されなかったことになるため、ステップSP22においては、ロック表示灯72が消灯され、アンロック警告灯74が点灯される。次に、処理がステップSP24に進むと、RAM22からカレント周波数CUR_WCが読み出され、ステップSP26においては、内蔵クロック・ジェネレータ48の出力周波数として、該カレント周波数CUR_WCが設定され、クロック選択スイッチ38にあっては内蔵クロック・ジェネレータ48がワードクロック・マスタとして選択される。以上のステップが終了すると、本ルーチンの処理が終了する。
3.実施例の効果
以上説明したように、本実施例によれば、最初にデジタルアンプ110の電源を投入したとき、内蔵クロック・ジェネレータ48の出力周波数として、カレント周波数CUR_WCが選択されるとともに、内蔵クロック・ジェネレータ48がワードクロック・マスタとして選択される(SP2,SP4)。一般的に一のユーザ(主としてPA業者)は、ワードクロックの周波数として特定の周波数を使い続ける傾向が強いため、電源投入時に自動的に選択されたカレント周波数CUR_WCは、今回の用途においても正しい周波数である可能性が高い。
さらに、その後においては、所定時間毎に、WCサーチ/ロックルーチン(図5(b))が起動されるから、何れかの入力ポートからクロック信号が供給されると、その旨がサーチされ(SP14)当該入力ポートが自動的にワードクロック・マスタに選択される(SP18〜SP21)。これにより、ユーザがなんら操作を行わなくても、入力されるデジタル音声信号とワードクロックとの同期を自動的に確保できる。
また、ある入力ポートがワードクロック・マスタとして選択されている際に、何らかの事故等によって当該入力ポートからクロック信号が供給されなくなると、対応するクロック抽出回路30〜36のロックが外れる。本実施例にあっては、かかる場合にも、WCサーチ/ロックルーチン(図5(b))が自動的に起動されるから、クロック信号を受信している他の入力ポートがサーチされ(SP12〜SP16)、当該他の入力ポートが新たなワードクロック・マスタとして自動的に選択される(SP18〜SP21)。これにより、入力デジタル音声信号に同期したクロック信号を継続的にワードクロックとして選択し続けることができる。
また、本実施例においては、カーソル70(図4参照)がAUTOボタン66上に位置するときにENTERボタン78が押下された場合にも、WCサーチ/ロックルーチン(図5(b))を起動することができる。これにより、ユーザが必要と認めた場合には、かかる操作を行うことにより、上記所定時間(例えば「10秒」程度)を待つことなく、ワードクロック・マスタの再設定を迅速に実行させることができる。
また、全ての入力ポートにおいてクロック信号のロックが検出されなかった場合(ステップSP16にて「YES」と判定される場合)の動作についても、本実施例の特徴がある。すなわち、かかる場合には、「何れかの入力ポートから受信されたクロック信号のうち、最後にワードクロックとして選択されたクロック信号の周波数」であるカレント周波数CUR_WCを、内蔵クロック・ジェネレータ48の出力周波数とした上で、内蔵クロック・ジェネレータ48をワードクロック・マスタに設定することができる(ステップSP22〜SP26)。これにより、入力ポートからクロック信号が全く供給されなくなった場合においても、従前のクロック周波数であるカレント周波数CUR_WCによってDA変換を継続し、(上述したようにノイズが生じる可能性が生じるものの)アナログ音声信号の放音を継続することが可能である。
4.変形例
本発明は上述した実施例に限定されるものではなく、例えば以下のように種々の変形が可能である。
(1)上記実施例においては、CPU26上で動作するプログラムによってワードクロック・マスタを選択する等の処理を行ったが、このプログラムのみをCD−ROM、メモリカード等の記録媒体に格納して頒布し、あるいは伝送路を通じて頒布することもできる。
(2)上記実施例においては、デジタルアンプ110に本発明を適用した例を説明したが、本発明はデジタルアンプに限られるものではなく、ミキサやスイッチャーなど、種々のデジタル音響機器に適用可能である。
本発明の一実施例の音響システムのブロック図である。 デジタルアンプ110のブロック図である。 デジタルアンプ110内の音声インタフェース14のブロック図である。 デジタルアンプ110の要部の正面図である。 デジタルアンプ110の制御プログラムのフローチャートである。
10:検出回路、12:表示回路、14:音声インタフェース、16:増幅回路、18:バス、20:ROM、22:RAM(周波数記憶手段)、26:CPU(処理装置)、30〜36:クロック抽出回路(クロック信号抽出手段)、38:クロック選択スイッチ(クロック選択手段)、40〜46:DAコンバータ、48:内蔵クロック・ジェネレータ、50〜64:クロック選択部、66:AUTOボタン、68:OKボタン、70:カーソル、72:ロック表示灯、74:アンロック警告灯、76,80:移動ボタン、78:ENTERボタン、102,102:マイク、104:デジタルミキサ、106:WCジェネレータ、108:デジタル通信網、110:デジタルアンプ、112:表示器、114:操作子部、120:スピーカ。

Claims (2)

  1. 各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、
    前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段と、
    前記複数のクロック信号抽出手段の何れかから前記クロック信号が抽出されたことを条件として、該抽出された何れかのクロック信号をワードクロックとして選択する第1の選択手段と、
    前記第1の選択手段によって選択されたクロック信号の周波数を記録する周波数記憶手段と、
    指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータと、
    前記複数のクロック信号抽出手段の全てから前記クロック信号が抽出されなかったことを条件として、前記内蔵クロック・ジェネレータの出力周波数を前記周波数記憶手段に記録された周波数に設定するとともに、前記内蔵クロック・ジェネレータの出力するクロック信号をワードクロックとして選択する第2の選択手段と、
    前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段と
    を具備することを特徴とするデジタル音響機器。
  2. 各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、
    前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段と、
    周波数を記録する周波数記憶手段と、
    指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータと、
    前記複数のクロック信号抽出手段および前記内蔵クロック・ジェネレータの出力する各クロック信号のうち一のクロック信号をワードクロックとして選択するクロック選択手段と、
    前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段と、
    処理装置と
    を有するデジタル音響機器に適用されるプログラムであって、
    前記複数のクロック信号抽出手段の何れかから前記クロック信号が抽出されているか否かを判定する判定過程と、
    前記判定過程の判定結果が肯定的であることを条件として、前記クロック選択手段に対して、該抽出された何れかのクロック信号を前記ワードクロックとして選択させる第1の選択過程と、
    前記第1の選択過程によって選択されたクロック信号の周波数を前記周波数記憶手段に記憶させる記憶過程と、
    前記判定過程の判定結果が否定的であることを条件として、前記内蔵クロック・ジェネレータの出力周波数を前記周波数記憶手段に記録された周波数に設定するとともに、前記クロック選択手段に対して、前記内蔵クロック・ジェネレータの出力するクロック信号を前記ワードクロックとして選択させる第2の選択過程と
    を前記処理装置に実行させることを特徴とするプログラム。
JP2009078068A 2009-03-27 2009-03-27 デジタル音響機器およびプログラム Expired - Fee Related JP5439892B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009078068A JP5439892B2 (ja) 2009-03-27 2009-03-27 デジタル音響機器およびプログラム
AT10156866T ATE511716T1 (de) 2009-03-27 2010-03-18 Digitale audiovorrichtung
EP10156866A EP2234270B1 (en) 2009-03-27 2010-03-18 Digital audio device
US12/748,156 US8548616B2 (en) 2009-03-27 2010-03-26 Digital audio device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078068A JP5439892B2 (ja) 2009-03-27 2009-03-27 デジタル音響機器およびプログラム

Publications (2)

Publication Number Publication Date
JP2010232958A JP2010232958A (ja) 2010-10-14
JP5439892B2 true JP5439892B2 (ja) 2014-03-12

Family

ID=42352349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078068A Expired - Fee Related JP5439892B2 (ja) 2009-03-27 2009-03-27 デジタル音響機器およびプログラム

Country Status (4)

Country Link
US (1) US8548616B2 (ja)
EP (1) EP2234270B1 (ja)
JP (1) JP5439892B2 (ja)
AT (1) ATE511716T1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490459B2 (en) 2017-08-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for source/drain contact formation in semiconductor devices
US20120300960A1 (en) 2011-05-27 2012-11-29 Graeme Gordon Mackay Digital signal routing circuit
US9648414B1 (en) * 2014-01-31 2017-05-09 Cirrus Logic, Inc. Systems and methods for controlling an audio signal path using redundant uninterruptable clock

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645460B1 (en) 1988-03-18 1999-12-08 VYSIS, Inc. Detection of Yersinia intermedia
US5243344A (en) * 1991-05-30 1993-09-07 Koulopoulos Michael A Digital-to-analog converter--preamplifier apparatus
JP2797810B2 (ja) * 1992-02-04 1998-09-17 ヤマハ株式会社 ディジタルオーディオ機器
JPH06296173A (ja) * 1993-04-01 1994-10-21 Nippon Columbia Co Ltd デジタルオーディオインターフェイス受信装置
JPH0714371A (ja) * 1993-06-23 1995-01-17 Yamaha Corp デジタル音響機器
US5647008A (en) * 1995-02-22 1997-07-08 Aztech Systems Ltd. Method and apparatus for digital mixing of audio signals in multimedia platforms
JP3760483B2 (ja) * 1995-06-16 2006-03-29 ヤマハ株式会社 ディジタル音響処理装置
JP3085214B2 (ja) * 1996-11-07 2000-09-04 ヤマハ株式会社 ディジタルオーディオ機器のクロック選択支援方式
JP2003228918A (ja) * 2002-01-31 2003-08-15 Toshiba Corp 音声再生装置
US7669113B1 (en) * 2004-01-30 2010-02-23 Apple Inc. Media stream synchronization using device and host clocks
US7711443B1 (en) * 2005-07-14 2010-05-04 Zaxcom, Inc. Virtual wireless multitrack recording system
US20070030986A1 (en) * 2005-08-04 2007-02-08 Mcarthur Kelly M System and methods for aligning capture and playback clocks in a wireless digital audio distribution system
JP2007116362A (ja) * 2005-10-19 2007-05-10 Sony Corp ワードクロック自動同期周波数検出装置及びオーディオスイッチャ
JP4193865B2 (ja) * 2006-04-27 2008-12-10 ソニー株式会社 デジタル信号切換え装置及びその切換え方法
US8341454B1 (en) * 2007-12-28 2012-12-25 Marvell International Ltd. Rendering a video stream based on digital clock generated based on timing information
WO2009105838A1 (en) * 2008-02-29 2009-09-03 Audinate Pty Ltd Network devices, methods and/or systems for use in a media network
US8675649B2 (en) * 2008-11-18 2014-03-18 Yamaha Corporation Audio network system and method of detecting topology in audio signal transmitting system
US8452429B2 (en) * 2009-01-21 2013-05-28 Cirrus Logic, Inc. Audio processor with internal oscillator-generated audio intermediate frequency reference

Also Published As

Publication number Publication date
JP2010232958A (ja) 2010-10-14
US20100249964A1 (en) 2010-09-30
ATE511716T1 (de) 2011-06-15
EP2234270B1 (en) 2011-06-01
EP2234270A1 (en) 2010-09-29
US8548616B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
JP4380746B2 (ja) ディジタルミキサ
JP6725006B2 (ja) 制御装置および機器制御システム
EP2816823A1 (en) Audio system and audio apparatus and channel mapping method thereof
JP7406874B2 (ja) 電子機器、その制御方法、およびそのプログラム
JP5439892B2 (ja) デジタル音響機器およびプログラム
JP2005341618A (ja) 無線オーディオ機器
US8503698B2 (en) Mixing apparatus
US8155350B2 (en) Amplifier controller
JP2009104459A (ja) 音声信号出力装置、プログラムの更新方法
CN107948854B (zh) 一种操作音频生成方法、装置、终端及计算机可读介质
JP6507749B2 (ja) 音響信号処理装置及びプログラム
JP6056195B2 (ja) 音響信号処理装置
US10672372B2 (en) Tone setting device, electronic musical instrument system, and tone setting method
US9355648B2 (en) Voice input/output device, method and programme for preventing howling
JP2007282053A (ja) オーディオ再生装置
JP4582109B2 (ja) 音響機器
US20090285403A1 (en) Method and Apparatus for Improving Audio Reproduction for a Portable Electronic Device
JP3716785B2 (ja) ディジタル・ミキシングシステムおよびそのエンジン部装置、コンソール部装置
US10666838B2 (en) Control method of operation apparatus configured to control a plurality of content reproduction apparatus to set a preset synchronous state, control method of command processing apparatus, and control method of content reproduction system
JP4367496B2 (ja) ディジタル・ミキサ
US10555083B2 (en) Connection state determination system for speakers, acoustic device, and connection state determination method for speakers
JP3975233B2 (ja) オーディオ機器および音声出力制御方法
JP4063227B2 (ja) 音響機器の制御装置
JP2000276334A (ja) ソフトウェア・プログラムのアップ・デートが可能なミキシング・システム、音声制御装置および音声処理装置
JP2020201423A (ja) 信号処理装置、信号処理方法、及びプログラム

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20110809

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees