JP5439892B2 - デジタル音響機器およびプログラム - Google Patents
デジタル音響機器およびプログラム Download PDFInfo
- Publication number
- JP5439892B2 JP5439892B2 JP2009078068A JP2009078068A JP5439892B2 JP 5439892 B2 JP5439892 B2 JP 5439892B2 JP 2009078068 A JP2009078068 A JP 2009078068A JP 2009078068 A JP2009078068 A JP 2009078068A JP 5439892 B2 JP5439892 B2 JP 5439892B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- frequency
- word
- digital audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuit For Audible Band Transducer (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electronic Switches (AREA)
Description
この発明は上述した事情に鑑みてなされたものであり、ワードクロックの供給源に係る、ユーザによる設定作業を省力化できるデジタル音響機器およびプログラムを提供することを目的としている。
請求項1記載のデジタル音響機器にあっては、各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段(30〜36)と、前記複数のクロック信号抽出手段(30〜36)の何れかから前記クロック信号が抽出されたことを条件として、該抽出された何れかのクロック信号をワードクロックとして選択する第1の選択手段(38,SP18〜SP21)と、前記第1の選択手段(38,SP18〜SP21)によって選択されたクロック信号の周波数を記録する周波数記憶手段(22,CUR_WC)と、指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータ(48)と、前記複数のクロック信号抽出手段(30〜36)の全てから前記クロック信号が抽出されなかったことを条件として、前記内蔵クロック・ジェネレータ(48)の出力周波数を前記周波数記憶手段(22,CUR_WC)に記録された周波数に設定するとともに、前記内蔵クロック・ジェネレータ(48)の出力するクロック信号をワードクロックとして選択する第2の選択手段(38,SP22〜SP26)と、前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段(40〜46)とを具備することを特徴とする。
また、請求項2記載のプログラムにあっては、各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段(30〜36)と、周波数を記録する周波数記憶手段(22,CUR_WC)と、指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータ(48)と、前記複数のクロック信号抽出手段(30〜36)および前記内蔵クロック・ジェネレータ(48)の出力する各クロック信号のうち一のクロック信号をワードクロックとして選択するクロック選択手段(38)と、前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段(40〜46)と、処理装置(26)とを有するデジタル音響機器に適用されるプログラムであって、前記複数のクロック信号抽出手段(30〜36)の何れかから前記クロック信号が抽出されているか否かを判定する判定過程(SP12,SP14,SP16)と、前記判定過程(SP12,SP14,SP16)の判定結果が肯定的であることを条件として、前記クロック選択手段(38)に対して、該抽出された何れかのクロック信号を前記ワードクロックとして選択させる第1の選択過程(SP18,SP20)と、前記第1の選択過程(SP18〜SP21)によって選択されたクロック信号の周波数を前記周波数記憶手段(22,CUR_WC)に記憶させる記憶過程(SP21)と、前記判定過程(SP12,SP14,SP16)の判定結果が否定的であることを条件として、前記内蔵クロック・ジェネレータ(48)の出力周波数を前記周波数記憶手段(22,CUR_WC)に記録された周波数に設定するとともに、前記クロック選択手段(38)に対して、前記内蔵クロック・ジェネレータ(48)の出力するクロック信号を前記ワードクロックとして選択させる第2の選択過程(SP22〜SP26)とを前記処理装置(26)に実行させることを特徴とする。
1.1.全体構成
次に、本発明の一実施例の音響システムの構成を図1を参照し説明する。
図1において104はデジタルミキサであり、マイク102,102等から入力されたアナログ音声信号をデジタル信号に変換するとともにミキシング処理を実行し、その結果である複数チャンネルのデジタル音声信号をデジタル通信網108を介して出力する。また、デジタルミキサ104には、WC(ワードクロック)ジェネレータ106が接続されており、デジタルミキサ104は、当該ワードクロックもデジタル通信網108を介して出力する。
次に、各デジタルアンプ110の構成を図2を参照し説明する。図2において26はCPUであり、後述するプログラムに基づいて、バス18を介して他の構成要素を制御する。20はROMであり、後述する各種プログラム等が記録されている。22は不揮発性のRAMであり、CPU26のワークメモリとして用いられるとともに、デジタルアンプ110の動作状態(特に、後述するワードクロックの周波数)を記憶する。ここで、RAM22は不揮発性であるため、電源がオフにされた場合であっても、デジタルアンプ110の動作状態は保持される。10は検出回路であり、操作子部114の操作を検出すると、その内容をバス18を介してCPU26に通知する。
次に、音声インタフェース14の詳細構成を図3を参照し説明する。
音声インタフェース14には、第1〜第4入力ポートが設けられており、これら入力ポートを介して「第1,第2」、「第3,第4」、「第5,第6」、および「第7,第8」入力チャンネルのデジタル音声信号がそれぞれ入力される。30〜36はクロック抽出回路であり、各入力ポートから入力されるクロック信号を抽出し、抽出したクロック信号をクロック選択部38に供給する。すなわち、クロック抽出回路30〜36は、各々PLL回路を有しており、対応する入力ポートから入力されるクロック信号にPLL回路がロックすることにより、該PLL回路がクロック信号を出力する。なお、ロック可能なクロック信号は「44.1kHz」,「48kHz」,「88.2kHz」または「96kHz」の何れかであり、元々クロック信号が重畳されていない入力ポートからは、クロック信号を抽出することはできない。また、クロック抽出回路30〜36におけるロック状態の有無およびロックしたクロック信号の周波数は、バス18を介してCPU26に通知される。
次に、デジタルアンプ110のユーザインタフェースの詳細を図4を参照し説明する。
まず、操作子部114は、ENTERボタン78と、左右の移動ボタン76,80とから構成されている。これらのボタンに対してユーザが所定の操作を行うと、表示器112にワードクロック設定画面V1(図4に示す表示器112内の画面)が表示される。ワードクロック設定画面V1において、50〜56は、内蔵クロック用のクロック選択部であり、内蔵クロック・ジェネレータ48が発生する「44.1kHz」,「48kHz」,「88.2kHz」および「96kHz」のクロック信号に各々対応する。また、58〜64は入力ポート用のクロック選択部であり、第1〜第4入力ポートに各々対応する。
2.1.初期動作
次に、本実施例の動作を説明する。
まず、デジタルアンプ110の電源が投入されると、図5(a)に示すWCデフォルト設定ルーチンが起動される。図において処理がステップSP2に進むと、RAM22の所定アドレスからカレント周波数CUR_WCが読み出される。なお、カレント周波数CUR_WCとは、当該デジタルアンプ110が何れかの入力ポートから受信されたクロック信号のうち、最後にワードクロックとして選択されたクロック信号の周波数である。次に、処理がステップSP4に進むと、内蔵クロック・ジェネレータ48の出力周波数として、該カレント周波数CUR_WCが設定され、クロック選択スイッチ38にあっては内蔵クロック・ジェネレータ48がワードクロック・マスタとして選択される。以上のステップが終了すると、本ルーチンが終了する。
本実施例にあっては、以下の何れかの場合において、WCサーチ/ロックルーチン(図5(b))が起動される。
(1)カーソル70(図4参照)がAUTOボタン66上に位置するときにENTERボタン78が押下された場合。
(2)内蔵クロック・ジェネレータ48がワードクロック・マスタに選択されている際に、所定時間(例えば「10秒」程度)毎。
(3)ある入力ポートがワードクロック・マスタとして選択されている際に、当該入力ポートに係るクロック抽出回路30〜36のロックが外れた場合。
以上説明したように、本実施例によれば、最初にデジタルアンプ110の電源を投入したとき、内蔵クロック・ジェネレータ48の出力周波数として、カレント周波数CUR_WCが選択されるとともに、内蔵クロック・ジェネレータ48がワードクロック・マスタとして選択される(SP2,SP4)。一般的に一のユーザ(主としてPA業者)は、ワードクロックの周波数として特定の周波数を使い続ける傾向が強いため、電源投入時に自動的に選択されたカレント周波数CUR_WCは、今回の用途においても正しい周波数である可能性が高い。
本発明は上述した実施例に限定されるものではなく、例えば以下のように種々の変形が可能である。
(1)上記実施例においては、CPU26上で動作するプログラムによってワードクロック・マスタを選択する等の処理を行ったが、このプログラムのみをCD−ROM、メモリカード等の記録媒体に格納して頒布し、あるいは伝送路を通じて頒布することもできる。
Claims (2)
- 各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、
前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段と、
前記複数のクロック信号抽出手段の何れかから前記クロック信号が抽出されたことを条件として、該抽出された何れかのクロック信号をワードクロックとして選択する第1の選択手段と、
前記第1の選択手段によって選択されたクロック信号の周波数を記録する周波数記憶手段と、
指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータと、
前記複数のクロック信号抽出手段の全てから前記クロック信号が抽出されなかったことを条件として、前記内蔵クロック・ジェネレータの出力周波数を前記周波数記憶手段に記録された周波数に設定するとともに、前記内蔵クロック・ジェネレータの出力するクロック信号をワードクロックとして選択する第2の選択手段と、
前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段と
を具備することを特徴とするデジタル音響機器。 - 各々に対して、デジタル音声信号が供給されるとともに必要に応じてクロック信号が重畳され得る複数の入力ポートと、
前記各入力ポートに供給される前記デジタル音声信号に前記クロック信号が重畳されている場合に、該クロック信号を抽出する複数のクロック信号抽出手段と、
周波数を記録する周波数記憶手段と、
指定された周波数のクロック信号を出力する内蔵クロック・ジェネレータと、
前記複数のクロック信号抽出手段および前記内蔵クロック・ジェネレータの出力する各クロック信号のうち一のクロック信号をワードクロックとして選択するクロック選択手段と、
前記選択されたワードクロックに同期して、前記複数の入力ポートに供給されたデジタル音声信号を受信する受信手段と、
処理装置と
を有するデジタル音響機器に適用されるプログラムであって、
前記複数のクロック信号抽出手段の何れかから前記クロック信号が抽出されているか否かを判定する判定過程と、
前記判定過程の判定結果が肯定的であることを条件として、前記クロック選択手段に対して、該抽出された何れかのクロック信号を前記ワードクロックとして選択させる第1の選択過程と、
前記第1の選択過程によって選択されたクロック信号の周波数を前記周波数記憶手段に記憶させる記憶過程と、
前記判定過程の判定結果が否定的であることを条件として、前記内蔵クロック・ジェネレータの出力周波数を前記周波数記憶手段に記録された周波数に設定するとともに、前記クロック選択手段に対して、前記内蔵クロック・ジェネレータの出力するクロック信号を前記ワードクロックとして選択させる第2の選択過程と
を前記処理装置に実行させることを特徴とするプログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078068A JP5439892B2 (ja) | 2009-03-27 | 2009-03-27 | デジタル音響機器およびプログラム |
AT10156866T ATE511716T1 (de) | 2009-03-27 | 2010-03-18 | Digitale audiovorrichtung |
EP10156866A EP2234270B1 (en) | 2009-03-27 | 2010-03-18 | Digital audio device |
US12/748,156 US8548616B2 (en) | 2009-03-27 | 2010-03-26 | Digital audio device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078068A JP5439892B2 (ja) | 2009-03-27 | 2009-03-27 | デジタル音響機器およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232958A JP2010232958A (ja) | 2010-10-14 |
JP5439892B2 true JP5439892B2 (ja) | 2014-03-12 |
Family
ID=42352349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009078068A Expired - Fee Related JP5439892B2 (ja) | 2009-03-27 | 2009-03-27 | デジタル音響機器およびプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8548616B2 (ja) |
EP (1) | EP2234270B1 (ja) |
JP (1) | JP5439892B2 (ja) |
AT (1) | ATE511716T1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10490459B2 (en) | 2017-08-25 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for source/drain contact formation in semiconductor devices |
US20120300960A1 (en) | 2011-05-27 | 2012-11-29 | Graeme Gordon Mackay | Digital signal routing circuit |
US9648414B1 (en) * | 2014-01-31 | 2017-05-09 | Cirrus Logic, Inc. | Systems and methods for controlling an audio signal path using redundant uninterruptable clock |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0645460B1 (en) | 1988-03-18 | 1999-12-08 | VYSIS, Inc. | Detection of Yersinia intermedia |
US5243344A (en) * | 1991-05-30 | 1993-09-07 | Koulopoulos Michael A | Digital-to-analog converter--preamplifier apparatus |
JP2797810B2 (ja) * | 1992-02-04 | 1998-09-17 | ヤマハ株式会社 | ディジタルオーディオ機器 |
JPH06296173A (ja) * | 1993-04-01 | 1994-10-21 | Nippon Columbia Co Ltd | デジタルオーディオインターフェイス受信装置 |
JPH0714371A (ja) * | 1993-06-23 | 1995-01-17 | Yamaha Corp | デジタル音響機器 |
US5647008A (en) * | 1995-02-22 | 1997-07-08 | Aztech Systems Ltd. | Method and apparatus for digital mixing of audio signals in multimedia platforms |
JP3760483B2 (ja) * | 1995-06-16 | 2006-03-29 | ヤマハ株式会社 | ディジタル音響処理装置 |
JP3085214B2 (ja) * | 1996-11-07 | 2000-09-04 | ヤマハ株式会社 | ディジタルオーディオ機器のクロック選択支援方式 |
JP2003228918A (ja) * | 2002-01-31 | 2003-08-15 | Toshiba Corp | 音声再生装置 |
US7669113B1 (en) * | 2004-01-30 | 2010-02-23 | Apple Inc. | Media stream synchronization using device and host clocks |
US7711443B1 (en) * | 2005-07-14 | 2010-05-04 | Zaxcom, Inc. | Virtual wireless multitrack recording system |
US20070030986A1 (en) * | 2005-08-04 | 2007-02-08 | Mcarthur Kelly M | System and methods for aligning capture and playback clocks in a wireless digital audio distribution system |
JP2007116362A (ja) * | 2005-10-19 | 2007-05-10 | Sony Corp | ワードクロック自動同期周波数検出装置及びオーディオスイッチャ |
JP4193865B2 (ja) * | 2006-04-27 | 2008-12-10 | ソニー株式会社 | デジタル信号切換え装置及びその切換え方法 |
US8341454B1 (en) * | 2007-12-28 | 2012-12-25 | Marvell International Ltd. | Rendering a video stream based on digital clock generated based on timing information |
WO2009105838A1 (en) * | 2008-02-29 | 2009-09-03 | Audinate Pty Ltd | Network devices, methods and/or systems for use in a media network |
US8675649B2 (en) * | 2008-11-18 | 2014-03-18 | Yamaha Corporation | Audio network system and method of detecting topology in audio signal transmitting system |
US8452429B2 (en) * | 2009-01-21 | 2013-05-28 | Cirrus Logic, Inc. | Audio processor with internal oscillator-generated audio intermediate frequency reference |
-
2009
- 2009-03-27 JP JP2009078068A patent/JP5439892B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-18 EP EP10156866A patent/EP2234270B1/en active Active
- 2010-03-18 AT AT10156866T patent/ATE511716T1/de not_active IP Right Cessation
- 2010-03-26 US US12/748,156 patent/US8548616B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010232958A (ja) | 2010-10-14 |
US20100249964A1 (en) | 2010-09-30 |
ATE511716T1 (de) | 2011-06-15 |
EP2234270B1 (en) | 2011-06-01 |
EP2234270A1 (en) | 2010-09-29 |
US8548616B2 (en) | 2013-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380746B2 (ja) | ディジタルミキサ | |
JP6725006B2 (ja) | 制御装置および機器制御システム | |
EP2816823A1 (en) | Audio system and audio apparatus and channel mapping method thereof | |
JP7406874B2 (ja) | 電子機器、その制御方法、およびそのプログラム | |
JP5439892B2 (ja) | デジタル音響機器およびプログラム | |
JP2005341618A (ja) | 無線オーディオ機器 | |
US8503698B2 (en) | Mixing apparatus | |
US8155350B2 (en) | Amplifier controller | |
JP2009104459A (ja) | 音声信号出力装置、プログラムの更新方法 | |
CN107948854B (zh) | 一种操作音频生成方法、装置、终端及计算机可读介质 | |
JP6507749B2 (ja) | 音響信号処理装置及びプログラム | |
JP6056195B2 (ja) | 音響信号処理装置 | |
US10672372B2 (en) | Tone setting device, electronic musical instrument system, and tone setting method | |
US9355648B2 (en) | Voice input/output device, method and programme for preventing howling | |
JP2007282053A (ja) | オーディオ再生装置 | |
JP4582109B2 (ja) | 音響機器 | |
US20090285403A1 (en) | Method and Apparatus for Improving Audio Reproduction for a Portable Electronic Device | |
JP3716785B2 (ja) | ディジタル・ミキシングシステムおよびそのエンジン部装置、コンソール部装置 | |
US10666838B2 (en) | Control method of operation apparatus configured to control a plurality of content reproduction apparatus to set a preset synchronous state, control method of command processing apparatus, and control method of content reproduction system | |
JP4367496B2 (ja) | ディジタル・ミキサ | |
US10555083B2 (en) | Connection state determination system for speakers, acoustic device, and connection state determination method for speakers | |
JP3975233B2 (ja) | オーディオ機器および音声出力制御方法 | |
JP4063227B2 (ja) | 音響機器の制御装置 | |
JP2000276334A (ja) | ソフトウェア・プログラムのアップ・デートが可能なミキシング・システム、音声制御装置および音声処理装置 | |
JP2020201423A (ja) | 信号処理装置、信号処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20110809 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |