JP3756532B2

JP3756532B2 - 画像表示装置

Info

Publication number: JP3756532B2
Application number: JP08157394A
Authority: JP
Inventors: 清伊藤
Original assignee: Nifco Inc
Current assignee: Nifco Inc
Priority date: 1994-04-20
Filing date: 1994-04-20
Publication date: 2006-03-15
Anticipated expiration: 2021-03-15
Also published as: JPH07287559A

Description

【０００１】
【産業上の利用分野】
本発明は画像表示装置に係り、より詳しくは、画像表示部を備え、記憶手段に記憶された画像データを読み出して該画像データに対応する画像を画像表示部に表示させる画像表示装置に関する。
【０００２】
【従来の技術】
パチンコ遊技機には種々のタイプがあるが、一例として表示部を備えた補助ゲーム装置と、これに連動して所定回数開放する変動入賞装置と、が遊技盤に設けられたものがある。補助ゲーム装置の表示部は、例えば、外周に数字、絵等が記録された複数のドラムが所謂スロットマシーンのように回転可能に配列されたスロットから成り、遊技盤に設けられた特定入賞口へ打球が入賞すると、スロットが回転した後に停止して表示部に例えば三桁の数字が表示されるようになっている。そして、表示された三つの数字が揃うと、特定遊技状態、所謂大当たりとなり、閉塞状態を維持していた変動入賞装置が断続的に開放され、打球の入賞率が急激に増加するように構成されている。
【０００３】
また、最近では遊技者に対するサービスの向上を図るため、補助ゲーム装置の表示部として液晶等のディスプレイを含んで構成された画像表示装置を用いたものも見受けられる。画像表示装置は、多数フレーム分の画像データが予め記憶されたＲＯＭ等の記憶装置及び画像処理プロセッサを備えている。画像処理プロセッサは前記ＲＯＭ等に記憶されている多数フレーム分の画像データの中からディスプレイに表示する画像に対応する画像データを選択的に読み出し、ディスプレイ駆動用信号に変換してディスプレイに出力する。これにより前記画像データの画像がディスプレイに表示される。上記構成では、前述のようなスロットを表す画像に限らず種々の画像を表示することができるので、遊技者に対するサービスの向上を図ることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、パチンコ遊技機では遊技者に対する更なるサービスの向上が常に求められており、画像表示装置についても、より多数種類の画像を表示できることが要求されている。この要求を実現するためには多種大量の画像データをＲＯＭ等の記憶手段に記憶することが必須となるが、画像処理プロセッサがアクセス可能なアドレス空間の大きさは、画像処理プロセッサが取り扱うことができるアドレスデータのビット数、具体的には画像処理プロセッサのアドレスバスの本数（アドレス出力端子の数）によって制限されており、単にＲＯＭの記憶容量を増加させたとしても前記アドレス空間外の領域に記憶した画像データをアクセスすることはできない。従って、表示できる画像の種類に限りがあるという問題があった。
【０００５】
上記問題は、より多数本のアドレスバスが設けられた画像処理プロセッサを用いることにより解決することができるが、このような画像処理プロセッサは非常に高価であり、画像表示装置の大幅なコストアップに繋がる。
【０００６】
本発明は上記事実を考慮して成されたもので、低コストで、かつ多数種類の画像を表示することができる画像表示装置を得ることが目的である。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明に係る画像表示装置は、複数の主アドレス入力端子及び少なくとも１つの補助アドレス入力端子を備え、前記複数の主アドレス入力端子に入力されたアドレス信号と前記補助アドレス入力端子に入力されたアドレス信号のレベルとに応じて指定可能な各アドレスに対応する記憶領域に予め画像データを記憶した記憶手段と、入出力ポートを介して画像データに関するコマンドが入力され、前記コマンドに基づいて前記画像表示部に表示する画像に対応する画像データのアドレスを検知し、前記記憶手段に記憶された画像データの読み出しを指示するマイクロ・プロセシング・ユニットと、前記記憶手段に設けられた前記複数の主アドレス入力端子に各々接続された複数のアドレス出力端子を備え、前記マイクロ・プロセシング・ユニットで検知した前記アドレスが前記複数の主アドレス入力端子を介して、前記記憶手段へ指定されるように前記マイクロ・プロセシング・ユニットから入力された複数ビットで構成される前記アドレス信号を前記複数のアドレス出力端子から出力すると共に、前記記憶手段から読み出した画像データを受け取り、読み出した前記画像データをビデオ信号に変換し、かつ前記ビデオ信号の垂直帰線消去期間中に前記マイクロ・プロセシング・ユニットへ割込み信号を出力するビデオ・ディスプレイ・プロセッサと、を有し、前記マイクロ・プロセシング・ユニットは、前記入出力ポートを介して前記記憶手段に設けられた前記補助アドレス入力端子に接続されており、前記アドレス信号の最上位ビットを前記記憶手段へ出力し、前記ビデオ・ディスプレイ・ユニットから前記割込み信号が入力されたときに前記アドレス信号の前記最上位ビットのレベルを切り替えることを特徴としている。
【０００８】
【作用】
本発明では、記憶手段に複数の主アドレス入力端子及び少なくとも１つの補助アドレス入力端子が設けられており、画像データが、主アドレス入力端子に入力されたアドレス信号と補助アドレス入力端子に入力された信号のレベルに応じて指定可能な各アドレスに対応する記憶領域に記憶されている。
マイクロ・プロセシング・ユニットでは、入出力ポートを介して画像データに関するコマンドが入力され、前記コマンドに基づいて前記画像表示部に表示する画像に対応する画像データのアドレスを検知し、前記記憶手段に記憶された画像データの読み出しを指示する。
ビデオ・ディスプレイ・プロセッサでは、記憶手段に設けられた前記複数の主アドレス入力端子に各々接続された複数のアドレス出力端子を備え、前記マイクロ・プロセシング・ユニットで検知した前記アドレスが前記複数の主アドレス入力端子を介して、前記記憶手段へ指定されるように前記マイクロ・プロセシング・ユニットから入力された複数ビットで構成される前記アドレス信号を前記複数のアドレス出力端子から出力すると共に、前記記憶手段から読み出した画像データを受け取り、読み出した前記画像データをビデオ信号に変換し、かつ前記ビデオ信号の垂直帰線消去期間中に前記マイクロ・プロセシング・ユニットへ割込み信号を出力する。
ここで、マイクロ・プロセシング・ユニットでは、前記入出力ポートを介して前記記憶手段に設けられた前記補助アドレス入力端子に接続されており、前記アドレス信号の最上位ビットを前記記憶手段へ出力し、前記ビデオ・ディスプレイ・ユニットから前記割込み信号が入力されたときに前記アドレス信号の前記最上位ビットのレベルを切り替える。
【０００９】
このように本発明では、アドレス出力端子と別にマイクロ・プロセシング・ユニットに設けられた信号出力端子を用い、該信号出力端子を入出力ポートを介して補助アドレス入力端子に接続して、ビデオ・ディスプレイ・プロセッサのアドレス出力端子から出力されるアドレス信号と共に画像データのアドレスを指定させるようにしたので、ビデオ・ディスプレイ・プロセッサに設けられているアドレス出力端子の数よりも多数のアドレス入力端子を備えた記憶手段を用いることができる。
【００１０】
従って、より多数のアドレス出力端子が設けられた高コストのビデオ・ディスプレイ・プロセッサを用いることなく記憶手段の記憶容量のみを増加させることができ、多数種類の画像を表示することができる画像表示装置を低コストで実現できる。また、本発明では、信号出力端子を介して記憶手段の補助アドレス入力端子へ出力する信号のレベルを切り替える場合に、この信号のレベルの切り替えがビデオ信号の垂直帰線消去期間中に行われるので、画像表示部に表示される画像に乱れ等が生ずることも防止することができる。なお、本発明の主アドレス入力端子と補助アドレス入力端子という名称は、各々の端子に対してビデオ・ディスプレイ・プロセッサ及びマイクロ・プロセシング・ユニットが出力する信号を区別するために便宜的に付与したものであり、記憶手段の補助アドレス入力端子が特殊な端子であることを意味するものではないことを付記しておく。
【００１１】
【実施例】
以下、図面を参照して本発明の実施例を説明する。なお、以下では本発明に係る画像表示装置をパチンコ遊技機に適用した場合を例に説明する。また、以下では本発明に支障のない数値を用いて説明するが、本発明は以下に挙げた数値に限定されるものではない。
【００１２】
図１には本実施例に係るパチンコ機１０が示されている。パチンコ機１０は保持枠１２を備えており、この保持枠１２の前面上部位置には遊技盤１４が嵌め込まれている。また、保持枠１２の前面下部位置にはパチンコ球を供給する供給皿１６及び出球を貯留する受皿１８が配設されている。さらに、この受皿１８の図１紙面右側にはパチンコ球を発射する発射装置２０が配設されている。発射装置２０は操作ダイヤル２２を備えており、この操作ダイヤル２２を所定量回転することによりパチンコ球が連続的に発射されるようになっている。
【００１３】
上述した遊技盤１４の下部には変動入賞装置２４が配設されており、所定の場合にのみ断続的に開放するように構成されている。また、遊技盤１４の中央部には、可変表示装置２６が配設されている。この可変表示装置２６の両脇には、第１の特定入賞口２８がそれぞれ配設されている。また、可変表示装置２６の下方には、第２の特定入賞口３０が配設されている。
【００１４】
図２には、上述した可変表示装置２６が拡大した状態で示されている。この可変表示装置２６は、カラー液晶ディスプレイ３８を備えた表示部３２と、変動入賞装置２４の開放回数をカウントする回数表示部３４と、表示部３２の表示内容の変更途中で第１の特定入賞口２８及び第２の特定入賞口３０へ入賞した打球の数をプールして表示するための入賞球表示部３６と、を備えている。
【００１５】
液晶ディスプレイ３８は、各々一方の面に透明電極が形成された一対のガラス基板が、前記透明電極が所定間隔隔てて向かい合うように配置され、かつ前記一対のガラス基板の間に液晶が充填されて構成されている。液晶は電極を介して電圧が印加されると電極に挟まれた部分の光透過率が印加電圧の大きさに応じて変化するが、前記透明電極は、画像表示面を微小面積の１ドットを単位としてマトリックス状に区画したときの各ドットに対応する部分毎に光透過率を変更可能な配置とされている。
【００１６】
また各ドットには、例として図３に示すようにＢ（ブルー）光またはＧ（グリーン）光またはＲ（レッド）光を透過するフィルタが対応している。図３に示す例では太線で示す６ドットが概念的な１画素を構成しており、前記各画素の色及び輝度は各ドットの光透過率、詳しくは液晶ディスプレイ３８の背面に配設された図示しないバックライトから射出され各ドットを透過したＢまたはＧまたはＲの色の光の光量によって変化する。
【００１７】
図４に示すように、液晶ディスプレイ３８は表示装置４０に接続されている。表示装置４０はＭＰＵ（マイクロプロセッシングユニット）４２、ＲＡＭ４４、ＲＯＭ４６及び入出力ポート４８を備えている。ＭＰＵ４２の複数の信号入出力端子Ｓ（図では１個のみ示す）はバスに接続されており、このバスにはＲＡＭ４４、ＲＯＭ４６及び入出力ポート４８も接続されている。なお、信号入出力端子Ｓのうちの１つは本発明の信号出力端子に対応している。
【００１８】
また、入出力ポート４８には図示しない複数の外部回路が接続されている。外部回路は、各々パチンコ機１０の各部の状態（例えば特定入賞口に打球が入賞したか否か）を検出するセンサと、センサの検出結果を表す数ビットのデータ（コマンドと称する）を出力する制御回路と、で構成されており、外部回路から出力されたコマンドは入出力ポート４８を介してＭＰＵ４２に入力される。
【００１９】
またＭＰＵ４２には、ビデオ・ディスプレイ・プロセッサ（以下、ＶＤＰと称する）５０が接続されており、ＶＤＰ５０には本発明の記憶手段としてのＲＯＭ５２が接続されている。なお、ＶＤＰ５０はＭＰＵ４２と共に本発明の表示制御手段を構成している。本実施例ではＲＯＭ５２として８メガビットの記憶容量を有するＲＯＭを用いており、ＲＯＭ５２には、Ｄ_r0〜Ｄ_r7の８個のデータ出力端子及びＡ_r0〜Ａ_r19の２０個のアドレス入力端子が設けられている。ＲＯＭ５２には液晶ディスプレイ３８に表示する各種の画像に対応する各種の画像データが記憶されている。
【００２０】
一方、ＶＤＰ５０は図示しない１９本のアドレスバスに接続されたアドレス端子Ａ_v0〜Ａ_v18（本発明のアドレス出力端子に相当）及び８本のデータバスに接続されたデータ端子Ｄ_v0〜Ｄ_v7を備えており、これらはＲＯＭ５２のアドレス入力端子Ａ_r0〜Ａ_r18、データ出力端子Ｄ_r0〜Ｄ_r7に各々接続されている。ＲＯＭ５２のアドレス入力端子Ａ_r19は入出力ポート４８に接続されている。なお、ＲＯＭ５２のアドレス入力端子Ａ_r0〜Ａ_r18は本発明の主アドレス入力端子に、アドレス入力端子Ａ_r19は本発明の補助アドレス入力端子に各々対応している。ＶＤＰ５０の信号出力端はインタフェース部５４の信号入力端に接続されており、インタフェース部５４の出力端は液晶ディスプレイ３８に接続されている。
【００２１】
次に本実施例の作用を説明する。パチンコ機１０の電源が投入されると、ＭＰＵ４２ではアイドル状態で表示する画像（例えば図５に示すようなスロットを表す画像）に対応するＲＯＭ５２に記憶された画像データのアドレス（２０ビットのアドレスデータで表される）を検知する。なお、各種の画像データの各々のアドレスはＲＯＭ４６にテーブルとして予め記憶されており、ＭＰＵ４２による画像データのアドレスの検知は、ＲＯＭ４６から前記テーブルを読み出すことによって行われる。
【００２２】
またＭＰＵ４２は、検知したアドレスの下位１９ビットの値をＶＤＰ５０に通知すると共に、上位１ビットのデータの値に応じたレベルの信号を、信号入出力端子Ｓ、入出力ポート４８を介してＲＯＭ５２のアドレス端子Ａ_r19へ出力する。ＶＤＰ５０では、ＭＰＵ４２より通知された１９ビットのアドレス値に応じてアドレス出力端子Ａ_v0〜Ａ_v18から出力される信号（アドレス信号）のレベルを変更する。
【００２３】
これにより、前記アイドル状態で表示する画像の画像データの一部がＲＯＭ５２からＶＤＰ５０へ出力され、ＭＰＵ４２からＶＤＰ５０に通知されたアドレス値と表示画面サイズ等の情報に従って、ＶＤＰ５０が自動的にアドレス値を順次インクリメント又はデクリメントすることにより、１フレーム分の画像データがＲＯＭ５２から順次読み出される。なお、入出力ポート４８には図示しないラッチが設けられており、ＲＯＭ５２のアドレス入力端子Ａ_r19に入力される信号は、このラッチによって前記ＭＰＵ４２から出力された信号のレベルに保持される。
【００２４】
ＶＤＰ５０では読み出された画像データを順次ビデオ信号に変換してインターフェース部５４へ出力する。インタフェース部５４は入力されたビデオ信号の波形を液晶ディスプレイ３８に適合した波形に整形することにより振幅調整、γ補正、コントラスト、ブライト調整等を行い、液晶ディスプレイ３８に出力する。液晶ディスプレイ３８では入力されたビデオ信号に基づいて各ドットの色及び輝度を判断し、液晶ディスプレイ３８に設けられた多数の電極のうち電圧を印加する電極を順次切換えると共に前記判断した各ドットの色及び輝度に応じて印加電圧を制御する。これにより、一例として図５に示すような画像が液晶ディスプレイ３８に表示されることになる。なお、ＶＤＰ５０では、インタフェース部５４に出力するビデオ信号の垂直帰線消去期間が始まったときに、ＭＰＵ４２の割込み信号入力端子（図４では「ＩＮＴ」として示す）へ信号を出力する。
【００２５】
ところで、遊技者が操作ダイヤル２２を所定量回転させると、発射装置２０からパチンコ球が発射され、遊技が開始される。これに伴い、ＭＰＵ４２にはパチンコ機１０の各部の状態等を表すコマンドが外部回路より入力される。ＭＰＵ４２では外部回路より入力されたコマンドに基づいてパチンコ機１０の遊技状態等を決定し、決定した遊技状態等に応じて液晶ディスプレイ３８に表示する画像の変更や各部の作動を制御する。
【００２６】
例えば、打球が第１の特定入賞口２８及び第２の特定入賞口３０の何れかに入賞した場合、ＭＰＵ４２は、前記スロットが回転した後に数字が変化した状態で停止するイメージの動画像（時系列的に連続する多数フレームの画像から成る、所謂映像）の表示を行う。また、液晶ディスプレイ３８に表示する数字が揃うと特定遊技状態、所謂大当たりとなる。この場合、ＭＰＵ４２は変動入賞装置２４が断続的に開放され、回数表示部３４に変動入賞装置２４が現在何回目の開放状態なのかが表示されるように制御すると共に、液晶ディスプレイ３８に遊技者の興をそそるための動画像を表示する。
【００２７】
上記のように表示する画像を変更する場合についても、変更表示する画像に対応する画像データのアドレスを検知して前記と同様に行われる。但し、検知したアドレスの上位１ビットの値が前回のアドレスと異なっていた場合には、ＭＰＵ４２は、ＶＤＰ５０から割込み信号が入力されたときに、前回と異なるレベルの信号をＲＯＭ５２のアドレス入力端子Ａ_r19へ出力する。
【００２８】
従って、ＲＯＭ５２のアドレス入力端子Ａ１９に入力される信号のレベルは、前述のようにビデオ信号の垂直帰線消去期間、すなわち液晶ディスプレイ３８に画像が表示されていない期間中に切り替わることになるので、前記信号のレベルが切り替わり読み出す画像データのアドレスが画像を表示している途中では切り替わることはなく、液晶ディスプレイ３８に表示されている画像に乱れ等が生ずることが防止される。
【００２９】
ところで、ＶＤＰ５０から出力されるアドレス信号は１９ビットであるので、ＶＤＰ５０単体でアクセス可能なアドレス空間の大きさは約４Ｍビットである。これに対し本実施例では、上述のように本発明の表示制御手段を構成するＭＰＵ４２とＶＤＰ５０とにより、２０ビットのアドレスデータに対応するアドレス空間（約８Ｍビット）をアクセスすることができる。従って、ＲＯＭ５２に多種大量の画像データを記憶することができるので、例えば前述の特定遊技状態において開放状態の回数に応じて異なる画像を表示したり、より多数フレームの画像から成る動画像を表示することも可能となる。これにより、パチンコ遊技機１０のゲーム性を向上させ、遊技者に対するサービスを向上させることができる。
【００３０】
また、上述のように表示部３２の液晶ディスプレイ３８に様々な画像を表示することができるので、表示部３２の汎用性が高い。このため、本実施例の表示部３２をユニット化し、ＲＯＭ５２に記憶する画像データを変更することによって様々な機種のパチンコ機の表示部として共通に用いることも可能となる。これに伴って、表示部３２をパチンコ機の受注と無関係に計画的に生産することができるので、表示部のコスト、さらにはパチンコ機のコストをも低く抑制することができる。
【００３１】
なお、上記では本発明に係る画像表示部としてカラーの液晶ディスプレイ３８を用いた例を説明したが、これに限定されるものではなく、モノクロの液晶ディスプレイ、ブラウン管、プラズマ表示パネル、エレクトロルミネセント・パネル等の各種の表示デバイスを適用することが可能である。
【００３２】
また、上記では本発明に係る記憶手段としてＲＯＭを用いた例を説明したが、これに限定されるものではなく、他の不揮発性の半導体メモリ、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ等を用いてもよい。
【００３３】
更に、上記では記憶手段として、アドレス入力端子の数がＶＤＰのアドレス出力端子の数よりも１個多いＲＯＭを用いた場合、すなわち本発明の補助アドレス入力端子の数が単一（アドレス入力端子Ａ_r19）の場合を例に説明したが、本発明はこれに限定されるものではなく、アドレス入力端子の数がＶＤＰのアドレス出力端子の数よりも複数個以上多い更に大容量の記憶手段を用いてもよい。
【００３４】
また、上記では表示制御手段をＭＰＵ４２とＶＤＰ５０とにより構成していたが、これに限定されるものではなく、表示制御手段を単一のプロセッサにより構成することも可能である。
【００３５】
更に、上記では本発明に係る画像表示装置をパチンコ機の表示部に適用した場合を例に説明したが、これに限定されるものではなく、記憶装置に記憶された画像データを読み出し該画像データの画像を画像表示部に表示する表示装置であれば適用することが可能であり、例えば他のゲーム機の表示部に適用したり、広告宣伝用のディスプレイとして用いることができることは言うまでもない。
【００３６】
【発明の効果】
以上説明したように本発明に係る画像表示装置は、複数の主アドレス入力端子に入力されたアドレス信号と少なくとも１つの補助アドレス入力端子に入力された信号のレベルとに応じて指定可能な各アドレスに対応する記憶手段の記憶領域に予め画像データが記憶されており、マイクロ・プロセシング・ユニットでは、画像表示部に表示する画像に対応する画像データのアドレスを検知し、検知したアドレスがビデオ・ディスプレイ・プロセッサから主アドレス入力端子及びマイクロ・プロセシング・ユニット（入出力ポート）から補助アドレス入力端子を介して指定されるように複数のアドレス出力端子からアドレス信号を出力すると共に信号出力端子から出力する信号のレベルを切り替えて前記画像データを読み出し、前記画像データをビデオ信号に変換して画像表示部へ出力することで、前記画像データが表す画像を画像表示部に表示させ、かつ信号出力端子を介して出力する信号のレベルを切り替える場合に、当該レベルの切り替えをビデオ信号の垂直帰線消去期間中に行うようにしたので、多数種類の画像を表示することができる画像表示装置を低コストで実現できる、という優れた効果が得られる。
【図面の簡単な説明】
【図１】本実施例に係るパチンコ機を示す正面図である。
【図２】パチンコ機の可変表示装置を示す拡大正面図である。
【図３】カラー液晶ディスプレイの画素の配列を示す概念図である。
【図４】表示装置の概略構成を示すブロック図である。
【図５】液晶ディスプレイに表示する画像の一例としてスロットを表す画像を示す平面図である。
【符号の説明】
１０パチンコ機
３２表示部
３８液晶ディスプレイ
４０表示装置
４２ＭＰＵ
５０ＶＤＰ
５２ＲＯＭ

Claims

画像表示部と、
複数の主アドレス入力端子及び少なくとも１つの補助アドレス入力端子を備え、前記複数の主アドレス入力端子に入力されたアドレス信号と前記補助アドレス入力端子に入力されたアドレス信号のレベルとに応じて指定可能な各アドレスに対応する記憶領域に予め画像データを記憶した記憶手段と、
入出力ポートを介して画像データに関するコマンドが入力され、前記コマンドに基づいて前記画像表示部に表示する画像に対応する画像データのアドレスを検知し、前記記憶手段に記憶された画像データの読み出しを指示するマイクロ・プロセシング・ユニットと、
前記記憶手段に設けられた前記複数の主アドレス入力端子に各々接続された複数のアドレス出力端子を備え、前記マイクロ・プロセシング・ユニットで検知した前記アドレスが前記複数の主アドレス入力端子を介して、前記記憶手段へ指定されるように前記マイクロ・プロセシング・ユニットから入力された複数ビットで構成される前記アドレス信号を前記複数のアドレス出力端子から出力すると共に、前記記憶手段から読み出した画像データを受け取り、読み出した前記画像データをビデオ信号に変換し、かつ前記ビデオ信号の垂直帰線消去期間中に前記マイクロ・プロセシング・ユニットへ割込み信号を出力するビデオ・ディスプレイ・プロセッサと、を有し、
前記マイクロ・プロセシング・ユニットは、前記入出力ポートを介して前記記憶手段に設けられた前記補助アドレス入力端子に接続されており、前記アドレス信号の最上位ビットを前記記憶手段へ出力し、前記ビデオ・ディスプレイ・ユニットから前記割込み信号が入力されたときに前記アドレス信号の前記最上位ビットのレベルを切り替えることを特徴とする画像表示装置。