JP3756532B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3756532B2 JP3756532B2 JP08157394A JP8157394A JP3756532B2 JP 3756532 B2 JP3756532 B2 JP 3756532B2 JP 08157394 A JP08157394 A JP 08157394A JP 8157394 A JP8157394 A JP 8157394A JP 3756532 B2 JP3756532 B2 JP 3756532B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- signal
- image data
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【産業上の利用分野】
本発明は画像表示装置に係り、より詳しくは、画像表示部を備え、記憶手段に記憶された画像データを読み出して該画像データに対応する画像を画像表示部に表示させる画像表示装置に関する。
【0002】
【従来の技術】
パチンコ遊技機には種々のタイプがあるが、一例として表示部を備えた補助ゲーム装置と、これに連動して所定回数開放する変動入賞装置と、が遊技盤に設けられたものがある。補助ゲーム装置の表示部は、例えば、外周に数字、絵等が記録された複数のドラムが所謂スロットマシーンのように回転可能に配列されたスロットから成り、遊技盤に設けられた特定入賞口へ打球が入賞すると、スロットが回転した後に停止して表示部に例えば三桁の数字が表示されるようになっている。そして、表示された三つの数字が揃うと、特定遊技状態、所謂大当たりとなり、閉塞状態を維持していた変動入賞装置が断続的に開放され、打球の入賞率が急激に増加するように構成されている。
【0003】
また、最近では遊技者に対するサービスの向上を図るため、補助ゲーム装置の表示部として液晶等のディスプレイを含んで構成された画像表示装置を用いたものも見受けられる。画像表示装置は、多数フレーム分の画像データが予め記憶されたROM等の記憶装置及び画像処理プロセッサを備えている。画像処理プロセッサは前記ROM等に記憶されている多数フレーム分の画像データの中からディスプレイに表示する画像に対応する画像データを選択的に読み出し、ディスプレイ駆動用信号に変換してディスプレイに出力する。これにより前記画像データの画像がディスプレイに表示される。上記構成では、前述のようなスロットを表す画像に限らず種々の画像を表示することができるので、遊技者に対するサービスの向上を図ることができる。
【0004】
【発明が解決しようとする課題】
しかしながら、パチンコ遊技機では遊技者に対する更なるサービスの向上が常に求められており、画像表示装置についても、より多数種類の画像を表示できることが要求されている。この要求を実現するためには多種大量の画像データをROM等の記憶手段に記憶することが必須となるが、画像処理プロセッサがアクセス可能なアドレス空間の大きさは、画像処理プロセッサが取り扱うことができるアドレスデータのビット数、具体的には画像処理プロセッサのアドレスバスの本数(アドレス出力端子の数)によって制限されており、単にROMの記憶容量を増加させたとしても前記アドレス空間外の領域に記憶した画像データをアクセスすることはできない。従って、表示できる画像の種類に限りがあるという問題があった。
【0005】
上記問題は、より多数本のアドレスバスが設けられた画像処理プロセッサを用いることにより解決することができるが、このような画像処理プロセッサは非常に高価であり、画像表示装置の大幅なコストアップに繋がる。
【0006】
本発明は上記事実を考慮して成されたもので、低コストで、かつ多数種類の画像を表示することができる画像表示装置を得ることが目的である。
【0007】
【課題を解決するための手段】
上記目的を達成するために本発明に係る画像表示装置は、複数の主アドレス入力端子及び少なくとも1つの補助アドレス入力端子を備え、前記複数の主アドレス入力端子に入力されたアドレス信号と前記補助アドレス入力端子に入力されたアドレス信号のレベルとに応じて指定可能な各アドレスに対応する記憶領域に予め画像データを記憶した記憶手段と、入出力ポートを介して画像データに関するコマンドが入力され、前記コマンドに基づいて前記画像表示部に表示する画像に対応する画像データのアドレスを検知し、前記記憶手段に記憶された画像データの読み出しを指示するマイクロ・プロセシング・ユニットと、前記記憶手段に設けられた前記複数の主アドレス入力端子に各々接続された複数のアドレス出力端子を備え、前記マイクロ・プロセシング・ユニットで検知した前記アドレスが前記複数の主アドレス入力端子を介して、前記記憶手段へ指定されるように前記マイクロ・プロセシング・ユニットから入力された複数ビットで構成される前記アドレス信号を前記複数のアドレス出力端子から出力すると共に、前記記憶手段から読み出した画像データを受け取り、読み出した前記画像データをビデオ信号に変換し、かつ前記ビデオ信号の垂直帰線消去期間中に前記マイクロ・プロセシング・ユニットへ割込み信号を出力するビデオ・ディスプレイ・プロセッサと、を有し、前記マイクロ・プロセシング・ユニットは、前記入出力ポートを介して前記記憶手段に設けられた前記補助アドレス入力端子に接続されており、前記アドレス信号の最上位ビットを前記記憶手段へ出力し、前記ビデオ・ディスプレイ・ユニットから前記割込み信号が入力されたときに前記アドレス信号の前記最上位ビットのレベルを切り替えることを特徴としている。
【0008】
【作用】
本発明では、記憶手段に複数の主アドレス入力端子及び少なくとも1つの補助アドレス入力端子が設けられており、画像データが、主アドレス入力端子に入力されたアドレス信号と補助アドレス入力端子に入力された信号のレベルに応じて指定可能な各アドレスに対応する記憶領域に記憶されている。
マイクロ・プロセシング・ユニットでは、入出力ポートを介して画像データに関するコマンドが入力され、前記コマンドに基づいて前記画像表示部に表示する画像に対応する画像データのアドレスを検知し、前記記憶手段に記憶された画像データの読み出しを指示する。
ビデオ・ディスプレイ・プロセッサでは、記憶手段に設けられた前記複数の主アドレス入力端子に各々接続された複数のアドレス出力端子を備え、前記マイクロ・プロセシング・ユニットで検知した前記アドレスが前記複数の主アドレス入力端子を介して、前記記憶手段へ指定されるように前記マイクロ・プロセシング・ユニットから入力された複数ビットで構成される前記アドレス信号を前記複数のアドレス出力端子から出力すると共に、前記記憶手段から読み出した画像データを受け取り、読み出した前記画像データをビデオ信号に変換し、かつ前記ビデオ信号の垂直帰線消去期間中に前記マイクロ・プロセシング・ユニットへ割込み信号を出力する。
ここで、マイクロ・プロセシング・ユニットでは、前記入出力ポートを介して前記記憶手段に設けられた前記補助アドレス入力端子に接続されており、前記アドレス信号の最上位ビットを前記記憶手段へ出力し、前記ビデオ・ディスプレイ・ユニットから前記割込み信号が入力されたときに前記アドレス信号の前記最上位ビットのレベルを切り替える。
【0009】
このように本発明では、アドレス出力端子と別にマイクロ・プロセシング・ユニットに設けられた信号出力端子を用い、該信号出力端子を入出力ポートを介して補助アドレス入力端子に接続して、ビデオ・ディスプレイ・プロセッサのアドレス出力端子から出力されるアドレス信号と共に画像データのアドレスを指定させるようにしたので、ビデオ・ディスプレイ・プロセッサに設けられているアドレス出力端子の数よりも多数のアドレス入力端子を備えた記憶手段を用いることができる。
【0010】
従って、より多数のアドレス出力端子が設けられた高コストのビデオ・ディスプレイ・プロセッサを用いることなく記憶手段の記憶容量のみを増加させることができ、多数種類の画像を表示することができる画像表示装置を低コストで実現できる。また、本発明では、信号出力端子を介して記憶手段の補助アドレス入力端子へ出力する信号のレベルを切り替える場合に、この信号のレベルの切り替えがビデオ信号の垂直帰線消去期間中に行われるので、画像表示部に表示される画像に乱れ等が生ずることも防止することができる。なお、本発明の主アドレス入力端子と補助アドレス入力端子という名称は、各々の端子に対してビデオ・ディスプレイ・プロセッサ及びマイクロ・プロセシング・ユニットが出力する信号を区別するために便宜的に付与したものであり、記憶手段の補助アドレス入力端子が特殊な端子であることを意味するものではないことを付記しておく。
【0011】
【実施例】
以下、図面を参照して本発明の実施例を説明する。なお、以下では本発明に係る画像表示装置をパチンコ遊技機に適用した場合を例に説明する。また、以下では本発明に支障のない数値を用いて説明するが、本発明は以下に挙げた数値に限定されるものではない。
【0012】
図1には本実施例に係るパチンコ機10が示されている。パチンコ機10は保持枠12を備えており、この保持枠12の前面上部位置には遊技盤14が嵌め込まれている。また、保持枠12の前面下部位置にはパチンコ球を供給する供給皿16及び出球を貯留する受皿18が配設されている。さらに、この受皿18の図1紙面右側にはパチンコ球を発射する発射装置20が配設されている。発射装置20は操作ダイヤル22を備えており、この操作ダイヤル22を所定量回転することによりパチンコ球が連続的に発射されるようになっている。
【0013】
上述した遊技盤14の下部には変動入賞装置24が配設されており、所定の場合にのみ断続的に開放するように構成されている。また、遊技盤14の中央部には、可変表示装置26が配設されている。この可変表示装置26の両脇には、第1の特定入賞口28がそれぞれ配設されている。また、可変表示装置26の下方には、第2の特定入賞口30が配設されている。
【0014】
図2には、上述した可変表示装置26が拡大した状態で示されている。この可変表示装置26は、カラー液晶ディスプレイ38を備えた表示部32と、変動入賞装置24の開放回数をカウントする回数表示部34と、表示部32の表示内容の変更途中で第1の特定入賞口28及び第2の特定入賞口30へ入賞した打球の数をプールして表示するための入賞球表示部36と、を備えている。
【0015】
液晶ディスプレイ38は、各々一方の面に透明電極が形成された一対のガラス基板が、前記透明電極が所定間隔隔てて向かい合うように配置され、かつ前記一対のガラス基板の間に液晶が充填されて構成されている。液晶は電極を介して電圧が印加されると電極に挟まれた部分の光透過率が印加電圧の大きさに応じて変化するが、前記透明電極は、画像表示面を微小面積の1ドットを単位としてマトリックス状に区画したときの各ドットに対応する部分毎に光透過率を変更可能な配置とされている。
【0016】
また各ドットには、例として図3に示すようにB(ブルー)光またはG(グリーン)光またはR(レッド)光を透過するフィルタが対応している。図3に示す例では太線で示す6ドットが概念的な1画素を構成しており、前記各画素の色及び輝度は各ドットの光透過率、詳しくは液晶ディスプレイ38の背面に配設された図示しないバックライトから射出され各ドットを透過したBまたはGまたはRの色の光の光量によって変化する。
【0017】
図4に示すように、液晶ディスプレイ38は表示装置40に接続されている。表示装置40はMPU(マイクロプロセッシングユニット)42、RAM44、ROM46及び入出力ポート48を備えている。MPU42の複数の信号入出力端子S(図では1個のみ示す)はバスに接続されており、このバスにはRAM44、ROM46及び入出力ポート48も接続されている。なお、信号入出力端子Sのうちの1つは本発明の信号出力端子に対応している。
【0018】
また、入出力ポート48には図示しない複数の外部回路が接続されている。外部回路は、各々パチンコ機10の各部の状態(例えば特定入賞口に打球が入賞したか否か)を検出するセンサと、センサの検出結果を表す数ビットのデータ(コマンドと称する)を出力する制御回路と、で構成されており、外部回路から出力されたコマンドは入出力ポート48を介してMPU42に入力される。
【0019】
またMPU42には、ビデオ・ディスプレイ・プロセッサ(以下、VDPと称する)50が接続されており、VDP50には本発明の記憶手段としてのROM52が接続されている。なお、VDP50はMPU42と共に本発明の表示制御手段を構成している。本実施例ではROM52として8メガビットの記憶容量を有するROMを用いており、ROM52には、Dr0〜Dr7の8個のデータ出力端子及びAr0〜Ar19 の20個のアドレス入力端子が設けられている。ROM52には液晶ディスプレイ38に表示する各種の画像に対応する各種の画像データが記憶されている。
【0020】
一方、VDP50は図示しない19本のアドレスバスに接続されたアドレス端子Av0〜Av18 (本発明のアドレス出力端子に相当)及び8本のデータバスに接続されたデータ端子Dv0〜Dv7を備えており、これらはROM52のアドレス入力端子Ar0〜Ar18 、データ出力端子Dr0〜Dr7に各々接続されている。ROM52のアドレス入力端子Ar19 は入出力ポート48に接続されている。なお、ROM52のアドレス入力端子Ar0〜Ar18 は本発明の主アドレス入力端子に、アドレス入力端子Ar19 は本発明の補助アドレス入力端子に各々対応している。VDP50の信号出力端はインタフェース部54の信号入力端に接続されており、インタフェース部54の出力端は液晶ディスプレイ38に接続されている。
【0021】
次に本実施例の作用を説明する。パチンコ機10の電源が投入されると、MPU42ではアイドル状態で表示する画像(例えば図5に示すようなスロットを表す画像)に対応するROM52に記憶された画像データのアドレス(20ビットのアドレスデータで表される)を検知する。なお、各種の画像データの各々のアドレスはROM46にテーブルとして予め記憶されており、MPU42による画像データのアドレスの検知は、ROM46から前記テーブルを読み出すことによって行われる。
【0022】
またMPU42は、検知したアドレスの下位19ビットの値をVDP50に通知すると共に、上位1ビットのデータの値に応じたレベルの信号を、信号入出力端子S、入出力ポート48を介してROM52のアドレス端子Ar19 へ出力する。VDP50では、MPU42より通知された19ビットのアドレス値に応じてアドレス出力端子Av0〜Av18 から出力される信号(アドレス信号)のレベルを変更する。
【0023】
これにより、前記アイドル状態で表示する画像の画像データの一部がROM52からVDP50へ出力され、MPU42からVDP50に通知されたアドレス値と表示画面サイズ等の情報に従って、VDP50が自動的にアドレス値を順次インクリメント又はデクリメントすることにより、1フレーム分の画像データがROM52から順次読み出される。なお、入出力ポート48には図示しないラッチが設けられており、ROM52のアドレス入力端子Ar19 に入力される信号は、このラッチによって前記MPU42から出力された信号のレベルに保持される。
【0024】
VDP50では読み出された画像データを順次ビデオ信号に変換してインターフェース部54へ出力する。インタフェース部54は入力されたビデオ信号の波形を液晶ディスプレイ38に適合した波形に整形することにより振幅調整、γ補正、コントラスト、ブライト調整等を行い、液晶ディスプレイ38に出力する。液晶ディスプレイ38では入力されたビデオ信号に基づいて各ドットの色及び輝度を判断し、液晶ディスプレイ38に設けられた多数の電極のうち電圧を印加する電極を順次切換えると共に前記判断した各ドットの色及び輝度に応じて印加電圧を制御する。これにより、一例として図5に示すような画像が液晶ディスプレイ38に表示されることになる。なお、VDP50では、インタフェース部54に出力するビデオ信号の垂直帰線消去期間が始まったときに、MPU42の割込み信号入力端子(図4では「INT」として示す)へ信号を出力する。
【0025】
ところで、遊技者が操作ダイヤル22を所定量回転させると、発射装置20からパチンコ球が発射され、遊技が開始される。これに伴い、MPU42にはパチンコ機10の各部の状態等を表すコマンドが外部回路より入力される。MPU42では外部回路より入力されたコマンドに基づいてパチンコ機10の遊技状態等を決定し、決定した遊技状態等に応じて液晶ディスプレイ38に表示する画像の変更や各部の作動を制御する。
【0026】
例えば、打球が第1の特定入賞口28及び第2の特定入賞口30の何れかに入賞した場合、MPU42は、前記スロットが回転した後に数字が変化した状態で停止するイメージの動画像(時系列的に連続する多数フレームの画像から成る、所謂映像)の表示を行う。また、液晶ディスプレイ38に表示する数字が揃うと特定遊技状態、所謂大当たりとなる。この場合、MPU42は変動入賞装置24が断続的に開放され、回数表示部34に変動入賞装置24が現在何回目の開放状態なのかが表示されるように制御すると共に、液晶ディスプレイ38に遊技者の興をそそるための動画像を表示する。
【0027】
上記のように表示する画像を変更する場合についても、変更表示する画像に対応する画像データのアドレスを検知して前記と同様に行われる。但し、検知したアドレスの上位1ビットの値が前回のアドレスと異なっていた場合には、MPU42は、VDP50から割込み信号が入力されたときに、前回と異なるレベルの信号をROM52のアドレス入力端子Ar19 へ出力する。
【0028】
従って、ROM52のアドレス入力端子A19に入力される信号のレベルは、前述のようにビデオ信号の垂直帰線消去期間、すなわち液晶ディスプレイ38に画像が表示されていない期間中に切り替わることになるので、前記信号のレベルが切り替わり読み出す画像データのアドレスが画像を表示している途中では切り替わることはなく、液晶ディスプレイ38に表示されている画像に乱れ等が生ずることが防止される。
【0029】
ところで、VDP50から出力されるアドレス信号は19ビットであるので、VDP50単体でアクセス可能なアドレス空間の大きさは約4Mビットである。これに対し本実施例では、上述のように本発明の表示制御手段を構成するMPU42とVDP50とにより、20ビットのアドレスデータに対応するアドレス空間(約8Mビット)をアクセスすることができる。従って、ROM52に多種大量の画像データを記憶することができるので、例えば前述の特定遊技状態において開放状態の回数に応じて異なる画像を表示したり、より多数フレームの画像から成る動画像を表示することも可能となる。これにより、パチンコ遊技機10のゲーム性を向上させ、遊技者に対するサービスを向上させることができる。
【0030】
また、上述のように表示部32の液晶ディスプレイ38に様々な画像を表示することができるので、表示部32の汎用性が高い。このため、本実施例の表示部32をユニット化し、ROM52に記憶する画像データを変更することによって様々な機種のパチンコ機の表示部として共通に用いることも可能となる。これに伴って、表示部32をパチンコ機の受注と無関係に計画的に生産することができるので、表示部のコスト、さらにはパチンコ機のコストをも低く抑制することができる。
【0031】
なお、上記では本発明に係る画像表示部としてカラーの液晶ディスプレイ38を用いた例を説明したが、これに限定されるものではなく、モノクロの液晶ディスプレイ、ブラウン管、プラズマ表示パネル、エレクトロルミネセント・パネル等の各種の表示デバイスを適用することが可能である。
【0032】
また、上記では本発明に係る記憶手段としてROMを用いた例を説明したが、これに限定されるものではなく、他の不揮発性の半導体メモリ、例えばEPROM、EEPROM等を用いてもよい。
【0033】
更に、上記では記憶手段として、アドレス入力端子の数がVDPのアドレス出力端子の数よりも1個多いROMを用いた場合、すなわち本発明の補助アドレス入力端子の数が単一(アドレス入力端子Ar19 )の場合を例に説明したが、本発明はこれに限定されるものではなく、アドレス入力端子の数がVDPのアドレス出力端子の数よりも複数個以上多い更に大容量の記憶手段を用いてもよい。
【0034】
また、上記では表示制御手段をMPU42とVDP50とにより構成していたが、これに限定されるものではなく、表示制御手段を単一のプロセッサにより構成することも可能である。
【0035】
更に、上記では本発明に係る画像表示装置をパチンコ機の表示部に適用した場合を例に説明したが、これに限定されるものではなく、記憶装置に記憶された画像データを読み出し該画像データの画像を画像表示部に表示する表示装置であれば適用することが可能であり、例えば他のゲーム機の表示部に適用したり、広告宣伝用のディスプレイとして用いることができることは言うまでもない。
【0036】
【発明の効果】
以上説明したように本発明に係る画像表示装置は、複数の主アドレス入力端子に入力されたアドレス信号と少なくとも1つの補助アドレス入力端子に入力された信号のレベルとに応じて指定可能な各アドレスに対応する記憶手段の記憶領域に予め画像データが記憶されており、マイクロ・プロセシング・ユニットでは、画像表示部に表示する画像に対応する画像データのアドレスを検知し、検知したアドレスがビデオ・ディスプレイ・プロセッサから主アドレス入力端子及びマイクロ・プロセシング・ユニット(入出力ポート)から補助アドレス入力端子を介して指定されるように複数のアドレス出力端子からアドレス信号を出力すると共に信号出力端子から出力する信号のレベルを切り替えて前記画像データを読み出し、前記画像データをビデオ信号に変換して画像表示部へ出力することで、前記画像データが表す画像を画像表示部に表示させ、かつ信号出力端子を介して出力する信号のレベルを切り替える場合に、当該レベルの切り替えをビデオ信号の垂直帰線消去期間中に行うようにしたので、多数種類の画像を表示することができる画像表示装置を低コストで実現できる、という優れた効果が得られる。
【図面の簡単な説明】
【図1】本実施例に係るパチンコ機を示す正面図である。
【図2】パチンコ機の可変表示装置を示す拡大正面図である。
【図3】カラー液晶ディスプレイの画素の配列を示す概念図である。
【図4】表示装置の概略構成を示すブロック図である。
【図5】液晶ディスプレイに表示する画像の一例としてスロットを表す画像を示す平面図である。
【符号の説明】
10 パチンコ機
32 表示部
38 液晶ディスプレイ
40 表示装置
42 MPU
50 VDP
52 ROM
Claims (1)
- 画像表示部と、
複数の主アドレス入力端子及び少なくとも1つの補助アドレス入力端子を備え、前記複数の主アドレス入力端子に入力されたアドレス信号と前記補助アドレス入力端子に入力されたアドレス信号のレベルとに応じて指定可能な各アドレスに対応する記憶領域に予め画像データを記憶した記憶手段と、
入出力ポートを介して画像データに関するコマンドが入力され、前記コマンドに基づいて前記画像表示部に表示する画像に対応する画像データのアドレスを検知し、前記記憶手段に記憶された画像データの読み出しを指示するマイクロ・プロセシング・ユニットと、
前記記憶手段に設けられた前記複数の主アドレス入力端子に各々接続された複数のアドレス出力端子を備え、前記マイクロ・プロセシング・ユニットで検知した前記アドレスが前記複数の主アドレス入力端子を介して、前記記憶手段へ指定されるように前記マイクロ・プロセシング・ユニットから入力された複数ビットで構成される前記アドレス信号を前記複数のアドレス出力端子から出力すると共に、前記記憶手段から読み出した画像データを受け取り、読み出した前記画像データをビデオ信号に変換し、かつ前記ビデオ信号の垂直帰線消去期間中に前記マイクロ・プロセシング・ユニットへ割込み信号を出力するビデオ・ディスプレイ・プロセッサと、を有し、
前記マイクロ・プロセシング・ユニットは、前記入出力ポートを介して前記記憶手段に設けられた前記補助アドレス入力端子に接続されており、前記アドレス信号の最上位ビットを前記記憶手段へ出力し、前記ビデオ・ディスプレイ・ユニットから前記割込み信号が入力されたときに前記アドレス信号の前記最上位ビットのレベルを切り替えることを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08157394A JP3756532B2 (ja) | 1994-04-20 | 1994-04-20 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08157394A JP3756532B2 (ja) | 1994-04-20 | 1994-04-20 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07287559A JPH07287559A (ja) | 1995-10-31 |
JP3756532B2 true JP3756532B2 (ja) | 2006-03-15 |
Family
ID=13750054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08157394A Expired - Fee Related JP3756532B2 (ja) | 1994-04-20 | 1994-04-20 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3756532B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4744575B2 (ja) * | 2008-09-08 | 2011-08-10 | 株式会社ソフイア | 遊技機 |
JP2009061347A (ja) * | 2008-12-26 | 2009-03-26 | Sophia Co Ltd | 遊技機 |
JP2009061344A (ja) * | 2008-12-26 | 2009-03-26 | Sophia Co Ltd | 遊技機 |
JP2009061345A (ja) * | 2008-12-26 | 2009-03-26 | Sophia Co Ltd | 遊技機 |
JP4744591B2 (ja) * | 2008-12-26 | 2011-08-10 | 株式会社ソフイア | 遊技機 |
JP2009061348A (ja) * | 2008-12-26 | 2009-03-26 | Sophia Co Ltd | 遊技機 |
-
1994
- 1994-04-20 JP JP08157394A patent/JP3756532B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07287559A (ja) | 1995-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5587726A (en) | Method and apparatus for increasing the speed of operation of a double buffered display system | |
US5317437A (en) | Display apparatus with pixels having subpixel regions | |
US5552799A (en) | Display information conversion apparatus | |
JP2612475B2 (ja) | カラー表示パネルの表示制御装置 | |
JPS646477B2 (ja) | ||
JPS6360492A (ja) | 表示制御装置 | |
JP3756532B2 (ja) | 画像表示装置 | |
US4570158A (en) | Horizontal and vertical image inversion circuit for a video display | |
KR100196686B1 (ko) | 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 | |
US6069611A (en) | Display palette programming utilizing frames of data which also contain color palette updating data to prevent display distortion or sparkle | |
US6028587A (en) | Display device for controlling display gradation in display dots by writing image data in image memory | |
JP2000194305A (ja) | 画像表示システム | |
JPH0639111A (ja) | パチンコ遊戯機 | |
KR100232144B1 (ko) | 디지탈 티브이의 룩업 테이블 처리장치 및 그 방법 | |
JP2004254937A (ja) | 画像表示装置およびそれに用いられる遊技機、並びにゲーム機 | |
JP3364317B2 (ja) | 画像表示装置 | |
KR0135070B1 (ko) | 단말기 구조 및 그 처리회로 | |
JPH07295544A (ja) | 画像表示装置 | |
JP3703731B2 (ja) | 表示制御装置、表示装置、および携帯電話機 | |
TWI381354B (zh) | 時序控制器及使用該時序控制器之液晶顯示器 | |
JPS6363089A (ja) | 強調表示装置 | |
CN113140184A (zh) | 一种显示面板驱动方法及显示面板 | |
JP2928365B2 (ja) | 表示装置及びその駆動法 | |
JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
EP0121810A2 (en) | Microprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |