JP3754092B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3754092B2 JP3754092B2 JP54451399A JP54451399A JP3754092B2 JP 3754092 B2 JP3754092 B2 JP 3754092B2 JP 54451399 A JP54451399 A JP 54451399A JP 54451399 A JP54451399 A JP 54451399A JP 3754092 B2 JP3754092 B2 JP 3754092B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- execution
- control
- inverter device
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
- H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
- H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
- H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M5/4585—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only having a rectifier with controlled elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
- H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
- H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この平滑された直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置に関するものである。
【０００２】
【従来の技術】
第７図は、従来のインバータ装置の構成を示す図である。図において、３０は３相交流電源、３１は３相交流電源３０から供給される交流電力を直流電力に変換するコンバータ部、３２はこの直流電力を平滑する平滑コンデンサ、３３はこの平滑された直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部、３４はＣＰＵ、３５はＲＡＭで構成されるメモリ、３６はインバータ装置を制御する制御用プログラムであるインバータ制御Ｓ／Ｗを記憶するメモリで一般にＲＯＭで構成される。また、３７はインバータ装置の運転仕様に基づき設定されるパラメータを記憶するパラメータ記憶部である。
コンバータ部３１およびインバータ部３３を制御する制御部は、ＣＰＵ３４、メモリ３５、メモリ３６、パラメータ記憶部３７から構成される。
３８は、インバータ装置の運転状態またはパラメータの設定状態などを表示する表示部およびデータの設定または指令などを入力する入力部を有するパラメータユニットなどの表示器、４０はモータである。
【０００３】
従来のインバータ装置において、ＣＰＵ３４は、メモリ３６から読み出したインバータ制御Ｓ／Ｗのプログラムを、パラメータ記憶部３７に設定された各種パラメータに基づき実行することにより、インバータ装置を制御して、可変周波数、可変電圧の交流電力を出力し、モータを可変速駆動する。
【０００４】
【発明が解決しようとする課題】
上述のような従来のインバータ装置では、インバータ制御Ｓ／Ｗとしてあらかじめメモリ３６に記憶されている制御用プログラムに基づき動作するような構成となっていた。このため、あらかじめインバータ装置に記憶されている制御用プログラムで制御できない特殊な運転が必要な場合は、専用の制御用プログラムを作成し、インバータ制御Ｓ／Ｗとしてインバータ装置に組み込み直さなければならないという問題点があった。
また、特殊な運転が必要な場合にも対応できるように、インバータ装置にあらかじめ動作可能な制御用プログラムを全て実装する場合には、メモリの記憶容量の増加が必要となり、さらにインバータ装置の運転時に実行時間が長くなる等の問題点があった。
【０００５】
この発明は、前述のような課題を解決するためになされたもので、多様な用途に容易に対応できるインバータ装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るインバータ装置においては、３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置において、このインバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラムと仕様により異なる制御を扱うインバータ制御用アプリケーションプログラムとに分離するとともに、インバータ制御用基本プログラムを第１の記憶部に格納し、インバータ制御用アプリケーションプログラムをインバータ装置の外部から通信手段を介して第２の記憶部に転送するようにしたものである。
【０００７】
また、第２の記憶部は、インバータ制御用アプリケーションプログラムを複数記憶可能としたものである。
【０００８】
さらに、パラメータ記憶部を備え、インバータ制御用アプリケーションプログラムの実行の可否の設定を可能としたものである。
【０００９】
さらにまた、パラメータ記憶部を備え、インバータ制御用アプリケーションプログラムの実行優先順位および実行処理時間間隔の設定を可能としたものである。
【００１０】
また、インバータ制御用アプリケーションプログラムの実行の可否、実行優先順位および実行処理時間間隔の設定をインバータ装置の外部から通信手段を介してパラメータ記憶部に設定可能としたものである。
【００１１】
また、インバータ制御用アプリケーションプログラムの実装状態、実行の可否、実行優先順位および実行処理時間間隔を表示する表示器を備えたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
第１図は、この発明の一実施の形態によるインバータ装置の構成を示す図である。
図において、３０〜３３、４０は、上述の従来装置と同様であり、その説明を省略する。１はコンバータ部３１およびインバータ部３３を制御する演算手段としてのＣＰＵ、２はＲＡＭで構成されるメモリ、３はインバータ制御用基本プログラムを記憶する第１の記憶部としてのメモリ、４はインバータ装置の運転仕様に基づき設定されるパラメータを記憶するパラメータ記憶部、５は複数のインバータ制御用アプリケーションプログラムを記憶する第２の記憶部としてのＡＰＳ／Ｗ記憶部である。
この実施の形態によるインバータ装置における制御部は、ＣＰＵ１、メモリ２、メモリ３、パラメータ記憶部４、ＡＰＳ／Ｗ記憶部５から構成される。
６は、インバータ装置の運転状態またはパラメータの設定状態などを表示する表示部およびデータの設定または指令などを入力する入力部を有するパラメータユニットなどの表示器、７はインバータ装置と通信回線で接続される計算機（パソコン）である。
【００１３】
この実施の形態においては、インバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラム（以下、制御用基本Ｓ／Ｗと記す）と仕様により異なる制御を扱うインバータ制御用アプリケーションプログラム（以下、制御用ＡＰＳ／Ｗと記す）とに分離するとともに、制御用基本Ｓ／Ｗをあらかじめインバータ装置のメモリ３に組込んでおき、インバータ装置の目的の運転に必要となる制御用ＡＰＳ／Ｗをインバータ装置の外部より計算機（パソコン）７から通信手段を介してＡＰＳ／Ｗ記憶部５に転送し、書き込むようにしたので、多様な仕様に対応して、インバータ装置を制御する制御用プログラムを容易に構築できるインバータ装置が得られる。
【００１４】
第２図は、この発明の一実施の形態によるインバータ装置のブロック図である。
図において、１はＣＰＵ、１１はあらかじめメモリ３に組込まれている制御用基本Ｓ／Ｗ、１２はパラメータ記憶部４に設定されたインバータ装置の運転仕様としてのパラメータ、１３は制御用ＡＰＳ／Ｗを管理するアプリケーションマネージャＳ／Ｗであらかじめメモリ３に組込まれている。１４は制御用ＡＰＳ／Ｗの各種実行データを格納する実行順位・処理時間記憶部、１５〜１８はＡＰＳ／Ｗ記憶部５に書き込まれた制御用ＡＰＳ／Ｗである。ここで、１５は制御用ＡＰＳ／Ｗ−Ａ、１６は制御用ＡＰＳ／Ｗ−Ｂ、１７は制御用ＡＰＳ／Ｗ−Ｃ、１８は制御用ＡＰＳ／Ｗ−Ｄである。
【００１５】
ＡＰＳ／Ｗ記憶部５に複数の制御用ＡＰＳ／Ｗを記憶可能とし、アプリケーションマネージャＳ／Ｗ１３で制御用ＡＰＳ／Ｗを管理するようにしたので、複数の仕様に対応可能なインバータ装置が得られる。
【００１６】
第３図は、この発明の一実施の形態によるインバータ装置におけるアプリケーションテーブルの構成を示す図である。ここで、アプリケーションテーブルは、制御用ＡＰＳ／Ｗの各種実行データの設定を示すものである。
図において、２１は制御用ＡＰＳ／Ｗの実行優先順位を指定する実行優先順位データ、２２は制御用ＡＰＳ／Ｗの実行処理時間間隔を指定する実行処理時間間隔データ、２３は制御用ＡＰＳ／Ｗの名称、２４は制御用ＡＰＳ／Ｗの実行可否を指定する実行可否データ、２５は制御用ＡＰＳ／Ｗのベクター番号を指定するベクター番号データである。
ここで、アプリケーションテーブルを構成する実行優先順位データ２１、実行処理時間間隔データ２２、実行可否データ２４、ベクター番号データ２５は、パラメータ記憶部４から読み出し、実行順位・処理時間記憶部１４に格納される。
【００１７】
制御用ＡＰＳ／Ｗの実行の可否、制御用ＡＰＳ／Ｗの実行優先順位および実行処理時間間隔をパラメータ記憶部に設定できるようにしたので、制御用ＡＰＳ／Ｗの使用が多様化できる。
また、制御用ＡＰＳ／Ｗの実行の可否、制御用ＡＰＳ／Ｗの実行優先順位および実行処理時間間隔を、インバータ装置の外部から通信手段を介してパラメータ記憶部に設定可能としたので、制御用ＡＰＳ／Ｗの使用の変更が容易にできる。
【００１８】
第４図は、この発明の一実施の形態によるインバータ装置におけるベクターテーブルの構成を示す図である。ここで、ベクターテーブルは、制御用ＡＰＳ／Ｗのベクター番号と実行アドレスデータとの対応を示すものである。
図において、２５は制御用ＡＰＳ／Ｗのベクター番号を指定するベクター番号データ、２６は制御用ＡＰＳ／Ｗの実行アドレスデータである。
ここで、ベクターテーブルを構成するベクター番号データ２５、制御用ＡＰＳ／Ｗの実行アドレスデータ２６は、パラメータ記憶部４から読み出し、実行順位・処理時間記憶部１４に格納される。
【００１９】
第５図は、この発明の一実施の形態によるインバータ装置における表示例を示す図である。
図において、６は表示器、２７はインバータ装置の運転状熊またはパラメータの設定状態などを表示する表示部、２８はデータの設定または指令などを入力する入力部である。ここでは、実行中の制御用ＡＰＳ／Ｗを表示した例（ＡＰ１、ＡＰ２）を示した。
制御用ＡＰＳ／Ｗの実装状態、実行の可否、実行優先順位および実行処理時間間隔を表示する表示器を備えたので、制御用ＡＰＳ／Ｗの動作確認が容易にでき、最適の制御用プログラムを構築できる。
【００２０】
第６図は、この発明の一実施の形態によるインバータ装置のフローチャートである。次にこの発明の一実施の形態によるインバータ装置の動作について説明する。
【００２１】
インバータ装置の電源が投入されると、ＣＰＵ１により、メモリ３に組込まれている制御用基本Ｓ／Ｗ１１の読み込みが行われ、次に、パラメータ記憶部４に記憶されているパラメータをメモリ２に読み込む。続いて、ステップＳ２０で、アプリケーションマネージャＳ／Ｗ１２を実行する。
【００２２】
ステップＳ２１で、ＡＰＳ／Ｗ記憶部５に制御用ＡＰＳ／Ｗが実装されているか否か判定する。
制御用ＡＰＳ／Ｗが実装されていない場合は、ステップＳ２２で計算機（パソコン）７から、シリアル通信等の手段により、制御用ＡＰＳ／ＷをＡＰＳ／Ｗ記憶部５に転送し、書き込む。
ステップＳ２３で、パラメータ記憶部４に設定されている実行優先順位データ２１および実行処理時間間隔データ２２を読み出し、実行順位・処理時間記憶部１４に格納する。
【００２３】
ステップＳ２４で、パラメータ記憶部４に設定されている実行可否データ２４、ベクター番号データ２５を、実行順位・処理時間記憶部１４に格納する。第３図に示すアプリケーションテーブルは、上述の実行優先順位データ２１、実行処理時間間隔データ２２、実行可否データ２４、ベクター番号データ２５およびアプリケーションＳ／Ｗ名称２３で構成される。
ステップＳ２５で、パラメータ記憶部４に設定されているベクター番号データ２５、制御用ＡＰＳ／Ｗの実行アドレスデータ２６を、実行順位・処理時間記憶部１４に格納する。第４図に示すベクターテーブルは、ベクター番号データ２５、制御用ＡＰＳ／Ｗの実行アドレスデータ２６で構成される。
ステップＳ２６で、ＡＰＳ／Ｗ実装処理完了により、ＣＰＵリセットがかけられた後、ステップＳ２０に戻り、再度アプリケーションマネージャＳ／Ｗ１２を実行する。
【００２４】
ＡＰＳ／Ｗ記憶部５に制御用ＡＰＳ／Ｗが実装されているとステップＳ２１で判定された場合には、ステップＳ２７で、アプリケーションテーブルチェックをし、実行順位・処理時間記憶部１４から実行する制御用ＡＰＳ／Ｗを検索する。（検索においては、実行優先順位の高い制御用ＡＰＳ／Ｗから検索を行う。）
【００２５】
ステップＳ２８で、該当制御用ＡＰＳ／Ｗを実行するか否かの判定処理を行う。
第３図のアプリケーションテーブルの実行可否データ２４の欄において、０：実行否、１：実行可、として表わされる。
【００２６】
ステップＳ２９で、実行順位・処理時間記憶部１４から実行優先順位データ２１、実行処理時間間隔データ２２を読み出す。
ステップＳ３０で、制御用基本Ｓ／Ｗ１１を実行する。
ステップＳ３１で、実行優先順位の高い制御用ＡＰＳ／Ｗを実行する。
ステップＳ３２で、実行中の制御用ＡＰＳ／Ｗを、例えば第５図のように表示する。
ステップＳ３３で、実行中の制御用ＡＰＳ／Ｗの実行処理時間間隔データ２２と当該制御用ＡＰＳ／Ｗの実行開始よりの時間を現在の時間と比較判定する。実行時間が完了していない場合は、ステップＳ３１に戻り、実行中の制御用ＡＰＳ／Ｗを継続して実行する。
ステップＳ３３で実行時間完了と判定された場合は、続いてステップＳ３４で、次の実行優先順位の高い制御用ＡＰＳ／Ｗを実行する。
ステップＳ３５で、実行中の制御用ＡＰＳ／Ｗを、例えば第５図のように表示する。
【００２７】
ステップＳ３６で、実行中の制御用ＡＰＳ／Ｗの実行処理時間間隔データ２２と当該制御用ＡＰＳ／Ｗの実行開始よりの時間を現在の時間と比較判定する。実行時間が完了していない場合は、ステップＳ３４に戻り、実行中の制御用ＡＰＳ／Ｗを継続して実行する。
【００２８】
ステップＳ３６で実行時間完了と判定された場合は、続いてステップＳ３７で、実行順位・処理時間記憶部１４にて制御用ＡＰＳ／Ｗの登録を確認し、全て検索完了かを判断する。検索が未完了の場合は、ステップＳ３１に戻り、未実行の制御用ＡＰＳ／Ｗの中の実行優先順位の高い制御用ＡＰＳ／Ｗを実行する。
【００２９】
ステップＳ３７で登録された制御用ＡＰＳ／Ｗの全て検索完了と判定された場合は、ステップＳ２９に戻り、再度実行順位・処理時間記憶部１４から実行優先順位データ２１、実行処理時間間隔データ２２を読み出し、引き続きステップＳ３０で制御用基本Ｓ／Ｗ１１を実行し、ステップＳ３１で制御用ＡＰＳ／Ｗを実行する。
【００３０】
【発明の効果】
この発明に係るインバータ装置においては、３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置において、このインバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラムと仕様により異なる制御を扱うインバータ制御用アプリケーションプログラムとに分離するとともに、インバータ制御用基本プログラムを第１の記憶部に格納し、インバータ制御用アプリケーションプログラムをインバータ装置の外部から通信手段を介して第２の記憶部に転送するようにしたので、多様な仕様に対応して、インバータ装置を制御する制御用プログラムを容易に構築できるインバータ装置が得られる。
【００３１】
（産業上の利用可能性）
以上のように、本発明にかかるインバータ装置は、台数の少ない特殊用途または試作機等専用システムを作り上げる用途など、汎用以外の多様な用途に容易に対応できる。
【図面の簡単な説明】
【図１】 第１図は、この発明の一実施の形態によるインバータ装置の構成を示す図である。
【図２】 第２図は、この発明の一実施の形態によるインバータ装置のブロック図である。
【図３】 第３図は、この発明の一実施の形態によるインバータ装置におけるアプリケーションテーブルの構成を示す図である。
【図４】 第４図は、この発明の一実施の形態によるインバータ装置におけるベクターテーブルの構成を示す図である。
【図５】 第５図は、この発明の一実施の形態によるインバータ装置における表示例を示す図である。
【図６】 第６図は、この発明の一実施の形態によるインバータ装置のフローチャートである。
【図７】 第７図は、従来のインバータ装置の構成を示す図である。
【発明の属する技術分野】
この発明は、３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この平滑された直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置に関するものである。
【０００２】
【従来の技術】
第７図は、従来のインバータ装置の構成を示す図である。図において、３０は３相交流電源、３１は３相交流電源３０から供給される交流電力を直流電力に変換するコンバータ部、３２はこの直流電力を平滑する平滑コンデンサ、３３はこの平滑された直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部、３４はＣＰＵ、３５はＲＡＭで構成されるメモリ、３６はインバータ装置を制御する制御用プログラムであるインバータ制御Ｓ／Ｗを記憶するメモリで一般にＲＯＭで構成される。また、３７はインバータ装置の運転仕様に基づき設定されるパラメータを記憶するパラメータ記憶部である。
コンバータ部３１およびインバータ部３３を制御する制御部は、ＣＰＵ３４、メモリ３５、メモリ３６、パラメータ記憶部３７から構成される。
３８は、インバータ装置の運転状態またはパラメータの設定状態などを表示する表示部およびデータの設定または指令などを入力する入力部を有するパラメータユニットなどの表示器、４０はモータである。
【０００３】
従来のインバータ装置において、ＣＰＵ３４は、メモリ３６から読み出したインバータ制御Ｓ／Ｗのプログラムを、パラメータ記憶部３７に設定された各種パラメータに基づき実行することにより、インバータ装置を制御して、可変周波数、可変電圧の交流電力を出力し、モータを可変速駆動する。
【０００４】
【発明が解決しようとする課題】
上述のような従来のインバータ装置では、インバータ制御Ｓ／Ｗとしてあらかじめメモリ３６に記憶されている制御用プログラムに基づき動作するような構成となっていた。このため、あらかじめインバータ装置に記憶されている制御用プログラムで制御できない特殊な運転が必要な場合は、専用の制御用プログラムを作成し、インバータ制御Ｓ／Ｗとしてインバータ装置に組み込み直さなければならないという問題点があった。
また、特殊な運転が必要な場合にも対応できるように、インバータ装置にあらかじめ動作可能な制御用プログラムを全て実装する場合には、メモリの記憶容量の増加が必要となり、さらにインバータ装置の運転時に実行時間が長くなる等の問題点があった。
【０００５】
この発明は、前述のような課題を解決するためになされたもので、多様な用途に容易に対応できるインバータ装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係るインバータ装置においては、３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置において、このインバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラムと仕様により異なる制御を扱うインバータ制御用アプリケーションプログラムとに分離するとともに、インバータ制御用基本プログラムを第１の記憶部に格納し、インバータ制御用アプリケーションプログラムをインバータ装置の外部から通信手段を介して第２の記憶部に転送するようにしたものである。
【０００７】
また、第２の記憶部は、インバータ制御用アプリケーションプログラムを複数記憶可能としたものである。
【０００８】
さらに、パラメータ記憶部を備え、インバータ制御用アプリケーションプログラムの実行の可否の設定を可能としたものである。
【０００９】
さらにまた、パラメータ記憶部を備え、インバータ制御用アプリケーションプログラムの実行優先順位および実行処理時間間隔の設定を可能としたものである。
【００１０】
また、インバータ制御用アプリケーションプログラムの実行の可否、実行優先順位および実行処理時間間隔の設定をインバータ装置の外部から通信手段を介してパラメータ記憶部に設定可能としたものである。
【００１１】
また、インバータ制御用アプリケーションプログラムの実装状態、実行の可否、実行優先順位および実行処理時間間隔を表示する表示器を備えたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
第１図は、この発明の一実施の形態によるインバータ装置の構成を示す図である。
図において、３０〜３３、４０は、上述の従来装置と同様であり、その説明を省略する。１はコンバータ部３１およびインバータ部３３を制御する演算手段としてのＣＰＵ、２はＲＡＭで構成されるメモリ、３はインバータ制御用基本プログラムを記憶する第１の記憶部としてのメモリ、４はインバータ装置の運転仕様に基づき設定されるパラメータを記憶するパラメータ記憶部、５は複数のインバータ制御用アプリケーションプログラムを記憶する第２の記憶部としてのＡＰＳ／Ｗ記憶部である。
この実施の形態によるインバータ装置における制御部は、ＣＰＵ１、メモリ２、メモリ３、パラメータ記憶部４、ＡＰＳ／Ｗ記憶部５から構成される。
６は、インバータ装置の運転状態またはパラメータの設定状態などを表示する表示部およびデータの設定または指令などを入力する入力部を有するパラメータユニットなどの表示器、７はインバータ装置と通信回線で接続される計算機（パソコン）である。
【００１３】
この実施の形態においては、インバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラム（以下、制御用基本Ｓ／Ｗと記す）と仕様により異なる制御を扱うインバータ制御用アプリケーションプログラム（以下、制御用ＡＰＳ／Ｗと記す）とに分離するとともに、制御用基本Ｓ／Ｗをあらかじめインバータ装置のメモリ３に組込んでおき、インバータ装置の目的の運転に必要となる制御用ＡＰＳ／Ｗをインバータ装置の外部より計算機（パソコン）７から通信手段を介してＡＰＳ／Ｗ記憶部５に転送し、書き込むようにしたので、多様な仕様に対応して、インバータ装置を制御する制御用プログラムを容易に構築できるインバータ装置が得られる。
【００１４】
第２図は、この発明の一実施の形態によるインバータ装置のブロック図である。
図において、１はＣＰＵ、１１はあらかじめメモリ３に組込まれている制御用基本Ｓ／Ｗ、１２はパラメータ記憶部４に設定されたインバータ装置の運転仕様としてのパラメータ、１３は制御用ＡＰＳ／Ｗを管理するアプリケーションマネージャＳ／Ｗであらかじめメモリ３に組込まれている。１４は制御用ＡＰＳ／Ｗの各種実行データを格納する実行順位・処理時間記憶部、１５〜１８はＡＰＳ／Ｗ記憶部５に書き込まれた制御用ＡＰＳ／Ｗである。ここで、１５は制御用ＡＰＳ／Ｗ−Ａ、１６は制御用ＡＰＳ／Ｗ−Ｂ、１７は制御用ＡＰＳ／Ｗ−Ｃ、１８は制御用ＡＰＳ／Ｗ−Ｄである。
【００１５】
ＡＰＳ／Ｗ記憶部５に複数の制御用ＡＰＳ／Ｗを記憶可能とし、アプリケーションマネージャＳ／Ｗ１３で制御用ＡＰＳ／Ｗを管理するようにしたので、複数の仕様に対応可能なインバータ装置が得られる。
【００１６】
第３図は、この発明の一実施の形態によるインバータ装置におけるアプリケーションテーブルの構成を示す図である。ここで、アプリケーションテーブルは、制御用ＡＰＳ／Ｗの各種実行データの設定を示すものである。
図において、２１は制御用ＡＰＳ／Ｗの実行優先順位を指定する実行優先順位データ、２２は制御用ＡＰＳ／Ｗの実行処理時間間隔を指定する実行処理時間間隔データ、２３は制御用ＡＰＳ／Ｗの名称、２４は制御用ＡＰＳ／Ｗの実行可否を指定する実行可否データ、２５は制御用ＡＰＳ／Ｗのベクター番号を指定するベクター番号データである。
ここで、アプリケーションテーブルを構成する実行優先順位データ２１、実行処理時間間隔データ２２、実行可否データ２４、ベクター番号データ２５は、パラメータ記憶部４から読み出し、実行順位・処理時間記憶部１４に格納される。
【００１７】
制御用ＡＰＳ／Ｗの実行の可否、制御用ＡＰＳ／Ｗの実行優先順位および実行処理時間間隔をパラメータ記憶部に設定できるようにしたので、制御用ＡＰＳ／Ｗの使用が多様化できる。
また、制御用ＡＰＳ／Ｗの実行の可否、制御用ＡＰＳ／Ｗの実行優先順位および実行処理時間間隔を、インバータ装置の外部から通信手段を介してパラメータ記憶部に設定可能としたので、制御用ＡＰＳ／Ｗの使用の変更が容易にできる。
【００１８】
第４図は、この発明の一実施の形態によるインバータ装置におけるベクターテーブルの構成を示す図である。ここで、ベクターテーブルは、制御用ＡＰＳ／Ｗのベクター番号と実行アドレスデータとの対応を示すものである。
図において、２５は制御用ＡＰＳ／Ｗのベクター番号を指定するベクター番号データ、２６は制御用ＡＰＳ／Ｗの実行アドレスデータである。
ここで、ベクターテーブルを構成するベクター番号データ２５、制御用ＡＰＳ／Ｗの実行アドレスデータ２６は、パラメータ記憶部４から読み出し、実行順位・処理時間記憶部１４に格納される。
【００１９】
第５図は、この発明の一実施の形態によるインバータ装置における表示例を示す図である。
図において、６は表示器、２７はインバータ装置の運転状熊またはパラメータの設定状態などを表示する表示部、２８はデータの設定または指令などを入力する入力部である。ここでは、実行中の制御用ＡＰＳ／Ｗを表示した例（ＡＰ１、ＡＰ２）を示した。
制御用ＡＰＳ／Ｗの実装状態、実行の可否、実行優先順位および実行処理時間間隔を表示する表示器を備えたので、制御用ＡＰＳ／Ｗの動作確認が容易にでき、最適の制御用プログラムを構築できる。
【００２０】
第６図は、この発明の一実施の形態によるインバータ装置のフローチャートである。次にこの発明の一実施の形態によるインバータ装置の動作について説明する。
【００２１】
インバータ装置の電源が投入されると、ＣＰＵ１により、メモリ３に組込まれている制御用基本Ｓ／Ｗ１１の読み込みが行われ、次に、パラメータ記憶部４に記憶されているパラメータをメモリ２に読み込む。続いて、ステップＳ２０で、アプリケーションマネージャＳ／Ｗ１２を実行する。
【００２２】
ステップＳ２１で、ＡＰＳ／Ｗ記憶部５に制御用ＡＰＳ／Ｗが実装されているか否か判定する。
制御用ＡＰＳ／Ｗが実装されていない場合は、ステップＳ２２で計算機（パソコン）７から、シリアル通信等の手段により、制御用ＡＰＳ／ＷをＡＰＳ／Ｗ記憶部５に転送し、書き込む。
ステップＳ２３で、パラメータ記憶部４に設定されている実行優先順位データ２１および実行処理時間間隔データ２２を読み出し、実行順位・処理時間記憶部１４に格納する。
【００２３】
ステップＳ２４で、パラメータ記憶部４に設定されている実行可否データ２４、ベクター番号データ２５を、実行順位・処理時間記憶部１４に格納する。第３図に示すアプリケーションテーブルは、上述の実行優先順位データ２１、実行処理時間間隔データ２２、実行可否データ２４、ベクター番号データ２５およびアプリケーションＳ／Ｗ名称２３で構成される。
ステップＳ２５で、パラメータ記憶部４に設定されているベクター番号データ２５、制御用ＡＰＳ／Ｗの実行アドレスデータ２６を、実行順位・処理時間記憶部１４に格納する。第４図に示すベクターテーブルは、ベクター番号データ２５、制御用ＡＰＳ／Ｗの実行アドレスデータ２６で構成される。
ステップＳ２６で、ＡＰＳ／Ｗ実装処理完了により、ＣＰＵリセットがかけられた後、ステップＳ２０に戻り、再度アプリケーションマネージャＳ／Ｗ１２を実行する。
【００２４】
ＡＰＳ／Ｗ記憶部５に制御用ＡＰＳ／Ｗが実装されているとステップＳ２１で判定された場合には、ステップＳ２７で、アプリケーションテーブルチェックをし、実行順位・処理時間記憶部１４から実行する制御用ＡＰＳ／Ｗを検索する。（検索においては、実行優先順位の高い制御用ＡＰＳ／Ｗから検索を行う。）
【００２５】
ステップＳ２８で、該当制御用ＡＰＳ／Ｗを実行するか否かの判定処理を行う。
第３図のアプリケーションテーブルの実行可否データ２４の欄において、０：実行否、１：実行可、として表わされる。
【００２６】
ステップＳ２９で、実行順位・処理時間記憶部１４から実行優先順位データ２１、実行処理時間間隔データ２２を読み出す。
ステップＳ３０で、制御用基本Ｓ／Ｗ１１を実行する。
ステップＳ３１で、実行優先順位の高い制御用ＡＰＳ／Ｗを実行する。
ステップＳ３２で、実行中の制御用ＡＰＳ／Ｗを、例えば第５図のように表示する。
ステップＳ３３で、実行中の制御用ＡＰＳ／Ｗの実行処理時間間隔データ２２と当該制御用ＡＰＳ／Ｗの実行開始よりの時間を現在の時間と比較判定する。実行時間が完了していない場合は、ステップＳ３１に戻り、実行中の制御用ＡＰＳ／Ｗを継続して実行する。
ステップＳ３３で実行時間完了と判定された場合は、続いてステップＳ３４で、次の実行優先順位の高い制御用ＡＰＳ／Ｗを実行する。
ステップＳ３５で、実行中の制御用ＡＰＳ／Ｗを、例えば第５図のように表示する。
【００２７】
ステップＳ３６で、実行中の制御用ＡＰＳ／Ｗの実行処理時間間隔データ２２と当該制御用ＡＰＳ／Ｗの実行開始よりの時間を現在の時間と比較判定する。実行時間が完了していない場合は、ステップＳ３４に戻り、実行中の制御用ＡＰＳ／Ｗを継続して実行する。
【００２８】
ステップＳ３６で実行時間完了と判定された場合は、続いてステップＳ３７で、実行順位・処理時間記憶部１４にて制御用ＡＰＳ／Ｗの登録を確認し、全て検索完了かを判断する。検索が未完了の場合は、ステップＳ３１に戻り、未実行の制御用ＡＰＳ／Ｗの中の実行優先順位の高い制御用ＡＰＳ／Ｗを実行する。
【００２９】
ステップＳ３７で登録された制御用ＡＰＳ／Ｗの全て検索完了と判定された場合は、ステップＳ２９に戻り、再度実行順位・処理時間記憶部１４から実行優先順位データ２１、実行処理時間間隔データ２２を読み出し、引き続きステップＳ３０で制御用基本Ｓ／Ｗ１１を実行し、ステップＳ３１で制御用ＡＰＳ／Ｗを実行する。
【００３０】
【発明の効果】
この発明に係るインバータ装置においては、３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置において、このインバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラムと仕様により異なる制御を扱うインバータ制御用アプリケーションプログラムとに分離するとともに、インバータ制御用基本プログラムを第１の記憶部に格納し、インバータ制御用アプリケーションプログラムをインバータ装置の外部から通信手段を介して第２の記憶部に転送するようにしたので、多様な仕様に対応して、インバータ装置を制御する制御用プログラムを容易に構築できるインバータ装置が得られる。
【００３１】
（産業上の利用可能性）
以上のように、本発明にかかるインバータ装置は、台数の少ない特殊用途または試作機等専用システムを作り上げる用途など、汎用以外の多様な用途に容易に対応できる。
【図面の簡単な説明】
【図１】 第１図は、この発明の一実施の形態によるインバータ装置の構成を示す図である。
【図２】 第２図は、この発明の一実施の形態によるインバータ装置のブロック図である。
【図３】 第３図は、この発明の一実施の形態によるインバータ装置におけるアプリケーションテーブルの構成を示す図である。
【図４】 第４図は、この発明の一実施の形態によるインバータ装置におけるベクターテーブルの構成を示す図である。
【図５】 第５図は、この発明の一実施の形態によるインバータ装置における表示例を示す図である。
【図６】 第６図は、この発明の一実施の形態によるインバータ装置のフローチャートである。
【図７】 第７図は、従来のインバータ装置の構成を示す図である。
Claims (6)
- ３相交流電源を直流電力に変換するコンバータ部と、この直流電力を平滑する平滑コンデンサと、この直流電力を可変周波数、可変電圧の交流電力に変換するインバータ部と、前記コンバータ部と前記インバータ部とを制御する制御部とを有し、モータを可変速駆動するインバータ装置において、
このインバータ装置を制御する制御用プログラムを、共通な基本性能を扱うインバータ制御用基本プログラムと仕様により異なる制御を扱うインバータ制御用アプリケーションプログラムとに分離するとともに、前記インバータ制御用基本プログラムを第１の記憶部に格納し、前記インバータ制御用アプリケーションプログラムを前記インバータ装置の外部から通信手段を介して第２の記憶部に転送するようにしたことを特徴とするインバータ装置。 - 前記第２の記憶部は、前記インバータ制御用アプリケーションプログラムを複数記憶可能としたことを特徴とする請求項１に記載のインバータ装置。
- パラメータ記憶部を備え、前記インバータ制御用アプリケーションプログラムの実行の可否の設定を可能としたことを特徴とする請求項１に記載のインバータ装置。
- パラメータ記憶部を備え、前記インバータ制御用アプリケーションプログラムの実行優先順位および実行処理時間間隔の設定を可能としたことを特徴とする請求項１に記載のインバータ装置。
- 前記インバータ制御用アプリケーションプログラムの実行の可否、実行優先順位および実行処理時間間隔の設定を前記インバータ装置の外部から通信手段を介して前記パラメータ記憶部に設定可能としたことを特徴とする請求項３または請求項４に記載のインバータ装置。
- 前記インバータ制御用アプリケーションプログラムの実装状態、実行の可否、実行優先順位および実行処理時間間隔を表示する表示器を備えたことを特徴とする請求項１に記載のインバータ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1998/003210 WO2000004629A1 (en) | 1998-07-16 | 1998-07-16 | Inverter system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3754092B2 true JP3754092B2 (ja) | 2006-03-08 |
Family
ID=14208647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54451399A Expired - Fee Related JP3754092B2 (ja) | 1998-07-16 | 1998-07-16 | インバータ装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6335870B1 (ja) |
| JP (1) | JP3754092B2 (ja) |
| CN (1) | CN1114260C (ja) |
| DE (1) | DE19882631T1 (ja) |
| GB (1) | GB2345593B (ja) |
| TW (1) | TW462142B (ja) |
| WO (1) | WO2000004629A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10110223B4 (de) * | 2000-03-10 | 2020-03-05 | Sew-Eurodrive Gmbh & Co Kg | Verfahren zur Bedienung bei einem Umrichter und Umrichter |
| GB2377094B (en) * | 2001-06-29 | 2003-07-30 | Paul Morris | Power converter |
| US6984950B2 (en) * | 2002-09-23 | 2006-01-10 | Siemens Energy & Automation, Inc. | System and method for configuring a motor controller with an external device |
| JP3974065B2 (ja) | 2003-03-27 | 2007-09-12 | 株式会社東芝 | プロセッサ |
| JP3722810B2 (ja) * | 2003-06-06 | 2005-11-30 | ファナック株式会社 | モータ駆動装置 |
| US7599200B2 (en) * | 2003-09-30 | 2009-10-06 | Mitsubishi Denki Kabushiki Kaisha | Electric power converter |
| JP2006101675A (ja) * | 2004-09-30 | 2006-04-13 | Mitsubishi Electric Corp | モータ駆動装置 |
| KR100922677B1 (ko) * | 2005-04-18 | 2009-10-19 | 가부시키가이샤 야스카와덴키 | 인버터 |
| JP5468722B2 (ja) * | 2006-02-24 | 2014-04-09 | 富士電機株式会社 | インバータ装置 |
| KR100764779B1 (ko) * | 2006-03-14 | 2007-10-11 | 엘지전자 주식회사 | 직류 전원 공급 장치 |
| DE102006049779A1 (de) * | 2006-10-21 | 2008-05-21 | Deere & Company, Moline | Überladewagen |
| KR100959950B1 (ko) * | 2009-11-12 | 2010-05-26 | 김진만 | 인버터 제어 보조장치 |
| US20120007887A1 (en) * | 2010-07-08 | 2012-01-12 | Shih-Min Chou | Digital manipulator for inverter and image display method for digital manipulator |
| EP3051368B1 (en) * | 2013-09-27 | 2021-02-03 | Fuji Electric Co., Ltd. | Drive device |
| US10254737B2 (en) | 2013-12-12 | 2019-04-09 | Panasonic Intellectual Property Management Co., Ltd. | Motor driving apparatus |
| US10050575B2 (en) * | 2014-12-18 | 2018-08-14 | Eaton Intelligent Power Limited | Partitioned motor drive apparatus for subsea applications |
| US10353366B2 (en) * | 2015-12-22 | 2019-07-16 | Panasonic Intellectual Property Management Co., Ltd. | Customization method of motor control device and motor control device |
| JP2018078670A (ja) * | 2016-11-07 | 2018-05-17 | 東芝シュネデール・インバータ株式会社 | インバータ装置 |
| US10355614B1 (en) | 2018-03-28 | 2019-07-16 | Eaton Intelligent Power Limited | Power converter apparatus with serialized drive and diagnostic signaling |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08251934A (ja) * | 1995-03-15 | 1996-09-27 | Matsushita Electric Works Ltd | インバータ装置 |
| JPH08256492A (ja) * | 1995-01-20 | 1996-10-01 | Sankyo Seiki Mfg Co Ltd | モータ制御装置 |
| JPH1032984A (ja) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | インバータ装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62285666A (ja) | 1986-06-04 | 1987-12-11 | Hitachi Ltd | 電力変換器の制御装置 |
| FR2674386B1 (fr) * | 1991-03-18 | 1993-07-23 | Sgs Thomson Microelectronics | Systeme de commande d'un onduleur par modulation de largeur d'impulsion. |
| JPH0985457A (ja) * | 1995-09-20 | 1997-03-31 | Miyachi Technos Corp | インバータ式シーム抵抗溶接電源装置 |
| JP3332810B2 (ja) * | 1997-07-15 | 2002-10-07 | 株式会社日立製作所 | インバータ制御装置 |
-
1998
- 1998-07-16 US US09/508,414 patent/US6335870B1/en not_active Expired - Lifetime
- 1998-07-16 CN CN98808368.XA patent/CN1114260C/zh not_active Expired - Fee Related
- 1998-07-16 GB GB0000553A patent/GB2345593B/en not_active Expired - Fee Related
- 1998-07-16 WO PCT/JP1998/003210 patent/WO2000004629A1/ja active Application Filing
- 1998-07-16 JP JP54451399A patent/JP3754092B2/ja not_active Expired - Fee Related
- 1998-07-16 DE DE19882631T patent/DE19882631T1/de not_active Withdrawn
- 1998-08-05 TW TW087112862A patent/TW462142B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08256492A (ja) * | 1995-01-20 | 1996-10-01 | Sankyo Seiki Mfg Co Ltd | モータ制御装置 |
| JPH08251934A (ja) * | 1995-03-15 | 1996-09-27 | Matsushita Electric Works Ltd | インバータ装置 |
| JPH1032984A (ja) * | 1996-07-15 | 1998-02-03 | Toshiba Corp | インバータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1114260C (zh) | 2003-07-09 |
| WO2000004629A1 (en) | 2000-01-27 |
| GB0000553D0 (en) | 2000-03-01 |
| GB2345593A (en) | 2000-07-12 |
| US6335870B1 (en) | 2002-01-01 |
| CN1267404A (zh) | 2000-09-20 |
| GB2345593B (en) | 2002-02-20 |
| TW462142B (en) | 2001-11-01 |
| DE19882631T1 (de) | 2000-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3754092B2 (ja) | インバータ装置 | |
| JP5468722B2 (ja) | インバータ装置 | |
| WO2020153488A1 (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
| JP5144409B2 (ja) | インバータ制御システム，インバータ装置の周辺機器 | |
| JPWO2014178331A1 (ja) | 制御装置および電動機の駆動装置 | |
| CN105210286B (zh) | 电动机控制装置及电动机控制方法 | |
| JP6987304B2 (ja) | 電力変換装置、機械学習器、および学習済みモデルの生成方法 | |
| JP2754835B2 (ja) | インバータの運転指令方法 | |
| JP6359223B1 (ja) | モータ駆動装置および回生抵抗選定装置 | |
| JP2004072870A (ja) | モータの制御方法およびモータの制御システム | |
| US11561520B2 (en) | Power conversion system with programming support | |
| WO2019220993A1 (ja) | モータ制御装置および設定装置 | |
| JP3422904B2 (ja) | インバータ装置 | |
| US11520312B2 (en) | Method of controlling motor control apparatus | |
| JP2010063282A (ja) | インバータ装置及び延長パネル装置 | |
| JP2020120573A (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
| JP6574658B2 (ja) | インバータ装置 | |
| JPH07337027A (ja) | 電力変換器の制御装置 | |
| JPH0666300U (ja) | インバータ装置 | |
| JP3422888B2 (ja) | インバータ装置 | |
| JP2009273290A (ja) | モータ駆動用インバータ制御装置 | |
| JP2006187088A (ja) | モータ制御装置と制御方法 | |
| JP2519867B2 (ja) | 建設機械のアクチュエ―タ用コントロ―ラの差別化装置 | |
| JP6478503B2 (ja) | 画像処理装置及びその制御方法、プログラム、並びに画像処理システム | |
| JPH06259116A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |