JP3749580B2

JP3749580B2 - 変換回路装置

Info

Publication number: JP3749580B2
Application number: JP28975696A
Authority: JP
Inventors: グリューニングホルシュト; レースヨッヘン
Original assignee: アーベーベーシュヴァイツアクチェンゲゼルシャフト
Priority date: 1995-11-23
Filing date: 1996-10-31
Publication date: 2006-03-01
Anticipated expiration: 2016-10-31
Also published as: CN1076901C; AU7184196A; ES2220968T3; CZ340896A3; EP0776083A3; NO964913D0; CA2188370A1; KR970031208A; TW479390B; AR004748A1; ZA969074B; JPH09182460A; CZ289062B6; EP0776083A2; CN1157503A; NO964913L; BR9605675A; EP0776083B1; DE19543702A1; US5768114A

Description

【０００１】
【発明の属する分野】
本発明はパワーエレクトロニクスの分野に関し、特に請求項１のプリアンブルによる変換回路装置に関する。
【０００２】
【発明の背景】
この様な回路装置は、例えば記事“Efficient Snubbers for Voltage-Source GTO Inverter" by W. McMurray, IEEE Transactions on Power Electronics, Vol. PE-2, No. 3, July 1987に記載されている。これはＤＣ電源に接続された少なくとも２つの直列接続されたＧＴＯｓを有する変換回路装置に関し、直列回路の共通ノードに負荷接続を行っている。更に、いわゆる逆並列接続されたダイオードがＧＴＯｓに並列に与えられ、整流後に電流を形成する。特別な回路、即ち“スナッバー”は、スイッチング中に過剰電流と電圧勾配に対してＧＴＯｓを保護するために設けられなければならない。前記の記事に示された従来の技術によると、この回路はインダクタンス、キャパシタンス、抵抗体およびダイオードの比較的複雑なネットワークを有し、このネットワークはＧＴＯｓおよび逆並列接続されたダイオードに並列および直列に配列されている。他の特別な回路の変形が、記事“An Overview of Low-Loss Snubber Technology for Transistor Converter" by A. Ferraro, IEEE 1982, pages 466-467 に開示されている。
【０００３】
欧州特許出願EP-A1-0 489 945 およびWO-93/09600 はいわゆるＧＴＯのいわゆる“ハード駆動(hard driving)”を記載しており、回路配置は対応する駆動装置に対して特定されている。これら２つの欧州特許出願のコンテクストにおいて、用語“ ハードド駆動" は、ターンオフ利得がIA/IGpeak が３よりかなり小さいように、またその結果、少なくとも１KV/μsのアノード電圧上昇があるように設計されたゲート電流で駆動されているＧＴＯを意味する。本発明のコンテクストにおいて、このハードドライビングは重要であり、従って、上述の欧州特許出願のコンテクストはこの点において明瞭に記載されている。
前述の従来技術によるＧＴＯのフェーズモジュールビルト(GTO phase modules built) は、−これはＡＣ電圧システムの１つのヘェーズに対して必要とされる変換器の一部を含むように理解される−比較的高いレベルの複雑さを有している。この理由は：
−ＧＴＯｓおよびダイオードがスイッチオンおよびスイッチオフされるとき、電流および電圧勾配を制限するために必要とされる高いレベルの保護回路；
−特定の回路の度量法間の相互作用（dV/dt 制限に対するキャパシタはdI/dt 制限に対するインダクタを有する同調回路を形成する）；
−スナッバーダイオードへの荷電キャリアの注入を妨害するようにする、dV/dt キャパシタにおける変位電流によってそれぞれのフェーズで供給する中間回路からの妨害の影響；
−個々の素子の特性（ＧＴＯ、ＧＴＯに対する駆動装置、ダイオード、スナッバー、中間回路におけるパラシティックス(parasitics)) が一般に他の素子を危険にさらすことなく変更されない、複雑な全体構造（フェーズモジュール、変換器）を形成するために大量の個々の素子の特性のリンキング。
【０００４】
従って、ＧＴＯのフェーズモジュールは大きく、コストがかかり、且つ集中的な開発を受けやすい。極めて稀な場合においてのみ、モジュラリティ（modularity) および簡単なサービスに対して顧客の要求を効果的に満足すること、および受入れ可能な追加の複雑さをもって管理することが可能である。ドイツ特許出願P 195 23 095.7−これより前には開示がなっかた−は、特定の回路網の大きさを減少することに成功した。米国特許第 5,345,096号に開示されたようなＧＴＯｓが特にここで用いられている。しかし、電圧上昇を制限する保護キャパシタがまだパス毎に備えられなければならない。更に、キャパシタは比較的高価であり、また大きなスペースを占める。従って、特定の回路網が完全に省かれる回路配置が望まれる。
【０００５】
【発明の概要】
従って、本発明の目的は、モジュールに構成され、コストが適当であり、小さな新規な変換回路装置を提供することである。記載された形式の寄生効果はスタートから回路によって大きく排除され、開発リスクおよびコストは、低電圧、低電力クラスにおけるＩＧＢＴ変換器で現在既に知られている程度まで制限される。特に、いかなる保護回路網も必要としないで、半導体パワースイッチを動作することが可能である。
この目的は、請求項１における特徴によって最初に述べられた形式の変換回路装置の場合に達成される。本発明の特徴は、
−ターンオフされるサイリスタがハード駆動される。特に、アノード電流Ｉ_A と最大ゲート電流Ｉ_Gpeak の比Ｉ_A ／Ｉ_Gpeak は１に等しいか、それより小さく、且つゲート電流は、２μｓに等しいかそれより小さい、好ましくは１μｓに等しいかそれより小さい立ち上がり時間ｔｒ内で最大値Ｉ _Gpeak に到達するように急激に立ち上がる。
−各ＧＴＯの駆動回路の全インダクタンスＬ_G はＬ_G ≦Ｖ_GR/(Ｉ_Gpeak / ｔｒ）であるように非常に小さく選択なれなければならない。ここでＶ_GRはゲートの逆ブロッキング電圧に相当する；
−ＤＣ電源とターンオフされるサイリスタによって形成された直列回路間に、フリーホイール回路が備えられる；および
−サイリスタと逆並列に接続されたダイオードは、２kV/μs から１０kV/μs の電圧／時間微分dV/dt の逆電流応答を有する。
【０００６】
この数値の組み合わせは、以前は必要であったスナッバーのキャパシタを必要とせずに動作することができる回路を特定することを可能にする。結果的に要素が省かれる。これはコスト減を可能にし、物理的に小型にする。更に、蓄積されるエネルギーがなくなり変換器における損失は減少する。部品の負荷に関する損失は、本発明による回路での負荷電流に略比例し、寄生の影響の可能性は除かれる。結果的に、低開発コスト、低リスクおよび高レベルの標準化が可能である。
フリーホイール回路はキャパシタ、インダクタンス、ダイオードおよび抵抗体を含み、このキャパシタはターンオフされ得るサイリスタの直列回路と並列に接続れる。
フリーホイール回路に対するいろいろな典型的な実施の形態が挙げられる。最も簡単なケースでは、１つのフリーホイール回路はパス毎に備えられる。部品或いは全体のフリーホイール回路でさえも複数のパスに用いることができる。これは極端にコンパクトな設計によって区別れる回路を生じる。他の典型的な実施の形態は対応する従属クレームから生じる。
【０００７】
【実施の形態】
図面を参照して、幾つかの図面を通して同じあるいは対応する部品には同じ参照番号を付してある。図１は、本発明による変換回路装置１における結線図を示す。直列に接続された２つのターンオフサイリスタはＧＴＯ１およびＧＴＯ２として示されている。中央の共通ノードは、例えば非同期モータのフェーズ接続がなされているフェーズあるいは負荷接続を形成する。フリーホイール回路２は、ターンオフサイリスタと特に、変換器のＤＣ電圧中間回路Ｕzkによって形成されたＤＣ電源間に配置される。
本発明による回路のＧＴＯｓはハード駆動される。ハード駆動の結果として、あらゆる特別な回路キャパシタ、即ちＧＴＯｓの熱容量（加熱製造および発散）の結果として電圧上昇を制限するキャパシタ、を必要とせずに動作上多くの応用に対して、定められたターンオフ値を達成することが可能であることを示すことができる。
【０００８】
本発明と対比すると、従来技術においては、常にＧＴＯｓと並列に保護キャパシタが必要とされた。
最初に述べた、そして特定の回路に無関係な動作が可能でない、EP-A-0 489 945と対比すると、アノード電流Ｉ_A と最大ゲート電流Ｉ_Gpeak の比Ｉ_A ／Ｉ_Gpeak は１に等しいかそれより小さく、またゲート電流は、２μｓに等しいかそれより小さい、好ましくは、１μｓに等しいかそれより小さい立ち上がり時間ｔｒ内で最大値Ｉ _Gpeak に到達するように急激に立ち上がるようにされる。
この目的のために、各ＧＴＯの駆動回路の全インダクタンスＬ_G はＬ_G ≦Ｖ_GR/(Ｉ_Gpeak / ｔｒ）であるように非常に小さく選択なれなければならない。ここでＶ_GRはゲートの逆ブロッキング電圧に相当する。高電流ＧＴＯｓに対して、この目的は、例えば、最初に記載した米国特許第 5,345,096号において教示された設計によって達成される。
【０００９】
結局、この形式の駆動は、アノード電圧が立ち上がるまえのターンオフ中に０値になるカソード電流を生じる。
逆並列接続されたダイオードＤ１、Ｄ２がＧＴＯｓと逆並列に与えられる。これらのダイオードは、逆導通ＧＴＯの場合、ＧＴＯに統合される。これらのダイオードは、ｄＩ／ｄｔが制限されることを必要とし、これはインダクタンスＬによってよく知られた方法で達成される。これらのダイオードは、スナッバーキャパシタ或いは特別な回路（逆電流応答“逆回復”）のないこの誘導性負荷について転流し(commutate off) なければならない。これらのダイオードは図２の上部に示された逆電流応答を有している。電圧が転移されると、電流は、最初逆方向にある時間流れはじめる。電圧はあるエッジ勾配ｄＶ／ｄｔを有し、それまで上昇しない。特に、トリムドダイオード（trimmed diodes) （例えばプロトンあるいはヘリウム放射による寿命の設計によって）が、本発明に対して用いられ、また、全負荷のもとで（図２参照）、転流するとき、それらのｄＶ／ｄｔが２kV/μs ・・・10kV/μs の範囲にあるようにセットされるのが好ましい。
【００１０】
特に、低いスイッチング損失のために設計するとき、ＧＴＯｓおよび逆並列されたダイオードのスナッバーのない動作は、高いｄＶ／ｄｔへ、そしてそれに対応して高いｄＩ／ｄｔの速いオフ・コンミュテーション(off-commutation) プロセスを導く。従って、極端に低いインダクタンスの設計が必要である（全パラスティック回路のインダクタンスは１００・・・２００ｎＨ）。中間回路およびフリーホイール抵抗体は一般にこのような低いインダクタンス設計を可能にしない。本発明によれば、低いインダクタンスのオーバーシュートの誘導を可能にする回路が必要である。この場合、オーバーシュートキャパシタＣのキャパシタンスがそれが過渡的な過電圧を効果的に制限するが、しかしインダクタンスのフリーランニングに有意に影響を与えないように、選ばれる。Ｃ＝１μＦから３μＦの場合のキャパシタが、多くの応用に対して３kAのターンオフ電流の範囲に生じる。
【００１１】
従って、低インダクタンスの速いフリーホイール回路２がＤＣ電源Ｕzkおよびスイッチ間に与えられる。最も単純な場合（図１）において、この回路はＧＴＯｓに並列に配置されたキャパシタ、およびインダクタンスに並列に配列された直列回路を含み、抵抗体ＲとダイオードＤによって形成される。抵抗体ＲとキャパシタＣは一端がダイオードのカソードに接続され、他端がＤＣ電源の正あるいは負にそれぞれ接続されている。
図１は変換器の唯一のパスを示す。一般に、複数のパスあるいはフェーズモジュールが与えられ、一つのフリーホイール回路は各フェーズモジュールに割り当てられる。特に好適な実施の形態はこれらの素子が複数のフェーズモジュールに結合して用いるようにする。
【００１２】
図３はフリーホイールの抵抗体ＲとオーバーシュートキャパシタＣが複数のフェーズモジュールによって結合して用いられる。しかし、一つのインダクタンスは各パスに与えられる。この実施の形態は以下の利点を有する。
−少ない数の要素；
−加熱が一つの抵抗体に集中される、即ち特に水冷の場合、減少された冷却能力、水の供給および抵抗体の設計による増大した信頼性（より強固である）；
−コンパクトなモジューラ構造。
図４による実施の形態において、インダクタンスＬ、抵抗体Ｒ、オーバーシュートキャパシタＣおよびダイオードＤが結合して用いられる。この回路の利点は、
−非常に低コスト；
−簡単な設計；および
−最小の重量および物理的大きさ（一つのインダクタンス、最小の相互結合）である。
【００１３】
しかし、この回路の場合、前のものに対するスイッチングプロセスはフェーズのスイッチング前に、小さな電流のみがフリーホイール抵抗体Ｒにまだ流れている程度までに完了されるべきである。
代わりに、１つのパスに対して図５における例によって示されているように、フリーホイール回路は、ＤＣ電圧の中間回路の負極とターンオフサイリスタ間に配列される。ダイオードＤは逆極性で用いられる。回路の残りはミラーイメージとして対称的である。
結局、本発明による手段は、ターンオフサイリスタおよび逆並列接続されたダイオードに対していかなる保護回路もなく回路する変換器を構築することを可能にする。
【００１４】
また、変換器は３ポイントインバータの形状を有することができる。この場合、少なくとも４つのスイッチがパス毎に備えられ、正および負の中間回路電圧ばかりでなく、スイッチの直列回路の中央の共通ノードによって形成される負荷接続上で０ボルトも、スイッチの、およびＤＣ電圧中間回路の適当な回路によってスイッチすることができる。３ポイントインバータの機能および設計は多くの文献により知られており、ここで更に詳しく説明を必要としない。
明らかに、本発明の多くの変更および変形が叙述の教示により可能である。従って、請求項の範囲内で、発明が特にここに述べられたもの以外に実現され得ることを理解すべきである。
【図面の簡単な説明】
【図１】本発明による変換回路装置の等価回路を示す。
【図２】逆接続されたダイオードの逆応答の電流および電圧のプロフィールを示す。
【図３】本発明による第２の実施の形態を示す。
【図４】本発明による第３の実施の形態を示す。
【図５】図１による実施の形態の変形を示す。
【符号の説明】
１変換回路装置
２フリーホイール回路
ＧＴＯ１，ＧＴＯ２ターンオフサイリスタ
Ｄ１，Ｄ２逆並列接続ダイオード
Ｄフリーホイールダイオード
Ｌインダクタンス
Ｒフリーホイール抵抗体
Ｃキャパシタ
Ｕzk ＤＣ電圧源

Claims

偶数の直列接続された、ターンオフすることができるサイリスタ（ＧＴＯ１，ＧＴＯ２）を有する少なくとも１つのパスを有し、且つ前記サイリスタと逆並列に接続された逆並列接続ダイオード（Ｄ１，Ｄ２）を有し、前記パス或いは各パスは、ＤＣ電源（Ｕzk) および負荷接続を形成する前記パスあるいは各パスの中央の共通ノードに接続される変換回路装置において、
−ターンオフすることができる前記サイリスタ（ＧＴＯ１，ＧＴＯ２）は、アノード電流Ｉ_A と最大ゲート電流Ｉ_Gpeak の比Ｉ_A ／Ｉ_Gpeak が１に等しいかそれより小さくハード駆動され、且つ、ゲート電流は、２μ s に等しいかそれより小さい立ち上がり時間ｔｒ内でＩ _Gpeak に到達するように立ち上がり；
−各ＧＴＯの駆動回路の全インダクタンスＬ_G は、Ｌ_G ≦Ｖ_GR／ (Ｉ_Gpeak / ｔｒ) であるように充分小さく選択され、ここでＶ_GRはゲートの逆ブロッキング電圧に対応し；
−フリーホイール回路（２）は、前記ＤＣ電源とターンオフすることができる前記サイリスタ（ＧＴＯ１，ＧＴＯ２）によって形成される直列回路間に与えられ；および
−逆並列されたダイオードは、２kV/μsから１０kV/μsの電圧／時間微分dV/dt の逆電流応答を有する、
ことを特徴とする変換回路装置。
前記フリーホイール回路（２）は各パスに対して与えられ、且つ、前記フリーホイール回路はキャパシタ（Ｃ）、抵抗体（Ｒ）、ダイオード（Ｄ）およびインダクタンス（Ｌ）を含み、前記抵抗体（Ｒ）およびダイオード（Ｄ）は直列に接続され、且つ、ＤＣ電源（Ｕzk）の正極とターンオフすることができる前記サイリスタ（ＧＴＯ１，ＧＴＯ２）の直列回路間に接続され、前記インダクタンス（Ｌ）は前記抵抗体（Ｒ）およびダイオード（Ｄ）によって形成された直列回路に並列に接続され、前記キャパシタ（Ｃ）はその一端が前記抵抗体（Ｒ）およびダイオード（Ｄ）によって形成された直列回路の共通ノードに接続され、且つその他端が前記ＤＣ電源（Ｕzk）の負極に接続されることを特徴とする請求項１に記載の変換回路装置。
少なくとも３つのパスが与えられ、前記パスにおけるフリーホイール回路の抵抗体（Ｒ）とキャパシタ（Ｃ）は、おのおのの場合に一つの共通の要素を形成するように結合されていることを特徴とする請求項２に記載の変換回路装置。
前記パスのフリーホイール回路のインダクタンス（Ｌ）も共通の要素を形成するために結合されていることを特徴とする請求項３に記載の変換回路装置。
前記フリーホイール回路（２）はＤＣ電源の負極とターンオフすることができるサイリスタ（ＧＴＯ１，ＧＴＯ２）によって形成される直列回路間に配置され、前記ダイオード（Ｄ）のカソードはターンオフすることができる前記サイリスタ（ＧＴＯ１，ＧＴＯ２）に面していることを特徴とする請求項２乃至４のいずれか１つに記載の変換回路装置。
各パスはターンオフすることができる少なくとも４つのサイリスタおよび逆並列接続ダイオードを有し、且つ、前記サイリスタはＤＣ電源に接続されていることを特徴とする請求項１乃至５のいずれか１つに記載の変換回路。